CN1550040A - 非易失性半导体存储器 - Google Patents

非易失性半导体存储器 Download PDF

Info

Publication number
CN1550040A
CN1550040A CNA028169573A CN02816957A CN1550040A CN 1550040 A CN1550040 A CN 1550040A CN A028169573 A CNA028169573 A CN A028169573A CN 02816957 A CN02816957 A CN 02816957A CN 1550040 A CN1550040 A CN 1550040A
Authority
CN
China
Prior art keywords
electrode
coupling capacitor
floating boom
memory cell
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028169573A
Other languages
English (en)
Other versions
CN100442523C (zh
Inventor
J
J·索罗德扎迪瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1550040A publication Critical patent/CN1550040A/zh
Application granted granted Critical
Publication of CN100442523C publication Critical patent/CN100442523C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

一种非易失性半导体存储器，包括至少一个EPROM/EEPROM存储单元，该存储单元包括浮栅晶体管和耦合电容器，所述浮栅晶体管包括场效应晶体管和多晶硅层，所述耦合电容器包括第一电极和第二电极以及***在所述电极之间的电介质，所述耦合电容器的第一电极电耦合所述浮栅晶体管的多晶硅层，所述浮栅晶体管的控制电极形成所述耦合电容器的第二电板。本发明还涉及显示器器件和控制显示器器件的装置，它们均包括非易失性半导体存储器。

Description

非易失性半导体存储器
本发明涉及包括至少一个EPROM(可擦除可编程只读存储器)/EEPROM(电可擦除可编程只读存储器)存储单元的非易失性半导体存储器，该EPROM/EEPROM存储单元包含浮栅晶体管和耦合电容器，所述浮栅晶体管包括场效应晶体管和多晶硅层，该耦合电容器包括第一电极和第二电极以及***在所述电极之间的电介质。本发明还涉及显示器器件和用于控制显示器器件的装置。
EPROM/EEPROM存储单元被用来建造非易失性半导体器件，特别地用于集成电路(嵌入式EPROM/EEPROM)和通常供在计算机或微处理器控制器件中使用以便存储如下的程序和/或数据，在没有施加电源时这些程序和/或数据应该还可以保留。用于例如液晶显示屏的显示屏的所谓驱动器电路包括多个非易失性半导体存储器，用于调节使得该显示屏的视觉对比度最佳化的确定参数。
EPROM/EEPROM存储器单元通常包括浮栅晶体管，它的浮栅被正性充电或负性充电，因此分别表示擦除状态或编程状态。EPROM/EEPROM存储单元可以还包括耦合电容器，其把施加给控制电极的电压导入到浮栅极中。EEPROM存储单元通常还包括第二晶体管，它是存取晶体管。
通常，控制电极和浮栅是由多晶硅层形成的。它的缺点是制造工艺复杂，因此昂贵。另一个缺点是需要相对大面积的半导体衬底来容纳独立的耦合电容器。
因此，本发明的一个目的是提供一种包括改进的EPROM/EEPROM存储单元的非易失性半导体存储器。
该目的可以通过这样的非易失性半导体存储器来实现：该存储器包括至少一个EPROM/EEPROM存储单元，该存储单元包括浮栅晶体管和耦合电容器，所述浮栅晶体管包括场效应晶体管和多晶硅层，所述耦合电容器包括第一电极和第二电极以及***在所述电极之间的电介质，所述耦合电容器的第一电极电耦合至浮栅晶体管的多晶硅层，所述浮栅晶体管的控制电极形成耦合电容器的第二电极。
它的优点是，存储单元的浮栅晶体管和耦合电容器被排列成一个在另一个之上或者一个在另一个之内，而不是彼此靠近。通过这样的优点，半导体衬底上的非易失性半导体存储器所要求的空间可以减小，并且可以节约贵重的半导体材料。由于仅使用一个多晶硅层，因此制造成本进一步减少。
另外，这样的浮栅的寄生电容比通常在浮栅晶体管中使用的由绝缘多晶硅层构成的浮栅的寄生电容小。
作为在从属权利要求中请求保护的本发明的优选实施例能够在用于集成电路的常用COMS(互补金属氧化物半导体)制造方法中***用于这样的EPROM/EEPROM存储单元的制造步骤，而无需附加的开销。
本发明还涉及配备有用于控制显示器器件的装置的显示器器件，和涉及用于控制显示器器件的装置，该装置包括具有至少一个EPROM/EEPROM存储单元的非易失性半导体存储器，该EPROM/EEPROM存储单元包括浮栅晶体管和耦合电容器，所述浮栅晶体管包括场效应晶体管和多晶硅层，所述耦合电容器包括第一电极和第二电极以及***在所述电极之间的电介质，所述耦合电容器的第一电极电耦合至浮栅晶体管的多晶硅层，所述浮栅晶体管的控制电极形成耦合电容器的第二电极。
本发明的这些和其它方面将通过参考下文描写的实施例进行说明。
附图中：
图1是非易失性存储器的EPROM存储单元的平面图，
图2是沿点划线A-A’的EPROM存储单元的示意性剖面图，和
图3是沿点划线B-B’的EPROM存储单元的示意性剖面图。
例如液晶显示屏的显示器器件至少包括用于控制所述显示器器件的装置，例如集成电路。为了存储数据，用于控制显示器器件的装置可以包括具有一个或多个EPROM/EEPROM存储单元的非易失性半导体存储器。非易失性半导体存储器的EPROM存储单元包括浮栅晶体管和耦合电容器。EEPROM存储单元通常附加地包括存取晶体管。为了电寻址存储单元中的各个元件，非易失性半导体存储器包括线，即字线和位线。
浮栅晶体管包括场效应晶体管，优选是MOS(金属氧化物半导体)场效应晶体管和多晶硅层。更优选的是场效应晶体管是N沟道MOS场效应晶体管。场效应晶体管包括发射极(源)，集电极(漏)和控制电极。耦合电容器优选是包括两个金属电极的MIM(金属-绝缘体-金属)电容器。
包括至少一个EPROM/EEPROM存储单元的非易失性存储器可以利用例如CMOS技术加以制造。为了制造根据本发明的EPROM/EEPROM存储单元，可以使用CMOS工艺来形成，其中提供多晶硅层和两个或多个金属层。
图1是非易失性存储器的EPROM存储单元的平面图，该存储单元可以通过CMOS工艺加以制造，其中具体为多晶硅层和四个导电层，提供了所谓的互连层。EPROM存储单元包括浮栅晶体管和耦合电容器。图1示出了半导体衬底1，在半导体衬底1中掺杂的半导体区2、3，多晶硅层6，导电互连层8、10、12、14，以及导电接触孔(通孔)15、16、18、19、20、21，它们电互连单个层和区，例如多晶硅层6，掺杂的半导体区2、3以及互连层8、10、12、14。位于半导体衬底1、多晶硅层6和各个互连层8、10、12、14之间的电介质层在图1中没有示出。将各个EPROM存储单元的浮栅晶体管电绝缘的场氧化层也没有示出。
图2是沿图1所示的EPROM存储单元实施例的点划线A-A’的示意性剖面图。优选是n型掺杂的半导体区2、3被植入到优选是p型掺杂的半导体衬底1中。第一半导体区2是浮栅晶体管的集电极(漏)，第二半导体区3是浮栅晶体管的发射极(源)。在半导体衬底1上存在场氧化层4，其在半导体衬底1的有源区中，即在第一和第二半导体区2、3的区域中阻断。场氧化层4优选包括SiO2。第一电介质层5位于第一和第二半导体区2、3上以及在夹在所述区之间的半导体衬底1上和在场氧化层4上。多晶硅层6嵌入到第一电介质层5中。多晶硅层6优选包括掺杂的多晶硅并且以这样的方式嵌入到第一电介质层5中，即在半导体衬底1、或第一和第二半导体区2、3与多晶硅层6之间仅存在第一电介质层5材料的薄层。所谓的隧道氧化物区7很薄，使得电子能够从半导体衬底1到多晶硅层6隧穿或者从多晶硅层6到第一半导体区2隧穿。(Fowler-Nordheim隧道效应)。
依据第一电介质层5上的结构提供第一互连层8。第一互连层8被构造成使得该第一互连层8的一部分通过第一接触孔16电接触第二半导体区3，即发射极。此外，第一互连层8的另一部分通过第二接触孔15电接触第一半导体区2，即集电极。在该区中，第一互连层8充当寻址发射极和集电极的位线。
第二电介质层9位于第一电介质层5上和第一互连层8上。第二互连层10位于第二电介质层9上。所述第二互连层10通过第三接触孔18电连接到第一互连层8。第三电介质层11位于第二互连层10上。第三互连层12位于第三电介质层11上，所述第三互连层被构造成使得它充当耦合电容器的第一电极。第三互连层12被提供有第四电介质层13。被构造成充当浮栅晶体管的控制电极的第四互连层14被嵌入到第四电介质层13中。此外，第四互连层14用作耦合电容器的第二电极。通过合适地构造第四互连层14，可以实现所述互连层附加地充当控制该控制电极的字线。
在非易失性存储器的区域之外，第一互连层8和第二互连层10可以被构造成使得它们进一步形成用于控制显示器器件的装置的元件。这样的元件可以是例如用于非易失性半导体存储器阵列的列译码器、输入-输出芯片(I/O芯片)、SRAM(静态随机存取存储器)存储单元、ROM(只读存储器)存储单元或逻辑元件。
图3是沿图1所示的EPROM存储单元实施例的点划线B-B’的示意性剖面图。如图3所示，第三互连层12通过第四接触孔21电连接到第二互连层10，通过第五接触孔18电连接到第一互连层8，通过第六接触孔20电连接到浮栅晶体管的多晶硅层6。除此之外，第四接触孔21将第三互连层12连接到第二互连层10，第五接触孔18将第二互连层10连接到第一互连层8，第六接触孔20将第一互连层8连接到多晶硅层6。第三互连层12和多晶硅层6形成浮栅晶体管的浮栅。接触孔19在第四互连层14和第三互连层12的一部分之间建立电接触。
电介质层5、9、11、13优选包括SiO2、Si3N4或者这些材料的组合，并且优选利用例如PECVD(等离子体增强化学汽相淀积)工艺来提供。互连层8、10、12、14以及导电接触孔15、16、18、19、20、21优选包括作为导电材料的Ti/TiN/Al(Cu)。可选择的，互连层8、10、12、14的每一个可以包括不同导电材料。
在其它可能的EPROM存储单元的实施例中仅包括两个互连层和两个电介质层，一个互连层用作耦合电容器的第一电极，第二互连层用作耦合电容器的控制电极和第二电极。
凭借通常的过程和方法可以编程、擦除和读取根据本发明的EPROM/EEPROM存储单元。

Claims (4)

1.一种非易失性半导体存储器，包括至少一个EPROM/EEPROM存储单元，该存储单元包括浮栅晶体管和耦合电容器，所述浮栅晶体管包括场效应晶体管和多晶硅层，
所述耦合电容器包括第一电极和第二电极以及***在所述电极之间的电介质，
所述耦合电容器的第一电极电耦合所述浮栅晶体管的多晶硅层，和
所述浮栅晶体管的控制电极形成所述耦合电容器的第二电极。
2.根据权利要求1所述的非易失性半导体存储器，其特征在于：所述耦合电容器是MIM(金属-绝缘体-金属)电容器。
3.一种配备有用于控制显示器器件的装置的显示器器件，该装置包括非易失性半导体存储器，该非易失性半导体存储器包括至少一个EPROM/EEPROM存储单元，该存储单元包括浮栅晶体管和耦合电容器，
所述浮栅晶体管包括场效应晶体管和多晶硅层，
所述耦合电容器包括第一电极和第二电极以及***在所述电极之间的电介质，
所述耦合电容器的第一电极电耦合所述浮栅晶体管的多晶硅层，和
所述浮栅晶体管的控制电极形成所述耦合电容器的第二电极。
4.一种控制显示器器件的装置，该装置包括非易失性半导体存储器，该非易失性半导体存储器包括至少一个EPROM/EEPROM存储单元，该存储单元包括浮栅晶体管和耦合电容器，
所述浮栅晶体管包括场效应晶体管和多晶硅层，
所述耦合电容器包括第一电极和第二电极以及***在所述电极之间的电介质，
所述耦合电容器的第一电极电耦合所述浮栅晶体管的多晶硅层，和
所述浮栅晶体管的控制电极形成所述耦合电容器的第二电极。
CNB028169573A 2001-08-28 2002-08-26 非易失性半导体存储器及显示器器件和装置 Expired - Fee Related CN100442523C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10141962A DE10141962A1 (de) 2001-08-28 2001-08-28 Nicht-flüchtiger Halbleiterspeicher
DE10141962.7 2001-08-28

Publications (2)

Publication Number Publication Date
CN1550040A true CN1550040A (zh) 2004-11-24
CN100442523C CN100442523C (zh) 2008-12-10

Family

ID=7696768

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028169573A Expired - Fee Related CN100442523C (zh) 2001-08-28 2002-08-26 非易失性半导体存储器及显示器器件和装置

Country Status (6)

Country Link
US (1) US7397078B2 (zh)
EP (1) EP1423879A2 (zh)
JP (1) JP2005501419A (zh)
CN (1) CN100442523C (zh)
DE (1) DE10141962A1 (zh)
WO (1) WO2003019664A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783352B (zh) * 2007-05-30 2011-12-28 北京兆易创新科技有限公司 一种非易失性存储器及其设计方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413487B1 (en) 2000-06-02 2002-07-02 The Board Of Regents Of The University Of Oklahoma Method and apparatus for producing carbon nanotubes
US7927933B2 (en) * 2005-02-16 2011-04-19 Imec Method to enhance the initiation of film growth
US7345915B2 (en) 2005-10-31 2008-03-18 Hewlett-Packard Development Company, L.P. Modified-layer EPROM cell
US7365387B2 (en) 2006-02-23 2008-04-29 Hewlett-Packard Development Company, L.P. Gate-coupled EPROM cell for printhead
US20070247915A1 (en) * 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US8243510B2 (en) 2006-08-30 2012-08-14 Broadcom Corporation Non-volatile memory cell with metal capacitor
US7688627B2 (en) * 2007-04-24 2010-03-30 Intersil Americas Inc. Flash memory array of floating gate-based non-volatile memory cells
US7903465B2 (en) * 2007-04-24 2011-03-08 Intersil Americas Inc. Memory array of floating gate-based non-volatile memory cells
US8476745B2 (en) * 2009-05-04 2013-07-02 Mediatek Inc. Integrated circuit chip with reduced IR drop
US8766417B2 (en) 2009-05-04 2014-07-01 Mediatek Inc. Integrated circuit chip with reduced IR drop
EP3138121B1 (en) * 2014-04-30 2022-02-23 Hewlett-Packard Development Company, L.P. Integrated circuits
WO2016122507A1 (en) * 2015-01-29 2016-08-04 Hewlett-Packard Development Company, L.P. Dischargeable electrical programmable read only memory (eprom) cell
JP7186684B2 (ja) * 2019-09-17 2022-12-09 株式会社東芝 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748553B2 (ja) * 1989-03-14 1995-05-24 シャープ株式会社 半導体装置
JPH0831540B2 (ja) * 1990-06-25 1996-03-27 シャープ株式会社 半導体記憶素子
JPH08107158A (ja) * 1994-10-04 1996-04-23 Sony Corp 浮遊ゲート型不揮発性半導体記憶装置及びその製造方法
JP2663887B2 (ja) * 1994-11-29 1997-10-15 日本電気株式会社 不揮発性半導体記憶装置
US6965142B2 (en) * 1995-03-07 2005-11-15 Impinj, Inc. Floating-gate semiconductor structures
US5880991A (en) * 1997-04-14 1999-03-09 International Business Machines Corporation Structure for low cost mixed memory integration, new NVRAM structure, and process for forming the mixed memory and NVRAM structure
JP4294118B2 (ja) * 1997-08-19 2009-07-08 株式会社半導体エネルギー研究所 表示装置および表示装置の作製方法
US5981335A (en) * 1997-11-20 1999-11-09 Vanguard International Semiconductor Corporation Method of making stacked gate memory cell structure
TW359878B (en) * 1998-01-16 1999-06-01 Vanguard Int Semiconduct Corp Structure of stacked gate memory cell and production process therefor
US5998264A (en) * 1998-03-06 1999-12-07 Wu; Shye-Lin Method of forming high density flash memories with MIM structure
JP2001036010A (ja) * 1999-07-16 2001-02-09 Toshiba Corp 半導体装置の製造方法
JP2001203277A (ja) * 2000-01-18 2001-07-27 Sony Corp 半導体記憶装置およびその駆動方法
JP4887566B2 (ja) * 2001-03-27 2012-02-29 独立行政法人産業技術総合研究所 半導体不揮発性記憶素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783352B (zh) * 2007-05-30 2011-12-28 北京兆易创新科技有限公司 一种非易失性存储器及其设计方法

Also Published As

Publication number Publication date
DE10141962A1 (de) 2003-03-20
EP1423879A2 (en) 2004-06-02
JP2005501419A (ja) 2005-01-13
WO2003019664A2 (en) 2003-03-06
US20060281247A1 (en) 2006-12-14
CN100442523C (zh) 2008-12-10
US7397078B2 (en) 2008-07-08
WO2003019664A3 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
CN100442523C (zh) 非易失性半导体存储器及显示器器件和装置
US5073513A (en) Manufacture of a nonvolatile semiconductor memory device having a sidewall select gate
US7012297B2 (en) Scalable flash/NV structures and devices with extended endurance
EP0295935B1 (en) Electrically erasable programmable read only memory
CN101533803B (zh) 非易失性半导体存储装置的制造方法和非易失性半导体存储装置
JPH10510124A (ja) ２トランジスタ無消費電力型の電気的書き換え可能な不揮発性ラッチ素子
US20070241392A1 (en) Non-volatile flash memory structure and method for operating the same
US6914290B2 (en) Split-gate type nonvolatile memory devices
US4713677A (en) Electrically erasable programmable read only memory cell including trench capacitor
JP2000323980A (ja) フィールドプログラマブルゲートアレイおよびその製造方法
US9287284B2 (en) Semiconductor field-effect transistor, memory cell and memory device
US20090086540A1 (en) Method of operating non-volatile memory array
US5567636A (en) Process for forming a nonvolatile random access memory array
US20050224858A1 (en) [non-volatile memory structure and manufacturing method thereof]
US6627931B1 (en) Ferroelectric memory cell and corresponding manufacturing method
US6864529B2 (en) Thin film transistor memory device
US6022770A (en) NVRAM utilizing high voltage TFT device and method for making the same
JPH11214642A (ja) 単一トランジスタセル及びその製造方法並びにこの単一トランジスタセルで構成されたメモリ回路及びその駆動方法
CN1411053A (zh) 低导通电阻及断路漏电的逆熔丝
US10811602B2 (en) Tungsten oxide RRAM with barrier free structure
JP2790461B2 (ja) 半導体集積回路装置
US6579727B1 (en) Process for selectively sealing ferroelectric capacitive elements incorporated in semiconductor integrated non-volatile memory cells
CN102768857A (zh) 半导体存储器
JP4481004B2 (ja) メモリーセルおよびメモリーセルに書込みを行う方法
KR20040035867A (ko) 프로그래밍가능한 판독 전용 메모리 셀 및 이들 메모리 셀의 배열물, 이들 메모리 셀에 정보를 기록, 판독 및 소거하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070810

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070810

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20150826

EXPY Termination of patent right or utility model