CN1949467A - 无芯基板及其制造方法 - Google Patents

无芯基板及其制造方法 Download PDF

Info

Publication number
CN1949467A
CN1949467A CNA2006101400399A CN200610140039A CN1949467A CN 1949467 A CN1949467 A CN 1949467A CN A2006101400399 A CNA2006101400399 A CN A2006101400399A CN 200610140039 A CN200610140039 A CN 200610140039A CN 1949467 A CN1949467 A CN 1949467A
Authority
CN
China
Prior art keywords
insulating barrier
metallic plate
function pads
pads
coreless substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101400399A
Other languages
English (en)
Inventor
曹淳镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1949467A publication Critical patent/CN1949467A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种无芯基板的制造方法。该方法包括以下步骤：(a)在金属板的一侧上形成绝缘层；(b)在绝缘层上形成过孔，用于金属板与另一侧之间的电连接；以及(c)通过蚀刻金属板形成多个突出的功能焊盘。根据本发明的无芯基板及其制造方法具有通过消除内过孔而改善的信号传输特性。

Description

无芯基板及其制造方法
技术领域
本发明涉及一种基板，更具体地，涉及一种无芯基板及其制造方法。
背景技术
目前，随着移动电话、个人数字助理(PDA)、薄膜晶体管液晶显示器(TFT LCD)、以及许多其它电子装置的小型化，安装在这些装置中的半导体器件也变得更小、更轻薄。
为了跟上这种趋势，将柔性印刷电路板(FPC)(例如，带载封装件(TCP)以及薄膜覆晶封装件(COF))用作电路板，其中，在基膜(base film)上形成电路图案。TAB(带载自动接合)法用于半导体器件封装，通过该方法将预形成的突起电极(bump electrode)以及在带载电路板上形成的电路图案共同接合到半导体器件，并且将半导体器件安装在带载电路板上。
在现有技术中，为了减小高性能封装基板的扭曲，使用具有约0.8mm厚度的敷铜箔叠层板芯(注入环氧树脂的玻璃纤维结构，其两侧均粘附有铜箔)。换句话说，现有技术的半导体封装基板为敷铜箔叠层板，在其上又形成内建层(build-up layer)。
图1是根据现有技术的具有厚芯层的半导体封装基板的截面图。参照图1，现有技术的半导体封装基板包括敷铜箔叠层板(CCL)的芯层110、电路130、以及局部层间过孔(interstitial via hole)120。
CCL的芯层110的厚度一般为约400μm～800μm，并且在CCL的芯层110上层叠的绝缘层的厚度为约30μm～40μm。使用CCL的厚芯层110可减小扭曲的问题，但是难以切实可行地减小内过孔(IVH)的尺寸，减小尺寸对于制造高性能的封装基板是十分必要的。用于层之间电连接的IVH的直径约为100μm。这种类型的IVH通常通过使用CNC钻形成。
图2是示出与在半导体封装基板上形成的IVH的直径相对应的噪声的曲线图。参照图2，x轴表示信号的频率(单位：GHz)，而y轴表示噪声(单位：dB)。
在普通信号的频带(0～6GHz)中，IVH的半径越小，噪声越小。由此，必须减小IVH的直径，以改善封装基板的信号传输特性。然而，技术上很难形成具有厚CCL芯的小直径IVH。由于使用CNC钻形成IVH，所以其直径为约100μm～350μm，这就限制了直径减小的程度。尽管可以减小直径，但是该工艺的费用很高。
发明内容
本发明提供了一种无芯基板及其制造方法，通过消除IVH来提高其信号传输特性。
本发明还提供了一种无芯基板及其制造方法，其中，通过消除芯层来使IVH变薄。
此外，本发明提供了一种无芯基板及其制造方法，由于可使用金属板形成多种功能焊盘，所以该基板可通过单个工艺执行多种功能。
通过下面的描述将很容易地理解本发明的其它技术目的。
本发明的一个方面提供了一种用于制造无芯基板的方法。该方法包括：(a)在金属板的一侧上形成绝缘层；(b)在绝缘层上形成过孔，用于金属板与另一侧之间的电连接；以及(c)通过蚀刻金属板形成多个突出的功能焊盘。
该方法还可包括：(d)通过使用粘合剂将金属板接合至另一金属板；以及(e)将金属板与粘合剂分离。步骤(d)可在步骤(a)之前，以及步骤(e)可在步骤(c)之后。
可将粘合剂粘附至两个金属板的边缘，并且在步骤(e)中可通过切去金属板的边缘来将金属板与粘合剂分离。
在步骤(b)中，可在绝缘层上形成具有图案的电路，并且过孔可电连接电路和金属板。
该方法还包括步骤(f)：在绝缘层上形成阻焊层(solder resist)，以保护基板的表面。
该方法还包括步骤(g)：使用金属处理在功能焊盘上的表面。
用于表面处理的金属可为Ni或Au。
功能焊盘可包括刚性元件(stiffener)。
功能焊盘可包括焊球焊盘。
功能焊盘可包括散热焊盘。
本发明的另一方面提供了一种无芯基板，包括：多个功能焊盘，从金属板中蚀刻出并且具有突出的形状；绝缘层，该绝缘层形成在功能焊盘的一侧，对应于图案的电路形成在绝缘层上，过孔形成在绝缘层上以电连接功能焊盘和电路；以及阻焊层，形成在绝缘层上，以保护绝缘层的表面。
具有图案的电路可形成在绝缘层上，以及过孔可电连接电路和功能焊盘。
无芯基板还可包括金属，其被表面处理在功能焊盘上。
表面处理金属可为Ni或Au。
功能焊盘可包括刚性元件。
功能焊盘可包括焊球焊盘。
功能焊盘可包括散热焊盘。
附图说明
根据下面的描述、权利要求和附图，本发明的这些和其它特征、方面和优点将变得更容易理解，在附图中：
图1示出根据现有技术的具有厚芯层的半导体封装基板的截面图；
图2示出与在半导体封装基板上形成的IVH的直径相对应的噪声的曲线图；
图3示出根据本发明优选实施例的无芯半导体封装基板的制造工艺；
图4示出在根据本发明另一优选实施例的无芯半导体封装基板的制造中所用的粘合剂的视图；
图5示出根据本发明第一优选实施例的无芯半导体封装基板的截面图；
图6示出根据本发明第二优选实施例的无芯半导体封装基板的截面图；
图7示出根据本发明第三优选实施例的无芯半导体封装基板的截面图；以及
图8示出根据本发明第四优选实施例的无芯半导体封装基板的截面图。
具体实施方式
以下，将参照附图详细描述根据本发明的无芯基板的优选实施例及其控制方法。在参照附图的过程中，不管元件的图号，相同的元件被给定相同的参考标号，并且将省略多余的描述。下面描述的基板包括用于传输电信号的任意基板。例如，根据本发明的基板可包括刚性基板、柔性基板、LTCC基板、单侧/多侧/多层基板、以及用于封装半导体的基板(例如，BGA、FBGA、以及TBGA)。下面，将描述用于接合倒装芯片的半导体封装基板。
通常，为了减小IVH的直径，需要使用较薄的CCL芯。然而，在保持现有倒装芯片结构的同时减小CCL芯的厚度导致扭曲。因此，本发明提供了一种与传统封装基板结构不同的封装基板结构，其通过实现没有CCL芯的结构，无论IVH的直径多大，都不产生扭曲。为此，本发明利用蚀刻的金属隔板(dummy metal plate)，其可以实现刚性元件的作用以及增强焊接接缝强度的作用。
图3是示出根据本发明优选实施例的无芯半导体封装基板的制造工艺的视图。可以使用一个金属板以及两个金属板，以在金属板的一侧上形成绝缘层和电路。在下面的描述中，在使用粘合剂310接合的金属板320(1)和320(2)的两侧上形成绝缘层和电路。
参照步骤(a)，将两个金属板320(1)和320(2)粘附至粘合剂310的两侧。金属板的厚度可为约0.1mm～0.2mm，并且可根据随后形成的功能焊盘的作用来确定该厚度。
在多层印刷电路板的制造工艺中，通过加成法、减成法、以及半加成法形成电路(即，内层电路或外层电路)。
在加成法中，通过在绝缘基板上利用无电镀或电镀选择性地沉积导电材料，以将导电材料镀在绝缘基板上并形成导电图案，来在印刷电路板上形成电路。加成法分为全加成法和半加成法，其取决于是否存在用于电解镀铜的接种层。
在减成法中，通过从涂覆有金属的绝缘基板中选择性地蚀刻掉除导电材料外的不必要的部分，来在印刷电路板上形成电路。由于通过光刻胶形成的导电图案的区域以及孔的内部被浮盖并蚀刻，所以其也被称为“浮盖和蚀刻(tent and etch)”法。尽管在下面描述了半加成法，但很明显地，本发明并不限于半加成法。
参照步骤(b)，在粘合剂310的两侧上形成两个金属板320(1)和320(2)，并且在一个金属板320(1)上堆叠绝缘层330(1)和330(2)。在每一个绝缘层330(1)和330(2)上至少形成一个盲孔(BVH)，用于层之间的电连接。可通过使用CO2激光器或Yag激光器在绝缘层330(1)和330(2)上形成过孔，因此，该过孔小于先前描述的内过孔。随后，可执行变形以及无电镀铜。此外，在绝缘层330(2)的上部中形成阻焊层350，以保护基板或绝缘层330(2)的表面。换句话说，在测试外部层以及测量尺度之后，设计并制造阻焊层350曝光膜。随后，预处理阻焊层350，即，通过刷磨(brush-grinding)使铜箔的表面变得粗糙，使得阻焊层350油墨更好地粘附至基板。随后，涂覆阻焊层350，使用在先前步骤中适当设计的阻焊层350曝光膜将阻焊层350曝光，通过显影工艺将阻焊层350油墨去除，并且执行多个后续工艺，这些工艺包括表面处理以及电/最终测试。尽管描述了多个绝缘层330(1)和330(2)，但是在本发明中可使用单个绝缘层。
参照步骤(c)，将金属板320(1)和320(2)与粘合剂310分离。因此，粘合剂310可由容易粘附至金属板320(1)和320(2)并容易与其分离的成分制成。为此，粘合剂310可为散热胶带(thermal release tape)，其可以通过热量而被分离。上述阻焊层350的涂覆工艺可在将金属板320(1)和320(2)分离之前或之后执行。
参照步骤(d)，通过根据预定图案蚀刻金属板320，形成多种功能焊盘。功能焊盘可为多种焊盘，包括刚性元件、焊球焊盘、散热焊盘。
参照步骤(e)，可使用金属来处理表面，该金属围绕通过蚀刻金属板320而形成的多种功能焊盘。表面处理金属可为Ni和Au，并且可通过电解镀工艺进行电镀。对于接合倒装芯片的封装结构，随后可以增加凸块工艺(bumping process)。
这里，可以增加以下制造基板的一般方法：切割符合产品规格的内层基底材料，并使用干膜和作业膜形成预定的内部电路图案。这里，可以擦除内层，可以使内层干膜层叠，并且可以使内层曝光/显影。随后，在将其上形成有电路图案的内层接合至外层之前，执行棕(黑)化工艺，以增强粘合力。即，将铜箔的表面化学氧化，以提高表面粗糙度，使得层叠产生更好的粘合力。随后，通过将内层基板和半固化片层叠，执行预层叠和层叠工艺。随后，将层叠的内层基板和半固化片真空压制成形。层叠的内层基板和半固化片可以被热压或冷压，而不是被真空压制成形。将树脂和铜箔从面板的角落处削减掉，并且在准备钻孔工艺中执行X光靶钻孔工艺，其中，在内层电路上的靶标记处形成孔。随后，进行钻孔工艺，用于基板的层之间的电导。这里，计算机数值控制(CNC)法可用于钻孔工艺。随后，外层涂覆有干膜和作业膜，以形成电路图案，该外层以预定的持续时间暴露于预定强度的光，并且在蚀刻工艺中显影未照射到的区域。
倒装芯片BGA封装件的一般制造工艺如下：(a)在半导体芯片上形成铝焊盘并且该铝焊盘覆盖有保护层。(b)通过溅射工艺，形成金属层并且连接至焊盘。(c)层叠光刻胶，从而仅敞开焊盘区域。(d)将光刻胶敞开的焊盘区域镀铅(lead-plate)。(e)去除覆盖的光刻胶。(f)蚀刻掉镀铅区域外部的金属膜。(g)将镀的铅加热以制成圆形。(h)通过上述步骤制成的突起芯片接合至倒装芯片BGA基板。为了将突起芯片的接触焊盘与倒装芯片BGA基板的接触焊盘接合，在回流装置中将该基板加热至高温，以熔化铅。随后，通过底部填充工艺，将树脂填充在倒装芯片BGA基板与芯片之间。
图4示出在根据本发明另一优选实施例的无芯半导体封装基板的制造工艺中所用的粘合剂的视图。参照图4，可代替图3(a)的截面图示出粘合剂410以及金属板420(1)和420(2)。
将粘合剂涂覆在两个金属板420(1)和420(2)的边缘上，并且通过切割边缘，可将金属板420(1)和420(2)与粘合剂410分离。可将粘合剂涂覆于金属板420(1)和420(2)的边缘的一部分或整个区域。如果将粘合剂410涂覆于金属板420(1)和420(2)的边缘的一部分，则可以容易地将金属板420(1)和420(2)与粘合剂410分离。如果将粘合剂410涂覆于金属板420(1)和420(2)的边缘的整个区域，则金属板420(1)和420(2)更好地粘附至粘合剂410。此外，由于仅将粘合剂410涂覆于金属板420(1)和420(2)的边缘，所以通过切去金属板420(1)和420(2)的边缘可以将金属板420(1)和420(2)与粘合剂410分离。这使得粘合剂具有较大范围的选择性。由于不需要将粘合剂与金属板分离，例如，可使用不容易与金属板分离的粘合剂。对于这种不容易通过热量分离的胶带(即，不是散热胶带)，可以使用一般的粘合胶带、膏状粘合剂、镀层用粘合剂或其它多种粘合剂。
到目前为止，已经描述了通常用于无芯基板的制造工艺及其制造方法。以下，将参照附图描述根据本发明的无芯基板及其制造方法的具体实施例。将描述根据功能焊盘的使用的四个主要实施例。
图5是根据本发明第一优选实施例的具有多种功能焊盘的无芯半导体封装基板的截面图。参照图5，该半导体封装件包括刚性金属520(1)、520(2)、和520(3)、绝缘层530(1)和530(2)、过孔540、阻焊层550、表面处理金属560、散热焊盘570、以及焊球焊盘580(1)、580(2)、和580(3)。功能焊盘可包括刚性金属520(1)、520(2)、和520(3)、散热焊盘570、以及焊球焊盘580(1)、580(2)、和580(3)。
为了形成功能焊盘，即，刚性金属520(1)、520(2)、和520(3)、散热焊盘570、以及焊球焊盘580(1)、580(2)、和580(3)，将形成在基板底面上的金属隔板曝光、显影、以及蚀刻，并且剥去干膜。这里，通过一系列的工艺可同时形成若干种功能焊盘。
刚性金属520(1)、520(2)、和520(3)防止封装基板扭曲。散热焊盘570可有效地释放并除去由半导体芯片产生的热量。由于无阻焊膜(non-solder mask)精细结构，具有焊球焊盘580(1)、580(2)、和580(3)的功能焊盘可具有较高的焊接接缝强度。由于本发明在设置有半导体芯片的相对侧上设置了刚性金属520(1)、520(2)、和520(3)，这就较容易设置去耦电容器。
图6是根据本发明第二优选实施例的没有芯和刚性元件的半导体封装基板的截面图。参照图6，该半导体封装件包括绝缘层630(1)和630(2)、过孔640、阻焊层650、表面处理金属660、散热焊盘670、以及焊球焊盘680(1)、680(2)、和680(3)。功能焊盘可包括散热焊盘670以及焊球焊盘680(1)、680(2)、和680(3)。以下，将描述与第一优选实施例的差别。
与第一优选实施例相比，形成在第二优选实施例的半导体封装基板上的功能焊盘不具有刚性金属520(1)、520(2)、和520(3)。即，通过从蚀刻工艺中去除刚性金属520(1)、520(2)、和520(3)，第二优选实施例可实现功能焊盘上的细距(fine pitch)。由此，第二优选实施例的功能焊盘仅包括散热焊盘670以及焊球焊盘680(1)、680(2)、和680(3)。这里，如果需要，也可以从蚀刻工艺中去除散热焊盘670。
图7是根据本发明第三优选实施例的焊接的无芯半导体封装基板的截面图。参照图7，该半导体封装件包括绝缘层730(1)和730(2)、过孔740、阻焊层750、功能焊盘770、以及焊球790(1)、790(2)、和790(3)。
这里示出了通过焊接将功能焊盘770接合至母板的情况。根据现有技术，将焊接的电极焊盘设置在阻焊层之间，由此，该接合很难稳定。然而，本发明通过使用突出的功能焊盘770进行接合，使得该接合很稳定。
图8是根据本发明第四优选实施例的通过膏剂接合至母板的无芯半导体封装基板的截面图。参照图8，该半导体封装件包括绝缘层830(1)和830(2)、过孔840、阻焊层850、功能焊盘820(1)、820(2)、820(3)、和870、以及导电膏880。
这里示出了通过使用导电膏880将半导体封装件接合至基板的情况。通过使用在半导体封装件上形成的突起功能焊盘820(1)、820(2)、820(3)、和870，半导体可牢固地接合至基板。导电膏880可为各向异性导电膏。
如上所述，根据本发明的无芯基板及其制造方法具有通过消除IVH而改善的信号传输特性。
根据本发明的无芯基板及其制造方法可通过消除芯层来使IVH变薄。
此外，由于可使用金属板形成多种功能焊盘，所以根据本发明的无芯基板及其制造方法可通过单个工艺实现多种功能。
尽管已经描述了本发明的一些优选实施例，但是本领域技术人员应该能够理解，在仅由以下附加权利要求所限定的本发明及其等同物的精神和范围内可以进行大量的修改和替换。

Claims (17)

1.一种无芯基板的制造方法，所述方法包括以下步骤：
(a)在金属板的一侧上形成绝缘层；
(b)在所述绝缘层上形成过孔，用于所述金属板与另一侧之间的电连接；以及
(c)通过蚀刻所述金属板形成多个突出的功能焊盘。
2.根据权利要求1所述的方法，还包括以下步骤：
(d)通过使用粘合剂，将所述金属板接合至另一金属板；以及
(e)将所述金属板与所述粘合剂分离，
其中，所述步骤(d)在所述步骤(a)之前，并且所述步骤(e)在所述步骤(c)之后。
3.根据权利要求2所述的方法，其中，将所述粘合剂粘附至所述两个金属板的边缘，并且在所述步骤(e)中通过切去所述金属板的边缘来将所述金属板与所述粘合剂分离。
4.根据权利要求1所述的方法，其中，在所述步骤(b)中，在所述绝缘层上形成具有图案的电路，并且所述过孔电连接所述电路和所述金属板。
5.根据权利要求1所述的方法，还包括步骤(f)：在所述绝缘层上形成阻焊层，以保护所述基板的表面。
6.根据权利要求1所述的方法，还包括步骤(g)：使用金属处理在所述功能焊盘上的表面。
7.根据权利要求6所述的方法，其中，用于表面处理的所述金属为Ni或Au。
8.根据权利要求1所述的方法，其中，所述功能焊盘包括刚性元件。
9.根据权利要求1所述的方法，其中，所述功能焊盘包括焊球焊盘。
10.根据权利要求1所述的方法，其中，所述功能焊盘包括散热焊盘。
11.一种无芯基板，包括：
多个功能焊盘，从金属板中蚀刻出并且具有突出的形状；
绝缘层，所述绝缘层形成在所述功能焊盘的一侧，对应于图案的电路形成在所述绝缘层上，过孔形成在所述绝缘层上，以电连接所述功能焊盘和所述电路；以及
阻焊层，形成在所述绝缘层上，以保护所述绝缘层的表面。
12.根据权利要求11所述的无芯基板，其中，具有所述图案的所述电路形成在所述绝缘层上，并且所述过孔电连接所述电路和所述功能焊盘。
13.根据权利要求11所述的无芯基板，还包括金属，所述金属被表面处理在所述功能焊盘上。
14.根据权利要求13所述的无芯基板，其中，所述表面处理金属为Ni或Au。
15.根据权利要求11所述的无芯基板，其中，所述功能焊盘包括刚性元件。
16.根据权利要求11所述的无芯基板，其中，所述功能焊盘包括焊球焊盘。
17.根据权利要求11所述的无芯基板，其中，所述功能焊盘包括散热焊盘。
CNA2006101400399A 2005-10-14 2006-10-11 无芯基板及其制造方法 Pending CN1949467A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050096773 2005-10-14
KR1020050096773A KR100704919B1 (ko) 2005-10-14 2005-10-14 코어층이 없는 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN1949467A true CN1949467A (zh) 2007-04-18

Family

ID=37947102

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101400399A Pending CN1949467A (zh) 2005-10-14 2006-10-11 无芯基板及其制造方法

Country Status (6)

Country Link
US (2) US7517730B2 (zh)
JP (1) JP2007110120A (zh)
KR (1) KR100704919B1 (zh)
CN (1) CN1949467A (zh)
DE (1) DE102006047992A1 (zh)
TW (1) TW200721337A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814471B (zh) * 2009-02-25 2011-12-28 承景科技股份有限公司 互连结构
CN101989592B (zh) * 2009-07-30 2012-07-18 欣兴电子股份有限公司 封装基板与其制法
CN103066036A (zh) * 2012-12-30 2013-04-24 杨渊翔 一种主动式散热基板
CN105575936A (zh) * 2014-10-30 2016-05-11 英飞凌科技股份有限公司 电路载体和制造方法及制造和运行电路装置的方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
TWI367555B (en) * 2007-03-21 2012-07-01 Advanced Semiconductor Eng Conversion substrate for leadframe and the method for making the same
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
KR100916124B1 (ko) 2007-12-18 2009-09-08 대덕전자 주식회사 코어리스 기판 가공을 위한 캐리어 및 코어리스 기판 가공방법
KR100917126B1 (ko) 2007-12-18 2009-09-11 대덕전자 주식회사 코어리스 기판 가공을 위한 캐리어 제작 방법 및 이를이용한 코어리스 기판
KR100969412B1 (ko) * 2008-03-18 2010-07-14 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR20100065691A (ko) 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US7851269B2 (en) * 2009-02-19 2010-12-14 Intel Corporation Method of stiffening coreless package substrate
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP5240293B2 (ja) * 2009-04-02 2013-07-17 株式会社村田製作所 回路基板
TWI393233B (zh) * 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
US8450779B2 (en) 2010-03-08 2013-05-28 International Business Machines Corporation Graphene based three-dimensional integrated circuit device
US20110253439A1 (en) * 2010-04-20 2011-10-20 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
KR101537837B1 (ko) * 2011-01-13 2015-07-17 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
KR101222828B1 (ko) * 2011-06-24 2013-01-15 삼성전기주식회사 코어리스 기판의 제조방법
US8614502B2 (en) 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
KR20140085023A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 인쇄 회로 기판 및 그 제조 방법
US9210816B1 (en) 2013-12-18 2015-12-08 Stats Chippac Ltd. Method of manufacture of support system with fine pitch
US9412624B1 (en) * 2014-06-26 2016-08-09 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
US9502267B1 (en) * 2014-06-26 2016-11-22 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US9947625B2 (en) 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
US10306777B2 (en) 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
US10217710B2 (en) 2014-12-15 2019-02-26 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
WO2017149811A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
US10622292B2 (en) * 2018-07-06 2020-04-14 Qualcomm Incorporated High density interconnects in an embedded trace substrate (ETS) comprising a core layer

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0865082A4 (en) * 1995-11-28 1999-10-13 Hitachi Ltd SEMICONDUCTOR DEVICE, PROCESS FOR PRODUCING THE SAME, AND ENCAPSULATED SUBSTRATE
JPH11121900A (ja) 1997-10-15 1999-04-30 Sumitomo Electric Ind Ltd 回路基板の製造方法
US6418314B2 (en) * 1998-05-01 2002-07-09 Ericsson Inc. Methods for determining registration at a satellite communications system and related user terminals and systems
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6451448B1 (en) * 1999-12-22 2002-09-17 Mitsubishi Shindoh Co. Ltd. Surface treated metallic materials and manufacturing method thereof
JP3637277B2 (ja) * 2000-03-21 2005-04-13 大塚化学ホールディングス株式会社 難燃剤、及び難燃性樹脂組成物、及び成形物、及び電子部品
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
JP3664720B2 (ja) * 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP2003198126A (ja) 2001-12-26 2003-07-11 Sumitomo Bakelite Co Ltd 回路基板製造用基板、回路基板および多層配線板
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP4043873B2 (ja) 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法
JP4043872B2 (ja) 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法および樹脂封止型半導体装置の製造方法
JP4050682B2 (ja) * 2003-09-29 2008-02-20 日東電工株式会社 フレキシブル配線回路基板の製造方法
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4403049B2 (ja) * 2004-10-13 2010-01-20 日東電工株式会社 配線回路基板の製造方法
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2007214427A (ja) * 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
KR100836663B1 (ko) * 2006-02-16 2008-06-10 삼성전기주식회사 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP4912716B2 (ja) * 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
JP4155999B2 (ja) * 2006-06-02 2008-09-24 株式会社ソニー・コンピュータエンタテインメント 半導体装置および半導体装置の製造方法
JP4589269B2 (ja) * 2006-06-16 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
KR100797682B1 (ko) * 2007-02-07 2008-01-23 삼성전기주식회사 인쇄회로기판의 제조방법
JP5094323B2 (ja) * 2007-10-15 2012-12-12 新光電気工業株式会社 配線基板の製造方法
JP5224784B2 (ja) * 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
JP5306634B2 (ja) * 2007-11-22 2013-10-02 新光電気工業株式会社 配線基板及び半導体装置及び配線基板の製造方法
JP2009135162A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
JP4993739B2 (ja) * 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
JP5162226B2 (ja) * 2007-12-12 2013-03-13 新光電気工業株式会社 配線基板及び半導体装置
JP5314889B2 (ja) * 2007-12-27 2013-10-16 新光電気工業株式会社 電子装置及びその製造方法及び配線基板及びその製造方法
JP5122273B2 (ja) * 2007-12-28 2013-01-16 株式会社シマノ 両軸受リールのスプール制動装置
KR100969412B1 (ko) * 2008-03-18 2010-07-14 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814471B (zh) * 2009-02-25 2011-12-28 承景科技股份有限公司 互连结构
CN101989592B (zh) * 2009-07-30 2012-07-18 欣兴电子股份有限公司 封装基板与其制法
CN103066036A (zh) * 2012-12-30 2013-04-24 杨渊翔 一种主动式散热基板
CN105575936A (zh) * 2014-10-30 2016-05-11 英飞凌科技股份有限公司 电路载体和制造方法及制造和运行电路装置的方法
CN105575936B (zh) * 2014-10-30 2018-04-20 英飞凌科技股份有限公司 制造电路载体方法及制造和运行半导体装置的方法

Also Published As

Publication number Publication date
US20070084630A1 (en) 2007-04-19
US7981728B2 (en) 2011-07-19
TW200721337A (en) 2007-06-01
KR100704919B1 (ko) 2007-04-09
US7517730B2 (en) 2009-04-14
JP2007110120A (ja) 2007-04-26
US20090183909A1 (en) 2009-07-23
DE102006047992A1 (de) 2007-05-10

Similar Documents

Publication Publication Date Title
CN1949467A (zh) 无芯基板及其制造方法
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
CN1224305C (zh) 半导体器件用多层电路基板的制造方法
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
US7514772B2 (en) Method of manufacturing a semiconductor apparatus
US7755183B2 (en) Wiring board, method of manufacturing the same, and semiconductor device
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
US20120138337A1 (en) Printed circuit board and method of manufacturing the same
US20080006942A1 (en) Bottom substrate of package on package and manufacturing method thereof
US20070132536A1 (en) Printed circuit board having embedded electronic components and manufacturing method thereof
JP2013150013A (ja) 半導体装置
CN1906759A (zh) 元器件内组装及其制造方法
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
CN1759477A (zh) 电子部件安装基板的制造方法
KR20090004600A (ko) 전자 모듈 및 전자 모듈의 제조 방법
JP2008085089A (ja) 樹脂配線基板および半導体装置
US20080217739A1 (en) Semiconductor packaging substrate structure with capacitor embedded therein
CN110798988B (zh) 制作高频天线封装基板的加成法工艺和AiP封装天线结构
US20140069705A1 (en) Printed circuit board and method for manufacturing the same
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
JP2007123506A (ja) 回路モジュールの製造方法
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
KR20080055728A (ko) 캐패시터용 접착시트 및 그것을 이용한 캐패시터 내장형프린트 배선판의 제조방법
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
US20080030965A1 (en) Circuit board structure with capacitors embedded therein and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070418