JP4155999B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4155999B2
JP4155999B2 JP2006155232A JP2006155232A JP4155999B2 JP 4155999 B2 JP4155999 B2 JP 4155999B2 JP 2006155232 A JP2006155232 A JP 2006155232A JP 2006155232 A JP2006155232 A JP 2006155232A JP 4155999 B2 JP4155999 B2 JP 4155999B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
sealing resin
resin layer
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006155232A
Other languages
English (en)
Other versions
JP2007324484A (ja
Inventor
英俊 草野
和明 矢澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Sony Corp
Original Assignee
Sony Corp
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Computer Entertainment Inc filed Critical Sony Corp
Priority to JP2006155232A priority Critical patent/JP4155999B2/ja
Priority to US11/751,694 priority patent/US7679184B2/en
Priority to CNB2007101081063A priority patent/CN100517662C/zh
Priority to TW096119771A priority patent/TWI346998B/zh
Publication of JP2007324484A publication Critical patent/JP2007324484A/ja
Application granted granted Critical
Publication of JP4155999B2 publication Critical patent/JP4155999B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、基板に実装された半導体チップが封止樹脂により封止された半導体装置、およびその製造方法に関する。
近年、コンピュータ、携帯電話、ＰＤＡ（Personal Digital Assistance）などの電子機器の小型化、高機能化・高速化に伴い、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの半導体チップを搭載した半導体装置のさらなる小型化、高速化および高密度が要求されている。半導体装置の小型化、高速化および高密度は、消費電力の増加を招き、単位体積当たりの発熱量も増加する傾向にある。このため、半導体装置の動作安定性を確保するために、半導体装置の放熱性を向上させる技術が不可欠となっている。
従来、半導体チップの実装構造として、半導体チップの電極が形成された面をフェイスダウンにした状態で、ハンダバンプを用いてフリップチップ実装する構造が知られている。フリップチップ実装された半導体装置の放熱を図る技術としては、たとえば、特許文献１の図８のように、半導体チップの裏面に熱インターフェース材料（Thermal Interface Material:以下ＴＩＭという）を介してヒートスプレッダを搭載することにより、半導体チップで発生する熱を放熱させることが知られている。
特開２００１−２５７２８８号公報
一方、半導体装置を搭載した電子機器に対するニーズに対応して、半導体装置の小型化、高速化、高密度化などの発熱要因は促進する一方である。したがって半導体装置のさらなる放熱効率の向上、放熱の安定性が求められている。
本発明はこうした課題に鑑みてなされたものであり、その目的は、フリップチップ実装された半導体チップの放熱性を向上させることができる半導体装置の提供にある。
本発明のある態様は、半導体装置である。この半導体装置は、基板と基板に表面をフェイスダウンした状態で実装された半導体チップと、半導体チップを封止する封止樹脂層と、封止樹脂層の上面に接合した冷却部材と、封止樹脂層から露出した半導体チップの裏面と冷却部材の下面との間に形成された密閉空間に封入された冷媒と、を備えることを特徴とする。
ここで冷却部材は、銅やアルミなどの金属板の表面に凹凸を設け、表面積が広くなるように整形された一般的なヒートシンクなどでもよいが、熱伝導率の高い、接合のための平面部を有する部品であれば、その材料および形状は限定されない。
本発明の他の態様は、半導体装置の製造方法である。この半導体装置の製造方法は、配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、半導体チップの裏面を露出させた状態で半導体チップを封止する封止樹脂層を形成する工程と、封止樹脂層の上面に接着材料を塗布する工程と、接着材料の上面に冷却部材を搭載して接合する工程と、冷却部材に設けられ、半導体チップの裏面と冷却部材の下面との間に形成された密閉空間に連通する注入穴より冷媒を注入する工程と、注入穴を封止材料で塞ぐ工程と、を含むことを特徴とする。
ここで接着材料は一般的に用いられる接着剤のほか、封止樹脂と冷却部材とを接合することのできる材料でよく、封止樹脂材料、冷却部材の材料等を考慮し適宜選択すればよい。例えばＴＩＭ、シリコングリースなどの熱伝導性ペーストなどでもよいし、インジウム（Ｉｎ）、金（Ａｕ）などでもよい。封止材料は耐水性、密閉性を有する材料であればよく、例えば樹脂や金属などでよい。注入穴を塞ぐ工程は、例えばそのような材料を注入穴に埋め込んだり貼り付けたりすればよい。
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
本発明によれば、半導体チップがフリップチップ実装された半導体装置の放熱性を向上させることができる。
以下、本発明の実施の形態を図面を参照して説明する。
（実施形態１）
図１（Ａ）は、実施形態１に係る半導体装置１０の概略構成を示す斜視図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ'線上の断面構造を示す断面図である。半導体装置１０は、基板２０と、表面をフェイスダウンした状態で基板２０にフリップチップ実装された半導体チップ３０と、半導体チップ３０の周囲を封止する封止樹脂層４０と、封止樹脂層４０上にＴＩＭ層８０を介して接合されたヒートシンク９０とを備える。本実施形態の半導体装置１０は、基板２０の裏面に複数のハンダボール５０がアレイ状に配設されたＢＧＡ(Ball Grid Array）型の半導体パッケージ構造を有する。
本実施の形態に係る半導体装置１０は、半導体チップ３０の裏面、すなわち図１（Ｂ）における半導体チップの上側とヒートシンク９０の下面との間に、ＴＩＭ層８０で囲まれた密閉空間９５を備える。そして密閉空間９５に冷媒９８を密封した構成とすることにより、半導体装置１０の冷却効率を上げる。
本実施形態の基板２０は、層間絶縁膜と配線層とが交互に積層された多層配線構造を有する。図２は、基板２０の構造をより詳細に示す断面図である。複数の配線層２２が層間絶縁膜２４を介して積層されている。配線層２２には、たとえば銅が用いられる。層が異なる配線層２２間は、層間絶縁膜２４に設けられたビアプラグ２６により電気的に接続されている。基板２０の裏面の配線層２２ａの周囲には、耐熱性に優れた樹脂材料からなるソルダーレジスト膜２８が形成され、基板２０にハンダ付けを行う際に、必要な箇所以外にハンダが付着しないように最下層の層間絶縁膜２４ａがコーティングされる。また、基板２０の裏面には、ハンダボール５０が接合されるボールランド部２９がアレイ状に複数配設されている。また、キャパシタ６０を実装する電極部分には、錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）またはこれらの合金からなる電極パッド２３が形成されている。一方、半導体チップが実装される側にあたる基板２０の表面には、電解メッキにより形成されたニッケル（Ｎｉ）、鉛（Ｐｄ）、金（Ａｕ）またはこれらの合金からなる電極パッド２５がアレイ状に複数配設され、各電極パッド２５の上に、錫、鉛またはこれらの合金からなるＣ４（Controlled Collapse Chip Connection）バンプ２７が設けられている。
このように、本実施形態の基板２０は、コアレスとすることにより、たとえば、６層構造で３００μｍ程度まで薄型化が可能である。基板２０を薄くすることにより、配線抵抗が低減するため、半導体装置１０の動作速度の高速化が図られる。
図１（Ａ）および図１（Ｂ）に戻り、基板２０の裏面に設けられた各ボールランド部２９には、それぞれ、ハンダボール５０が接合されている。また、基板２０の裏面に設けられた電極パッド２３には、キャパシタ６０が実装されている。
基板２０の表面には、ＬＳＩなどの半導体チップ３０がフェイスダウンした状態で、フリップチップ実装されている。より具体的には、半導体チップ３０の外部電極となるハンダバンプ３２と、基板２０のＣ４バンプ２７とがハンダ付けされている。半導体チップ３０と基板２０との間の隙間は、アンダーフィル７０により充填されている。これにより、ハンダ接合部分から生じるストレスが分散されるため、半導体装置１０の耐温度変化特性が改善されるとともに、半導体装置１０の反りが抑制される。
半導体チップ３０の周囲には、半導体チップ３０を封止する封止樹脂層４０が形成されている。本実施形態では、半導体チップ３０の側面が全て封止樹脂層４０で封止され、封止樹脂層４０の上面の高さが半導体チップ３０の裏面の高さと等しくなっている。これにより、半導体チップ３０の側面の封止状態が向上するため、半導体チップ３０がより確実に保護される。
封止樹脂層４０の上面には所定厚さのＴＩＭ層８０が形成されている。ＴＩＭ層８０は半導体チップ３０の裏面上、およびその周囲に位置する封止樹脂層４０の所定幅を有する領域上には形成されない。このＴＩＭ層８０によってヒートシンク９０が封止樹脂層４０に接合されている。結果として半導体チップ３０の裏面およびその周囲の封止樹脂層４０を底面、ＴＩＭ層８０を側面、ヒートシンク９０を上面とする密閉空間９５が形成される。密閉空間９５には冷媒９８が封入される。
冷媒９８は水、アセトン、エタノールなど一般的に用いられる液体の冷却用熱媒体のいずれかから適宜選択する。冷媒９８としては、ＨＦＣ−３２、ＨＦＣ−１２５、ＨＦＣ−１３４ａなどのＨＦＣ（ハイドロ・フロロカーボン）やＨＣＦＣ（ハイドロ・クロロ・フロロカーボン）といった代替フロン、ブタン、メタンなどでもよい。半導体装置１０の動作時、冷媒９８は半導体チップ３０裏面の発熱によって加熱され、一部が気化して拡散する。拡散した冷媒９８はヒートシンク９０へ到達することにより冷却され、液化して半導体チップ３０の裏面上に戻る。この冷媒９８の循環により、半導体チップ３０裏面に発生した熱を、効率的にヒートシンク９０へ伝導させる。密閉空間９５の底面を半導体チップ３０の裏面より広くすることにより、半導体チップ３０の裏面全面にわたり、冷媒９８による熱移動が均等に生じるため、半導体チップ３０の裏面の温度が均等に冷却され、ひいては半導体チップ３０の動作安定性が向上する。
なお、封止樹脂層４０は、アレイ状の配設された複数のハンダボール５０のうち、最外位置にあるハンダボール５０よりも外側まで基板２０を被覆していることが望ましい。これによれば、封止樹脂層４０によって基板２０の強度が向上するため、基板２０の反りが抑制される。このように、封止樹脂層４０は基板２０の補強材としての機能も果たすため、基板２０がより一層薄型化しても、半導体装置１０全体の強度を確保することができる。
キャパシタ６０は、半導体チップ３０の直下の基板２０の裏面に接続されている。これにより、半導体チップ３０からキャパシタ６０までの配線経路を短縮することができ、配線抵抗の低減が図られる。なお、キャパシタ６０の設置場所は、半導体チップ３０の直下の基板２０の裏面に限られない。たとえば、配線経路が十分短くできる範囲内であれば、半導体チップ３０の直下から外れた基板２０の裏面に設置してもよい。あるいは、配線経路が十分短くできる範囲内で、キャパシタ６０を基板２０の表面に設置し、封止樹脂層４０によりキャパシタ６０を封止してもよい。
（半導体装置の製造方法）
図３は、実施形態１の半導体装置の製造方法の概略を示すフロー図である。まず、多層配線構造を有する基板を形成し（Ｓ１０）、この基板の上に半導体チップを実装する（Ｓ２０）。続いて、半導体チップを封止樹脂で封止する（Ｓ３０）。次に半導体チップ裏面に密閉空間９５および冷媒９８からなる冷却部を形成する（Ｓ４０）。最後にハンダボール、キャパシタなどを基板の裏面に実装する（Ｓ５０）。
Ｓ１０の基板形成は、図２に示すような多層配線構造を一般的に用いられる手法で形成する。Ｓ５０のハンダボール、キャパシタの実装も同様に一般的な手法で行ってよい。以下に、Ｓ２０の半導体チップの実装方法、Ｓ３０の封止樹脂の形成方法、Ｓ４０の冷却部の形成方法についてより詳しく述べる。
（１．半導体チップの実装方法）
図４は、実施形態１の半導体装置１０の半導体チップ３０の実装方法を示す工程断面図である。
まず、図４（Ａ）に示すように、半導体チップ３０の外部電極端子が設けられた表面をフェイスダウンにした状態で、各ハンダバンプ３２とそれらに対応するＣ４バンプ２７とをハンダ付けすることにより、半導体チップ３０をフリップチップ実装する。
次に、図４（Ｂ）に示すように、半導体チップ３０と基板２０との間にアンダーフィル７０を充填する。
以上の工程により、ハンダ接合部分から生じるストレスがアンダーフィル７０により分散された状態で、基板２０に半導体チップ３０がフリップチップ実装される。
（２．封止樹脂形成方法）
図５および図６は、実施形態１の半導体装置１０の封止樹脂層４０の形成方法を示す工程図である。
まず、この樹脂形成方法で用いられる上型２００ａおよび下型２１０の構成について説明する。上型２００ａは、溶融した封止樹脂の流通路となるランナー２０２を備える。ランナー２０２は、上型２００ａと下型２１０とが型合わせされた時に形成されるキャビティ２２０への開口部を有する。上型２００ａの成型面２０６は、樹脂成型時に半導体チップ３０の裏面と接し、半導体チップ３０の周囲において封止樹脂層４０を成型する。また、上型２００ａには、ポンプなどの吸引機構と連通する吸引穴２０４が設けられている。
一方、下型２１０は、プランジャー２１２が往復運動可能に形成されたポット２１４を有する。
このような上型２００ａおよび下型２１０を用いて、図５（Ａ）に示すように、半導体チップ３０が実装された基板２０を下型２１０に載置する。また、リリースフィルム２３０を上型２００ａと下型２１０との間に設置する。
次に、図５（Ｂ）に示すように、ポット２１４の中に、封止樹脂を固形化した樹脂タブレット２４０を投入する。また、吸引機構を作動させることにより、リリースフィルム２３０と上型２００ａとの間の空気を排気して、リリースフィルム２３０を上型２００ａに密着させる。リリースフィルム２３０を用いることにより、後に充填する封止樹脂２４１をキャビティ２２０の内面等に接触させることなく封止樹脂層４０を成型することができる。このため、上型２００ａのクリーニングが不要になり、生産性の向上、製造コストの低減などを図ることができる。
次に、図５（Ｃ）に示すように、上型２００ａと下型２１０とを型合わせした状態でクランプする。
次に、図６（Ａ）に示すように、樹脂タブレット２４０を加熱して溶融させた状態で、プランジャー２１２をポット２１４に押し込むことにより、液体状の封止樹脂２４１をキャビティ２２０内に導入する。上型２００ａと基板２０との間に形成された空間を封止樹脂２４１で充填した後、加熱処理を一定時間行うことにより封止樹脂２４１を固化させる。
次に、図６（Ｂ）に示すように、上型２００ａと下型２１０とを引き離し、封止樹脂層４０が形成された基板２０を取り出す。
（３．冷却部形成方法）
図７は実施形態１の半導体装置１０の冷却部の形成方法を示す工程図である。
まず図７（Ａ）に示すように、封止樹脂層４０上面にＴＩＭ層８０を形成する。ＴＩＭ層８０は半導体チップ３０の裏面およびその周囲の所定幅の封止樹脂層４０の上面８２には形成しないため、その部分にマスキングを行ったうえでＴＩＭを塗布し、その後、マスクを除去する。または別に成形したＴＩＭを封止樹脂層４０に圧着してもよい。
次に図７（Ｂ）に示すように、ＴＩＭ層８０の上面にヒートシンク９０を搭載し、接合する。ここでヒートシンク９０には、搭載時にヒートシンク９０、半導体チップ３０およびその周囲の封止樹脂層４０、ＴＩＭ層８０で形成される密閉空間９５と連通する冷媒注入穴９３および減圧用吸引穴９４が設けられている。
次に冷媒注入穴９３に冷媒９８を入れた容器を、減圧用吸引穴９４にポンプなどの吸引機構をそれぞれ接続し、図７（Ｃ）に示すように、減圧用吸引穴９４から空気を吸引して密閉空間９５を減圧することにより、冷媒注入穴９３から冷媒９８を注入する。ただし冷媒９８の注入方法はこれに限らず、例えば冷媒９８を入れた容器側に圧力を加えて冷媒９８を送り込むなどでもよい。
次に図７（Ｄ）に示すように、冷媒注入穴９３および減圧用吸引穴９４を樹脂等の封止材料で塞ぐ。冷媒注入穴９３等を塞ぐのに用いる封止材料９９には、封止樹脂層４０を構成する封止樹脂を用いることができる。この場合、加熱して半液体状となった封止樹脂を冷媒注入穴９３等に練り込み、冷却して固化させる。これにより冷媒９８が密閉空間９５に封入される。
冷媒注入穴９３および減圧用吸引穴９４を封止材料で塞ぐ際、減圧用吸引穴９４より空気を吸引し密閉空間９５を減圧しつつ、それらの穴を塞いでもよい。これにより、密閉空間９５の内圧は大気圧より低くなり、半導体装置１０の動作によって半導体チップ３０の裏面温度が上昇した際、冷媒９８が気化しやすくなる。その結果、上述の如き冷媒９８の循環機構が促進され、半導体チップ３０の冷却効率が向上する。
半導体装置１０の動作時は、冷媒９８が気化した分の体積変化により密閉空間９５の内圧が上昇する。そこで冷媒注入穴９３等を塞ぐ際の密閉空間９５の内圧および冷媒９８の封入量は、冷媒９８が全て気化した場合の最大内圧が密閉空間９５の耐圧を下回るように、計算または実験によってあらかじめ決定しておく。冷媒９８の液量は、典型的には１０〜数百ｍｍ３程度であるが、もちろん密閉空間９５の容量などによって適宜変化させてよい。
以上説明した冷却部形成方法において、ヒートシンク９０を搭載する前に、半導体チップ３０の裏面や、ヒートシンク９０の密閉空間９５を形成する面に表面改質処理を施し、微細な凹凸を形成してもよい。これにより被処理面において毛細管現象が発生し、冷媒９８が凹部に入り込むことにより実効的な冷却面積が増加し、冷却効率が向上する。表面改質には例えばレーザーマークを用いることができる。またポーラスめっきを施すことによっても同様の効果を得ることができる。
以上説明した本実施の形態によれば、半導体チップ３０の裏面に、ＴＩＭ層８０およびヒートシンク９０とで囲まれた密閉空間９５を形成し、その中に冷媒９８を封入する。そして冷媒９８が気化してヒートシンク９０へ熱を伝導させることにより、半導体チップ３０の裏面全面に渡り、効率的かつ均一に放熱を行うことができる。また本実施の形態による放熱効率の向上は安価なヒートシンクを用いても達成することができるため、ヒートスプレッダを利用する場合と比較すると製造コストを低く抑えることができる。
（実施形態２）
図８は、実施形態２に係る半導体装置１１の断面構造を示している。また、実施形態２に係る半導体装置１１の説明において、実施形態１に係る半導体装置１０と同様な構成については適宜省略し、実施形態１に係る半導体装置１０と異なる構成について説明する。
半導体装置１１は、基板２０にフリップチップ実装された半導体チップ３０の裏面外周から所定の幅で、封止樹脂層４０の上面に角度を有するテーパー部３００を備えている。すなわち、半導体チップ３０の裏面と封止樹脂層４０の水平面とが一の平面を構成せず、半導体チップ３０の裏面が封止樹脂層４０の水平部分の水準より下位に位置する点が実施の形態１と異なる。
このときＴＩＭ層８０は、例えば封止樹脂層４０の上面のうち、テーパー部３００を除いた水平面上に形成されている。そしてＴＩＭ層８０上にヒートシンク９０を搭載することにより、半導体チップ３０の裏面、封止樹脂層４０のテーパー部３００、ＴＩＭ層８０の側面、ヒートシンク９０の下面で囲まれた密閉空間９５が形成される。ここで冷媒９８の封入量を、冷媒９８の上面が封止樹脂層４０の水平部分の水準より下位に位置するように調整する。これにより、半導体装置１１が水平に載置された状態では、液体状の冷媒９８がＴＩＭ層８０に接することがなくなる。このため、冷媒９８によるＴＩＭ層８０の改質や、封止樹脂層４０とＴＩＭ層８０との界面への冷媒９８の入り込み等の問題発生を回避することができ、より安全かつ安定的に半導体装置１１の放熱効率を向上させることができる。
実施形態２に係る半導体装置１１の製造方法は、実施形態１と同様である。ただし、実施形態２に係る半導体装置１１の製造方法では、図５および図６に示した封止樹脂形成過程において、半導体チップ３０に接する面からテーパー形状を有する成型面２０６を備えた上型２００を用いればよい。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
たとえば、上述の各実施の形態では、基板２０は、コアレスな多層配線構造を有するが、本発明の技術思想は、コアを有する多層配線基板にも適用可能である。
また、上述の各実施形態では、ＢＧＡ型の半導体パッケージが採用されているが、これに限られず、たとえば、ピン状のリード端子を備えるＰＧＡ(Pin Grid Array）型の半導体パッケージ、または電極がアレイ状に配設されたＬＧＡ（Land Grid Array）型の半導体パッケージを採用することも可能である。
また、各実施形態の半導体装置の製造方法は、上述のようなリリースフィルムを用いる手法に限定されない。たとえば、リリースフィルムを用いない周知のトランスファーモールド法によっても各実施形態の半導体装置を製造することができる。
また各実施の形態ではＴＩＭ層８０を形成することにより封止樹脂層４０とヒートシンク９０とを接合したが、ＴＩＭに代わる材料を接着材料として用いる場合に、材料によっては、封止樹脂層４０やヒートシンク９０との接触面に熱接触を向上させる処理を施し、接合に用いてもよい。これにより、コストや求められる性能などに鑑み幅広い材料から選択した接着材料によって、本実施の形態と同様の効果を得ることができる。
図１（Ａ）は、実施形態１に係る半導体装置の概略構成を示す斜視図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ'線上の断面構造を示す断面図である。 実施形態１の基板の構造をより詳細に示す断面図である。 実施形態１の半導体装置の製造方法を概略を示すフロー図である。 実施形態１の半導体装置の半導体チップの実装方法を示す工程断面図である。 実施形態１の半導体装置の封止樹脂層の形成方法を示す工程図である。 実施形態１の半導体装置の封止樹脂層の形成方法を示す工程図である。 実施形態１の半導体装置の冷却部の形成方法を示す工程図である。 実施形態２に係る半導体装置の断面構造を示す断面図である。
符号の説明
１０ 半導体装置、２０ 基板、３０ 半導体チップ、４０ 封止樹脂層、５０ ハンダボール、 ８０ ＴＩＭ層、 ９０ ヒートシンク、 ９３ 冷媒注入穴、 ９４ 減圧用吸引穴、 ９５ 密閉空間、 ９８ 冷媒、 ３００ テーパー部。

Claims (9)

  1. 基板と
    前記基板に表面をフェイスダウンした状態で実装された半導体チップと、
    前記半導体チップを封止する封止樹脂層と、
    前記封止樹脂層の上面に接合した冷却部材と、
    前記封止樹脂層から露出した前記半導体チップの裏面と前記冷却部材の下面との間に形成された密閉空間に封入された冷媒と、
    を備えたことを特徴とする半導体装置であり、
    前記冷媒の一部は、前記半導体装置の動作時に前記半導体チップの裏面の発熱によって加熱され前記密閉空間内で気化することを特徴とする半導体装置。
  2. 前記封止樹脂層の上面に、前記封止樹脂層と前記冷却部材とを接合する熱インターフェース材料層を備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記密閉空間には前記冷媒として水が封入されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 非動作時の前記密閉空間の内圧は大気圧より小さいことを特徴とする請求項１または２に記載の半導体装置。
  5. 前記密閉空間の内壁に含まれる前記半導体チップの裏面および前記冷却部材の下面の少なくとも一方は表面に凹凸が形成されるように改質されていることを特徴とする請求項１から３のいずれか一項に記載の半導体装置。
  6. 前記密閉空間の内壁に含まれる前記半導体チップの裏面および前記冷却部材の下面の少なくとも一方はポーラスめっき処理されていることを特徴とする請求項１から３のいずれか一項に記載の半導体装置。
  7. 前記半導体チップの裏面は前記封止樹脂層の最上面より下位に位置し、前記封止樹脂層の上面の少なくとも一部は前記半導体チップの裏面に向けた傾斜を有することを特徴とする請求項１から６のいずれか一項に記載の半導体装置。
  8. 半導体装置の製造方法であって、
    配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、
    前記半導体チップの裏面を露出させた状態で前記半導体チップを封止する封止樹脂層を形成する工程と、
    前記封止樹脂層の上面に接着材料層を形成する工程と、
    前記接着材料層の上面に冷却部材を搭載して接合する工程と、
    前記冷却部材に設けられ、前記半導体チップの裏面と前記冷却部材の下面との間に形成された空間に連通する注入穴より冷媒を注入する工程と、
    前記注入穴を封止材料で塞ぎ、前記冷媒の一部が前記半導体装置の動作時に前記半導体チップの裏面の発熱によって加熱され気化する密閉空間を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  9. 前記接着材料層を形成する工程より前に、前記半導体チップの裏面および前記冷却部材の下面の少なくとも一部の表面に凹凸が形成されるよう改質処理を施すステップをさらに含むことを特徴とする請求項８に記載の半導体装置の製造方法。
JP2006155232A 2006-06-02 2006-06-02 半導体装置および半導体装置の製造方法 Active JP4155999B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006155232A JP4155999B2 (ja) 2006-06-02 2006-06-02 半導体装置および半導体装置の製造方法
US11/751,694 US7679184B2 (en) 2006-06-02 2007-05-22 Semiconductor device having high cooling efficiency and method for manufacturing the same
CNB2007101081063A CN100517662C (zh) 2006-06-02 2007-05-30 半导体装置及半导体装置的制造方法
TW096119771A TWI346998B (en) 2006-06-02 2007-06-01 Semiconductor device having high cooling efficiency and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006155232A JP4155999B2 (ja) 2006-06-02 2006-06-02 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007324484A JP2007324484A (ja) 2007-12-13
JP4155999B2 true JP4155999B2 (ja) 2008-09-24

Family

ID=38789168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006155232A Active JP4155999B2 (ja) 2006-06-02 2006-06-02 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7679184B2 (ja)
JP (1) JP4155999B2 (ja)
CN (1) CN100517662C (ja)
TW (1) TWI346998B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP2010103244A (ja) * 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
NL2002240C2 (nl) * 2008-11-21 2010-05-25 Fico Bv Inrichting en werkwijze voor het tenminste gedeeltelijk omhullen van een gesloten vlakke drager met elektronische componenten.
JP5617548B2 (ja) * 2010-11-11 2014-11-05 ソニー株式会社 半導体装置の製造方法
US8937380B1 (en) * 2013-08-30 2015-01-20 Infineon Technologies Austria Ag Die edge protection for pressure sensor packages
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法
US9831190B2 (en) 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
JP2015170625A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体パッケージ
DE102014118080B4 (de) * 2014-12-08 2020-10-15 Infineon Technologies Ag Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
JP6413935B2 (ja) * 2015-06-05 2018-10-31 株式会社デンソー 半導体装置およびその製造方法
US11152274B2 (en) * 2017-09-11 2021-10-19 Advanced Semiconductor Engineering, Inc. Multi-moldings fan-out package and process
JP7095978B2 (ja) * 2017-11-16 2022-07-05 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
CN110010565B (zh) * 2018-12-25 2020-08-28 浙江集迈科微电子有限公司 一种射频微***中大功率组件的双层相变散热器制作方法
US11621211B2 (en) * 2019-06-14 2023-04-04 Mediatek Inc. Semiconductor package structure
KR20220163648A (ko) * 2021-06-03 2022-12-12 삼성전자주식회사 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
JP3677429B2 (ja) 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
US6535388B1 (en) * 2001-10-04 2003-03-18 Intel Corporation Wirebonded microelectronic packages including heat dissipation devices for heat removal from active surfaces thereof
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US20040212080A1 (en) * 2003-04-22 2004-10-28 Kai-Chi Chen [chip package structure and process for fabricating the same]
TWI228806B (en) * 2003-05-16 2005-03-01 Advanced Semiconductor Eng Flip chip package

Also Published As

Publication number Publication date
JP2007324484A (ja) 2007-12-13
TWI346998B (en) 2011-08-11
US7679184B2 (en) 2010-03-16
CN100517662C (zh) 2009-07-22
CN101083235A (zh) 2007-12-05
TW200814255A (en) 2008-03-16
US20070278667A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
JP4155999B2 (ja) 半導体装置および半導体装置の製造方法
JP4589269B2 (ja) 半導体装置およびその製造方法
JP4827851B2 (ja) 半導体装置および半導体装置の製造方法
US9048168B2 (en) Semiconductor packages having warpage compensation
US9214403B2 (en) Stacked semiconductor package
JP2010103244A (ja) 半導体装置及びその製造方法
JP4764159B2 (ja) 半導体装置
US11101191B2 (en) Laminated circuitry cooling for inter-chip bridges
US10607909B2 (en) Systems, methods, and apparatuses for implementing a thermal solution for 3D packaging
JP4963879B2 (ja) 半導体装置および半導体装置の製造方法
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
JP4335263B2 (ja) 半導体装置および半導体装置の製造方法
CN111834303A (zh) 电子封装件及其制法与承载结构
US20230137684A1 (en) Boiling enhancement for two-phase immersion cooling of integrated circuit devices
JP6985599B2 (ja) 電子装置及び電子装置の製造方法
TWI841420B (zh) 電子封裝件及其製法
JP2018110155A (ja) 電子装置、及び電子装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4155999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250