JP2003332752A - メタルコア基板およびその製造方法 - Google Patents

メタルコア基板およびその製造方法

Info

Publication number
JP2003332752A
JP2003332752A JP2002138634A JP2002138634A JP2003332752A JP 2003332752 A JP2003332752 A JP 2003332752A JP 2002138634 A JP2002138634 A JP 2002138634A JP 2002138634 A JP2002138634 A JP 2002138634A JP 2003332752 A JP2003332752 A JP 2003332752A
Authority
JP
Japan
Prior art keywords
insulating layer
metal plate
hole
layer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002138634A
Other languages
English (en)
Inventor
Kazuhiko Oi
和彦 大井
Masaru Yamazaki
勝 山崎
Koji Watanabe
幸路 渡邊
Takaaki Yazawa
孝明 矢澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002138634A priority Critical patent/JP2003332752A/ja
Priority to KR10-2003-0030109A priority patent/KR20030088357A/ko
Priority to US10/436,143 priority patent/US6767616B2/en
Priority to TW092112950A priority patent/TW200401598A/zh
Priority to CN03123641A priority patent/CN1458815A/zh
Publication of JP2003332752A publication Critical patent/JP2003332752A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 電気的特性の向上が図れ、かつ高密度配線化
を可能とするメタルコア基板およびその製造方法を提供
する。 【解決手段】 第１の配線パターン４５と第２の配線パ
ターン４６とがスルーホール内に形成された導体層によ
って電気的に接続され、第１の金属板１１は、第１の絶
縁層２０を貫通して形成されたビアにより第１の配線パ
ターン４５に接続されると共に、ビアホール２８に形成
されたビアにより第２の配線パターン４６に接続され、
第２の金属板１２は、第２の絶縁層２１を貫通して形成
されたビアにより第２の配線パターン４６に接続される
と共に、ビアホールに形成されたビアにより第１の配線
パターン４５に接続されていることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はメタルコア基板およ
びその製造方法に関する。
【０００２】
【従来の技術】半導体チップ搭載用のパッケージとして
メタルコア基板が知られている。メタルコア基板には種
々の構造のものがあるが、特開2000-244130号公報に
は、ビア イン ビア（Via in Via）構造の同軸構造
にして、インダクタンスの低減を図ると共に、内部にコ
ンデンサ構造をもたせたメタルコア基板が開示されてい
る。
【０００３】すなわち、図１０に示すように、このメタ
ルコア基板１は、金属板２にスルーホール（貫通孔）３
を形成し、Via in Via構造のスルーホールめっき皮膜
４により上下の配線パターン５を電気的に接続してい
る。また、金属板２の両側に誘電体層６を介して銅箔層
７、７を設け、この銅箔層７、７をスルーホールメッキ
皮膜４に電気的に接続し、一方他のスルーホールめっき
皮膜８と金属板２とを電気的に接続することにより、金
属板２と銅箔層７、７との間にコンデンサ構造を形成し
ている。
【０００４】
【発明が解決しようとする課題】上記メタルコア基板１
は、インダクタンスの低減が図れると共に、搭載する半
導体チップの直下にコンデンサ構造をもつので、ノイズ
を効果的に除去できるという効果がある。しかし、上記
メタルコア基板１では、図１０に示すように、信号用の
スルーホールと金属板２に接続用のスルーホールとが混
在しているために、それだけ信号用の配線パターンの密
度が狭められ、高密度化の要請に反する。そこで本発明
は上記課題を解決すべくなされたものであり、その目的
とするところは、電気的特性の向上が図れ、かつ高密度
配線化を可能とするメタルコア基板およびその製造方法
を提供するにある。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために次の構成を有する。すなわち、本発明に係る
メタルコア基板は、第１および第２の２枚の金属板が誘
電体層を介在させて積層されてコア層が形成され、前記
第１の金属板、第２の金属板の外面にそれぞれ第１の絶
縁層および第２の絶縁層が形成され、該第１の絶縁層上
に第１の配線パターンが形成され、前記第２の絶縁層上
に第２の配線パターンが形成され、前記第１の配線パタ
ーンと第２の配線パターンとが、前記第１の絶縁層、第
１の金属板、誘電体層、第２の金属板および第２の絶縁
層を、第１および第２の金属板に対しては絶縁部を介し
て貫通するスルーホール内に形成された導体層によって
電気的に接続され、前記第１の金属板は、前記第１の絶
縁層を貫通して形成されたビアにより前記第１の配線パ
ターンに接続されると共に、前記第２の絶縁層、第２の
金属板、誘電体層を、第２の金属板に対しては絶縁部を
介して貫通するビアホールに形成されたビアにより前記
第２の配線パターンに接続され、前記第２の金属板は、
前記第２の絶縁層を貫通して形成されたビアにより前記
第２の配線パターンに接続されると共に、前記第１の絶
縁層、第１の金属板、誘電体層を、第１の金属板に対し
ては絶縁部を介して貫通するビアホールに形成されたビ
アにより前記第１の配線パターンに接続されていること
を特徴とする。
【０００６】また本発明に係るメタルコア基板は、第１
および第２の２枚の金属板が誘電体層を介在させて積層
されたコア層と、前記第１の金属板、第２の金属板の外
面にそれぞれ形成された第１の絶縁層および第２の絶縁
層と、該第１の絶縁層上に形成された第１の配線パター
ンと、前記第２の絶縁層上に形成された第２の配線パタ
ーンと、前記第１の金属板および第２の金属板とに、コ
ア層の厚み方向に対して重なる位置に形成されると共
に、前記第１の絶縁層および第２の絶縁層により埋めら
れた第１のスルーホールと、該第１のスルーホール内
に、該第１のスルーホールよりも小径に、前記第１の絶
縁層、誘電体層および第２の絶縁層を貫通して形成され
た第２のスルーホールと、該第２のスルーホールに形成
され、前記第１および第２の配線パターンの所要部位間
を電気的に接続する導体層と、前記第１の金属板および
第２の金属板とに、コア層の厚み方向に対して重ならな
いずれた位置にそれぞれ形成されると共に、それぞれ前
記第１の絶縁層および第２の絶縁層により埋められた第
３および第４のスルーホールと、該第３のスルーホール
内に、第３のスルーホールよりも小径に、前記第１の絶
縁層および誘電体層を貫通して設けられ、前記第２の金
属板が底面に露出する第１のビアホールと、該第１のビ
アホール内に形成され、前記第２の金属板と前記第１の
配線パターンの所要部位間を接続する第１のビアと、前
記第２の絶縁層を貫通して設けられ、前記第２の金属板
が底面に露出する第２のビアホールと、該第２のビアホ
ール内に形成され、前記第２の金属板と前記第２の配線
パターンの所要部位間を接続する第２のビアと、前記第
４のスルーホール内に、第４のスルーホールよりも小径
に、前記第２の絶縁層および誘電体層を貫通して設けら
れ、前記第１の金属板が底面に露出する第３のビアホー
ルと、該第３のビアホール内に形成され、前記第１の金
属板と前記第２の配線パターンの所要部位間を接続する
第３のビアと、前記第１の絶縁層を貫通して設けられ、
前記第１の金属板が底面に露出する第４のビアホール
と、該第４のビアホール内に形成され、前記第１の金属
板と前記第１の配線パターンの所要部位間を接続する第
４のビアとを具備することを特徴とする。
【０００７】前記第１の金属板を接地プレーンに形成
し、前記第２の金属板を電源プレーンに形成すると好適
である。また、前記第１の配線パターンを第１の絶縁層
を介して、および前記第２の配線パターンを第２の絶縁
層を介して多層に形成することもできる。また、前記第
３の絶縁層が誘電体層であることを特徴とする。
【０００８】また、本発明に係るメタルコア基板の製造
方法では、第１および第２の２枚の金属板が誘電体層を
介在させて積層されたコア層の、前記第１の金属板およ
び第２の金属板とに、コア層の厚み方向に対して重なる
位置に第１のスルーホールを、コア層の厚み方向に対し
て重ならないずれた位置にそれぞれ第３および第４のス
ルーホールを形成する工程と、前記第１、第３および第
４のスルーホールを埋めるようにして、前記第１の金属
板、第２の金属板の外面にそれぞれ第１の絶縁層および
第２の絶縁層を積層する工程と、前記第１のスルーホー
ル内に、該第１のスルーホールよりも小径に、前記第１
の絶縁層、誘電体層および第２の絶縁層を貫通して第２
のスルーホールを形成する工程と、前記第３のスルーホ
ール内に、第３のスルーホールよりも小径に、前記第１
の絶縁層および誘電体層を貫通して、前記第２の金属板
が底面に露出する第１のビアホールを形成する工程と、
前記第２の絶縁層を貫通して、前記第２の金属板が底面
に露出する第２のビアホールを形成する工程と、前記第
４のスルーホール内に、第４のスルーホールよりも小径
に、前記第２の絶縁層および誘電体層を貫通して、前記
第１の金属板が底面に露出する第３のビアホールを形成
する工程と、前記第１の絶縁層を貫通して、前記第１の
金属板が底面に露出する第４のビアホールを形成する工
程と、前記第２のスルーホールに導体層を、前記第１の
ビアホール内に第１のビアを、前記第２のビアホール内
に第２のビアを、前記第３のビアホール内に第３のビア
を形成する工程と、前記第１の絶縁層および第２の絶縁
層上に、前記導体層、第１のビア、第２のビア、第３の
ビアと所要パターンで電気的に接続する配線パターンを
形成するパターン形成工程とを含むことを特徴とする。
上記第３の絶縁層に誘電体層を用いることができる。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１〜図９に基
づいて、製造方法と共にメタルコア基板について説明す
る。図１は、第１の金属板１１と第２の金属板１２の２
枚の金属板が誘電体層１３を介在させて積層されたコア
層１０を示す。第１および第２の金属板１１、１２は厚
さ０．２〜０．３ｍｍ程度の銅板を用いると強度上好適
である。なお、銅板に限定されるものではない。
【００１０】誘電体層１３は、エポキシ、ポリイミド、
ポリフェニレンエーテル等の樹脂中に、チタン酸ストロ
ンチウム（ＳＴＯ）やチタン酸バリウム等の強誘電体粉
末を混入させた、厚さ４０〜５０μｍ程度の強誘電体層
とするのが好適である。強誘電体粉末を混入させた半硬
化状態（Ｂステージ）の樹脂シートを介在させ、２枚の
金属板を積層したり、一方の金属板に強誘電体粉末を混
入させた樹脂を塗布した後、他方の金属板を積層して、
２枚の金属板を接着し、コア層１０を形成する。
【００１１】また、誘電体層１３は、チタン酸ストロン
チウムやチタン酸バリウム等の強誘電体のスパッタリン
グやＣＶＤ法により形成してもよい。一方の金属板にス
パッタリングやＣＶＤ法により誘電体層を形成した後、
接着層となる樹脂（樹脂シートや樹脂の塗布）により他
方の金属板を積層して、２枚の金属板を接着し、コア層
１０を形成する。金属板１１、１２としては、アルミニ
ウムや、４２アロイ（鉄―ニッケル合金を用いてもよ
い。また、金属板１１、１２には、あらかじめエッチン
グやプレス加工により、上記スルーホールを形成したも
のを、絶縁層や誘電体層１３を介在させて積層し、コア
層（基板）としてもよい。
【００１２】なお、上記の誘電体層１３には単なる絶縁
層（第３の絶縁層）を用いてもよい。この絶縁層には、
エポキシ、ポリイミド、ポリフェニレンエーテル等の樹
脂を用いることができる。半硬化状態（Ｂステージ）の
樹脂シートを介在して2枚の金属板を積層したり、一方
の金属板に樹脂を塗布した後、他方の金属板を積層し
て、２枚の金属板を接着し、コア層１０とするのであ
る。
【００１３】次に、図２に示すように、第１の金属板１
１、第２の金属板１２をフォトリソグラフィー法により
エッチング加工して、スルーホールを形成する。１５は
第１のスルーホールであり、第１の金属板１１、第２の
金属板１２とに、コア層１０の厚み方向に対して重なる
位置に設けられる。また、コア層１０の厚み方向に対し
て重ならないずれた位置に、第１の金属板１１に第３の
スルーホール１６を、第２の金属板１２に第４のスルー
ホール１７をそれぞれ形成する。なお、図３に示すよう
に、第２の金属板１２に第１のスルーホール１５を形成
し、第１の金属板１１にこれよりも大径のスルーホール
を上下重なる位置に設け、第１の金属板１１に形成した
スルーホールのうち、第２の金属板１２のスルーホール
１５と一致して重なる部位を第１のスルーホール１５
ａ、重ならずずれた部位を第３のスルーホール１６とし
てもよい。すなわち、大径に形成したスルーホールを、
第１のスルーホール１５と第３のスルーホール１６とに
兼用するようにスルーホールを設けてもよい。
【００１４】次に図４に示すように、第１のスルーホー
ル１５、第３のスルーホール１６および第４のスルーホ
ール１７を埋めるようにして、第１の金属板１１、第２
の金属板１２の外面にそれぞれ第１の絶縁層２０および
第２の絶縁層２１を熱圧着して積層する。第１および第
２の絶縁層２０、２１には、エポキシ、ポリイミド、ポ
リフェニレンエーテル等の樹脂を用いることができる。
この第１の絶縁層２０、第２の絶縁層２１は、半硬化状
態（Ｂステージ）の樹脂シートを積層したり、樹脂を塗
布することにより形成できる。
【００１５】次に、図５に示すように、第１のスルーホ
ール１５内に、第１のスルーホール１５よりも小径に、
第１の絶縁層２０、誘電体層１３および第２の絶縁層２
１を貫通して第２のスルーホール２２を形成する。した
がって、第１のスルーホール１５の内壁部に絶縁部２３
が残る。第１のスルーホール２２をドリルであけてもよ
いが、炭酸ガスレーザー等のレーザー光によりあけるの
が好適である。レーザー光によるときは、100〜120μｍ
程度の小径のスルーホールがあけられるので、それだけ
配線密度を高めることができる。なお、絶縁部２３の厚
さは４０〜５０μｍ程度ほしいので、第１のスルーホー
ル１５の径は、２００μｍ前後となる。
【００１６】また、第３のスルーホール１６内に、第３
のスルーホール１６よりも小径に、第１の絶縁層２０お
よび誘電体層１３を貫通して、第２の金属板１２が底面
に露出する第１のビアホール２４を形成する。したがっ
て、第３のスルーホール内壁には絶縁部２５が残る。こ
の第１のビアホールはレーザー光により開口するとよ
い。また、第２の絶縁層２１を貫通して、第２の金属板
１２が底面に露出する第２のビアホール２６を形成す
る。この第２のビアホール２６もレーザー光により開口
するとよい。
【００１７】また、第４のスルーホール１７内に、第４
のスルーホール１７よりも小径に、第２の絶縁層２１お
よび誘電体層１３を貫通して、第１の金属板１１が底面
に露出する第３のビアホール２８を形成する。したがっ
て、第４のスルーホール内壁に絶縁部２９が残る。この
第３のビアホール２８もレーザー光により開口するとよ
い。また、第１の絶縁層２０を貫通して、第１の金属板
１１が底面に露出する第４のビアホール３０を形成す
る。この第４のビアホール３０もレーザー光により開口
するとよい。
【００１８】第２のスルーホール２２、第１のビアホー
ル２４、第２のビアホール２６、第３のビアホール２
８、第４のビアホール３０は、孔の深さ、位置等が異な
るので、別なレーザー加工工程となるが、同一の工程で
行えるところはまとめて加工するようにするのがよい。
【００１９】次に、図６に示すように、第２のスルーホ
ール２２、第１のビアホール２４、第２のビアホール２
６、第３のビアホール２８、第４のビアホール３０の内
壁に銅等による無電解めっき皮膜３２を形成する。次い
で図７に示すように、無電解めっき皮膜３２上に、ドラ
イフイルムレジストを貼付し、露光、現像して、形成す
べき配線パターンのパターン通りに無電解めっき皮膜３
２が露出するように、レジストパターン３４を形成す
る。
【００２０】次に図８に示すように、レジストパターン
３４をマスクとして、電解銅めっきにより、無電解めっ
き皮膜３２上に電解めっき皮膜を３６を形成して配線パ
ターンを形成する。同時に、第２のスルーホール２２、
第１のビアホール２４、第２のビアホール２６、第３の
ビアホール２８、第４のビアホール３０内に、スルーホ
ールめっき皮膜（導体層）４０、第１のビア４１、第２
のビア４２、第３のビア４３、第４のビア４４が形成さ
れる。
【００２１】次に図９に示すように、レジストパターン
３４を除去し、露出した無電解めっき皮膜３２をエッチ
ングして除去することによって、第１の絶縁層２０上に
第１の配線パターン４５が、第２の絶縁層２１上に第２
の配線パターン４６が形成される。第２の配線パターン
４６の外部接続端子部には、はんだボール等のバンプ
（図示せず）が形成される。また、第１の配線パターン
４５の端子部には半導体チップ搭載用のパッド（図示せ
ず）が形成されて、半導体チップ搭載用のパッケージが
形成される。なお、スルーホール２２内には、樹脂を充
填する。上記実施の形態では、セミアディティブ法によ
り配線パターン４５、４６を形成したが、無電解めっき
皮膜３２上に均一に電解めっき皮膜を形成し（図示せ
ず）、 これをエッチング加工して所要の配線パターン
に形成してもよい。また、配線パターン４５、４６はビ
ルドアップ法により多層に形成することもできる（図示
せず）。
【００２２】上記のようにして、スルーホールめっき皮
膜４０が、両金属板１１、１２に絶縁部２３を介して囲
まれた同軸構造のメタルコア基板が形成され、インダク
タンスの低減が図れ、電気的特性を向上させることがで
きる。第２のスルーホール２２等をレーザー光により加
工することで、微細な孔加工が可能となり、高密度配線
化を達成できる。また、第１の金属板１１を接地して、
共通の接地プレーンとし、また、第２の金属板１２を電
源に接続して共通の電源プレーンに用いるようにする
と、実装基板への接続部（第２のビア４２、第３のビア
４３）の数を減じることができ、それだけ、内部配線の
高密度化を図ることができる。
【００２３】さらに、第１の金属板１１と第２の金属板
１２との間で容量の大きなコンデンサを形成でき、ま
た、搭載される半導体チップ（図示せず）の直下にコン
デンサが形成されるので、ノイズを効果的に低減でき
る。そして、このコンデンサの電極たる第１の金属板１
１、第２の金属板１２への電気的接続は、一方の金属板
のみを貫通する小径の第１のビア４１と第３のビア４
３、さらには、第２のビア４２と第４のビア４４でなさ
れ、図１０に示す従来例のように基板全体を貫通するス
ルーホールめっき皮膜を介して行う必要がないので、第
１の配線パターン４５と第２の配線パターン４６の信号
ラインを接続する、上記スルーホールめっき皮膜４０か
らなる同軸構造ラインをそれだけ高密度に配設すること
ができ、これによっても高密度配線化が可能となる。
【００２４】
【発明の効果】以上のように、本発明によれば、電気的
特性の向上が図れ、かつ高密度配線化を可能とするメタ
ルコア基板を提供できる。
【図面の簡単な説明】
【図１】図１〜図９は製造工程図を示し、図１はコア層
の断面説明図、
【図２】金属板にスルーホールを形成した状態の断面説
明図、
【図３】スルーホールの他の形態を示す説明図、
【図４】絶縁層を積層した状態の断面説明図、
【図５】スルーホールとビアホールを形成した状態の断
面説明図、
【図６】無電解めっき皮膜を形成した状態の断面説明
図、
【図７】レジストパターンを形成した状態の断面説明
図、
【図８】レジストパターンをマスクとして電解めっきを
施した状態の断面説明図、
【図９】配線パターンを形成した状態の断面説明図、
【図１０】従来のメタルコア基板の一例を示す断面説明
図である。
【符号の説明】
１０ コア層 １１ 第１の金属板 １２ 第２の金属板 １３ 誘電体層（第３の絶縁層） １５ 第１のスルーホール １６ 第３のスルーホール １７ 第４のスルーホール ２０ 第１の絶縁層、 ２１ 第２の絶縁層 ２２ 第２のスルーホール ２３ 絶縁部 ２４ 第１のビアホール ２５ 絶縁部 ２６ 第２のビアホール ２８ 第３のビアホール ２９ 絶縁部 ３０ 第４のビアホール ３２ 無電解めっき皮膜 ３４ レジストパターン ３６ 電解めっき皮膜 ４０ スルーホールめっき皮膜（導体層） ４１ 第１のビア ４２ 第２のビア ４３ 第３のビア ４４ 第４のビア ４５ 第１の配線パターン ４６ 第２の配線パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/40 Ｈ０５Ｋ 3/44 Ｂ 3/44 Ｈ０１Ｌ 23/12 Ｓ Ｂ (72)発明者 渡邊 幸路 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 矢澤 孝明 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Ｆターム(参考） 5E315 AA07 AA13 BB04 BB14 CC16 DD15 DD16 DD17 DD20 DD27 GG07 GG22 5E317 AA24 BB01 BB05 BB12 CC31 CC44 CC53 CD25 CD32 GG11 GG14 5E346 AA03 AA12 AA13 AA15 AA32 AA33 AA35 AA42 AA43 BB03 BB04 BB07 CC02 CC08 CC16 CC32 DD02 DD32 EE33 FF04 GG15 GG17 GG22 HH01 HH25

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１および第２の２枚の金属板が第３の
    絶縁層を介在させて積層されてコア層が形成され、 前記第１の金属板、第２の金属板の外面にそれぞれ第１
    の絶縁層および第２の絶縁層が形成され、 該第１の絶縁層上に第１の配線パターンが形成され、 前記第２の絶縁層上に第２の配線パターンが形成され、 前記第１の配線パターンと第２の配線パターンとが、前
    記第１の絶縁層、第１の金属板、第３の絶縁層、第２の
    金属板および第２の絶縁層を、第１および第２の金属板
    に対しては絶縁部を介して貫通するスルーホール内に形
    成された導体層によって電気的に接続され、 前記第１の金属板は、前記第１の絶縁層を貫通して形成
    されたビアにより前記第１の配線パターンに接続される
    と共に、前記第２の絶縁層、第２の金属板、第３の絶縁
    層を、第２の金属板に対しては絶縁部を介して貫通する
    ビアホールに形成されたビアにより前記第２の配線パタ
    ーンに接続され、 前記第２の金属板は、前記第２の絶縁層を貫通して形成
    されたビアにより前記第２の配線パターンに接続される
    と共に、前記第１の絶縁層、第１の金属板、第３の絶縁
    層を、第１の金属板に対しては絶縁部を介して貫通する
    ビアホールに形成されたビアにより前記第１の配線パタ
    ーンに接続されていることを特徴とするメタルコア基
    板。
  2. 【請求項２】 第１および第２の２枚の金属板が第３の
    絶縁層を介在させて積層されたコア層と、 前記第１の金属板、第２の金属板の外面にそれぞれ形成
    された第１の絶縁層および第２の絶縁層と、 該第１の絶縁層上に形成された第１の配線パターンと、 前記第２の絶縁層上に形成された第２の配線パターン
    と、 前記第１の金属板および第２の金属板とに、コア層の厚
    み方向に対して重なる位置に形成されると共に、前記第
    １の絶縁層および第２の絶縁層により埋められた第１の
    スルーホールと、 該第１のスルーホール内に、該第１のスルーホールより
    も小径に、前記第１の絶縁層、第３の絶縁層および第２
    の絶縁層を貫通して形成された第２のスルーホールと、 該第２のスルーホールに形成され、前記第１および第２
    の配線パターンの所要部位間を電気的に接続する導体層
    と、 前記第１の金属板および第２の金属板とに、コア層の厚
    み方向に対して重ならないずれた位置にそれぞれ形成さ
    れると共に、それぞれ前記第１の絶縁層および第２の絶
    縁層により埋められた第３および第４のスルーホール
    と、 該第３のスルーホール内に、第３のスルーホールよりも
    小径に、前記第１の絶縁層および第３の絶縁層を貫通し
    て設けられ、前記第２の金属板が底面に露出する第１の
    ビアホールと、 該第１のビアホール内に形成され、前記第２の金属板と
    前記第１の配線パターンの所要部位間を接続する第１の
    ビアと、 前記第２の絶縁層を貫通して設けられ、前記第２の金属
    板が底面に露出する第２のビアホールと、 該第２のビアホール内に形成され、前記第２の金属板と
    前記第２の配線パターンの所要部位間を接続する第２の
    ビアと、 前記第４のスルーホール内に、第４のスルーホールより
    も小径に、前記第２の絶縁層および第３の絶縁層を貫通
    して設けられ、前記第１の金属板が底面に露出する第３
    のビアホールと、 該第３のビアホール内に形成され、前記第１の金属板と
    前記第２の配線パターンの所要部位間を接続する第３の
    ビアと、 前記第１の絶縁層を貫通して設けられ、前記第１の金属
    板が底面に露出する第４のビアホールと、 該第４のビアホール内に形成され、前記第１の金属板と
    前記第１の配線パターンの所要部位間を接続する第４の
    ビアとを具備することを特徴とするメタルコア基板。
  3. 【請求項３】 前記第１の金属板が接地プレーンに形成
    され、前記第２の金属板が電源プレーンに形成されてい
    ることを特徴とする請求項１または２記載のメタルコア
    基板。
  4. 【請求項４】 前記第１の配線パターンが第１の絶縁層
    を介して、および前記第２の配線パターンが第２の絶縁
    層を介して多層に形成されていることを特徴とする請求
    項１、２または３記載のメタルコア基板。
  5. 【請求項５】 前記第３の絶縁層が誘電体層であること
    を特徴とする請求項１、２、３または４記載のメタルコ
    ア基板。
  6. 【請求項６】 第１および第２の２枚の金属板が第３の
    絶縁層を介在させて積層されたコア層の、前記第１の金
    属板および第２の金属板とに、コア層の厚み方向に対し
    て重なる位置に第１のスルーホールを、コア層の厚み方
    向に対して重ならないずれた位置にそれぞれ第３および
    第４のスルーホールを形成する工程と、 前記第１、第３および第４のスルーホールを埋めるよう
    にして、前記第１の金属板、第２の金属板の外面にそれ
    ぞれ第１の絶縁層および第２の絶縁層を積層する工程
    と、 前記第１のスルーホール内に、該第１のスルーホールよ
    りも小径に、前記第１の絶縁層、第３の絶縁層および第
    ２の絶縁層を貫通して第２のスルーホールを形成する工
    程と、 前記第３のスルーホール内に、第３のスルーホールより
    も小径に、前記第１の絶縁層および第３の絶縁層を貫通
    して、前記第２の金属板が底面に露出する第１のビアホ
    ールを形成する工程と、 前記第２の絶縁層を貫通して、前記第２の金属板が底面
    に露出する第２のビアホールを形成する工程と、 前記第４のスルーホール内に、第４のスルーホールより
    も小径に、前記第２の絶縁層および第３の絶縁層を貫通
    して、前記第１の金属板が底面に露出する第３のビアホ
    ールを形成する工程と、 前記第１の絶縁層を貫通して、前記第１の金属板が底面
    に露出する第４のビアホールを形成する工程と、 前記第２のスルーホールに導体層を、前記第１のビアホ
    ール内に第１のビアを、前記第２のビアホール内に第２
    のビアを、前記第３のビアホール内に第３のビアを形成
    する工程と、 前記第１の絶縁層および第２の絶縁層上に、前記導体
    層、第１のビア、第２のビア、第３のビアと所要パター
    ンで電気的に接続する配線パターンを形成するパターン
    形成工程とを含むことを特徴とするメタルコア基板の製
    造方法。
  7. 【請求項７】 前記第３の絶縁層が誘電体層であること
    を特徴とする請求項６記載のメタルコア基板の製造方
    法。
JP2002138634A 2002-05-14 2002-05-14 メタルコア基板およびその製造方法 Pending JP2003332752A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002138634A JP2003332752A (ja) 2002-05-14 2002-05-14 メタルコア基板およびその製造方法
KR10-2003-0030109A KR20030088357A (ko) 2002-05-14 2003-05-13 금속 코어 기판 및 그 제조 방법
US10/436,143 US6767616B2 (en) 2002-05-14 2003-05-13 Metal core substrate and process for manufacturing same
TW092112950A TW200401598A (en) 2002-05-14 2003-05-13 Metal core substrate and process for manufacturing same
CN03123641A CN1458815A (zh) 2002-05-14 2003-05-14 金属芯基板及其制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002138634A JP2003332752A (ja) 2002-05-14 2002-05-14 メタルコア基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003332752A true JP2003332752A (ja) 2003-11-21

Family

ID=29416872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002138634A Pending JP2003332752A (ja) 2002-05-14 2002-05-14 メタルコア基板およびその製造方法

Country Status (5)

Country Link
US (1) US6767616B2 (ja)
JP (1) JP2003332752A (ja)
KR (1) KR20030088357A (ja)
CN (1) CN1458815A (ja)
TW (1) TW200401598A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114741A (ja) * 2004-10-15 2006-04-27 Ibiden Co Ltd 多層コア基板及びその製造方法
JP2007036164A (ja) * 2005-07-29 2007-02-08 Tdk Corp 薄膜電子部品の製造方法
JPWO2006001505A1 (ja) * 2004-06-25 2008-04-17 イビデン株式会社 プリント配線板及びその製造方法
JP2010050154A (ja) * 2008-08-19 2010-03-04 Fujitsu Ltd 多層配線基板及びそれを用いた電子装置
JP2010171348A (ja) * 2009-01-26 2010-08-05 Ngk Spark Plug Co Ltd 配線基板及び積層セラミックコンデンサ
WO2017183135A1 (ja) * 2016-04-20 2017-10-26 富士通株式会社 回路基板、回路基板の製造方法及び電子装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
US7336502B1 (en) * 2003-06-03 2008-02-26 Force10 Networks, Inc. High-speed router with backplane using tuned-impedance thru-holes and vias
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
KR101199285B1 (ko) * 2004-02-04 2012-11-12 이비덴 가부시키가이샤 다층프린트배선판
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
TWI290014B (en) * 2004-09-30 2007-11-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
US7087441B2 (en) * 2004-10-21 2006-08-08 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having a plurality of solder connection sites thereon
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
CN100433321C (zh) * 2005-07-29 2008-11-12 三洋电机株式会社 电路基板及使用该电路基板的电路装置
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US7911802B2 (en) * 2007-04-06 2011-03-22 Ibiden Co., Ltd. Interposer, a method for manufacturing the same and an electronic circuit package
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP4825784B2 (ja) * 2007-12-13 2011-11-30 新光電気工業株式会社 半導体装置用パッケージおよびその製造方法
TWI342729B (en) * 2008-02-19 2011-05-21 Unimicron Technology Corp Manufacturing method of circuit board
US7928577B2 (en) * 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
CN102026499B (zh) * 2009-09-14 2012-10-17 日月光半导体制造股份有限公司 基板结构的制造方法
KR101089959B1 (ko) 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8624127B2 (en) * 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2012057428A1 (ko) * 2010-10-25 2012-05-03 한국단자공업 주식회사 인쇄회로기판 및 이를 사용한 차량용 기판블록
JP2012094662A (ja) * 2010-10-26 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
KR101332079B1 (ko) * 2012-03-29 2013-11-22 삼성전기주식회사 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
US9668345B2 (en) * 2012-03-30 2017-05-30 Hitachi Chemical Company, Ltd. Multilayer wiring board with metal foil wiring layer, wire wiring layer, and interlayer conduction hole
US8877603B2 (en) * 2012-03-30 2014-11-04 International Business Machines Corporation Semiconductor-on-oxide structure and method of forming
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
CN103857211B (zh) * 2012-11-28 2017-03-01 富葵精密组件(深圳)有限公司 透明电路板及其制作方法
CN103857207B (zh) * 2012-11-30 2017-03-01 碁鼎科技秦皇岛有限公司 电路板及其制作方法
JP2015170770A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US9852971B1 (en) 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
DE102016211968A1 (de) * 2016-06-30 2018-01-04 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
JP6559743B2 (ja) * 2017-08-08 2019-08-14 太陽誘電株式会社 半導体モジュール
JP6621781B2 (ja) * 2017-08-10 2019-12-18 太陽誘電株式会社 集合プリント基板、プリント配線板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101997A (ja) * 1983-11-08 1985-06-06 日本電気株式会社 多層印刷配線板の製造方法
JPS6441172U (ja) * 1987-09-08 1989-03-13
JPH06181389A (ja) * 1992-12-11 1994-06-28 Nec Corp 多層印刷配線板
JP2002026519A (ja) * 2000-07-05 2002-01-25 Furukawa Electric Co Ltd:The プリント回路基板及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53111472A (en) 1977-03-01 1978-09-29 Fujitsu Ltd Printed circuit board
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5876842A (en) * 1995-06-07 1999-03-02 International Business Machines Corporation Modular circuit package having vertically aligned power and signal cores
US5879787A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Method and apparatus for improving wireability in chip modules
US6180261B1 (en) * 1997-10-21 2001-01-30 Nitto Denko Corporation Low thermal expansion circuit board and multilayer wiring circuit board
JP3201345B2 (ja) * 1998-05-13 2001-08-20 日本電気株式会社 多層プリント配線板
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
JP2000244130A (ja) 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
JP4201436B2 (ja) * 1999-07-14 2008-12-24 日東電工株式会社 多層配線基板の製造方法
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
SE523150C2 (sv) * 2000-01-14 2004-03-30 Ericsson Telefon Ab L M Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101997A (ja) * 1983-11-08 1985-06-06 日本電気株式会社 多層印刷配線板の製造方法
JPS6441172U (ja) * 1987-09-08 1989-03-13
JPH06181389A (ja) * 1992-12-11 1994-06-28 Nec Corp 多層印刷配線板
JP2002026519A (ja) * 2000-07-05 2002-01-25 Furukawa Electric Co Ltd:The プリント回路基板及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093508B2 (en) 2004-06-25 2012-01-10 Ibiden Co., Ltd. Printed wiring board and method of manufacturing the same
JPWO2006001505A1 (ja) * 2004-06-25 2008-04-17 イビデン株式会社 プリント配線板及びその製造方法
US7480150B2 (en) 2004-06-25 2009-01-20 Ibiden Co., Ltd. Printed wiring board and method of manufacturing the same
US7856710B2 (en) 2004-06-25 2010-12-28 Ibiden Co., Ltd. Method of manufacturing printed wiring board
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
US7905014B2 (en) 2004-10-15 2011-03-15 Ibiden Co., Ltd. Manufacturing method of multilayer core board
JP2006114741A (ja) * 2004-10-15 2006-04-27 Ibiden Co Ltd 多層コア基板及びその製造方法
JP2007036164A (ja) * 2005-07-29 2007-02-08 Tdk Corp 薄膜電子部品の製造方法
JP2010050154A (ja) * 2008-08-19 2010-03-04 Fujitsu Ltd 多層配線基板及びそれを用いた電子装置
JP2010171348A (ja) * 2009-01-26 2010-08-05 Ngk Spark Plug Co Ltd 配線基板及び積層セラミックコンデンサ
WO2017183135A1 (ja) * 2016-04-20 2017-10-26 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
JPWO2017183135A1 (ja) * 2016-04-20 2018-11-15 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
US10896871B2 (en) 2016-04-20 2021-01-19 Fujitsu Limited Circuit board, method for manufacturing circuit board, and electronic device

Also Published As

Publication number Publication date
US6767616B2 (en) 2004-07-27
KR20030088357A (ko) 2003-11-19
CN1458815A (zh) 2003-11-26
TW200401598A (en) 2004-01-16
US20030215619A1 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
JP2003332752A (ja) メタルコア基板およびその製造方法
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
JP2001320171A (ja) 多層配線基板及び半導体装置
JP2003174265A (ja) 多層配線回路基板
JPH0936549A (ja) ベアチップ実装用プリント基板
JP2007165888A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP3577421B2 (ja) 半導体装置用パッケージ
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2007103789A (ja) 配線基板及びその製造方法
JP2002313996A (ja) 半導体パッケージ用基板およびその製造方法
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
JP2004056115A (ja) 多層配線基板
JP2001308484A (ja) 回路基板及びその製造方法
JP3496273B2 (ja) 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法
JP3994952B2 (ja) 半導体装置
JP2001068807A (ja) 配線基板及び配線基板の製造方法
JP4736251B2 (ja) フィルムキャリア及びその製造方法
JPH08181452A (ja) 多層プリント配線板の製造方法
JP3858765B2 (ja) フィルムキャリアおよびその製造方法
JP2003188533A (ja) 回路基板及び多層回路基板及び回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071225