KR100704919B1 - 코어층이 없는 기판 및 그 제조 방법 - Google Patents

코어층이 없는 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100704919B1
KR100704919B1 KR1020050096773A KR20050096773A KR100704919B1 KR 100704919 B1 KR100704919 B1 KR 100704919B1 KR 1020050096773 A KR1020050096773 A KR 1020050096773A KR 20050096773 A KR20050096773 A KR 20050096773A KR 100704919 B1 KR100704919 B1 KR 100704919B1
Authority
KR
South Korea
Prior art keywords
pad
substrate
core layer
metal sheet
metal
Prior art date
Application number
KR1020050096773A
Other languages
English (en)
Inventor
조순진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050096773A priority Critical patent/KR100704919B1/ko
Priority to TW095136763A priority patent/TW200721337A/zh
Priority to US11/542,175 priority patent/US7517730B2/en
Priority to DE102006047992A priority patent/DE102006047992A1/de
Priority to CNA2006101400399A priority patent/CN1949467A/zh
Priority to JP2006277249A priority patent/JP2007110120A/ja
Application granted granted Critical
Publication of KR100704919B1 publication Critical patent/KR100704919B1/ko
Priority to US12/382,293 priority patent/US7981728B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(a) 금속 시트의 일면에 절연층을 형성하는 단계; (b) 상기 절연층에 상기 금속 시트와 타면의 층간 전기적 접속을 위한 비아홀을 형성하는 단계; 및 (c) 상기 금속 시트를 식각함으로써 돌출된 다수의 기능 패드를 형성하는 단계를 포함하는 코어층이 없는 기판 제조 방법이 제시된다. 본 발명에 따른 코어층이 없는 기판 및 그 제조 방법은 이너 비아홀이 필요 없으므로 신호전달특성이 향상된 효과가 있다.
이너 비아홀, 금속 시트, 기능 패드, 반도체 패키지.

Description

코어층이 없는 기판 및 그 제조 방법{Coreless substrate and Manufacturing method thereof}
도 1은 종래 기술에 따른 두꺼운 코어층을 포함하는 반도체 패키지 기판의 단면도.
도 2는 일반적으로 반도체 패키지 기판에 형성되는 이너 비아홀의 직경에 따른 노이즈를 도시한 그래프.
도 3은 본 발명의 바람직한 실시예에 따른 코어층이 없는 반도체 패키지 기판의 제조 방법을 도시한 공정도.
도 4는 본 발명의 바람직한 실시예에 따른 코어층이 없는 반도체 패키지 기판의 제조에 사용되는 접작제의 다른 형상을 도시한 도면.
도 5는 본 발명의 바람직한 제1 실시예에 따른 코어층이 없는 반도체 패키지 기판의 단면도.
도 6은 본 발명의 바람직한 제2 실시예에 따른 코어층이 없는 반도체 패키지 기판의 단면도.
도 7은 본 발명의 바람직한 제3 실시예에 따른 코어층이 없는 반도체 패키지 기판의 단면도.
도 8는 본 발명의 바람직한 제4 실시예에 따른 코어층이 없는 반도체 패키지 기판의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
310 : 접착제
320(1), 320(2) : 금속 시트
330(1), 330(2) : 절연층
340 : 비아홀
350 : 솔더 레지스트
360 : 표면 처리 금속
본 발명은 코어층이 없는 기판 및 그 제조 방법 에 관한 것으로, 특히 코어층이 없는 기판 및 그 제조 방법에 관한 것이다.
최근 휴대 전화, 휴대 정보 단말기(Personal Digital Assistance; PDA), 박막 트랜지스터 액정 표시 장치(Thin Film Transistor Liquid Crystal Display; TFT LCD) 등과 같은 전자 기기에서의 소형화 추세에 따라서 이들 기기에 탑재되는 반도체 소자의 실장도 소형화, 박형화, 경량화되는 추세에 있다.
이러한 요구를 충족시키기 위하여, 배선 기판으로는 테이프 캐리어 패키지(Tape Carrier Package; TCP) 또는 칩 온 필름(Chip On Film; COF) 등과 같이 베이스 필름 상에 배선 패턴이 형성된 플렉스블 인쇄 회로 기판(Flexible Printed Circuit Board; FPC) 등이 이용되고 있다. 또한, 반도체 소자 패키지로는 반도체 소자에 미리 형성된 범프 전극과 테이프 배선 기판에 형성된 배선 패턴을 일괄적으로 접합시켜 테이프 배선 기판에 반도체 소자를 실장시키는 탭 방식(Tape Automated Bonding; TAB)이 이용되고 있다.
종래 방식의 고성능 패키지 기판들은 휨(warpage)을 줄일 목적으로 0.8mm 두께 수준의 두꺼운 적층동박판 코어(CCL core : Copper clad laminate core : 에폭시 수지가 함침된 글래스 섬유 구조물(glass fiber fabric) 양면에 동박을 붙여 놓은 것)를 이용한다. 즉, 종래 기술에 따른 반도체 패키지 기판은 적층동박판 코어 위에 그 위에 빌드업 층을 추가로 형성하는 형태를 가진다.
도 1은 종래 기술에 따른 두꺼운 코어층을 포함하는 반도체 패키지 기판의 단면도이다. 도 1을 참조하면, 종래 기술에 따른 반도체 패키지 기판은 적층동박판의 코어층(110), 회로 배선(130) 및 이너 비아홀(120)을 포함한다.
적층동박판의 코어층(110)은 일반적으로 400μm ~ 800μm의 두께를 가지며, 적층동박판의 코어층(110)의 적층되는 절연층은 30μm ~ 40μm 정도의 두께를 가진다. 두꺼운 적층동박판의 코어층(110)을 사용할 경우 휨(warpage) 문제를 줄일 수 있으나, 패키지 기판의 고성능화에 반드시 필요한 이너 비아홀(IVH : inner via hole)의 소형화에는 매우 불리해진다. 여기서, 층간의 전기적 연결을 위한 이너 비 아홀(IVH : inner via hole)의 직경은 약 100μm이다. 이러한 이너 비아홀(IVH : inner via hole)은 일반적으로 CNC 드릴을 이용하여 형성된다.
도 2는 일반적으로 반도체 패키지 기판에 형성되는 이너 비아홀의 직경에 따른 노이즈를 도시한 그래프이다. 도 2를 참조하면, x축은 신호의 주파수(단위 : GHz)이며, y축은 노이즈(단위 : dB)이다.
일반적으로 사용되는 신호의 주파수 대역은 0~6GHz이며, 이러한 주파수 대역에서는 이너 비아홀의 직경이 작을수록 노이즈가 작음을 알 수 있다. 따라서, 패키지 기판의 신호전달특성을 향상하기 위해서는 이너 비아홀의 직경을 축소하여야 한다. 그러나 두꺼운 적층동박판 코어층에 작은 직경의 이너 비아홀을 형성하는 것은 기술적으로 매우 어려운 문제가 있다. 즉, 이너 비아홀은 일반적으로 직경이 100μm ~ 350μm인 CNC 드릴을 이용하여 형성되므로, 직경을 줄이는데 한계가 있다. 또한, 기술적으로 가능한 경우에는 공정 비용이 매우 높아지는 문제점이 있다.
본 발명은 이너 비아홀이 필요 없으므로 신호전달특성이 향상된 코어층이 없는 기판 및 그 제조 방법을 제공한다.
또한, 본 발명은 이너 비아홀이 코어층이 없으므로 얇은 두께를 가지는 코어층이 없는 기판 및 그 제조 방법을 제공한다.
또한, 본 발명은 금속 시트를 이용하여 여러 가지의 기능 패드를 형성할 수 있으므로 하나의 공정으로 여러 기능을 수행할 수 있는 코어층이 없는 기판 및 그 제조 방법을 제공한다.
본 발명이 제시하는 이외의 기술적 과제들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, (a) 금속 시트의 일면에 절연층을 형성하는 단계; (b) 상기 절연층에 상기 금속 시트와 타면의 층간 전기적 접속을 위한 비아홀을 형성하는 단계; 및 (c) 상기 금속 시트를 식각함으로써 돌출된 다수의 기능 패드를 형성하는 단계를 포함하는 코어층이 없는 기판 제조 방법을 제공할 수 있다.
또한, 본 발명에 따른 코어층이 없는 기판 제조 방법은 (d) 두 개의 상기 금속 시트를 접착제를 게재하여 결합하는 단계; 및 (e) 상기 접착제로부터 상기 금속 시트를 분리하는 단계를 더 포함하되, 상기 단계 (d)는 상기 단계 (a) 이전에 수행하고, 상기 단계 (e)는 상기 단계 (c) 이후에 수행할 수 있다.
여기서, 상기 접착제는 상기 두 개의 금속 시트의 테두리에 접착되며, 상기 단계 (e)에서 상기 금속 시트의 테두리를 절단함으로써 상기 접착제로부터 상기 금속 시트를 분리할 수 있다.
여기서, 상기 단계 (b)에서, 상기 절연층상에 소정의 패턴을 가진 회로를 형성하고, 상기 비아홀은 상기 회로와 상기 금속 시트를 전기적으로 연결시킬 수 있다.
또한, 본 발명에 따른 코어층이 없는 기판 제조 방법은 (f) 상기 절연층 상에 상기 기판의 표면을 보호하기 위한 솔더 레지스트를 형성하는 단계를 더 포함할 수 있다.
또한, 본 발명에 따른 코어층이 없는 기판 제조 방법은 (g) 상기 기능 패드 상에 금속을 이용하여 표면 처리하는 단계를 더 포함할 수 있다.
여기서, 상기 표면 처리하는 금속은 Ni와 Au일 수 있다.
여기서, 상기 기능 패드는 보강제를 포함할 수 있다.
여기서, 상기 기능 패드는 솔더 볼 패드를 포함할 수 있다.
여기서, 상기 기능 패드는 열방출 패드을 포함할 수 있다.
본 발명의 다른 측면에 따르면, 금속 시트로부터 식각되어 돌출된 형상의 다수의 기능 패드; 상기 기능 패드의 일면에 형성되며 소정의 패턴에 상응하는 회로가 형성되며, 상기 기능 패드와 상기 회로의 층간 전기적 접속을 위해 비아홀이 형성된 절연층; 및 상기 절연층의 표면을 보호하기 위해 상기 절연층 상에 형성되는 솔더 레지스트를 포함하는 코어층이 없는 기판을 제공할 수 있다.
여기서, 상기 절연층 상에는 소정의 패턴을 가진 회로가 형성되고, 상기 비아홀은 상기 회로와 상기 기능 패드를 전기적으로 연결시킬 수 있다.
또한, 본 발명에 따른 코어층이 없는 기판은 상기 기능 패드 상에 표면 처리된 금속을 더 포함할 수 있다.
여기서, 상기 표면 처리하는 금속은 Ni와 Au일 수 있다.
여기서, 상기 기능 패드는 보강제를 포함할 수 있다.
여기서, 상기 기능 패드는 솔더 볼 패드를 포함할 수 있다.
여기서, 상기 기능 패드는 열방출 패드을 포함할 수 있다.
이하, 본 발명에 따른 코어층이 없는 기판 및 그 제조 방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 이하에서 설명하는 기판은 전자부품간 전기적 신호 전달을 하기 위한 기판은 모두 포함한다. 예를 들면, 본 발명에 따른 기판은 리지드(rigid) 기판, 플렉스(flex) 기판, LTCC 기판, 단면/다면/다층 기판, 반도체 실장 용 기판(BGA, FBGA, TBGA) 등을 포함한다. 이하에서는 플립칩 접속용 반도체 패키지 기판을 중심으로 설명한다.
일반적으로, 이너 비아홀의 직경을 줄이기 위해서는 현재보다 얇은 적층동박판 코어(CCL core)를 사용할 필요가 있는데, 종래의 플립칩 기판 구조를 유지한 체 적층동박판 코어(CCL core) 두께만을 줄이는 방법은 휨(warpage) 문제를 발생시킨다. 그래서 본 발명에서는 종래 방식의 패키지 기판 구조와 달리 적층동박판 코어(CCL core)가 없는 구조를 구현함으로써 이너 비아홀의 직경에 무관하게 휨 문제가 발생하지 않는 패키지 기판 구조를 제공하고자 한다. 이를 위해 본 발명에서는 보강제(stiffener) 역할과 솔더 결합 강도(solder joint strength)를 강화하는 역할을 동시에 수행할 수 있는 식각된 더미 금속 시트(etched dummy metal plate)를 이용한다.
도 3은 본 발명의 바람직한 실시예에 따른 코어층이 없는 반도체 패키지 기판의 제조 방법을 도시한 공정도이다. 금속 시트의 일면에 절연층 및 회로 배선을 형성하는 방법을 설명함에 있어서, 하나의 금속 시트를 이용하여 기판을 형성하는 일방향 제조 방법 및 두 개의 금속 시트를 이용하여 기판을 형성하는 양 방향 제조 방법이 모두 적용 가능하다. 이하에서는 금속 시트(320(1), 320(2))가 접착제(310)를 게재하여 결합한 후 양면에서 절연층 및 회로 배선을 형성하는 양 방향 제조 방법을 중심으로 설명한다.
단계 (a)를 참조하면, 접착제(adhesive)(310)의 양면에 두 개의 금속 시트(320(1), 320(2))를 접착한다. 여기서, 금속 시트의 두께는 0.1~0.2mm 정도가 될 수 있다. 이러한 금속 시트의 두께는 추후 형성될 기능 패드의 역할에 상응하여 정해질 수 있다.
여기서, 다층 인쇄회로기판을 제조하는 공정 중에는, 각 층에서의 전기 배선을 형성하는 회로(즉, 내층회로 또는 외층회로)를 형성하는 방법으로는 애디티브(additive) 방식, 서브트랙티브(subtractive) 방식 또는 세미-애디티브(semi-additive) 방식 등이 있다.
애디티브(additive) 방식은 절연 기판 상에 도전성 재료를 무전해 도금 또는 전해 도금 등을 통해 선택적으로 석출시키는 등의 방법으로 도금하여 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 전해 동 도금(electrolytic copper plating)을 위한 시드층(seed layer)의 존재 유무에 따라 풀-애디티브 (full-additive) 방식과 세미-애디티브(semi-additive) 방식으로 나누어 진다.
서브트랙티브(subtractive) 방식은 금속이 도포된 절연 기판 상에 도체 외에 불필요한 부분을 에칭 등에 의하여 선택적으로 제거하여, 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 일반적으로 포토 레지스트(photo resist)로 도체 패턴이 형성될 부분 및 홀(hole) 내를 텐팅(Tenting)한 후 에칭하므로 텐트 및 에치(Tent and etch) 공법이라고도 한다. 이하에서는 세미 애디티브 방식을 이용하여 기판을 제조하는 방법을 중심으로 설명하는 본 발명이 이러한 방법에만 제한되지 않음은 당연하다.
단계 (b)를 참조하면, 접착제(310)를 중심으로 두 개의 금속 시트(320(1), 320(2))가 양면에 형성되며, 절연층(330(1), 330(2))이 하나의 금속 시트(320(1)) 상에 차례가 적층된다. 여기서, 각각의 절연층(330(1), 330(2))에는 층간 전기적 접속을 위한 하나 이상의 블라인드 비아홀(BVH)이 형성된다. 이러한 절연층(330(1), 330(2))에 형성되는 비아홀은 CO2 레이저 또는 야그(Yag) 레이저에 의해 형성될 수 있으므로, 상술한 이너 비아홀에 비해 크기가 작다. 이후 텍스춰링(texturing) 및 무전해 동 도금 공정이 수행될 수 있다. 또한, 절연층(330(2))의 상부에 기판 또는 절연층(330(2))의 표면을 보호하기 위해 솔더 레지스트(350)를 형성한다. 즉, 외층 검사 및 스케일 측정 후 솔더 레지스트(350) 노광 필름을 설계 및 제조한다. 이후, 브러쉬 연마와 같이 솔더 레지스트(350) 잉크가 기판과 잘 밀착되도록 동벽면에 조도를 형성시키는 등의 솔더 레지스트(350) 공정에 대한 전처리 공정을 수행한다. 이후, 솔더 레지스트(350)를 도포하고, 전 단계에서 적응적으 로 설계된 솔더 레지스트(350) 노광 필름을 이용하여 솔더 레지스트(350) 노광 공정을 수행하고, 솔더 레지스트(350) 잉크를 제거하는 현상 공정을 수행하며, 표면처리, 전기/최종 검사를 포함하는 다양한 후공정이 수행된다. 또한, 여기서는 절연층(330(1), 330(2))이 복수인 경우를 설명하였으나, 하나의 절연층이 사용되는 경우도 본 발명에 적용될 수 있다.
단계 (c)를 참조하면, 접착제(310)로부터 금속 시트(320(1), 320(2))를 분리한다. 따라서, 접착제(310)는 금속 시트(320(1), 320(2))로부터 부착 및 탈착이 용이한 성분으로 형성될 수 있다. 따라서 접착제(310)는 열에 의해 탈착이 가능한 열 릴리즈 테이프(thermal release tape)가 될 수 있다. 여기서, 상술한 솔더 레지스트(350) 도포 공정은 접착제(310)로부터 금속 시트(320(1), 320(2))를 분리하기 이전 또는 이후에 수행될 수 있다.
단계 (d)를 참조하면, 금속 시트(320)를 미리 설정된 패턴에 따라 식각하여 다양한 기능 패드를 형성한다. 여기서, 기능 패드는 보강제(stiffener), 솔더 볼 패드, 열방출 패드 등 다양한 패드가 될 수 있다.
단계 (e)를 참조하면, 금속 시트(320)를 식각하여 형성된 다양한 기능 패드를 둘러싸는 금속을 이용하여 표면처리할 수 있다. 이러한 표면 처리 금속은 Ni와 Au가 될 수 있으며, 전해 도금 공정을 이용하여 도금될 수 있다. 이후 플리칩 접속용 패키지 기판의 경우에는 범핑 공정을 추가할 수도 있다.
여기서, 다음과 같은 일반적인 기판 제조 방법들이 더 추가적으로 수행될 수 있다. 제품 사양에 맞는 내층 원자재를 절단하고, 드라이 필름(dry film) 및 작 업용 필름(working film)을 이용하여 미리 설정된 내부 회로 패턴을 형성한다. 여기서, 내부층을 스크러빙(scrubbing, 정면)하고, 내층 사진 인쇄막을 도포하며, 내층 노광/현상 공정이 수행될 수 있다. 이후, 회로 패턴이 형성된 내층을 외층과 접착시키기 전에 접착력 강화처리를 하는 공정(Brown(Black) Oxide)을 수행한다. 즉, 화학적인 방법을 사용하여 동박의 표면을 산화 시켜서 표면에 조도를 강화하여 적층에서의 접착이 잘되도록 표면처리를 하는 공정을 수행한다. 이후, 내층 기판과 프리프레그(prepreg)를 적층함으로써, 예비 적층 및 적층 공정을 수행한다. 이후, 적층된 내층 기판과 프리프레그를 진공 가압(vacuμm press)한다. 여기서, 진공 가압 대신 고온에서 일정 기간 압력을 가하는 hot press 및 고온의 작업을 수행한 기판에 대해 cool press를 할 수도 있다. 판넬의 모서리 등으로부터 레진 및 동박 등을 다듬어 주는 트리밍(trimming) 공정을 수행하고, 드릴링(drilling) 공정을 위해 기준점, 즉, 내층 회로상의 기준점(target guide mark)에 홀을 가공하는 X-Ray 타겟 드릴 공정을 수행한다. 이후, 기판의 각 층간 전기 전도를 위해서 홀 가공을 하는 드릴 공정을 수행한다. 여기서, 드릴 공정은 CNC(Computer Nμmerical Control) 방식으로 기판상에 필요한 홀을 가공하는 공정이 될 수 있다. 이후, 외층(outer layer)에 대해서 회로 패턴을 형성할 드라이 필름과 작업용(워킹 : working) 필름을 도포하고, 소정의 세기와 시간동안 광을 조사하여 외층 노광 작업을 수행하고, 조사되지 않은 부분을 현상하는 에칭 공정을 수행한다.
또한, 일반적으로 플립칩 BGA 패키지의 제조 공정을 다음과 같다.
(a) 반도체칩에 알루미늄 패드를 형성하고 보호층으로 덮는다. (b) 스퍼터 링(sputtering) 공정을 이용하여 금속층을 형성하고 패드와 접속시킨다. (c) 패드 부위만 열리도록 포토레지스트로 도포한다. (d) 포토레지스트가 열린 패드 부위에 납도금을 한다. (e) 덮힌 포토레지스트를 제거한다. (f) 납도금된 이외의 영역의 금속박을 에칭으로 제거한다. (g) 열을 가하여 납도금을 둥글게 가공한다. (h) 이와 같은 방법에 의해 제작된 범프 칩을 플립칩 BGA 기판에 접합한다. 접합 방법은 리플로우(reflow) 장치에 넣은 후 기판을 고온으로 가열하여 납도금을 녹여서 플립칩 BGA 기판의 접촉패드와 칩의 패드를 접속한다. 그리고 언더필(underfill) 공정에 의해 수지를 상기 플립칩 BGA 기판과 상기 칩 사이에 충전한다.
도 4는 본 발명의 바람직한 실시예에 따른 코어층이 없는 반도체 패키지 기판의 제조에 사용되는 접작제의 다른 형상을 도시한 도면이다. 도 4를 참조하면, 도 3 (a)를 대체할 수 있는 단면도에는 접착제(410) 및 금속 시트(420(1), 420(2))이 도시된다.
접착제(410)는 두 개의 금속 시트의 테두리에 접착된다. 따라서 금속 시트(420(1), 420(2))의 테두리를 절단함으로써 접착제(410)로부터 금속 시트(420(1), 420(2))를 분리한다. 접착제(410)는 금속 시트(420(1), 420(2))의 테두리의 일부 또는 전부에 접착될 수 있다. 만약, 접착제(410)가 금속 시트(420(1), 420(2))의 테두리의 일부에만 접착되는 경우에는 금속 시트(420(1), 420(2))를 접착제(410)로부터 분리하는 것이 용이하며, 접착제(410)가 금속 시트(420(1), 420(2)) 테두리의 전부에 접착되는 경우에는 금속 시트(420(1), 420(2))가 접착제(410)에 안정적으로 접착되는 장점이 있다. 또한, 접착제(410)가 금속 시트(420(1), 420(2))의 테두리에만 형성되는 경우에는 금속 시트(420(1), 420(2))의 테두리를 절단함으로써 접착제로부터 금속 시트를 분리할 수 있으므로, 접착제를 선택할 수 있는 폭이 커질 수 있다. 예를 들면, 접착제를 굳이 금속 시트로부터 분리해야 하는 필요성이 없으므로, 금속 시트와 잘 떨어지지 않는 접착제를 이용할 수도 있다. 예를 들면, 열에 의해 잘 분리가 되지 않는(열 릴리즈 테이프가 아닌) 이러한 테이프로는 일반적인 접착 테이프(adhesive tape), 페이스트형 접착제(paste type adhesive), 도금층을 이용한 접착제 등 다양한 접착제가 이용될 수 있다.
이상에서 코어층이 없는 기판 및 그 제조 방법을 일반적으로 도시한 제조 공정도를 설명하였으며, 이하에서는 첨부 도면을 참조하여, 본 발명에 따른 코어층이 없는 기판 및 그 제조 방법을 구체적인 실시예를 기준으로 설명하기로 한다. 본 발명에 따른 실시예는 기능 패드의 활용에 따라서 크게 네가지로 구분되는데, 이하에서 차례대로 설명한다.
도 5는 본 발명의 바람직한 제1 실시예에 따른 다양한 기능 패드를 가지는 코어층이 없는 반도체 패키지 기판의 단면도이다. 도 5를 참조하면, 반도체 패키지는 보강제(520(1), 520(2), 520(3)), 절연층(530(1), 530(2)), 비아홀(540), 솔더 레지스트(550), 표면 처리 금속(560), 열방출 패드(570), 솔더 볼 패드(580(1), 580(2), 580(3))를 포함한다. 여기서, 기능 패드는 보강제(520(1), 520(2), 520(3)), 열방출 패드(570) 및 솔더 볼 패드(580(1), 580(2), 580(3))로 구분될 수 있다.
기판의 최하단부에 형성된 금속 시트(metal dummy plate)를 노광,현상,에칭 및 드라이 필름(dry film) 박리 공정을 진행하여 기능 패드, 즉, 보강제(520(1), 520(2), 520(3)), 열방출 패드(570) 및 솔더 볼 패드(580(1), 580(2), 580(3))를 형성한다. 여기서 일련의 공정에 의해 여러 종류의 기능 패드를 동시에 형성할 수 있다.
여기서, 보강제(stiffener metal)(520(1), 520(2), 520(3))는 패키지 기판이 휘는 것을 방지한다. 열방출 패드(thermal pad)(570)는 반도체 칩에서 발생하는 열을 효과적으로 방출 및 제거해 줄 수 있다. 또한, 솔더 볼 패드(580(1), 580(2), 580(3))를 포함한 기능 패드는 NSMD(non solder mask defined) 구조를 취하고 있기 때문에 높은 솔더 결합 강도(solder joint strength)도 얻을 수 있다. 또한, 본 발명에서는 보강제(stiffener metal)(520(1), 520(2), 520(3))가 반도체 칩이 실장되는 반대면에 위치하므로 디커플링 커패시터(decoupling capacitor)의 실장 측면에서도 유리한 장점이 있다.
도 6은 본 발명의 바람직한 제2 실시예에 따른 보강제 및 코어층이 없는 반도체 패키지 기판의 단면도이다. 도 6을 참조하면, 반도체 패키지는 절연층(630(1), 630(2)), 비아홀(640), 솔더 레지스트(650), 표면 처리 금속(660), 열방출 패드(670), 솔더 볼 패드(680(1), 680(2), 680(3))를 포함한다. 여기서, 기능 패드는 열방출 패드(570) 및 솔더 볼 패드(580(1), 580(2), 580(3))로 구분될 수 있다. 이하에서는, 상술한 제1 실시예와의 차이점을 중심으로 설명한다.
상술한 제1 실시예와 비교하면, 제2 실시예에 제시된 반도체 패키지 기판에 형성된 기능 패드는 보강제(520(1), 520(2), 520(3))가 생략된다. 즉, 제2 실시예에서는, 보강제(520(1), 520(2), 520(3))를 식각 공정에서 없앰으로써 기능 패드의 파인 피치(fine pitch)를 가능하게 할 수 있다. 따라서, 제2 실시예에 따르면, 기능 패드는 열방출 패드(570) 및 솔더 볼 패드(580(1), 580(2), 580(3))만을 포함한다. 여기서, 필요에 따라 열방출 패드(570)도 식각 공정시 없앨 수 있다.
도 7은 본 발명의 바람직한 제3 실시예에 따른 솔더링된 코어층이 없는 반도체 패키지 기판의 단면도이다. 도 7을 참조하면, 반도체 패키지는 절연층(730(1), 730(2)), 비아홀(740), 솔더 레지스트(750), 기능 패드(770) 및 솔더 볼(790(1), 790(2), 790(3))를 포함한다.
여기서는, 기능 패드(770)가 하부 기판(mother board)에 솔더링에 의해 결합하는 경우가 도시된다. 종래 기술에 따르면, 솔더링 되는 전극 패드는 솔더 레지스트 사이에 있으므로, 결합이 안정적이지 못하는 문제점이 있었다. 그러나 본 발명에 따르면, 돌출된 기능 패드(770)를 사용하여 솔더링함으로써 안정적인 결합을 수행할 수 있다.
도 8는 본 발명의 바람직한 제4 실시예에 따른 페이스트에 의해 하부 기판과 결합된 코어층이 없는 반도체 패키지 기판의 단면도이다. 도 8을 참조하면, 반 도체 패키지는 절연층(830(1), 830(2)), 비아홀(840), 솔더 레지스트(850), 기능 패드(820(1), 820(2), 820(3), 870) 및 도전성 페이스트(880)를 포함한다.
여기서는 도전성 페이스트(880)를 이용하여 반도체 패키지를 기판에 결합하는 경우가 도시된다. 반도체 패키지에 형성된 돌출된 기능 패드(820(1), 820(2), 820(3), 870)를 사용함으로써 안정적으로 결합할 수 있다. 여기서 도전성 페이스트(880)는 이방성 도전 페이스트(ACP)일 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따른 코어층이 없는 기판 및 그 제조 방법은 이너 비아홀이 필요 없으므로 신호전달특성이 향상된 효과가 있다.
또한, 같이 본 발명에 따른 코어층이 없는 기판 및 그 제조 방법은 이너 비아홀이 코어층이 없으므로 얇은 두께를 가지는 코어층이 없는 효과가 있다.
또한, 같이 본 발명에 따른 코어층이 없는 기판 및 그 제조 방법은 금속 시트를 이용하여 여러 가지의 기능 패드를 형성할 수 있으므로 하나의 공정으로 여러 기능을 수행할 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구 범위에 기재된 본 발명 및 그 균등물의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. (a) 금속 시트의 일면에 절연층을 형성하는 단계;
    (b) 상기 절연층에 상기 금속 시트와 타면의 층간 전기적 접속을 위한 비아홀을 형성하는 단계; 및
    (c) 상기 금속 시트를 식각함으로써 돌출된 다수의 기능 패드를 형성하는 단계를 포함하는 코어층이 없는 기판 제조 방법.
  2. 제1항에 있어서,
    (d) 두 개의 상기 금속 시트를 접착제를 게재하여 결합하는 단계; 및
    (e) 상기 접착제로부터 상기 금속 시트를 분리하는 단계를 더 포함하되,
    상기 단계 (d)는 상기 단계 (a) 이전에 수행하고, 상기 단계 (e)는 상기 단계 (c) 이후에 수행하는 것을 특징으로 하는 코어층이 없는 기판 제조 방법.
  3. 제2항에 있어서,
    상기 접착제는 상기 두 개의 금속 시트의 테두리에 접착되며, 상기 단계 (e)에서 상기 금속 시트의 테두리를 절단함으로써 상기 접착제로부터 상기 금속 시트를 분리하는 것을 특징으로 하는 코어층이 없는 기판 제조 방법.
  4. 제1항에 있어서,
    상기 단계 (b)에서,
    상기 절연층상에 소정의 패턴을 가진 회로를 형성하고, 상기 비아홀은 상기 회로와 상기 금속 시트를 전기적으로 연결시키는 것을 특징으로 하는 코어층이 없는 기판 제조 방법.
  5. 제1항에 있어서,
    상기 단계 (b)는
    (f) 상기 절연층 상에 상기 기판의 표면을 보호하기 위한 솔더 레지스트를 형성하는 단계를 더 포함하는 것을 특징으로 하는 코어층이 없는 기판 제조 방법.
  6. 제1항에 있어서,
    (g) 상기 기능 패드 상에 금속을 이용하여 표면 처리하는 단계를 더 포함하는 것을 특징으로 하는 코어층이 없는 기판 제조 방법.
  7. 제6항에 있어서,
    상기 표면 처리하는 금속은 Ni와 Au인 것을 특징으로 하는 코어층이 없는 기판 제조 방법.
  8. 제1항에 있어서,
    상기 기능 패드는 보강제를 포함하는 코어층이 없는 기판 제조 방법.
  9. 제1항에 있어서,
    상기 기능 패드는 솔더 볼 패드를 포함하는 코어층이 없는 기판 제조 방법.
  10. 제1항에 있어서,
    상기 기능 패드는 열방출 패드을 포함하는 코어층이 없는 기판 제조 방법.
  11. 금속 시트로부터 식각되어 돌출된 형상의 다수의 기능 패드;
    상기 기능 패드의 일면에 형성되며 소정의 패턴에 상응하는 회로가 형성되며, 상기 기능 패드와 상기 회로의 층간 전기적 접속을 위해 비아홀이 형성된 절연층; 및
    상기 절연층의 표면을 보호하기 위해 상기 절연층 상에 형성되는 솔더 레지스트를 포함하는 코어층이 없는 기판.
  12. 제11항에 있어서,
    상기 절연층 상에는 소정의 패턴을 가진 회로가 형성되고, 상기 비아홀은 상기 회로와 상기 기능 패드를 전기적으로 연결시키는 것을 특징으로 하는 코어층이 없는 기판.
  13. 제11항에 있어서,
    상기 기능 패드 상에 표면 처리된 금속을 더 포함하는 것을 특징으로 하는 코어층이 없는 기판.
  14. 제13항에 있어서,
    상기 표면 처리하는 금속은 Ni와 Au인 것을 특징으로 하는 코어층이 없는 기판.
  15. 제11항에 있어서,
    상기 기능 패드는 보강제를 포함하는 코어층이 없는 기판.
  16. 제11항에 있어서,
    상기 기능 패드는 솔더 볼 패드를 포함하는 코어층이 없는 기판.
  17. 제11항에 있어서,
    상기 기능 패드는 열방출 패드을 포함하는 코어층이 없는 기판.
KR1020050096773A 2005-10-14 2005-10-14 코어층이 없는 기판 및 그 제조 방법 KR100704919B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020050096773A KR100704919B1 (ko) 2005-10-14 2005-10-14 코어층이 없는 기판 및 그 제조 방법
TW095136763A TW200721337A (en) 2005-10-14 2006-10-03 Coreless substrate and manufacturing method thereof
US11/542,175 US7517730B2 (en) 2005-10-14 2006-10-04 Coreless substrate and manufacturing method thereof
DE102006047992A DE102006047992A1 (de) 2005-10-14 2006-10-10 Kernloses Substrat und dessen Herstellverfahren
CNA2006101400399A CN1949467A (zh) 2005-10-14 2006-10-11 无芯基板及其制造方法
JP2006277249A JP2007110120A (ja) 2005-10-14 2006-10-11 コア層のない基板及びその製造方法
US12/382,293 US7981728B2 (en) 2005-10-14 2009-03-12 Coreless substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096773A KR100704919B1 (ko) 2005-10-14 2005-10-14 코어층이 없는 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100704919B1 true KR100704919B1 (ko) 2007-04-09

Family

ID=37947102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096773A KR100704919B1 (ko) 2005-10-14 2005-10-14 코어층이 없는 기판 및 그 제조 방법

Country Status (6)

Country Link
US (2) US7517730B2 (ko)
JP (1) JP2007110120A (ko)
KR (1) KR100704919B1 (ko)
CN (1) CN1949467A (ko)
DE (1) DE102006047992A1 (ko)
TW (1) TW200721337A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916124B1 (ko) 2007-12-18 2009-09-08 대덕전자 주식회사 코어리스 기판 가공을 위한 캐리어 및 코어리스 기판 가공방법
KR100917126B1 (ko) 2007-12-18 2009-09-11 대덕전자 주식회사 코어리스 기판 가공을 위한 캐리어 제작 방법 및 이를이용한 코어리스 기판
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
KR100969412B1 (ko) * 2008-03-18 2010-07-14 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
WO2011041051A2 (en) * 2009-09-29 2011-04-07 Astec International Limited Assemblies and methods for directly connecting integrated circuits to electrically conductive sheets
US8207450B2 (en) 2008-12-08 2012-06-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board comprising metal bumps integrated with connection pads
WO2012096537A3 (ko) * 2011-01-13 2012-11-22 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
TWI367555B (en) * 2007-03-21 2012-07-01 Advanced Semiconductor Eng Conversion substrate for leadframe and the method for making the same
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
JP5101451B2 (ja) 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US7851269B2 (en) * 2009-02-19 2010-12-14 Intel Corporation Method of stiffening coreless package substrate
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8071891B2 (en) * 2009-02-25 2011-12-06 Himax Media Solutions, Inc. Interconnect structure
JP5240293B2 (ja) * 2009-04-02 2013-07-17 株式会社村田製作所 回路基板
CN101989592B (zh) * 2009-07-30 2012-07-18 欣兴电子股份有限公司 封装基板与其制法
TWI393233B (zh) * 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
US8450779B2 (en) * 2010-03-08 2013-05-28 International Business Machines Corporation Graphene based three-dimensional integrated circuit device
US20110253439A1 (en) * 2010-04-20 2011-10-20 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
KR101222828B1 (ko) * 2011-06-24 2013-01-15 삼성전기주식회사 코어리스 기판의 제조방법
US8614502B2 (en) 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
KR20140085023A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 인쇄 회로 기판 및 그 제조 방법
CN103066036A (zh) * 2012-12-30 2013-04-24 杨渊翔 一种主动式散热基板
US9210816B1 (en) 2013-12-18 2015-12-08 Stats Chippac Ltd. Method of manufacture of support system with fine pitch
US9502267B1 (en) * 2014-06-26 2016-11-22 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US9412624B1 (en) * 2014-06-26 2016-08-09 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
DE102014115815B4 (de) * 2014-10-30 2022-11-17 Infineon Technologies Ag Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
US9947625B2 (en) 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US10217710B2 (en) 2014-12-15 2019-02-26 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
US10306777B2 (en) 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
WO2017149811A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
US10622292B2 (en) * 2018-07-06 2020-04-14 Qualcomm Incorporated High density interconnects in an embedded trace substrate (ETS) comprising a core layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121900A (ja) 1997-10-15 1999-04-30 Sumitomo Electric Ind Ltd 回路基板の製造方法
JP2003198126A (ja) 2001-12-26 2003-07-11 Sumitomo Bakelite Co Ltd 回路基板製造用基板、回路基板および多層配線板
KR20030088357A (ko) * 2002-05-14 2003-11-19 신꼬오덴기 고교 가부시키가이샤 금속 코어 기판 및 그 제조 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202983A (zh) * 1995-11-28 1998-12-23 株式会社日立制作所 半导体器件及其制造方法以及装配基板
US6418314B2 (en) * 1998-05-01 2002-07-09 Ericsson Inc. Methods for determining registration at a satellite communications system and related user terminals and systems
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6451448B1 (en) * 1999-12-22 2002-09-17 Mitsubishi Shindoh Co. Ltd. Surface treated metallic materials and manufacturing method thereof
JP3637277B2 (ja) * 2000-03-21 2005-04-13 大塚化学ホールディングス株式会社 難燃剤、及び難燃性樹脂組成物、及び成形物、及び電子部品
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
US6988312B2 (en) * 2001-10-31 2006-01-24 Shinko Electric Industries Co., Ltd. Method for producing multilayer circuit board for semiconductor device
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP4043872B2 (ja) 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法および樹脂封止型半導体装置の製造方法
JP4043873B2 (ja) 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法
JP4050682B2 (ja) * 2003-09-29 2008-02-20 日東電工株式会社 フレキシブル配線回路基板の製造方法
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4403049B2 (ja) * 2004-10-13 2010-01-20 日東電工株式会社 配線回路基板の製造方法
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2007214427A (ja) * 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
KR100836663B1 (ko) * 2006-02-16 2008-06-10 삼성전기주식회사 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP4912716B2 (ja) * 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
JP4155999B2 (ja) * 2006-06-02 2008-09-24 株式会社ソニー・コンピュータエンタテインメント 半導体装置および半導体装置の製造方法
JP4589269B2 (ja) * 2006-06-16 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
KR100797682B1 (ko) * 2007-02-07 2008-01-23 삼성전기주식회사 인쇄회로기판의 제조방법
JP5094323B2 (ja) * 2007-10-15 2012-12-12 新光電気工業株式会社 配線基板の製造方法
JP5224784B2 (ja) * 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
JP5306634B2 (ja) * 2007-11-22 2013-10-02 新光電気工業株式会社 配線基板及び半導体装置及び配線基板の製造方法
JP2009135162A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
JP4993739B2 (ja) * 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
JP5162226B2 (ja) * 2007-12-12 2013-03-13 新光電気工業株式会社 配線基板及び半導体装置
JP5314889B2 (ja) * 2007-12-27 2013-10-16 新光電気工業株式会社 電子装置及びその製造方法及び配線基板及びその製造方法
JP5122273B2 (ja) * 2007-12-28 2013-01-16 株式会社シマノ 両軸受リールのスプール制動装置
KR100969412B1 (ko) * 2008-03-18 2010-07-14 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121900A (ja) 1997-10-15 1999-04-30 Sumitomo Electric Ind Ltd 回路基板の製造方法
JP2003198126A (ja) 2001-12-26 2003-07-11 Sumitomo Bakelite Co Ltd 回路基板製造用基板、回路基板および多層配線板
KR20030088357A (ko) * 2002-05-14 2003-11-19 신꼬오덴기 고교 가부시키가이샤 금속 코어 기판 및 그 제조 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
KR100916124B1 (ko) 2007-12-18 2009-09-08 대덕전자 주식회사 코어리스 기판 가공을 위한 캐리어 및 코어리스 기판 가공방법
KR100917126B1 (ko) 2007-12-18 2009-09-11 대덕전자 주식회사 코어리스 기판 가공을 위한 캐리어 제작 방법 및 이를이용한 코어리스 기판
KR100969412B1 (ko) * 2008-03-18 2010-07-14 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
US8207450B2 (en) 2008-12-08 2012-06-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board comprising metal bumps integrated with connection pads
US9021693B2 (en) 2008-12-08 2015-05-05 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board with metal bump
WO2011041051A2 (en) * 2009-09-29 2011-04-07 Astec International Limited Assemblies and methods for directly connecting integrated circuits to electrically conductive sheets
WO2011041051A3 (en) * 2009-09-29 2011-06-03 Astec International Limited Assemblies and methods for directly connecting integrated circuits to electrically conductive sheets
US9706638B2 (en) 2009-09-29 2017-07-11 Astec International Limited Assemblies and methods for directly connecting integrated circuits to electrically conductive sheets
WO2012096537A3 (ko) * 2011-01-13 2012-11-22 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법
KR101537837B1 (ko) * 2011-01-13 2015-07-17 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법

Also Published As

Publication number Publication date
DE102006047992A1 (de) 2007-05-10
US20070084630A1 (en) 2007-04-19
CN1949467A (zh) 2007-04-18
US7981728B2 (en) 2011-07-19
TW200721337A (en) 2007-06-01
US7517730B2 (en) 2009-04-14
US20090183909A1 (en) 2009-07-23
JP2007110120A (ja) 2007-04-26

Similar Documents

Publication Publication Date Title
KR100704919B1 (ko) 코어층이 없는 기판 및 그 제조 방법
US7281328B2 (en) Method of fabricating rigid-flexible printed circuit board
US7198989B2 (en) Method of producing a COF flexible printed wiring board
KR100584962B1 (ko) 액정 중합체로 커버레이 성형된 경연성 인쇄회로기판 및그 제조 방법
US8256112B2 (en) Method of manufacturing high density printed circuit board
JP4876272B2 (ja) 印刷回路基板及びその製造方法
US20130220535A1 (en) Method of manufacturing rigid-flexible printed circuit board
US20090301766A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
WO2006046510A1 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
TWI392428B (zh) Method for manufacturing double sided flexible printed wiring board
US8574444B2 (en) Fabricating method for multilayer printed circuit board
KR20030017392A (ko) 전자부품 장착용 기판
US10356909B1 (en) Embedded circuit board and method of making same
JP4333492B2 (ja) 回路モジュール体の製造方法
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20090051529A (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
JP2001024090A (ja) パッケージ基板
CN113747653B (zh) 嵌埋元件的软硬结合电路板及其制作方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
JP3247888B2 (ja) 電子部品パッケージ及び、電子部品のパッケージの製造方法
JPH1013037A (ja) Ｉｃ搭載用多層プリント配線板の製造方法
JPH07273463A (ja) Ｉｃ搭載用多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee