JP4043872B2 - 多層配線基板の製造方法および樹脂封止型半導体装置の製造方法 - Google Patents
多層配線基板の製造方法および樹脂封止型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4043872B2 JP4043872B2 JP2002202122A JP2002202122A JP4043872B2 JP 4043872 B2 JP4043872 B2 JP 4043872B2 JP 2002202122 A JP2002202122 A JP 2002202122A JP 2002202122 A JP2002202122 A JP 2002202122A JP 4043872 B2 JP4043872 B2 JP 4043872B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- metal conductive
- resin
- base substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、樹脂封止型半導体装置の製造方法と、それに使用する多層配線基板およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化、小型化、薄型化の傾向からＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高性能化が進んでいる。従来の半導体装置の製造では、多層配線基板毎に半導体素子を搭載し、ワイヤボンディング、樹脂封止等を行い、半導体装置に組み上げていた。
従来の樹脂封止型半導体装置の製造に用いられる多層配線基板は、コア基板の一方の面に内部端子配線を設け、他方の面に外部端子配線を設け、このコア基板に形成したスルーホールを介して内部端子配線と外部端子配線の導通をとったものである。
【０００３】
【発明が解決しようとする課題】
しかし、このような多層配線基板は、コア基板が存在することにより厚みの低減には限界があり、半導体装置の薄型化に支障を来たしていた。また、多層配線基板の作製では、コア基板に対するスルーホール形成工程、導通工程等の複数の工程を要し、作業が極めて煩雑であった。
本発明は、上記のような実情に鑑みてなされたものであり、小型で薄型の樹脂封止型半導体装置を高精度で、かつ、高効率で作製できる多層配線基板とその製造方法、および、小型で薄型の樹脂封止型半導体装置の製造方法とを提供することを目的とする。
【０００４】
【課題を解決するための手段】
このような目的を達成するために、本発明の多層配線基板の製造方法は、ベース基板の一方の面に金属導電層を形成する工程と、該金属導電層上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた１層以上の配線を設けることにより、半導体素子の搭載位置に対応した配置で複数の内部端子配線を形成する工程と、前記ベース基板を除去し、前記金属導電層を露出させる工程と、前記金属導電層をパターンエッチングして各内部端子配線に対応するように複数の外部端子配線を形成する工程と、を有するような構成とした。
【０００５】
本発明の好ましい態様として、前記ベース基板の一方の面に、外部端子配線の外部端子に対応するように予め凹部を形成し、該凹部を形成した面に金属導電層を形成するような構成とした。
本発明の好ましい態様として、前記ベース基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるような構成とした。
本発明の好ましい態様として、前記ベース基板は、シリコン、ガラス、４２合金のいずれかであるような構成とした。
本発明の好ましい態様として、前記金属導電層は、銅であるような構成とした。
【０００６】
本発明の樹脂封止型半導体装置の製造方法は、ベース基板の一方の面に金属導電層を形成する工程と、該金属導電層上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた１層以上の配線を設けることにより、半導体素子の搭載位置に対応した配置で複数の内部端子配線を形成する工程と、前記ベース基板を除去し、前記金属導電層を露出させる工程と、前記金属導電層をパターンエッチングして各内部端子配線に対応するように複数の外部端子配線を形成して多層配線基板とする工程と、前記多層配線基板の内部端子配線上に半導体素子を搭載する工程と、前記半導体素子を樹脂封止する工程と、多層配線基板および封止樹脂を切断分離して個々の樹脂封止型半導体装置を得る工程と、を有するような構成とした。
また、本発明の樹脂封止型半導体装置の製造方法は、ベース基板の一方の面に金属導電層を形成する工程と、該金属導電層上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた１層以上の配線を設けることにより、半導体素子の搭載位置に対応した配置で複数の内部端子配線を形成する工程と、各内部端子配線上に半導体素子を搭載し、その後、前記半導体素子を樹脂封止する工程と、前記ベース基板を除去し、前記金属導電層を露出させる工程と、前記金属導電層をパターンエッチングして各内部端子配線に対応するように複数の外部端子配線を形成する工程と、電気絶縁層および封止樹脂を切断分離して個々の樹脂封止型半導体装置を得る工程と、を有するような構成とした。
【０００７】
本発明の好ましい態様として、前記ベース基板の一方の面に、外部端子配線の外部端子に対応するように予め凹部を形成し、該凹部を形成した面に金属導電層を形成するような構成とした。
本発明の好ましい態様として、前記ベース基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるような構成とした。
本発明の好ましい態様として、前記ベース基板は、シリコン、ガラス、４２合金のいずれかであるような構成とした。
本発明の好ましい態様として、前記金属導電層は、銅であるような構成とした。
上記のような本発明では、多層配線基板にコア基板が存在せず、厚みの薄いものであり、また、多層配線基板の製造工程、樹脂封止型半導体装置の製造工程において、スルーホールの形成、導通化の工程が不要である。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
多層配線基板
図１は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の多層配線基板１は、半導体素子の搭載位置に対応した配置で平面状に形成された複数の内部端子配線２と、各内部端子配線２に対応した複数の外部端子配線５とを備えている。
【０００９】
多層配線基板１を構成する複数の内部端子配線２は、図示例では多層配線であり、外部端子配線５上に１層目の電気絶縁層３ａを介しビア部４ａにて所定の外部端子配線５と導通されるように形成された１層目の配線２ａと、この１層目の配線２ａ上に２層目の電気絶縁層３ｂを介しビア部４ｂにて所定の１層目配線２ａと導通されるように形成された２層目の配線２ｂと、この２層目の配線２ｂ上に３層目の電気絶縁層３ｃを介しビア部４ｃにて所定の２層目配線２ｂと導通されるように形成された３層目の配線２ｃとからなる。そして、３層目の配線２ｃには、半導体素子を搭載するための内部端子（図示せず）が設定されている。このような内部端子配線２は、半導体素子の搭載位置に対応した配置で平面状に（内部端子配線を構成する各配線層に平行な面に沿って）複数形成されており、図示例では、２Ａ、２Ｂの２組が示されている。
【００１０】
また、多層配線基板１を構成する複数の外部端子配線５は、電気絶縁層３ａを介しビア部４ａにて所定の内部端子配線２（２ａ）と導通されるように形成されている。この外部端子配線５には、半導体装置に組み上げた後にプリント配線板等に実装するための外部端子（図示せず）が設定されている。このような外部端子配線５は、各内部端子配線２に対応するように複数形成されており、図示例では、５Ａ、５Ｂの２組が示されている。本発明では、外部端子配線５の外部端子に半田ボールを設けてもよい。また、図２に示されるように、外部端子配線５に凸状の外部端子５ａを一体的に設けてもよい。
【００１１】
上記の内部端子配線２を構成する１層目の配線２ａ、２層目の配線２ｂ、３層目の配線２ｃの材質、および、ビア部４ａ，４ｂ，４ｃの材質は、銅、銀、金、クロム、ニッケル等の導電材料とすることができる。配線２ａ，２ｂ，２ｃの厚みは、例えば、０．５〜１０μｍの範囲内で適宜設定することができる。また、ビア部４ａ，４ｂ，４ｃの径は、１００μｍ以下、好ましくは１０〜５０μｍの範囲とし、各層におけるビア部４ａ，４ｂ，４ｃの最小形成ピッチは、２００μｍ以下、好ましくは５０〜１８０μｍの範囲とする。ビア部の径が１００μｍを超えたり、最小形成ピッチが２００μｍを超えると、半導体装置の小型化の効果が十分に得られない。
【００１２】
上記の電気絶縁層３ａ，３ｂ，３ｃの材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。特に、例えば、２層目の配線２ｂがグランドであり、１層目の配線２ａと３層目の配線２ｃが信号線である場合、２層目の電気絶縁層３ｂと３層目の電気絶縁層３ｃの材質は、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂のような誘電率、誘電正接が低い絶縁材料が好ましい。電気絶縁層３ａ，３ｂ，３ｃの厚みは、例えば、１〜２０μｍの範囲内で適宜設定することができる。
また、外部端子配線５は、銅、ニッケル、金等の導電材料を用いて形成することができる。
このような多層配線基板１は、厚みが３０〜１５０μｍ、好ましくは３０〜１００μｍの範囲である。多層配線基板１の厚みが３０μｍ未満であると、機械的強度が不十分であり、１５０μｍを超えると、半導体装置の薄型化の効果が十分に得られない。
【００１３】
上述のような本発明の多層配線基板１では、スルーホールを備えたコア基板が存在しないため、厚みが薄いものである。また、従来の多層配線基板では、反り発生を防止するために配線層をコア基板の両面に形成してバランス維持作用をなしていたが、本発明ではコア基板が存在しないので、配線形成を制限しなくても反りの発生が防止される。さらに、ビア部の形成密度を高くすることが可能であり、従来の多層配線基板に比べて半導体装置の更なる薄型化、小型化を可能とするものである。
本発明の多層配線基板は、上述の実施形態に示されるものに限定されるものではなく、内部端子配線の層構成を２層あるいは４層以上とすることができる。
【００１４】
多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図３および図４は、図１に示される本発明の多層配線基板１を例とした製造方法の一実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、ベース基板１１の一方の面１１ａに金属導電層１５を形成する（図３（Ａ））。ベース基板１１は、ＸＹ方向（ベース基板１１の表面１１ａに平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは２．５〜１７ｐｐｍの範囲内である材料、例えば、シリコン、ガラス、４２合金（鉄ニッケル合金）等を使用することができる。ベース基板１１の厚みは、例えば、１００〜１０００μｍ程度の範囲内で適宜設定することができる。また、金属導電層１５は、後述する工程でパターニングされて外部端子配線となるものであり、銅、ニッケル、クロム等の材質とすることができる。この金属導電層１５は、めっきにより形成することができ、また、スパッタリングとめっきの積層膜として形成することができ、厚みは、例えば、０．１〜５０μｍ程度の範囲内で適宜設定することができる。
【００１５】
次に、金属導電層１５上に、半導体素子の搭載位置に対応した配置で複数の内部端子配線２を形成する（図３（Ｂ））。図示例では、２組の内部端子配線２Ａ、２Ｂが示されている。この内部端子配線２の形成は、例えば、金属導電層１５上に電気絶縁層３ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて金属導電層１５の所望箇所が露出するように小径の穴部を電気絶縁層３ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層３ａ上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部４ａと１層目の配線２ａを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を積層形成する。図示例では、上記の１層目の配線２ａ上に２層目の電気絶縁層３ｂを介しビア部４ｂにて所定の１層目配線２ａに接続されるように２層目の配線２ｂを形成し、この２層目の配線２ｂ上に３層目の電気絶縁層３ｃを介しビア部４ｃにて所定の２層目配線２ｂに接続されるように３層目の配線２ｃを形成して、３層構成の配線としている。
【００１６】
次いで、ベース基板１１を除去し、金属導電層１５を露出させる（図４（Ａ））。ベース基板１１の除去は、研削装置による研磨等により行うことができる。次に、金属導電層１５をパターンエッチングして、各内部端子配線２に対応するように複数の外部端子配線５を形成して、多層配線基板１を得る（図４（Ｂ））。図示例では、２組の内部端子配線２Ａ、２Ｂに対応するように、２組の外部端子配線５Ａ、５Ｂが示されている。金属導電層１５のパターンエッチングは、公知の方法により行うことができる。
上述のような本発明の多層配線基板の製造方法では、金属導電層１５が用いられ、この金属導電層１５がベース基板１１の除去後にパターニングされて外部端子配線５となり、この外部端子配線５と内部端子配線２は、金属導電層１５上への内部端子配線２の形成工程で必要な導通がなされている。このため、従来の多層配線基板の製造方法で必要であったスルーホールの形成、スルーホール内導通の各工程が不要であり、工程が簡便なものとなる。
【００１７】
尚、上述のように外部端子配線５に凸状の外部端子５ａを一体的に設ける場合（図２参照）、図５に示されるように、外部端子配線の外部端子に対応するように凹部１２を予めベース基板１１の一方の面１１ａに形成し、この面に金属導電層１５を形成する。これにより、図４（Ｂ）に鎖線で示したように、凸状の外部端子５ａを一体的の備えた外部端子配線５を形成することができる。ベース基板１１への凹部１２の形成は、ウエットエッチング、サンドブラスト等により行うことができ、形成する凹部１２の大きさは、例えば、開口径２０〜５００μｍ、深さ１０〜２５０μｍ程度とすることができる。
本発明の多層配線基板の製造方法は、上述の実施形態に示されるものに限定されるものではなく、内部端子配線の層構成が２層あるいは４層以上の多層配線基板を製造する場合にも適用することができる。
【００１８】
樹脂封止型半導体装置の製造方法
次に、本発明の樹脂封止型半導体装置の製造方法を図面を参照しながら説明する。
図６は、図１に示される本発明の多層配線基板１を用いた場合を例とした樹脂封止型半導体装置の製造方法の一実施形態を示す工程図である。
本発明の樹脂封止型半導体装置の製造方法では、まず、多層配線基板１の各内部端子配線２上に半導体素子２２を搭載する（図６（Ａ））。半導体素子２２は、半田等の金属バンプ２３を介して内部端子配線２の内部端子上に搭載することができる。図示例では、２組の内部端子配線２Ａ、２Ｂにそれぞれ半導体素子２２が搭載されている。
【００１９】
次に、搭載した半導体素子２２を封止部材２４によって被覆して封止する（図６（Ｂ））。封止部材２４としては、従来公知の封止部材を使用することができ、例えば、エポキシ樹脂にシリカ粉末を分散させた封止剤等を挙げることができる。
次いで、ダイジングを行って半導体素子２２毎に多層配線基板１と封止部材２４を所定位置で切断することにより、個々の半導体装置２１を得る（図６（Ｃ））。
上述のような本発明の樹脂封止型半導体装置の製造方法では、スルーホールの形成、および、スルーホール内導通の各工程が不要であるため、工程が簡便であるとともに、得られる樹脂封止型半導体装置はコア基板が存在しないため薄型化が可能である。また、多層配線基板上にて同時に多面で半導体素子の搭載から樹脂封止まで行うので、高精度の樹脂封止型半導体装置の製造が可能である。
【００２０】
図７および図８は、本発明の樹脂封止型半導体装置の製造方法の他の実施形態を示す工程図である。
本発明の樹脂封止型半導体装置の製造方法では、まず、ベース基板３１の一方の面３１ａに金属導電層１５′を形成する（図７（Ａ））。ベース基板３１は、ＸＹ方向（ベース基板３１の表面３１ａに平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは２．５〜１７ｐｐｍの範囲内である材料、例えば、シリコン、ガラス、４２合金（鉄ニッケル合金）等を使用することができる。ベース基板３１の厚みは、例えば、１００〜１０００μｍ程度の範囲内で適宜設定することができる。また、金属導電層３５′は、後述する工程でパターニングされて外部端子配線となるものであり、銅、ニッケル等の材質とすることができる。この金属導電層３５′は、めっきにより形成することができ、また、スパッタリングとめっきの積層膜として等により形成することができ、の厚みは、例えば、０．１〜５０μｍ程度の範囲内で適宜設定することができる。
【００２１】
次に、金属導電層３５′上に、半導体素子の搭載位置に対応した配置で複数の内部端子配線３２を形成する（図７（Ｂ））。図示例では、２組の内部端子配線３２Ａ、３２Ｂが示されている。この内部端子配線３２の形成は、例えば、金属導電層３５′上に電気絶縁層３３ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて金属導電層３５′の所望箇所が露出するように小径の穴部を電気絶縁層３３ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層３３ａ上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部３４ａと１層目の配線３２ａを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を形成する。図示例では、上記の１層目の配線３２ａ上に２層目の電気絶縁層３３ｂを介しビア部３４ｂにて所定の１層目配線３２ａに接続されるように２層目の配線３２ｂを形成し、この２層目の配線３２ｂ上に３層目の電気絶縁層３３ｃを介しビア部３４ｃにて所定の２層目配線３２ｂに接続されるように３層目の配線３２ｃを形成して、３層構成の配線としている。
【００２２】
次いで、上記のように形成した各内部端子配線３２上に半導体素子４２を搭載する（図７（Ｃ））。半導体素子４２は、半田等の金属バンプ４３を介して内部端子配線３２の内部端子上に搭載することができる。図示例では、２組の内部端子配線３２Ａ、３２Ｂにそれぞれ半導体素子４２が搭載されている。
次に、搭載した半導体素子４２を封止部材４４によって被覆して封止する（図８（Ａ））。封止部材４４としては、従来公知の封止部材を使用することができ、例えば、エポキシ樹脂にシリカ粉末を分散させた封止剤等を挙げることができる。
次いで、ベース基板３１を研磨して除去し、金属導電層３５′を露出させる（図８（Ｂ））。ベース基板３１の除去は、研削装置による研磨等により行うことができる。
【００２３】
次に、金属導電層３５′をパターンエッチングして、各内部端子配線３２に対応するように複数の外部端子配線３５を形成する（図８（Ｃ））。図示例では、２組の内部端子配線３２Ａ、３２Ｂに対応するように、２組の外部端子配線３５Ａ、３５Ｂが形成されている。金属導電層３５′のパターンエッチングは、公知の方法により行うことができる。
次いで、ダイジングを行って半導体素子４２毎に電気絶縁層３３ａ，３３ｂ，３３ｃと封止部材４４を所定位置で切断することにより、個々の半導体装置を得ることができる。
【００２４】
上述のような本発明の樹脂封止型半導体装置の製造方法では、ベース基板３１は後工程で除去するので、スルーホールの形成、および、スルーホール内導通の各工程が不要であり、工程が簡便であるとともに、得られる樹脂封止型半導体装置はコア基板が存在しないため薄型化が可能である。また、ベース基板３１上にて同時に多面で半導体素子の搭載から樹脂封止まで行うので、高精度の樹脂封止型半導体装置の製造が可能である。
本発明の樹脂封止型半導体装置の製造方法は、上述の実施形態に示されるものに限定されるものではなく、内部端子配線の層構成が２層あるいは４層以上であってもよく、また、１個の半導体装置に搭載される半導体素子数には制限はない。
【００２５】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
ベース基板として、厚み３００μｍの４２合金を準備し、このベース基板の一方の面に電解銅めっきにより厚み３０μｍの金属導電層を形成した。尚、使用した４２合金のＸＹ方向の熱膨張係数は８ｐｐｍであった。
次に、上記の金属導電層上にベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコータにより塗布、乾燥して厚み１０μｍの電気絶縁層を形成した。
【００２６】
次に、露光、現像を行って、金属導電層の所望箇所が露出するように小径の穴部（内径３０μｍ）を電気絶縁層の所定位置に形成ピッチ８０〜２００μｍの範囲で形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリングにより銅とクロムからなる導電層を形成し、この導電層上にドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートした。次いで、１層目の配線形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっき（厚み５μｍ）を行い、その後、レジストパターンと導電層を除去した。これにより、電気絶縁層を介して１層目の配線を金属導電層上に形成した。上記のビア部の径は、３０μｍであり、ビア部の最小形成ピッチは８０μｍであった。
更に、同様の操作を行い、電気絶縁層を介して２層目の配線を１層目配線上に形成し、電気絶縁層を介して３層目の配線を２層目配線上に形成した。
これにより、３層配線構造である内部端子配線を、半導体素子の搭載位置に対応した配置（２０ｍｍ×２０ｍｍの格子状の配置）で複数形成した。
【００２７】
次に、ベース基板である４２合金を研削装置により研磨して除去し、銅層である金属導電層を露出させた。次いで、露出させた金属導電層上に感光性レジスト（東京応化工業（株）製ＬＡ９００）を塗布し、外部端子配線用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。このレジストパターンをマスクとして塩化銅により金属導電層をエッチングし、その後、アセトンによりレジストパターンを除去して、各内部端子配線に対応するように複数の外部端子配線を形成した。
以上により、本発明の多層配線基板を得た。この多層配線基板の厚みは３０μｍであり、コア基板を備えた従来の多層配線基板の厚み（一般的に３００〜１０００μｍ）に比べて、厚みが大幅に低減されたものであった。
【００２８】
次に、上記の多層配線基板を用いて樹脂封止型半導体装置を製造した。すなわち、まず、多層配線基板の各内部端子配線の内部端子上に、半田バンプを介して半導体素子（１０ｍｍ×１０ｍｍ、厚み０．２ｍｍ）を搭載した。
次に、搭載した半導体素子を被覆するようにエポキシ系封止剤により封止した。封止部材の厚みは０．３ｍｍとした。次いで、ダイジングを行って半導体素子毎に多層配線基板と封止部材を所定位置で切断することにより、個々の樹脂封止型半導体装置を得た。
このようにして作製された樹脂封止型半導体装置の大きさは、２０ｍｍ×２０ｍｍ、厚み０．３３ｍｍであった。
【００２９】
［実施例２］
ベース基板として、厚み２００μｍの４２合金を準備し、このベース基板の一方の面に感光性レジスト（東京応化工業（株）製ＬＡ９００）を塗布し、外部端子のフォトマスクを介して露光、現像することによりレジストパターンを形成した。このレジストパターンをマスクとして塩化鉄によりベース基板をエッチングして、開口径１００μｍ、深さ３０μｍの凹部（外部端子形成用）を形成した。尚、使用した４２合金のＸＹ方向の熱膨張係数は８ｐｐｍであった。
次に、凹部が形成されたベース基板上に感光性レジスト（東京応化工業（株）製ＬＡ９００）を塗布し、外部端子配線用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。このレジストパターンをマスクとして電解ニッケルめっき（厚み１μｍ）、電解金めっき（厚み０．３μｍ）、電解ニッケルめっき（厚み１μｍ）、電解銅めっき（厚み５μｍ）を順次施して金属導電層を形成した。その後、銅粒子を含有する導電性ペーストを凹部に充填した。
【００３０】
次に、上記の金属導電層上に、実施例１と同様にして、３層配線構造である内部端子配線を、半導体素子の搭載位置に対応した配置（１０ｍｍ×１０ｍｍの格子状の配置）で、かつ、上記の外部端子形成用の凹部に対応した配置で複数形成した。また、この内部端子配線におけるビア部の径は、３０μｍであり、ビア部の最小形成ピッチは９０μｍであった。
次いで、金属導電層上に形成した各内部端子配線の内部端子上に、半田バンプを介して半導体素子（１０ｍｍ×１０ｍｍ、厚み０．２ｍｍ）を搭載した。その後、搭載した半導体素子を被覆するようにエポキシ系封止剤により封止した。封止部材の厚みは０．３ｍｍとした。
【００３１】
次に、ベース基板である４２合金を塩化鉄によるエッチングにより研磨して除去し、銅層である金属導電層を露出させた。このように露出させた金属導電層の表面には、上記の外部端子形成用の凹部に対応した凸部（高さ３０μｍ）が存在し、同時に外部端子配線も形成されていた。
次いで、ダイジングを行って半導体素子毎に多層配線基板と封止部材を所定位置で切断することにより、個々の樹脂封止型半導体装置を得た。
このようにして作製された樹脂封止型半導体装置の大きさは、２０ｍｍ×２０ｍｍ、厚み０．３３ｍｍであった。
【００３２】
［比較例］
多層配線基板として、厚み７５μｍのポリイミド樹脂フィルムをベースとした両面配線基板を準備した。この両面配線基板上に、実施例と同様にして半導体素子を搭載し、樹脂封止、ダイジングを行って樹脂封止型半導体装置を得た。
しかし、上記の樹脂封止型半導体装置の作製では、フィルム配線基板上への半導体素子搭載の作業性が悪いものであった。
また、作製された半導体装置の大きさは、４０ｍｍ×４０ｍｍ、厚み０．３７５ｍｍであり、厚みは実施例で作製した樹脂封止型半導体装置と同じ程度であった。しかし、両面配線基板の配線密度が低い（Ｌ／Ｓ＝３０μｍ／３０μｍ）ことに起因して、樹脂封止型半導体装置の面積は大きいものであった。
【００３３】
【発明の効果】
以上詳述したように、本発明の多層配線基板は、スルーホールを備えたコア基板が存在しない構成であり、コア基板を備えた従来の多層配線基板と異なり、配線積層数の影響による反りの発生がなく、厚みが薄く、また、ビア部の形成密度を高くすることが可能であり、小型で薄い樹脂封止型半導体装置の製造が可能である。また、上記の多層配線基板の製造方法では、金属導電層が用いられ、この金属導電層がベース基板除去後にパターニングされて外部端子配線となるので、スルーホールの形成、スルーホール内導通の各工程が不要であり、工程が簡便なものとなる。さらに、本発明の樹脂封止型半導体装置の製造方法では、スルーホールの形成、スルーホール内導通の各工程が不要であるため、工程が簡便であるとともに、コア基板が存在しない薄型の樹脂封止型半導体装置の製造が可能であり、また、多層配線基板（ベース基板）上にて同時に多面で半導体素子の搭載から樹脂封止まで行えるので、高精度の樹脂封止型半導体装置の製造が可能である。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を示す部分縦断面図である。
【図２】本発明の多層配線基板の他の実施形態を示す部分縦断面図である。
【図３】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図４】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図５】本発明の多層配線基板の製造方法の他の実施形態を説明するための図である。
【図６】本発明の樹脂封止型半導体装置の製造方法の一実施形態を示す工程図である。
【図７】本発明の樹脂封止型半導体装置の製造方法の他の実施形態を示す工程図である。
【図８】本発明の樹脂封止型半導体装置の製造方法の他の実施形態を示す工程図である。
【符号の説明】
１…多層配線基板
２，２Ａ，２Ｂ…内部端子配線
２ａ，２ｂ，２ｃ…配線
３ａ，３ｂ，３ｃ…電気絶縁層
４ａ，４ｂ，４ｃ…ビア部
５，５Ａ，５Ｂ…外部端子配線
５ａ…外部端子
１１…ベース基板
１２…凹部
１５…金属導電層
２１…樹脂封止型半導体装置
２２…半導体素子
２４…封止部材
３１…ベース基板
３５′…金属導電層
３２，３２Ａ，３２Ｂ…内部端子配線
３２ａ，３２ｂ，３２ｃ…配線
３３ａ，３３ｂ，３３ｃ…電気絶縁層
３４ａ，３４ｂ，３４ｃ…ビア部
３５，３５Ａ，３５Ｂ…外部端子配線
４２…半導体素子
４４…封止部材
【発明の属する技術分野】
本発明は、樹脂封止型半導体装置の製造方法と、それに使用する多層配線基板およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化、小型化、薄型化の傾向からＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高性能化が進んでいる。従来の半導体装置の製造では、多層配線基板毎に半導体素子を搭載し、ワイヤボンディング、樹脂封止等を行い、半導体装置に組み上げていた。
従来の樹脂封止型半導体装置の製造に用いられる多層配線基板は、コア基板の一方の面に内部端子配線を設け、他方の面に外部端子配線を設け、このコア基板に形成したスルーホールを介して内部端子配線と外部端子配線の導通をとったものである。
【０００３】
【発明が解決しようとする課題】
しかし、このような多層配線基板は、コア基板が存在することにより厚みの低減には限界があり、半導体装置の薄型化に支障を来たしていた。また、多層配線基板の作製では、コア基板に対するスルーホール形成工程、導通工程等の複数の工程を要し、作業が極めて煩雑であった。
本発明は、上記のような実情に鑑みてなされたものであり、小型で薄型の樹脂封止型半導体装置を高精度で、かつ、高効率で作製できる多層配線基板とその製造方法、および、小型で薄型の樹脂封止型半導体装置の製造方法とを提供することを目的とする。
【０００４】
【課題を解決するための手段】
このような目的を達成するために、本発明の多層配線基板の製造方法は、ベース基板の一方の面に金属導電層を形成する工程と、該金属導電層上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた１層以上の配線を設けることにより、半導体素子の搭載位置に対応した配置で複数の内部端子配線を形成する工程と、前記ベース基板を除去し、前記金属導電層を露出させる工程と、前記金属導電層をパターンエッチングして各内部端子配線に対応するように複数の外部端子配線を形成する工程と、を有するような構成とした。
【０００５】
本発明の好ましい態様として、前記ベース基板の一方の面に、外部端子配線の外部端子に対応するように予め凹部を形成し、該凹部を形成した面に金属導電層を形成するような構成とした。
本発明の好ましい態様として、前記ベース基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるような構成とした。
本発明の好ましい態様として、前記ベース基板は、シリコン、ガラス、４２合金のいずれかであるような構成とした。
本発明の好ましい態様として、前記金属導電層は、銅であるような構成とした。
【０００６】
本発明の樹脂封止型半導体装置の製造方法は、ベース基板の一方の面に金属導電層を形成する工程と、該金属導電層上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた１層以上の配線を設けることにより、半導体素子の搭載位置に対応した配置で複数の内部端子配線を形成する工程と、前記ベース基板を除去し、前記金属導電層を露出させる工程と、前記金属導電層をパターンエッチングして各内部端子配線に対応するように複数の外部端子配線を形成して多層配線基板とする工程と、前記多層配線基板の内部端子配線上に半導体素子を搭載する工程と、前記半導体素子を樹脂封止する工程と、多層配線基板および封止樹脂を切断分離して個々の樹脂封止型半導体装置を得る工程と、を有するような構成とした。
また、本発明の樹脂封止型半導体装置の製造方法は、ベース基板の一方の面に金属導電層を形成する工程と、該金属導電層上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた１層以上の配線を設けることにより、半導体素子の搭載位置に対応した配置で複数の内部端子配線を形成する工程と、各内部端子配線上に半導体素子を搭載し、その後、前記半導体素子を樹脂封止する工程と、前記ベース基板を除去し、前記金属導電層を露出させる工程と、前記金属導電層をパターンエッチングして各内部端子配線に対応するように複数の外部端子配線を形成する工程と、電気絶縁層および封止樹脂を切断分離して個々の樹脂封止型半導体装置を得る工程と、を有するような構成とした。
【０００７】
本発明の好ましい態様として、前記ベース基板の一方の面に、外部端子配線の外部端子に対応するように予め凹部を形成し、該凹部を形成した面に金属導電層を形成するような構成とした。
本発明の好ましい態様として、前記ベース基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるような構成とした。
本発明の好ましい態様として、前記ベース基板は、シリコン、ガラス、４２合金のいずれかであるような構成とした。
本発明の好ましい態様として、前記金属導電層は、銅であるような構成とした。
上記のような本発明では、多層配線基板にコア基板が存在せず、厚みの薄いものであり、また、多層配線基板の製造工程、樹脂封止型半導体装置の製造工程において、スルーホールの形成、導通化の工程が不要である。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
多層配線基板
図１は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の多層配線基板１は、半導体素子の搭載位置に対応した配置で平面状に形成された複数の内部端子配線２と、各内部端子配線２に対応した複数の外部端子配線５とを備えている。
【０００９】
多層配線基板１を構成する複数の内部端子配線２は、図示例では多層配線であり、外部端子配線５上に１層目の電気絶縁層３ａを介しビア部４ａにて所定の外部端子配線５と導通されるように形成された１層目の配線２ａと、この１層目の配線２ａ上に２層目の電気絶縁層３ｂを介しビア部４ｂにて所定の１層目配線２ａと導通されるように形成された２層目の配線２ｂと、この２層目の配線２ｂ上に３層目の電気絶縁層３ｃを介しビア部４ｃにて所定の２層目配線２ｂと導通されるように形成された３層目の配線２ｃとからなる。そして、３層目の配線２ｃには、半導体素子を搭載するための内部端子（図示せず）が設定されている。このような内部端子配線２は、半導体素子の搭載位置に対応した配置で平面状に（内部端子配線を構成する各配線層に平行な面に沿って）複数形成されており、図示例では、２Ａ、２Ｂの２組が示されている。
【００１０】
また、多層配線基板１を構成する複数の外部端子配線５は、電気絶縁層３ａを介しビア部４ａにて所定の内部端子配線２（２ａ）と導通されるように形成されている。この外部端子配線５には、半導体装置に組み上げた後にプリント配線板等に実装するための外部端子（図示せず）が設定されている。このような外部端子配線５は、各内部端子配線２に対応するように複数形成されており、図示例では、５Ａ、５Ｂの２組が示されている。本発明では、外部端子配線５の外部端子に半田ボールを設けてもよい。また、図２に示されるように、外部端子配線５に凸状の外部端子５ａを一体的に設けてもよい。
【００１１】
上記の内部端子配線２を構成する１層目の配線２ａ、２層目の配線２ｂ、３層目の配線２ｃの材質、および、ビア部４ａ，４ｂ，４ｃの材質は、銅、銀、金、クロム、ニッケル等の導電材料とすることができる。配線２ａ，２ｂ，２ｃの厚みは、例えば、０．５〜１０μｍの範囲内で適宜設定することができる。また、ビア部４ａ，４ｂ，４ｃの径は、１００μｍ以下、好ましくは１０〜５０μｍの範囲とし、各層におけるビア部４ａ，４ｂ，４ｃの最小形成ピッチは、２００μｍ以下、好ましくは５０〜１８０μｍの範囲とする。ビア部の径が１００μｍを超えたり、最小形成ピッチが２００μｍを超えると、半導体装置の小型化の効果が十分に得られない。
【００１２】
上記の電気絶縁層３ａ，３ｂ，３ｃの材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。特に、例えば、２層目の配線２ｂがグランドであり、１層目の配線２ａと３層目の配線２ｃが信号線である場合、２層目の電気絶縁層３ｂと３層目の電気絶縁層３ｃの材質は、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂のような誘電率、誘電正接が低い絶縁材料が好ましい。電気絶縁層３ａ，３ｂ，３ｃの厚みは、例えば、１〜２０μｍの範囲内で適宜設定することができる。
また、外部端子配線５は、銅、ニッケル、金等の導電材料を用いて形成することができる。
このような多層配線基板１は、厚みが３０〜１５０μｍ、好ましくは３０〜１００μｍの範囲である。多層配線基板１の厚みが３０μｍ未満であると、機械的強度が不十分であり、１５０μｍを超えると、半導体装置の薄型化の効果が十分に得られない。
【００１３】
上述のような本発明の多層配線基板１では、スルーホールを備えたコア基板が存在しないため、厚みが薄いものである。また、従来の多層配線基板では、反り発生を防止するために配線層をコア基板の両面に形成してバランス維持作用をなしていたが、本発明ではコア基板が存在しないので、配線形成を制限しなくても反りの発生が防止される。さらに、ビア部の形成密度を高くすることが可能であり、従来の多層配線基板に比べて半導体装置の更なる薄型化、小型化を可能とするものである。
本発明の多層配線基板は、上述の実施形態に示されるものに限定されるものではなく、内部端子配線の層構成を２層あるいは４層以上とすることができる。
【００１４】
多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図３および図４は、図１に示される本発明の多層配線基板１を例とした製造方法の一実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、ベース基板１１の一方の面１１ａに金属導電層１５を形成する（図３（Ａ））。ベース基板１１は、ＸＹ方向（ベース基板１１の表面１１ａに平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは２．５〜１７ｐｐｍの範囲内である材料、例えば、シリコン、ガラス、４２合金（鉄ニッケル合金）等を使用することができる。ベース基板１１の厚みは、例えば、１００〜１０００μｍ程度の範囲内で適宜設定することができる。また、金属導電層１５は、後述する工程でパターニングされて外部端子配線となるものであり、銅、ニッケル、クロム等の材質とすることができる。この金属導電層１５は、めっきにより形成することができ、また、スパッタリングとめっきの積層膜として形成することができ、厚みは、例えば、０．１〜５０μｍ程度の範囲内で適宜設定することができる。
【００１５】
次に、金属導電層１５上に、半導体素子の搭載位置に対応した配置で複数の内部端子配線２を形成する（図３（Ｂ））。図示例では、２組の内部端子配線２Ａ、２Ｂが示されている。この内部端子配線２の形成は、例えば、金属導電層１５上に電気絶縁層３ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて金属導電層１５の所望箇所が露出するように小径の穴部を電気絶縁層３ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層３ａ上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部４ａと１層目の配線２ａを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を積層形成する。図示例では、上記の１層目の配線２ａ上に２層目の電気絶縁層３ｂを介しビア部４ｂにて所定の１層目配線２ａに接続されるように２層目の配線２ｂを形成し、この２層目の配線２ｂ上に３層目の電気絶縁層３ｃを介しビア部４ｃにて所定の２層目配線２ｂに接続されるように３層目の配線２ｃを形成して、３層構成の配線としている。
【００１６】
次いで、ベース基板１１を除去し、金属導電層１５を露出させる（図４（Ａ））。ベース基板１１の除去は、研削装置による研磨等により行うことができる。次に、金属導電層１５をパターンエッチングして、各内部端子配線２に対応するように複数の外部端子配線５を形成して、多層配線基板１を得る（図４（Ｂ））。図示例では、２組の内部端子配線２Ａ、２Ｂに対応するように、２組の外部端子配線５Ａ、５Ｂが示されている。金属導電層１５のパターンエッチングは、公知の方法により行うことができる。
上述のような本発明の多層配線基板の製造方法では、金属導電層１５が用いられ、この金属導電層１５がベース基板１１の除去後にパターニングされて外部端子配線５となり、この外部端子配線５と内部端子配線２は、金属導電層１５上への内部端子配線２の形成工程で必要な導通がなされている。このため、従来の多層配線基板の製造方法で必要であったスルーホールの形成、スルーホール内導通の各工程が不要であり、工程が簡便なものとなる。
【００１７】
尚、上述のように外部端子配線５に凸状の外部端子５ａを一体的に設ける場合（図２参照）、図５に示されるように、外部端子配線の外部端子に対応するように凹部１２を予めベース基板１１の一方の面１１ａに形成し、この面に金属導電層１５を形成する。これにより、図４（Ｂ）に鎖線で示したように、凸状の外部端子５ａを一体的の備えた外部端子配線５を形成することができる。ベース基板１１への凹部１２の形成は、ウエットエッチング、サンドブラスト等により行うことができ、形成する凹部１２の大きさは、例えば、開口径２０〜５００μｍ、深さ１０〜２５０μｍ程度とすることができる。
本発明の多層配線基板の製造方法は、上述の実施形態に示されるものに限定されるものではなく、内部端子配線の層構成が２層あるいは４層以上の多層配線基板を製造する場合にも適用することができる。
【００１８】
樹脂封止型半導体装置の製造方法
次に、本発明の樹脂封止型半導体装置の製造方法を図面を参照しながら説明する。
図６は、図１に示される本発明の多層配線基板１を用いた場合を例とした樹脂封止型半導体装置の製造方法の一実施形態を示す工程図である。
本発明の樹脂封止型半導体装置の製造方法では、まず、多層配線基板１の各内部端子配線２上に半導体素子２２を搭載する（図６（Ａ））。半導体素子２２は、半田等の金属バンプ２３を介して内部端子配線２の内部端子上に搭載することができる。図示例では、２組の内部端子配線２Ａ、２Ｂにそれぞれ半導体素子２２が搭載されている。
【００１９】
次に、搭載した半導体素子２２を封止部材２４によって被覆して封止する（図６（Ｂ））。封止部材２４としては、従来公知の封止部材を使用することができ、例えば、エポキシ樹脂にシリカ粉末を分散させた封止剤等を挙げることができる。
次いで、ダイジングを行って半導体素子２２毎に多層配線基板１と封止部材２４を所定位置で切断することにより、個々の半導体装置２１を得る（図６（Ｃ））。
上述のような本発明の樹脂封止型半導体装置の製造方法では、スルーホールの形成、および、スルーホール内導通の各工程が不要であるため、工程が簡便であるとともに、得られる樹脂封止型半導体装置はコア基板が存在しないため薄型化が可能である。また、多層配線基板上にて同時に多面で半導体素子の搭載から樹脂封止まで行うので、高精度の樹脂封止型半導体装置の製造が可能である。
【００２０】
図７および図８は、本発明の樹脂封止型半導体装置の製造方法の他の実施形態を示す工程図である。
本発明の樹脂封止型半導体装置の製造方法では、まず、ベース基板３１の一方の面３１ａに金属導電層１５′を形成する（図７（Ａ））。ベース基板３１は、ＸＹ方向（ベース基板３１の表面３１ａに平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは２．５〜１７ｐｐｍの範囲内である材料、例えば、シリコン、ガラス、４２合金（鉄ニッケル合金）等を使用することができる。ベース基板３１の厚みは、例えば、１００〜１０００μｍ程度の範囲内で適宜設定することができる。また、金属導電層３５′は、後述する工程でパターニングされて外部端子配線となるものであり、銅、ニッケル等の材質とすることができる。この金属導電層３５′は、めっきにより形成することができ、また、スパッタリングとめっきの積層膜として等により形成することができ、の厚みは、例えば、０．１〜５０μｍ程度の範囲内で適宜設定することができる。
【００２１】
次に、金属導電層３５′上に、半導体素子の搭載位置に対応した配置で複数の内部端子配線３２を形成する（図７（Ｂ））。図示例では、２組の内部端子配線３２Ａ、３２Ｂが示されている。この内部端子配線３２の形成は、例えば、金属導電層３５′上に電気絶縁層３３ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて金属導電層３５′の所望箇所が露出するように小径の穴部を電気絶縁層３３ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層３３ａ上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部３４ａと１層目の配線３２ａを形成し、レジストパターンと導電層を除去する。この操作を繰り返して複数のビルドアップ層を形成する。図示例では、上記の１層目の配線３２ａ上に２層目の電気絶縁層３３ｂを介しビア部３４ｂにて所定の１層目配線３２ａに接続されるように２層目の配線３２ｂを形成し、この２層目の配線３２ｂ上に３層目の電気絶縁層３３ｃを介しビア部３４ｃにて所定の２層目配線３２ｂに接続されるように３層目の配線３２ｃを形成して、３層構成の配線としている。
【００２２】
次いで、上記のように形成した各内部端子配線３２上に半導体素子４２を搭載する（図７（Ｃ））。半導体素子４２は、半田等の金属バンプ４３を介して内部端子配線３２の内部端子上に搭載することができる。図示例では、２組の内部端子配線３２Ａ、３２Ｂにそれぞれ半導体素子４２が搭載されている。
次に、搭載した半導体素子４２を封止部材４４によって被覆して封止する（図８（Ａ））。封止部材４４としては、従来公知の封止部材を使用することができ、例えば、エポキシ樹脂にシリカ粉末を分散させた封止剤等を挙げることができる。
次いで、ベース基板３１を研磨して除去し、金属導電層３５′を露出させる（図８（Ｂ））。ベース基板３１の除去は、研削装置による研磨等により行うことができる。
【００２３】
次に、金属導電層３５′をパターンエッチングして、各内部端子配線３２に対応するように複数の外部端子配線３５を形成する（図８（Ｃ））。図示例では、２組の内部端子配線３２Ａ、３２Ｂに対応するように、２組の外部端子配線３５Ａ、３５Ｂが形成されている。金属導電層３５′のパターンエッチングは、公知の方法により行うことができる。
次いで、ダイジングを行って半導体素子４２毎に電気絶縁層３３ａ，３３ｂ，３３ｃと封止部材４４を所定位置で切断することにより、個々の半導体装置を得ることができる。
【００２４】
上述のような本発明の樹脂封止型半導体装置の製造方法では、ベース基板３１は後工程で除去するので、スルーホールの形成、および、スルーホール内導通の各工程が不要であり、工程が簡便であるとともに、得られる樹脂封止型半導体装置はコア基板が存在しないため薄型化が可能である。また、ベース基板３１上にて同時に多面で半導体素子の搭載から樹脂封止まで行うので、高精度の樹脂封止型半導体装置の製造が可能である。
本発明の樹脂封止型半導体装置の製造方法は、上述の実施形態に示されるものに限定されるものではなく、内部端子配線の層構成が２層あるいは４層以上であってもよく、また、１個の半導体装置に搭載される半導体素子数には制限はない。
【００２５】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
ベース基板として、厚み３００μｍの４２合金を準備し、このベース基板の一方の面に電解銅めっきにより厚み３０μｍの金属導電層を形成した。尚、使用した４２合金のＸＹ方向の熱膨張係数は８ｐｐｍであった。
次に、上記の金属導電層上にベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコータにより塗布、乾燥して厚み１０μｍの電気絶縁層を形成した。
【００２６】
次に、露光、現像を行って、金属導電層の所望箇所が露出するように小径の穴部（内径３０μｍ）を電気絶縁層の所定位置に形成ピッチ８０〜２００μｍの範囲で形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリングにより銅とクロムからなる導電層を形成し、この導電層上にドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートした。次いで、１層目の配線形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっき（厚み５μｍ）を行い、その後、レジストパターンと導電層を除去した。これにより、電気絶縁層を介して１層目の配線を金属導電層上に形成した。上記のビア部の径は、３０μｍであり、ビア部の最小形成ピッチは８０μｍであった。
更に、同様の操作を行い、電気絶縁層を介して２層目の配線を１層目配線上に形成し、電気絶縁層を介して３層目の配線を２層目配線上に形成した。
これにより、３層配線構造である内部端子配線を、半導体素子の搭載位置に対応した配置（２０ｍｍ×２０ｍｍの格子状の配置）で複数形成した。
【００２７】
次に、ベース基板である４２合金を研削装置により研磨して除去し、銅層である金属導電層を露出させた。次いで、露出させた金属導電層上に感光性レジスト（東京応化工業（株）製ＬＡ９００）を塗布し、外部端子配線用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。このレジストパターンをマスクとして塩化銅により金属導電層をエッチングし、その後、アセトンによりレジストパターンを除去して、各内部端子配線に対応するように複数の外部端子配線を形成した。
以上により、本発明の多層配線基板を得た。この多層配線基板の厚みは３０μｍであり、コア基板を備えた従来の多層配線基板の厚み（一般的に３００〜１０００μｍ）に比べて、厚みが大幅に低減されたものであった。
【００２８】
次に、上記の多層配線基板を用いて樹脂封止型半導体装置を製造した。すなわち、まず、多層配線基板の各内部端子配線の内部端子上に、半田バンプを介して半導体素子（１０ｍｍ×１０ｍｍ、厚み０．２ｍｍ）を搭載した。
次に、搭載した半導体素子を被覆するようにエポキシ系封止剤により封止した。封止部材の厚みは０．３ｍｍとした。次いで、ダイジングを行って半導体素子毎に多層配線基板と封止部材を所定位置で切断することにより、個々の樹脂封止型半導体装置を得た。
このようにして作製された樹脂封止型半導体装置の大きさは、２０ｍｍ×２０ｍｍ、厚み０．３３ｍｍであった。
【００２９】
［実施例２］
ベース基板として、厚み２００μｍの４２合金を準備し、このベース基板の一方の面に感光性レジスト（東京応化工業（株）製ＬＡ９００）を塗布し、外部端子のフォトマスクを介して露光、現像することによりレジストパターンを形成した。このレジストパターンをマスクとして塩化鉄によりベース基板をエッチングして、開口径１００μｍ、深さ３０μｍの凹部（外部端子形成用）を形成した。尚、使用した４２合金のＸＹ方向の熱膨張係数は８ｐｐｍであった。
次に、凹部が形成されたベース基板上に感光性レジスト（東京応化工業（株）製ＬＡ９００）を塗布し、外部端子配線用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。このレジストパターンをマスクとして電解ニッケルめっき（厚み１μｍ）、電解金めっき（厚み０．３μｍ）、電解ニッケルめっき（厚み１μｍ）、電解銅めっき（厚み５μｍ）を順次施して金属導電層を形成した。その後、銅粒子を含有する導電性ペーストを凹部に充填した。
【００３０】
次に、上記の金属導電層上に、実施例１と同様にして、３層配線構造である内部端子配線を、半導体素子の搭載位置に対応した配置（１０ｍｍ×１０ｍｍの格子状の配置）で、かつ、上記の外部端子形成用の凹部に対応した配置で複数形成した。また、この内部端子配線におけるビア部の径は、３０μｍであり、ビア部の最小形成ピッチは９０μｍであった。
次いで、金属導電層上に形成した各内部端子配線の内部端子上に、半田バンプを介して半導体素子（１０ｍｍ×１０ｍｍ、厚み０．２ｍｍ）を搭載した。その後、搭載した半導体素子を被覆するようにエポキシ系封止剤により封止した。封止部材の厚みは０．３ｍｍとした。
【００３１】
次に、ベース基板である４２合金を塩化鉄によるエッチングにより研磨して除去し、銅層である金属導電層を露出させた。このように露出させた金属導電層の表面には、上記の外部端子形成用の凹部に対応した凸部（高さ３０μｍ）が存在し、同時に外部端子配線も形成されていた。
次いで、ダイジングを行って半導体素子毎に多層配線基板と封止部材を所定位置で切断することにより、個々の樹脂封止型半導体装置を得た。
このようにして作製された樹脂封止型半導体装置の大きさは、２０ｍｍ×２０ｍｍ、厚み０．３３ｍｍであった。
【００３２】
［比較例］
多層配線基板として、厚み７５μｍのポリイミド樹脂フィルムをベースとした両面配線基板を準備した。この両面配線基板上に、実施例と同様にして半導体素子を搭載し、樹脂封止、ダイジングを行って樹脂封止型半導体装置を得た。
しかし、上記の樹脂封止型半導体装置の作製では、フィルム配線基板上への半導体素子搭載の作業性が悪いものであった。
また、作製された半導体装置の大きさは、４０ｍｍ×４０ｍｍ、厚み０．３７５ｍｍであり、厚みは実施例で作製した樹脂封止型半導体装置と同じ程度であった。しかし、両面配線基板の配線密度が低い（Ｌ／Ｓ＝３０μｍ／３０μｍ）ことに起因して、樹脂封止型半導体装置の面積は大きいものであった。
【００３３】
【発明の効果】
以上詳述したように、本発明の多層配線基板は、スルーホールを備えたコア基板が存在しない構成であり、コア基板を備えた従来の多層配線基板と異なり、配線積層数の影響による反りの発生がなく、厚みが薄く、また、ビア部の形成密度を高くすることが可能であり、小型で薄い樹脂封止型半導体装置の製造が可能である。また、上記の多層配線基板の製造方法では、金属導電層が用いられ、この金属導電層がベース基板除去後にパターニングされて外部端子配線となるので、スルーホールの形成、スルーホール内導通の各工程が不要であり、工程が簡便なものとなる。さらに、本発明の樹脂封止型半導体装置の製造方法では、スルーホールの形成、スルーホール内導通の各工程が不要であるため、工程が簡便であるとともに、コア基板が存在しない薄型の樹脂封止型半導体装置の製造が可能であり、また、多層配線基板（ベース基板）上にて同時に多面で半導体素子の搭載から樹脂封止まで行えるので、高精度の樹脂封止型半導体装置の製造が可能である。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を示す部分縦断面図である。
【図２】本発明の多層配線基板の他の実施形態を示す部分縦断面図である。
【図３】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図４】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図５】本発明の多層配線基板の製造方法の他の実施形態を説明するための図である。
【図６】本発明の樹脂封止型半導体装置の製造方法の一実施形態を示す工程図である。
【図７】本発明の樹脂封止型半導体装置の製造方法の他の実施形態を示す工程図である。
【図８】本発明の樹脂封止型半導体装置の製造方法の他の実施形態を示す工程図である。
【符号の説明】
１…多層配線基板
２，２Ａ，２Ｂ…内部端子配線
２ａ，２ｂ，２ｃ…配線
３ａ，３ｂ，３ｃ…電気絶縁層
４ａ，４ｂ，４ｃ…ビア部
５，５Ａ，５Ｂ…外部端子配線
５ａ…外部端子
１１…ベース基板
１２…凹部
１５…金属導電層
２１…樹脂封止型半導体装置
２２…半導体素子
２４…封止部材
３１…ベース基板
３５′…金属導電層
３２，３２Ａ，３２Ｂ…内部端子配線
３２ａ，３２ｂ，３２ｃ…配線
３３ａ，３３ｂ，３３ｃ…電気絶縁層
３４ａ，３４ｂ，３４ｃ…ビア部
３５，３５Ａ，３５Ｂ…外部端子配線
４２…半導体素子
４４…封止部材
Claims (11)
- ベース基板の一方の面に金属導電層を形成する工程と、
該金属導電層上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた１層以上の配線を設けることにより、半導体素子の搭載位置に対応した配置で複数の内部端子配線を形成する工程と、
前記ベース基板を除去し、前記金属導電層を露出させる工程と、
前記金属導電層をパターンエッチングして各内部端子配線に対応するように複数の外部端子配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。 - 前記ベース基板の一方の面に、外部端子配線の外部端子に対応するように予め凹部を形成し、該凹部を形成した面に金属導電層を形成することを特徴とする請求項１に記載の多層配線基板の製造方法。
- 前記ベース基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であることを特徴とする請求項１または請求項２に記載の多層配線基板の製造方法。
- 前記ベース基板は、シリコン、ガラス、４２合金のいずれかであることを特徴とする請求項３に記載の多層配線基板の製造方法。
- 前記金属導電層は、銅であることを特徴とする請求項１乃至請求項４のいずれかに記載の多層配線基板の製造方法。
- ベース基板の一方の面に金属導電層を形成する工程と、
該金属導電層上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた１層以上の配線を設けることにより、半導体素子の搭載位置に対応した配置で複数の内部端子配線を形成する工程と、
前記ベース基板を除去し、前記金属導電層を露出させる工程と、
前記金属導電層をパターンエッチングして各内部端子配線に対応するように複数の外部端子配線を形成して多層配線基板とする工程と、
前記多層配線基板の内部端子配線上に半導体素子を搭載する工程と、
前記半導体素子を樹脂封止する工程と、
多層配線基板および封止樹脂を切断分離して個々の樹脂封止型半導体装置を得る工程と、を有することを特徴とする樹脂封止型半導体装置の製造方法。 - ベース基板の一方の面に金属導電層を形成する工程と、
該金属導電層上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた１層以上の配線を設けることにより、半導体素子の搭載位置に対応した配置で複数の内部端子配線を形成する工程と、
各内部端子配線上に半導体素子を搭載し、その後、前記半導体素子を樹脂封止する工程と、
前記ベース基板を除去し、前記金属導電層を露出させる工程と、
前記金属導電層をパターンエッチングして各内部端子配線に対応するように複数の外部端子配線を形成する工程と、
電気絶縁層および封止樹脂を切断分離して個々の樹脂封止型半導体装置を得る工程と、を有することを特徴とする樹脂封止型半導体装置の製造方法。 - 前記ベース基板の一方の面に、外部端子配線の外部端子に対応するように予め凹部を形成し、該凹部を形成した面に金属導電層を形成することを特徴とする請求項６または請求項７に記載の樹脂封止型半導体装置の製造方法。
- 前記ベース基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であることを特徴とする請求項６乃至請求項８のいずれかに記載の樹脂封止型半導体装置の製造方法。
- 前記ベース基板は、シリコン、ガラス、４２合金のいずれかであることを特徴とする請求項９に記載の樹脂封止型半導体装置の製造方法。
- 前記金属導電層は、銅であることを特徴とする請求項６乃至請求項１０のいずれかに記載の樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002202122A JP4043872B2 (ja) | 2002-07-11 | 2002-07-11 | 多層配線基板の製造方法および樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002202122A JP4043872B2 (ja) | 2002-07-11 | 2002-07-11 | 多層配線基板の製造方法および樹脂封止型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004047666A JP2004047666A (ja) | 2004-02-12 |
| JP4043872B2 true JP4043872B2 (ja) | 2008-02-06 |
Family
ID=31708399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002202122A Expired - Fee Related JP4043872B2 (ja) | 2002-07-11 | 2002-07-11 | 多層配線基板の製造方法および樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4043872B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5653144B2 (ja) * | 2004-12-16 | 2015-01-14 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
| KR100704919B1 (ko) | 2005-10-14 | 2007-04-09 | 삼성전기주식회사 | 코어층이 없는 기판 및 그 제조 방법 |
| JP4668782B2 (ja) * | 2005-12-16 | 2011-04-13 | 新光電気工業株式会社 | 実装基板の製造方法 |
| JP4887170B2 (ja) * | 2007-02-13 | 2012-02-29 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2017050464A (ja) * | 2015-09-03 | 2017-03-09 | 凸版印刷株式会社 | 配線基板積層体、その製造方法及び半導体装置の製造方法 |
| JP2018142611A (ja) * | 2017-02-27 | 2018-09-13 | 信越化学工業株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-07-11 JP JP2002202122A patent/JP4043872B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004047666A (ja) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4303563B2 (ja) | 電子装置および電子装置の製造方法 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH11163022A (ja) | 半導体装置、その製造方法及び電子機器 | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP2002170904A (ja) | Ｃｓｐタイプの半導体装置とその作製方法、および半導体モジュール | |
| US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
| JP2000003980A (ja) | 半導体搭載用回路基板及びその製造方法 | |
| KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| JP4043873B2 (ja) | 多層配線基板の製造方法 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP3524441B2 (ja) | 配線形成方法 | |
| JP4043872B2 (ja) | 多層配線基板の製造方法および樹脂封止型半導体装置の製造方法 | |
| KR100752106B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JPH11204678A (ja) | 半導体装置及びその製造方法 | |
| JP4835141B2 (ja) | 多層配線基板 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP2006134914A (ja) | 電子部品内蔵モジュール | |
| JP2002076182A (ja) | 回路装置の製造方法 | |
| JP4084737B2 (ja) | 半導体装置 | |
| JP5238985B2 (ja) | 半導体装置の製造方法 | |
| JP3877700B2 (ja) | 半導体装置及びその製造方法 | |
| JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4043872 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |