CN1647389A - 差分输入快闪模数转换器 - Google Patents
差分输入快闪模数转换器 Download PDFInfo
- Publication number
- CN1647389A CN1647389A CN03807733.7A CN03807733A CN1647389A CN 1647389 A CN1647389 A CN 1647389A CN 03807733 A CN03807733 A CN 03807733A CN 1647389 A CN1647389 A CN 1647389A
- Authority
- CN
- China
- Prior art keywords
- node
- comparator
- group
- resistance
- transducer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 7
- 229910002056 binary alloy Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 4
- 230000008676 import Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/367—Non-linear conversion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种差分输入快闪模数转换器(500),其中一比较器阵列“C1,1-C1,5”被连接以比较通过在阻抗网络“R1-R5”上应用差分输入信号“Vin(a)-Vin(b)”产生的这种信号的抛物线分布内的基准信号。该比较器阵列包括至少两组多个比较器,第一组多个比较器比较隔开第一步进大小的基准节点对,第二组多个比较器比较隔开第二步进大小的基准节点对。较佳地,比较器阵列包括第三组多个比较器,它们比较隔开第三步进大小的基准节点对,但仅必要时使可用比较范围最大化。
Description
背景
本发明涉及模数转换器,尤其涉及差分输入“快闪”转换器,其中在输入信号或者与输入信号有关的信号与相应的多个基准信号之间进行比较以同时提供数字输出“字”的多个比特。
模数转换器是本技术领域中公知的。一种类型的模数转换器使用单个比较器来接连比较输入信号和多个基准信号。虽然廉价,但这种比较器自然较慢,因为单个比较器必须进行大量接连的比较以便将每个模拟取样转换成数字输出字。
另一种类型的模数转换器已知为“快闪”转换器。快闪转换器使用多个比较器同时比较输入信号的取样。典型的快闪转换器被配置成使得每个第一比较器输入连接到用于向每个比较器提供其自身的预定基准信号的阻抗网络。此外,连接每个第二比较器输入以接收模拟输入信号,或者与输入信号有关的其它信号。最后,比较器的输出连接到编码器或者相应数量的数字信号输出。这使得比较器能同时提供数字输出字的多个输出比特。为了同时提供所需的多个比较,各比较器通常与每个基准信号关联以便使模拟输入信号和该基准信号进行比较。因此,为了形成具有n位的数字输出,需要至少2n-1个比较器。这些比较器被配置成将模拟输入信号与2n-1个基准信号中的每一个进行比较,随后产生与由基准电平(level)限定的2n个基准间隔(interval)中的一个相对应的输出。
另一种已知方法提供一种快闪模数转换器,它使用显著地少于2n-1的实际比较器。这是通过采用每对相隔的实际比较器之间的多个“伪比较器”来实现的。这些伪比较器可以产生间隙输出,其根据实际比较器输出的加权平均值模拟该位置中的实际比较器的输出。但是,对于产生基准信号的非线性特征曲线(profile)的阻抗网络,这种伪比较器的使用是不适合的。在这种情况下,为了确保精确度,实际比较器的合适网络将是必要的。
参考信号的这种非线性特征曲线的已知实例使用输入阻抗网络上的分布电流,以便将模拟输入信号转换成抛物线电压特征曲线,其中电压峰值的位置根据模拟输入信号的量而移动。该电压特征曲线的区别特性是抛物线分布的峰值,其位置由比较器检测。但是,该实例不使用该抛物线电压特征曲线与快闪转换器关联,而是与“比特片”关联。该比特片转换器使用n个比较器来比较2n个电压间隔从而产生n位的数字输出。比特片转换器需要多个并联的“子转换器”,每个都具有其自己的阻抗网络,在该阻抗网络上输入信号需要被转换成抛物线分布。因此,在电路部件方面没有实际的节省。此外,在以上实例中,比较器的比较范围是有限的。同样,这些实例具有累积输入电流的附加问题,这导致来自高衰减的损失增益。因此,需要一种快闪转换器,它能使转换器的可用比较范围最大化而不损失来自累积输入的增益。如将了解的,本发明针对于此。
发明内容
本发明提供了一种差分输入快闪模数转换器以及有关操作方法,其中连接一比较器阵列以便在通过阻抗网络上应用差分输入信号形成的这种信号的抛物线分布内比较基准信号。该比较器阵列包括至少两组多个比较器,第一组多个比较器比较隔开第一步进大小的基准节点对,而第二组多个比较器比较隔开第二步进大小的基准节点对。比较器阵列进一步包括第三组多个比较器,它比较隔开第三步进大小的基准节点对。这些比较器可以战略地布置成使得转换器的可用比较范围最大化。
体现本发明的快闪转换器提供来自输入的增加的增益而无比较器输入电流的累积并不牺牲基准信号的实际比较的数量。这种快闪转换器可包括电阻链形式的阻抗网络,基于沿电阻链的电压的抛物线分布和连接到电阻链的多个比较器。或者,附加的多个比较器可连接到电阻链以进一步增加比较范围同时减少电路的衰减。
附图概述
图1A是根据本发明实施例的用于产生具有抛物线特征曲线的基准信号的阻抗网络的电路图;
图1B是根据本发明实施例的用于产生具有倒抛物线特征曲线的基准信号的阻抗网络的电路图;
图2是示出在阻抗网络的每端处施加零伏特的输入电压时图1A或1B的阻抗网络中每个节点处基准电压的值的图表;
图3是示出在阻抗网络上施加0.4伏特的差分输入电压时图1A或1B的阻抗网络中每个节点处基准电压的值的图表;
图4是示出图1A或1B的阻抗网络的相邻节点之间电压差的图表;
图5是使用图1A或1B的阻抗网络的差分输入快闪模数转换器的一个实施例的示意图;
图6是使用图1A或1B的阻抗网络的差分输入快闪模数转换器的另一个实施例的示意图;
图7是使用图1A或1B的阻抗网络的差分输入快闪模数转换器的另一个实施例的示意图;以及
图8是使用图1A或1B的阻抗网络的差分输入快闪模数转换器的另一个实施例的示意图。
具体实施方式
图1A是产生用于快闪模数转换器的基准信号的阻抗网络的电路图。特别是,该阻抗网络采用电阻链的形式,并基于沿电阻链100电压的抛物线分布和连接到电阻链的多个比较器的使用。
如图1A所示,电阻链100具有9个电阻R1,R2,R3,R4,R5,R6,R7,R8和R9。这些电阻被串联并在它们之间限定于8个节点N1,N2,N3,N4,N5,N6,N7和N8。在一个实施例中,电阻R1-R9具有基本相同的阻值。在一个可选实施例中,每个电阻可以具有不同的阻值以获得特定结果,诸如可调电路。例如,可采用一组变化的电阻来有利地形成线性特性,它具有影响比较器输入电路的修改的阻抗。该线性特性对于快闪模数电路来说是有价值的特点。
通过相应的电流源G1,G2,G3,G4,G5,G6,G7或G8分别从每个节点引出具有值SI1-SI8的电流。与阻值类似,这些电流源可以引出不同值的电流,I1-I8。这将允许电路提供变化的一组阻值和变化的电流。变化的电流可以被配置成补偿变化的电阻以形成线性特性,它具有修改的阻抗,如通过比较器输入电流看到的。
将差分输入信号施加到电阻链100的端部。输入信号是信号Vleft和Vright之间的差。图1A中的电阻链100预计用作产生具有3比特的数字输出的快闪模数转换器的一部分。该电阻链仅仅是根据本发明配置的这种电路的一个实例。部件的数量和大小上的其它变化都是可以的,而不背离本发明。如本技术领域内的熟练技术人员显而易见的,在每种情况下将基于数字输出字中所需的比特数选择构成电阻链100的电阻和节点的数量。特别是,其中n是数字输出字中所需的比特数时,电阻链100通常将具有2n+1个电阻,并在它们之间限定2n个节点(不计算电阻链100的端)以便测量基准信号。
在操作中,当从电阻链100的节点N1到N8中的每一个引出具有值I的电流时,其中所有电阻值是相等的,在电阻链100上形成电压的抛物线分布。特别是,在Vleft和Vright都保持在零伏特时,基于对称,明显没有电流在节点N4和N5之间流过且电压分布必须基本对称。因此,节点N3和N4之间的电流具有值I。因此在模型电路中,节点N3和N4之间的电压差将具有值I*R。接着节点N2和N3之间的电流具有值2*I。通过延伸,每个电压差线性地增加,因此实际电压必须是以下等式的解:
其中K是常数而N是其间测量电压差的节点数,因此它是抛物线的。当Vleft和Vright都是保持在零伏特的电压时每个节点处的电压值是:
其中M是电阻链100中节点的总数(不包括电阻链100的末端)而i是表示特定节点的指数(例如,节点N2的指数i是2,节点N3的指数i是3等等)。
在图1A所示的电阻链100中,M=8,且当I*R具有1伏特的值时,Vleft(节点0)、节点N1到N8以及Vright(节点9)中每一个的电压值如下表所示:
节点 | 电压(V) |
0(Vleft) | 0 |
1(N1) | -4 |
2(N2) | -7 |
3(N3) | -9 |
4(N4) | -10 |
5(N5) | -10 |
6(N6) | -9 |
7(N7) | -7 |
8(N8) | -4 |
0(Vright) | 0 |
在将上表中的数据绘制到垂直轴按伏特表示电压电平而水平轴表示电阻链100上节点的物理分布的图表上时,就形成图2所示的图表。图2示出Vleft和Vright的每一个都保持在零伏特的电压时形成的抛物线特征曲线。
在可选实施例中,使用变化的电阻和相应的变化电流的情况下,可以实现不同的有利结果。例如,可以形成线性特性,它根据比较器输入电流具有修整的阻抗。可以产生抛物线或其它形状并可以根据变化的电阻和电流值进行改变。在操作中,这会导致更细致的可调电路。这还可以使得抛物线的倾倒更可预测和可调节。
在另一个实施例中,可采用电流源来提供用于输出的倒抛物线。参考图1B,示出了这种电路。在电路100B中,电路包括与图1A所示的电路相比具有倒电流方向的电流源。与同图1A的电路100A的类似输入相对应的输出相比,这允许输出是一倒输出。这向这种电路提供了将零值移动到电阻链的相对端的附加优点,提供一种用于除去快闪模数转移特性中偶次谐波误差的装置。
改变Vleft和Vright值的效果可以通过叠加来确定。由于电阻链100中电阻数量比节点总数M大1,Vleft和Vright之间的阻抗必须为(M+1)AR,因此网络中流过的附加电流等于(Vleft-Vright)/((M+1)*R))。这使得抛物线“倾倒(tip)”,如图3中的图表所示。图3的图表所示的实例示出Vleft和Vright之间4.0伏特差形式的输入型号的效果。
如果电路被配置成测量电阻链100上相邻节点之间的电压差,由图2和图3中的实例可看出,采用零输入电压(差分输入电压是Vleft-Vright)节点N4和N5之间的电路将没有电压差(在图2的实例中都出于-10.0V),而当施加输入信号时,节点N4和N5之间具有电压差。根据本发明:通过观察相邻节点,电路产生零值,它可归因于差分输入信号变化时沿电阻链100的不同电阻。接着,如果相邻节点之间的电路是比较器,则结果将是变化[Better term here Martin?]的输出的码。这有效地形成差分输入快闪转换器。
但是,通过精密地分析电阻链100的相邻节点之间的电压差,在常规电路中,在使用类似于快闪转换器中的电阻链100的阻抗网络的情况下存在固有问题。这种电路导致和输入信号中显著且不期望的衰减,这会影响转换器的工作。回想一下,当Vleft和Vright的每一个都保持在零伏特时,具有指数i的给定节点处的电压值如下:
因此,一旦被简化,具有指数i的节点和具有指数i+1的相邻节点处的各电压值之间的电压差Vi使得相邻节点之间的电压差Vi具有以下值:
在将电压差Vi绘制于垂直轴上而水平轴表示指数i时,可期待结果是线性的。这在图4的图表中示出(其再次示出I*R=1伏特的实例)。
如果差分输入信号Vin被叠加,则具有指数i的节点和具有指数i+1的节点之间的电压差Vi是:
注意,输入信号Vin被衰减了1/(M+1),这是显著的衰减。
根据本发明的另一个实施例,对于具有M个节点(因此M+1个电阻)的电阻链100(图1或1B),比较器可置于M+1个电阻中的每一个上以形成快闪模数转换器。这在图5中示出,其中快闪转换器500包括第一组多个比较器C1,1,C1,2,C1,3,C1,4和C1,5,它们每一个都置于电阻链100中串联的相应的电阻R1,R2,R3,R4或R5上,在它们之间限定节点N1,N2,N3和N4,相应的电流源G1,G2,G3或G4从每个节点引出具有值I的电流。每个电阻R1,R2,R3,R4和R5具有值R。表示为信号Vleft和Vright(或分别Vin(a)和Vin(b))之间的差的输入信号Vin是本质上差分的并使得基准信号的“零”沿电阻链100的节点移动(零被全部相等地分布)。在快闪转换器500中,比较器电流不累积。同样,假定相邻节点之间的差是I*R的函数,可以方便地改变电阻链100中相邻节点之间的电压步进大小;因此,可通过电流调节电压范围。
在图5的快闪转换器中,会产生输入信号Vin的衰减。例如,在M=32的情况下,可以将输入信号衰减32∶1。这意味着快闪转换器500的比较器阵列可以看见更小的信号,如没有对比较器阵列的进一步修改,可能使得电阻链100不适于用作快闪转换器的特殊应用中的阻抗网络。
在本发明的另一个实施例中,为了减少输入信号Vin的衰减,可以修改快闪转换器500。在该实施例中,代替比较电阻链100的相邻节点(分别具有指数i和i+1)之间的基准电压,每个比较器都被配置成比较非相邻节点之间的基准电压。例如,具有指数i的第一节点可以与同该第一节点相隔“n”个节点并具有指数i+n的第二节点比较,其中n是大于1的整数。再次参考电阻链100上节点之间电压差的表示,可以确定,具有指数i的节点和具有指数i+n的节点之间的电压差Vi,n如下:
这与其Vi+1,n的邻居相差I*R,相同的差而与n的值无关。但是,在将输入信号Vin叠加时,可以看见,电压差Vi,n现在是:
在该配置中,减少了电路的衰减。更特别地,输入信号Vin现在被衰减了n/(M+1)而非1/(M+1)。比简单情况大了n倍。可以看见,如果使n同例如M/2一样大,则可将衰减因子增加到约0.5。但是,如果n被增加到M/2,则不能使用很多电阻网络。在M=8,n=4的实例中,第一比较器置于Vleft和节点N4之间,而第二比较器置于节点N1和N5之间等等,最后是第六比较器置于节点N5和Vright之间。结果,快闪转换器将仅有六个比较点而非9个,这被认为可能不够确保快闪转换器产生准确的数字输出。
图6示出比较点的减少,它描绘了快闪转换器600,其中每个比较器C1,1,C1,2,C1,3比较每三个节点之间(即M=4且n=3)的基准信号而不是如同图5所示的实例中每相邻节点之间的信号。图6所示的快闪转换器600仍呈现同图5所示的快闪转换器相同的优点,包括输入是差分的、可以通过调整电流来设定电压范围以及比较器输入电流不累积这些事实。但是,与快闪转换器500相比,快闪转换器600引起来自输入的增加增益。但是,快闪转换器600同样具有新的缺点;特别是,降低了比较点的数量。同样,更多的比较电压位于范围的“中间”,使得可能不能形成准确的数字输出。
在本发明的另一个实施例中,可以增加比较点的数量。通过解等式:
对于Vi,n=0,可以看到:
这是在节点i和节点i+n之间的比较点处给出零的Vin的值。对i的微分示出相邻节点相差:
(M+1)·I·R
如同预期的,该结果不取决于n的值。但是,对n的差分示出n的相邻值相差:
这是一个标称步进的一半。因此,基于n在i上重复的一组比较与基于n+1在i上重复的一组比较相差正好半个步进。
结果,为了增加增益,n不能是1且,n应与M/2一样大(即1<n≤M/2)。在较佳实施例中,n应不超过M/2。为此将减少比较点的数量。因此,仅使用一半的可用连接。同样,转换器仅使用一半的可用比较点。根据本发明的一个实施例,都在(M/2)±1内的n的两个相邻值,即n1和n2具有以下值:n1≌M/2且n2=n1+1。在较佳实施例中,n1应是不超过M/2的最大整数,而n2应为n1+1。这导致至少M个比较点的总数的恢复。即使仅使用范围的一半,这也是准确的,但具有可接受的衰减。因此,通过将第二组多个比较器添加到电阻链100上可以恢复在以上实施例中排除的比较器。以节点之间的步进大小“n2”配置该第二组多个比较器。这与用于第一组多个比较器的节点之间的步进大小“n1”不同。在较佳实施例中,用于第二组多个比较器的步进长度与第一组多个比较器相差一个步进。技术上可以使n1具有任意值,其中1<n1≤M/2,以及使n2具有任意值,其中1<n2≤n1+1。但是在较佳实施例中,n1≌M/2且n2=n1±1。这避免了引入过度衰减同时尝试使总比较点的数量最大化。
例如,在具有32个电阻的电阻链100中,通过在每15个节点之间放置第一组多个比较器可以获得一组比较点,即Vleft和节点N15之间,节点N1和N16之间,节点N2和N17之间,…,节点N17和N32之间,以及节点N18和Nright之间,形成19个比较器。但是,在每16个节点之间放置第二组多个比较器,即Vleft和节点N16之间,节点N1和N17之间,节点N2和N18之间,…,节点N16和N32之间,以及节点N17和Nright之间,引入另外的18个比较器,它们具有第一组多个的19个比较器之间的正好一半的比较点。结果,所形成的转换器具有37个比较器,它们每一个将输入信号衰减仅约50%。与常规配置不同,所有这些比较器都是实际比较器,而非“伪比较器”。根据本发明,第一和第二组多个比较器两者都连接到电阻链100本身,而不级联,从而第二组多个比较器连接到第一组多个比较器的输出。
图7示出通过采用图6所示的快闪比较器600并添加第二组多个比较器C2,1,C2,2,C2,3和C2,4的这种原理的应用,以形成改善了的快闪比较器700。在第一组多个比较器C1,1,C1,2,C1,3比较每三个节点(n1=3)之间的基准信号时,第二组多个比较器C2,1,C2,2,C2,3和C2,4比较每两个节点(n2=2)之间的基准信号。这样,通过以与第一组多个的步进大小相差一的步进大小引入第二组多个比较器已恢复了以上实施例中被排除的某些比较器。图7所示的改善了的快闪转换器700保持了图6所示的快闪转换器600的优点,包括输入是差分的、可通过调节电流设定电压范围以及比较器输入电流不累积。此外,改善了的快闪转换器40具有增加比较器数量和增加比较点数量而无相应的输入增益损失的附加优点。
根据本发明的另一个实施例,可以对快闪转换器700进行进一步的改进,以便使比较器工作的可用范围最大化。这是通过引入第三组多个比较器来实现的。该第三组多个比较器被配置成在头两个交织的多个比较器的范围之外具有零值。第三组多个比较器被配置成比较相互之间隔开步进大小“n3”的基准节点处产生的信号。新的步进大小n3小于第一组多个比较器的步进大小n1或者第二组多个比较器的步进大小n2。在这样实际对输入信号的衰减有某些负面影响的同时,尽管该稍许的衰减,还是期望使准确的有效比较范围最大化。
图8示出结合了第三组多个比较器的快闪转换器800。第三组多个比较器C3,1和C3,2包括在头两个交织的多个比较器C1,1…C1,3和C2,1…C2,4的范围之外具有零的比较器并不包括电阻链100上另外的全组比较器。这允许较佳的快闪比较器800在必要时比较基准信号和可用范围的每一端(即,相互隔开n3个节点的基准节点处产生的信号,其中n3是小于n1或n2的整数)。同时,快闪转换器800避免了输入信号的任何不必要的衰减。
快闪转换器800具有比较器的预期数量的几乎三倍,其中三分之二是理想的而三分之一是妥协的,因为它们具有明显的衰减。但是,所有妥协的比较器都在标称工作范围之外工作。快闪转换器800保持改善了的快闪比较器700的所有优点,并具有使用所有可用比较范围的附加优点。
如本技术领域内的熟练技术人员显而易见的,根据前述的揭示内容,在本发明的实施过程中许多可选方案和修改都是可以的而不背离其精神和范围。例如,在一个实施例中,比较器可以由CMOS输入装置制成,因此基本除去了任何输入电流的考虑。作为另一个实例,通过使用开关的电容器连接可以将比较器自动调零。虽然由电流设定的转换器的基准电平在这里被描述成都相等以便形成线性转移特性,但本发明提供了一实施例,它保持差分输入特性即使所有电流都是不相等但设定为形成非线性转移特性。因此,根据以下权利要求书限定的内容解释本发明的范围。
Claims (24)
1.一种模数转换器,其特征在于,包括:
第一和第二输入端子,其用于接受差分模拟输入信号;
阻抗网络,它包括串联耦合的多个电阻并限定第一和第二输入端子之间的M个基准节点;
电流源,它耦合到每一个基准节点,每一个电流源都用于从相应的一个基准节点引出电流以便在基准节点处提供总体具有抛物线特征曲线的多个基准信号;以及
第一组多个比较器,其耦合到阻抗网络用于比较相互隔开n1个节点的基准节点之间的信号并用于由此提供数字信号输出,n1。
2.如权利要求1所述的转换器,其特征在于,所述诸电阻具有相等的阻值。
3.如权利要求1所述的转换器,其特征在于,诸电流具有相等的值。
4.如权利要求1所述的转换器,其特征在于,n1和M是整数。
5.如权利要求1所述的转换器,其特征在于,其中1<n1≤M/2。
6.如权利要求5所述的转换器,其特征在于,进一步包括第二组多个比较器,其耦合到阻抗网络用于比较相互隔开n2个节点的基准节点之间的信号并用于由此提供数字信号输出,n2是不等于n1的整数。
7.如权利要求6所述的转换器,其特征在于,1<n2≤n1+1。
8.如权利要求7所述的转换器,其特征在于,n1是不超过M/2的最大整数且n2=n1+1。
9.如权利要求8所述的转换器,其特征在于,进一步包括第三组多个比较器,其耦合到阻抗网络用于比较相互隔开n3个节点的所选基准节点之间的信号并用于从那里提供数字信号输出,n3是小于n1并小于n2的整数。
10.如权利要求1所述的转换器,其特征在于,电流源被配置成从节点引出反向电流,以便在基准节点处提供多个基准信号,给出倒抛物线特征曲线。
11.如权利要求1所述的转换器,其特征在于,电流源被配置成是可变电流源,它被配置成从节点引出电流以补偿可能变化的阻值从而形成非线性转移特性。
12.如权利要求1所述的转换器,其特征在于,所述多个电阻包括可变电阻,其中电流源耦合到该可变电阻以形成非线性转移特性。
13.一种用于将差分模拟输入信号转换成数字信号的方法,其特征在于,包括:
提供一阻抗网络,它包括串联耦合并限定其第一和第二输入端子之间的M个基准节点的多个电阻,
从每个基准节点引出电流以便在基准节点处提供总体具有抛物线特征曲线的多个比较信号;
在第一和第二输入端子处施加差分模拟输入信号;
用第一组多个比较器比较相互隔开n1个节点的基准节点之间的信号,n1;以及
编码第一组多个比较器的输出以提供典型的数字输出码。
14.如权利要求13所述的方法,其特征在于,所述诸电阻具有相等的阻值。
15.如权利要求13所述的方法,其特征在于,诸电流具有相等的值。
16.如权利要求13所述的方法,其特征在于,n1和M是整数。
17.如权利要求13所述的方法,其特征在于,1<n1≤M/2。
18.如权利要求17所述的方法,其特征在于,进一步包括使用第二组多个比较器比较相互隔开n2个节点的基准节点之间的信号,n2是不等于n1的整数,且第二组多个比较器的输出与第一组多个比较器的输出一起被编码以提供二进制输出码。
19.如权利要求18所述的方法,其特征在于,1<n2≤n1+1。
20.如权利要求19所述的方法,其特征在于,n1是不超过M/2的最大整数且n2=n1+1。
21.如权利要求19所述的方法,其特征在于,进一步包括使用第三组多个比较器比较相互隔开n3个节点的基准节点之间的信号,n3是小于n1并小于n2的整数,且第三组多个比较器的输出与第一组多个和第二组多个比较器的输出一起被编码以提供典型的数字输出码。
22.如权利要求13所述的方法,其特征在于,引出电流的步骤包括从节点引出反向电流以提供基准节点处的多个基准信号,给出倒抛物线特征曲线作为输出。
23.如权利要求13所述的方法,其特征在于,引出电流的步骤包括从所述节点引出变化的电流以补偿可能变化的阻值,从而形成非线性转移特性。
24.如权利要求13所述的方法,其特征在于,提供阻抗网络的步骤包括提供具有可变电阻的阻抗网络,且引出电流的步骤包括通过可变电阻引出变化电流以形成非线性转移特性。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/118,224 | 2002-04-05 | ||
US10/118,224 US6646585B2 (en) | 2002-04-05 | 2002-04-05 | Flash analog-to-digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1647389A true CN1647389A (zh) | 2005-07-27 |
CN100527631C CN100527631C (zh) | 2009-08-12 |
Family
ID=28674384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB038077337A Expired - Fee Related CN100527631C (zh) | 2002-04-05 | 2003-02-25 | 模数转换器和用于将差分模拟输入信号转换成数字信号的方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US6646585B2 (zh) |
EP (1) | EP1493232A4 (zh) |
JP (1) | JP2005522929A (zh) |
CN (1) | CN100527631C (zh) |
AU (1) | AU2003212409A1 (zh) |
TW (1) | TW200306077A (zh) |
WO (1) | WO2003088498A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102324938A (zh) * | 2007-04-11 | 2012-01-18 | 联发科技股份有限公司 | 模数转换器、模数转换***、数据读取***及其相关方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6646585B2 (en) * | 2002-04-05 | 2003-11-11 | Ess Technology, Inc. | Flash analog-to-digital converter |
EP1770866B1 (en) | 2005-09-12 | 2008-04-02 | Rohde & Schwarz GmbH & Co. KG | High-speed analog/digital converter |
US7315272B2 (en) * | 2005-10-27 | 2008-01-01 | Industrial Technology Research Institute | Inverter-based flash analog-to-digital converter using floating resistor ladder |
JP2007266874A (ja) * | 2006-03-28 | 2007-10-11 | Toshiba Corp | 無線受信機 |
FR2913833B1 (fr) * | 2007-03-16 | 2009-06-12 | E2V Semiconductors Soc Par Act | Convertisseur analogique-numerique parallele a double echelle statique |
JP5108850B2 (ja) * | 2008-09-12 | 2012-12-26 | 旭化成エレクトロニクス株式会社 | スイッチトキャパシタ回路 |
US10181861B1 (en) * | 2017-12-29 | 2019-01-15 | Texas Instruments Incorporated | Reference voltage control circuit for a two-step flash analog-to-digital converter |
EP3514963A1 (en) * | 2018-01-19 | 2019-07-24 | Socionext Inc. | Processing circuitry |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4464727A (en) * | 1981-09-10 | 1984-08-07 | Beckman Instruments, Inc. | Parabolic function generator |
US4475169A (en) | 1982-02-01 | 1984-10-02 | Analog Devices, Incorporated | High-accuracy sine-function generator |
US4596976A (en) | 1984-05-30 | 1986-06-24 | Analog Devices, Incorporated | Integrated circuit analog-to-digital converter |
EP0485019B1 (en) | 1990-11-09 | 1996-05-15 | Koninklijke Philips Electronics N.V. | Analog-to-digital converter with delay correction |
JPH0537375A (ja) * | 1991-07-30 | 1993-02-12 | Nec Corp | A/d変換回路 |
GB9205727D0 (en) | 1992-03-16 | 1992-04-29 | Sarnoff David Res Center | Averaging,flash analog to digital converter |
JP2000299638A (ja) * | 1999-04-14 | 2000-10-24 | Matsushita Electric Ind Co Ltd | 参照電圧回路およびa/d変換器 |
US6646585B2 (en) * | 2002-04-05 | 2003-11-11 | Ess Technology, Inc. | Flash analog-to-digital converter |
-
2002
- 2002-04-05 US US10/118,224 patent/US6646585B2/en not_active Expired - Fee Related
-
2003
- 2003-01-15 US US10/346,034 patent/US6803871B2/en not_active Expired - Fee Related
- 2003-02-25 CN CNB038077337A patent/CN100527631C/zh not_active Expired - Fee Related
- 2003-02-25 JP JP2003585297A patent/JP2005522929A/ja active Pending
- 2003-02-25 WO PCT/US2003/005813 patent/WO2003088498A1/en not_active Application Discontinuation
- 2003-02-25 EP EP03709348A patent/EP1493232A4/en not_active Withdrawn
- 2003-02-25 AU AU2003212409A patent/AU2003212409A1/en not_active Abandoned
- 2003-03-20 TW TW092106113A patent/TW200306077A/zh unknown
-
2004
- 2004-09-03 US US10/934,918 patent/US7193552B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102324938A (zh) * | 2007-04-11 | 2012-01-18 | 联发科技股份有限公司 | 模数转换器、模数转换***、数据读取***及其相关方法 |
CN102324938B (zh) * | 2007-04-11 | 2014-06-04 | 联发科技股份有限公司 | 模数转换器、模数转换***、数据读取***及其相关方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100527631C (zh) | 2009-08-12 |
TW200306077A (en) | 2003-11-01 |
WO2003088498A1 (en) | 2003-10-23 |
AU2003212409A1 (en) | 2003-10-27 |
US20030189507A1 (en) | 2003-10-09 |
US7193552B2 (en) | 2007-03-20 |
US6803871B2 (en) | 2004-10-12 |
US20030189508A1 (en) | 2003-10-09 |
JP2005522929A (ja) | 2005-07-28 |
EP1493232A1 (en) | 2005-01-05 |
EP1493232A4 (en) | 2005-06-08 |
US6646585B2 (en) | 2003-11-11 |
US20050088330A1 (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1647389A (zh) | 差分输入快闪模数转换器 | |
DE102006042003A1 (de) | Pipeline-A/D-Wandler mit digitaler Fehlerkorrektur mit minimalen Overhead | |
CN1943116A (zh) | 改进数模转换器中降低误差的方法以及应用该方法的数模转换器 | |
CN1658510A (zh) | 设有滞后电路的比较器和模数变换电路 | |
CN1874148A (zh) | 负反馈电路及用其实现片内传输线阻抗匹配的方法及装置 | |
DE3100154A1 (de) | "offset digital zitter generator" | |
CN1747328A (zh) | 具有可调节门限的模/数转换 | |
CN1087122C (zh) | 一种用户线接口电路 | |
CN1101991C (zh) | 运算处理装置和运算处理电路 | |
US20010034749A1 (en) | Spatial median filter | |
WO1997030530A1 (de) | Verfahren zur aufbereitung von daten, insbesondere für die übertragung mit veränderlicher kanalbitrate | |
DE60309101T2 (de) | Interpolationsschaltung mit einem Korrektionsbereich für Wandlungsfehler bei den Bits höherer Ordnung und A/D-Wandlerschaltung mit einer solchen Schaltung | |
CN1771665A (zh) | 配置有比特二进制比率倍增器的双二阶数字滤波器 | |
JPH10505992A (ja) | ディジタルnビットグレイ符号発生用アナログ−ディジタル変換器 | |
CN1099159C (zh) | 匹配滤波器电路 | |
NL8502510A (nl) | Analoog-digitaalomzetschakeling. | |
EP0654908A1 (en) | Piecewise-linear gamma corrected analog to digital conversion system | |
CN1487672A (zh) | 直接式分级并行a/d转换的方法 | |
DE2612204A1 (de) | Digital-analog-wandler | |
CN1868125A (zh) | 用于模拟/数字转换器的比较电路 | |
CN1070320C (zh) | 直流电动机多段式转速控制电路 | |
CN2665837Y (zh) | 车辆电子控制及工业过程控制中直流输入信号的调理装置 | |
EP1924931A2 (de) | Verfahren zur speichereffizienten durchführung einer burrows-wheeler-rücktransformation | |
CN1449116A (zh) | 模数转换器阈值检测电器 | |
CN1115780C (zh) | 位准移动式数模转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090812 Termination date: 20110225 |