CN1868125A - 用于模拟/数字转换器的比较电路 - Google Patents

用于模拟/数字转换器的比较电路 Download PDF

Info

Publication number
CN1868125A
CN1868125A CNA2004800300462A CN200480030046A CN1868125A CN 1868125 A CN1868125 A CN 1868125A CN A2004800300462 A CNA2004800300462 A CN A2004800300462A CN 200480030046 A CN200480030046 A CN 200480030046A CN 1868125 A CN1868125 A CN 1868125A
Authority
CN
China
Prior art keywords
output
voltage
resistor network
comparator
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800300462A
Other languages
English (en)
Other versions
CN100566174C (zh
Inventor
里夏尔·莫里松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Terastar Semiconductor Co ltd
Original Assignee
Atmel Grenoble SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Grenoble SA filed Critical Atmel Grenoble SA
Publication of CN1868125A publication Critical patent/CN1868125A/zh
Application granted granted Critical
Publication of CN100566174C publication Critical patent/CN100566174C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0643Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
    • H03M1/0646Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by analogue redistribution among corresponding nodes of adjacent cells, e.g. using an impedance network connected among all comparator outputs in a flash converter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/36Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种用于模拟/数字转换器的比较电路。为减小比较电路中各个比较器的偏移电压的影响,在比较器(C)的输出端(O)之后连接电压跟随器(A)和电阻网络(2),该电阻网络在其输出端 (O′,O′)输出平均电压,该平均电压是比较器(C)的输出端 (O′,O′)上出现的那些电压的平均。

Description

用于模拟/数字转换器的比较电路
本发明涉及一种用于模拟/数字转换器的比较电路。该比较电路包括一个比较器网络,其中每个比较器将要转换的模拟电压和参考电压进行比较。要转换的模拟电压通常由采样保持模块产生,该采样保持模块允许该网络中所有装配的比较器在执行与参考电压的比较时接收相同的模拟电压。
这些比较器接收到的参考电压分布在该模拟电压能够在其中变化的范围内。在该范围内参考电压的分布通常是均匀的,并且通过例如电阻网络获得该分布,该电阻网络中的所有电阻具有相同电阻值并串联连接在比较器的供电电压源的端子之间,具有与比较器基本上一样多的电阻。然后在各个电阻之间的节点处分接出多个参考电压。
每个比较器包括两个输出端,一个直接输出而另一个反相输出。每个比较器的输出端上出现的电压取决于该比较器接收到的模拟电压和参考电压之间的电位差。图1示出了三条曲线,这三条曲线表示比较器网络中序号为n-1、n和n+1的三个比较器C的直接输出端On-1、On和On+1上的电压变化,该直接输出端上的电压是模拟电压V的函数。这三个比较器分别接收参考电压Vref n-1、Vref n和Vrefn+1。这三个比较器接收在所述范围中具有相似分布的参考电压。
对于一个给定的比较器,例如第n个比较器,如果其响应完全精确,则当模拟电压V等于参考电压Vn时,其直接输出端出现的电压On应该为零。然而,比较器的响应不是完全精确的,注意到在参考电压Vref n和模拟电压V之间具有电压失配,称为偏移电压,其导致在第n个比较器的直接输出端上出现零电压On。实际上,注意到每个比较器C都具有自身的偏移电压,并且该偏移电压与其他比较器的偏移电压无关。图1中,第n-1个比较器C具有偏移电压Offsetn-1、第n个比较器C具有偏移电压Offset n以及第n+1个比较器C具有偏移电压Offset n+1。这些偏移电压可以是正的或负的。对于模拟/数字转换器的各个比较器来说,这些偏移电压的值是随机分布的。这些偏移电压削弱了转换器的精确性,并且当组成转换器的电子元件的尺寸减小时,可注意到这些偏移电压趋于增大。
此外,可以由模拟电压中的失配来表示模拟数字转换器的分辨率LSB,该失配改变了转换器输出端的低位(low-order bit)的值。该LSB分辨率表示如下:
LSB = Vpeak / peak 2 n
其中Vpeak/peak表示转换器能够转换的最大模拟电压幅度,并且n是网络中比较器的数目。如果分辨率LSB小于偏移电压的三倍,则会损失转换器的线性并且低位不再有意义。
本发明的目标是通过在相邻的转换器上平均这些偏移电压来减少这些偏移电压的影响。通过减小偏移电压的影响可以改进转换器的分辨率。
因此,本发明的主题是一种用于模拟/数字转换器的比较电路,包括比较器网络,其中每个比较器将要转换的模拟电压与参考电压进行比较,参考电压分布在模拟电压在其中变化的范围内,每个比较器包括直接输出端和反相输出端,其特征在于,每个输出端,直接输出端或反相输出端,连接到电压跟随器的输入端,每个电压跟随器的输出端连接到第一电阻网络的输入端或第二电阻网络的输入端,其中第一电阻网络在其输出端输出平均电压,该平均电压是接收了在所述范围内分布相似的参考电压的比较器的直接输出端上出现的电压的平均,第二电阻网络在其输出端输出平均电压,该平均电压是接收了在所述范围内分布相似的参考电压的比较器的反相输出端上出现的电压的平均。
通过以下结合附图说明的作为例子给出的实施例的详细描述,会更好地理解本发明,并且其它优点也变得更加明显,其中
图1示出了几条曲线,表示在比较器的直接输出端出现的作为施加在该比较器上的模拟电压V的函数的电压的变化;上文中已经说明过该图;
图2示出了包括几个电阻网络的比较电路,这些电阻网络使得可以对几个相邻比较器的直接输出端的电压进行平均。
图2示出了包括比较器网络的比较电路1,其中每个比较器将要转换的模拟电压V和参考电压进行比较。在图2中,表示了三个比较器Cn-1、Cn和Cn+1,n表示了它们在比较器网络中的序号。每个比较器包括两个输入端,且将模拟电压V提供给其中一个输入端。另一输入端接收每个比较器C的特定参考电压。这三个比较器Cn-1、Cn和Cn+1分别接收通过电阻R网络获得的参考电压Vref n-1、Vrefn和Vref n+1,该电阻网络中的所有电阻串联连接在比较器的供电电压源Vcc的端子之间。每个比较器Cn-1、Cn和Cn+1包括两个输出端,一个为直接输出端,分别为On-1、On或On+1,另一个为反相输出端,分别为 On-1、 On或 On+1。在每个比较器的输出端出现的电压取决于所述比较器C接收的模拟电压V和参考电压Vrefn-1、Vrefn和Vrefn+1之间的电位差。例如,如图1所表示,各个比较器C的输出端上出现的电压不同。对于给定的比较器C,出现在反相输出端O上的电压等于与出现在直接输出端O上电压相对于该比较器传递的平均电压对称的电压。
每个输出端,直接输出端On-1、On或On+1或反相输出端 On-1、On或 On+1都连接到电压跟随器A的输入端。每个电压跟随器A输出的电压等于在与其连接的比较器的输出端出现的电压,且具有很低的输出阻抗。
每个电压跟随器A的输出端连接到第一电阻网络2的输入端,该第一电阻网络在其输出端O′n-1、O′n和O′n+1上输出平均电压,这些平均电压是在比较器Cn-1、Cn和Cn+1的直接输出端上出现的电压的平均,或者将每个电压跟随器A的输出端连接到第二电阻网络的输入端,该第二电阻网络在其输出端 O′n-1、 O′n或 O′n+1输出平均电压,这些平均电压是在比较器Cn-1、Cn和Cn+1的反相输出端上出现的电压的平均。为了避免图2过于复杂,仅表示了第一电阻网络2。有利的是,这两个电阻网络具有相同的结构。
有利的是,每个电阻网络包括相同两对电阻的第一串联组合和相同两对电阻的第二串联组合,其中第一串联组合的相同两对电阻一对是串联的两个相同电阻R1、R2,另一对是串联的两个相同电阻R3、R4,第二串联组合的相同两对电阻一对是串联的两个相同电阻R5、R6,另一对是串联的两个相同电阻R7、R8。该电阻网络的输入端由第一串联组合的中点和两端组成,且该电阻网络的输出端由第二串联组合的中点和两端组成,第一组合中第一对电阻的中点和第二对电阻的中点分别连接到第二组合中第一对电阻的中点和第二对电阻的中点。重复这种电阻网络结构,使得能将所有比较器C的输出端连接起来,这样就提供了与比较器C的输出端O一样多的电阻网络的输出端O′。
因而第一网络2的输出端O′n的传递函数可以如下表示为:
O ′ n = On + On + 1 2 + On + On - 1 2 2
该第一组两个电阻网络使得能够减小由于比较器的不同偏移电压引起的统计误差。更精确的说,可以确定该网络中装配的比较器C的偏移电压的标准偏差σ。通过第一电阻网络的传递函数,可以确定从第一电阻网络2的输出中得到的这些比较器的等价标准偏差σ′。该等价标准偏差σ′可以如下表示:
σ ′ = σ 3 8 ≈ 0.6 σ
比较器偏移电压的影响的减小使得可以实际地改进低位的分辨率。
电压跟随器A和电阻网络的组合可以不损失电阻网络输出端相对于比较器网络输出端的增益。在缺少电压跟随器A的情况下,比较器偏移电压的影响的降低程度会减小。
有利的是,通过电压跟随器A将第一电阻网络2的输出端O′n-1、O′n和O′n+1连接到第三电阻网络3的输入端,该第三电阻网络在其输出端O″n-1、O″n和O″n+1输出平均电压,这些平均电压是在该第三电阻网络的相邻输入端上出现的电压的平均。同样,通过电压跟随器A将第二电阻网络的输出端 O′n-1、 O′n或 O′n+1连接到第四电阻网络的输入端,该第四电阻网络在其输出端 O″n-1、 O″n或 O″n+1输出平均电压,这些平均电压是在该第四电阻网络的相邻输入端上出现的电压的平均。如上为了不使图2过于复杂,未示出第四电阻网络。有利的是,第四电阻网络具有相同的结构。第三电阻网络3的输出端O″n的传递函数可以如下表示:
O ′ ′ n = O ′ n + O ′ n + 1 2 + O ′ n + O ′ n - 1 2 2
如上所述,可以如下表示等价标准偏差σ″:
σ ′ ′ = σ ′ 3 8 = σ 3 8 x 3 8 ≈ 0.36 σ
这时可以看到比较器C的偏移电压的影响明显下降,通过第二级电阻网络获得该影响的下降。将电压跟随器A连接在两个电阻网络之间,以避免任何增益损失。通过在这里描述的两个电阻网络之后链接其他电阻网络,并通过电压跟随器解除后面网络与前面网络的相关,可以一般化该发明。然而,这种链接显著增加了用于制造模拟数字转换器的衬底上的元件个数。
可以在包括所有比较器都并行工作的比较电路结构中实现本发明,这种结构在文献中已知称为“快闪式(flash)”。还可以在所谓的“折叠式(folding)”比较电路结构中实现本发明,这种结构包括较少数量的并联工作的比较器,所以要在所述范围内几次使用这些比较器。这种结构在文献中是已知的。

Claims (4)

1、一种用于模拟/数字转换器的比较电路,包括比较器(C)网络,其中每个比较器(C)将要转换的模拟电压(V)与参考电压(Vref)进行比较,所述参考电压(Vref)分布在所述模拟电压(V)在其中变化的范围内,每个比较器(C)包括直接输出端(O)和反相输出端( O),其特征在于,每个输出端,直接输出端(O)或反相输出端( O),连接到电压跟随器(A)的输入端,每个电压跟随器(A)的输出端连接到第一电阻(R1到R8)网络(2)的输入端或第二电阻网络的输入端,其中所述第一电阻网络在其输出端(O′)输出平均电压,该平均电压是接收在所述范围内分布相似的参考电压(Vref)的所述比较器(C)的直接输出端(O)上出现的电压的平均,所述第二电阻网络在其输出端( O′)输出平均电压,该平均电压是接收了在所述范围内分布相似的参考电压(Vref)的比较器(C)的反相输出端( O)上出现的电压的平均。
2、如权利要求1所述的比较电路,其特征在于,所述第一电阻网络(2)的输出端(O′)通过电压跟随器(A)连接到第三电阻(R1到R8)网络(3)的输入端,所述第三电阻网络在其输出端(O″)输出平均电压,该平均电压是所述第三电阻网络(3)的相邻输入端上出现的电压的平均,并且其特征在于,所述第二电阻网络的输出端( O′)通过电压跟随器(A)连接到第四电阻网络的输入端,所述第四电阻网络在其输出端( O″)输出平均电压,该平均电压是所述第四电阻网络的相邻输入端上出现的电压的平均。
3、如上述权利要求中任一项所述的比较电路,其特征在于,所述电阻网络(2,3)具有相同的结构。
4、如权利要求3所述的比较电路,其特征在于,每个电阻网络包括一对是串联的两个相同电阻(R1、R2)另一对是串联的两个相同电阻(R3、R4)的相同两对电阻的第一串联组合,和一对是串联的两个相同电阻(R5、R6)另一对是串联的两个相同电阻(R7、R8)的相同两对电阻的第二串联组合,并且其特征在于,所述电阻网络的输入端由所述第一串联组合的端点和中点构成,并且所述电阻网络的输出端由所述第二串联组合的端点和中点构成,所述第一组合中所述第一对电阻的中点和所述第二对电阻的中点分别连接到所述第二组合中所述第一对电阻的中点和所述第二对电阻的中点。
CNB2004800300462A 2003-10-17 2004-10-13 用于模拟/数字转换器的比较电路 Expired - Fee Related CN100566174C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0312182 2003-10-17
FR0312182A FR2861230B1 (fr) 2003-10-17 2003-10-17 Circuit de comparaison pour convertisseur analogique-numerique

Publications (2)

Publication Number Publication Date
CN1868125A true CN1868125A (zh) 2006-11-22
CN100566174C CN100566174C (zh) 2009-12-02

Family

ID=34385261

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800300462A Expired - Fee Related CN100566174C (zh) 2003-10-17 2004-10-13 用于模拟/数字转换器的比较电路

Country Status (7)

Country Link
US (1) US7391352B2 (zh)
EP (1) EP1673868B1 (zh)
JP (1) JP4586025B2 (zh)
CN (1) CN100566174C (zh)
CA (1) CA2540322A1 (zh)
FR (1) FR2861230B1 (zh)
WO (1) WO2005036754A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545181B2 (en) * 2005-12-31 2009-06-09 Fred Mirow Reduced offset voltage comparator system
CN101482749A (zh) * 2008-01-11 2009-07-15 鸿富锦精密工业(深圳)有限公司 主设备对从设备的自动定址***
KR101715850B1 (ko) * 2010-09-07 2017-03-13 엘지디스플레이 주식회사 터치 센서를 위한 리드아웃 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04310022A (ja) * 1991-04-08 1992-11-02 Matsushita Electric Ind Co Ltd アナログ・デジタル変換装置
JPH06350452A (ja) * 1993-06-04 1994-12-22 Sony Corp A/d変換器
US5517134A (en) * 1994-09-16 1996-05-14 Texas Instruments Incorporated Offset comparator with common mode voltage stability
US6014098A (en) * 1997-01-22 2000-01-11 Broadcom Corporation Analog to digital converter
JP3450649B2 (ja) * 1997-06-04 2003-09-29 株式会社東芝 アナログ/デジタル変換装置
JP3821615B2 (ja) * 1999-08-27 2006-09-13 株式会社東芝 A/d変換器

Also Published As

Publication number Publication date
CA2540322A1 (fr) 2005-04-21
EP1673868B1 (fr) 2011-05-11
WO2005036754A1 (fr) 2005-04-21
JP2007508762A (ja) 2007-04-05
FR2861230A1 (fr) 2005-04-22
US7391352B2 (en) 2008-06-24
US20070241953A1 (en) 2007-10-18
FR2861230B1 (fr) 2006-01-21
JP4586025B2 (ja) 2010-11-24
EP1673868A1 (fr) 2006-06-28
CN100566174C (zh) 2009-12-02

Similar Documents

Publication Publication Date Title
US6642873B1 (en) Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter
CA2004317C (en) Successive comparison type analog-to-digital converting apparatus
US6028546A (en) Pipeline analog-to-digital conversion that reduces the accumulation offset errors
US4611196A (en) Pipelined successive approximation analog-to-digital converter
KR0135424B1 (ko) 상보적인 전압 보간 회로
US4987417A (en) Adaptive referencing analog-to-digital converter
DE102006056060A1 (de) Faltungs- und Interpolations-Analog-Digitalwandler und Verfahren zum Umwandeln eines Analogsignals in ein Digitalsignal
CN1203484A (zh) 具有较高线性的数-模转换器件
CN100566174C (zh) 用于模拟/数字转换器的比较电路
US6803871B2 (en) Flash analog-to-digital converter
DE60309101T2 (de) Interpolationsschaltung mit einem Korrektionsbereich für Wandlungsfehler bei den Bits höherer Ordnung und A/D-Wandlerschaltung mit einer solchen Schaltung
US7382306B2 (en) AD converter and display unit
US5734342A (en) Analog-to-digital converter for generating a digital N-bit Gray code
US4633219A (en) Integrable analog-to-digital converter
US6437722B1 (en) AD converter circuit
US6304203B1 (en) Successive approximation AD converter and microcomputer incorporating the same
DE19643178A1 (de) Digital/Analog-Wandler und Schaltung zum Einstellen einer Sensorcharakteristik
JP2000022541A (ja) Adコンバータ回路
US5189422A (en) Analog-to-digital converter with delay correction
US5805096A (en) A/D converter with interpolation
JP3086638B2 (ja) デジタル−アナログ変換回路およびアナログ−デジタル変換回路
JP2014160990A (ja) D/a変換器およびデルタシグマ型d/a変換器
US10673447B2 (en) Device and method for analog-to-digital conversion with charge redistribution, converter and associated image acquisition chain
JPS6149524A (ja) アナログデイジタル変換器
DE2402271C3 (de) Analog/Digital-Wandler

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: French looking leiwo

Patentee after: Terastar Semiconductor Co.,Ltd.

Address before: French looking leiwo

Patentee before: E2V Semiconductor Co.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20211013