-
Die
vorliegende Erfindung betrifft allgemein eine Interpolationsschaltung,
die einen Umformungsfehlerkorrekturbereich für Bits höherer Ordnung und eine A/D-Umformungsschaltung
hat, welche die Interpolationsschaltung verwendet, und insbesondere eine
Interpolationsschaltung, die in einem verringerten Schaltungsumfang
umgesetzt werden kann, die als eine mehrstufige Konfiguration angeordnet
werden kann und die das gemeinsame Niveau des Ausgangswerts der
Interpolationsschaltung ausgleichen kann, und eine A/D-Umformungsschaltung,
welche die Interpolationsschaltung verwendet.
-
Mit
der Popularisierung von digitaler Signalverarbeitungstechnologie
in den letzten Jahren wurden ein niedriger Stromverbrauch und eine
höhere Präzision von
A/D-Umformungsschaltungen gefordert, die analoge Signale in digitale
Signale umformen. Als eine A/D-Umformungsschaltung, die diese Anforderungen
erfüllt,
wurden A/D-Umformungsschaltungen vom Reihen-Parallel-Typ vorgeschlagen,
die Interpolationsschaltungen verwenden.
-
1 ist
ein Schaltungsdiagramm, das eine bekannte A/D-Umformungsschaltung
vom Interpolationstyp veranschaulicht. Diese A/D-Umformungsschaltung
hat eine Referenzspannungserzeugungsschaltung 1 zum Erzeugen
fein getrennter Referenzspannungen V0 bis V8, die aus Spannungsteilungselementen
besteht, die in Reihe zwischen Referenzstromquellen VRB und VRT
verbunden sind, eine Differenzverstärkeranordnung 2, um
jeweils die Differenzspannungen zwischen den Referenzspannungen
V0 bis V8 und einer analogen Eingangsspannung VIN zu verstärken, einen
Schalter 3, eine Komparatoranordnung 4 höherer Ordnung
zum Vergleichen von Differenzausgangswerten von jeden der Differenzverstärker und
Ausgeben eines positiven oder negativen Ausgangswerts und einen
Codierer 7 höherer
Ordnung zum Erzeugen einer digitalen Ausgangswert mit drei (3) Bits
durch Codieren eines Ausgangswert des Komparators 4 höherer Ordnung.
-
Angenommen,
daß die
Eingangsspannung VIN zwischen Bezugsspannungen V3 und V4 positioniert
ist, da VIN-V3>0 und
VIN-V4<0, geben
die Komparatoren, die den Bezugsspannungen entsprechen, einen positiven
Ausgangswert bzw. einen negativen Ausgangswert aus, so daß ein digitaler
Wert höherer
Ordnung mit drei (3) Bits erfaßt
wird. Das heißt,
wo die Eingangsspannung VIN unter den Referenzspannungen V0 bis
V8 positioniert ist, wird von der Komparatoranordnung 4 höherer Ordnung
erfaßt,
und das Ergebnis wird in einen digitalen Wert mit drei (3) Bits
durch den Codierer 7 umgeformt. Ein Schalter in den Schaltern 3 wird
als Reaktion auf diesen digitalen Wert höherer Ordnung gesteuert und die
Ausgangswerte von den Differenzverstärkern, die mit den Bezugsspannungen
V3 bzw. V4 verbunden sind, werden durch die Schalter 3 zu
einem Paar Differenzverstärker 5 und 6 in
der nächsten
Stufe zugeführt.
-
Aus
den differentiellen Ausgangswerten der Differenzverstärker 5 und 6 werden
außerdem
mehrere diskrete Differenzspannungen zwischen den differentiellen
Ausgangswerten der Differenzverstärker 5 und 6 durch
eine Interpolationsschaltung erzeugt, die aus einer Elementenanordnung
zur Spannungsteilung 8 zwischen den invertierten Ausgängen AN und
BN der Verstärker 5 und 6 und
einer Elementenanordnung zur Spannungsteilung 9 zwischen
den nicht invertierten Ausgängen
AP und BP der Verstärker 5 und 6 besteht.
Die diskreten Differenzspannungen V13-V17, V23-V27 werden jeweils
zu den Komparatoranordnungen 10, 11 und 12 niedrigerer
Ordnung zugeführt.
Das heißt,
diese interpolierten differentiellen Spannungen werden dann in die
Komparatoranordnung niedrigerer Ordnung eingegeben. Dann gibt ein
Codierer 13 niedriger Ordnung einen digitalen Wert niedrigerer
Ordnung mit zwei (2) Bits von den Ausgängen der Komparatoranordnungen 10, 11 und 12 aus.
Eine Summationsschaltung summiert den digitalen Wert höherer Ordnung
mit drei (3) Bits und den digitalen Wert niedrigerer Ordnung mit zwei
(2) Bits und gibt die Summe aus.
-
2 veranschaulicht
das Prinzip des Betriebs des A/D-Umformers,
der in 1 gezeigt ist. Die Achse der Abszisse, welche
die Eingangsspannung VIN darstellt, zeigt die Beziehung zwischen
der Eingangsspannung VIN und den Bezugsspannungen V0 bis V8. Die
Position der Eingangsspannung VIN für die drei Bits höherer Ordnung
wird demgemäß erfaßt, ob jeder
der Ausgänge
(VIN – V1)
bis (VIN – V7) der
Differenzverstärkeranordnung 2 positiv
oder negativ ist, wenn der Verstärkungsfaktor
der Anordnung 2 als eins angenommen wird. Da die analoge
Eingangsspannung VIN zwischen den Bezugsspannungen V3 und V7 ist,
kann in diesem Fall die Position der Eingangsspannung VIN aus VIN-V3>0 (der Pfeil weist
aufwärts)
und VIN-V4>0 (der
Pfeil weist nach unten) erfaßt
werden. Außerdem
werden VIN – V3 und
VIN – V4
jeweils zu den Differenzverstärkern 5 und 6 niedriger
Ordnung zugeführt
und werden durch einen Faktor m verstärkt, wenn der Verstärkungsfaktor
der Verstärker 5 und 6 als
m angenommen wird.
-
Dann
werden die diskreten Differenzspannungen V26-V16, V25-V15 und V24-V14
zwischen diesen verstärkten
Differenzspannungen (VIN – V3) × m und
(VIN – V4) × m durch
die Elementenanordnungen zur Spannungsteilung 8 und 9 erzeugt
und zu der Komparatoranordnung 10 niedrigerer Ordnung zugeführt. Da die
Grenze zwischen den positiven Ausgangswerten und negativen Ausgangswerten
der Komparatoranordnung 10 das Niveau der Eingangsspannung
VIN zu diesem Moment ist, können
zwei (2) Bits niedrigerer Ordnung von den Ausgängen der Komparatoranordnung 10 erfaßt werden.
-
Wie
aus der obigen Beschreibung offensichtlich ist, können die
Interpolationsspannungen, die die Spannung zwischen den differentiellen
Ausgangswerten des Paars Differenzverstärker 5 und 6 teilen durch
die Schaltungsnetzwerke der Spannungsteilungselmentenanordnungen 8 und 9 erzeugt
werden. Deshalb können
diese Schaltungsnetzwerke als Interpolationsschaltungen angesehen
werden. Dann werden diese Interpolationsspannungen in der Komparatoranordnungen 10, 11 und 12 verglichen
und ein digitaler Wert niedrigerer Ordnung mit zwei (2) Bits kann
unter Verwendung des Ergebnisses des Vergleichs erfaßt werden.
Eine Schaltung, die durch Hinzufügen
der Komparatoranordnung zu der Interpolationsschaltung aufgebaut
wird, kann als eine A/D-Umformungsschaltung angesehen werden. Diese
sind Definitionen der Interpolationsschaltung und der A/D-Umformungsschaltung.
-
Wenn
die Ausgangswerte der Komparatoranordnungen 10, 11 und 12 niedrigerer
Ordnung, die in 1 gezeigt sind, alle positiv
oder negativ sind, selbst wenn die Eingangsspannung VIN zwischen den
Bezugsspannungen V3 und V7 ist, bedeutet dies, daß irgendein
Umformungsfehler beim Erfassen der drei Bits höherer Ordnung auftrat. Dann
werden in einer A/D-Umformungsschaltung
vom Interpolationstyp Extrapolationsbereiche zwischen den Bezugsspannungen
V2 und V3 und V4 und V5 als Umformungsbereiche zur Korrektur zusätzlich zu
dem Interpolationsbereich zwischen der Bezugsspannung V3 und V4
in der Interpolationsschaltung vorgesehen, so daß, wenn ein Fehler bei einer
A/D-Umformung höherer
Ordnung auftrat, der Fehler durch eine A/D-Umformungsschaltung höherer Ordnung
korrigiert werden kann.
-
Solch
ein Vorschlag wird zum Beispiel in der offengelegten japanischen
Patentanmeldung (Kokai) Nr. H04-259372 (veröffentlicht am 29. September 1992)
und der offengelegten japanischen Patentanmeldung (Kokai) Nr.H04-303537
(veröffentlicht
am 13. November 1992) beschrieben. In der A/D-Umformungsschaltung, die in der vorherigen
Anmeldung vorgeschlagen wird, werden vier (4) Differenzverstärker zusätzlich zu
einem Paar Differenzverstärker
hinzugefügt.
Dann werden die Ausgänge
dieser Verstärker
mit einer Interpolationsschaltung verbunden, die aus einem Schaltungsnetzwerk
und einer Extrapolationsschaltung besteht, und eine differentielle
Interpolationsspannung, die von der Interpolationsschaltung erzeugt
wird, und eine differentielle Extrapolationsspannung, die von der
Extrapolationsschaltung erzeugt wird, werden in einem Komparator
niedrigerer Ordnung eingegeben. Deshalb können drei Bits höherer Ordnung
korrigiert werden. Das heißt,
daß durch
Erzeugen von differentiellen Extrapolationsspannungen außerhalb
eines Bereichs zwischen differentiellen Spannungen (VIN – V3) × m und
(VIN – V3) × m zusätzlich zu
den differentiellen Interpolationsspannungen zwischen den differentiellen
Spannungen (VIN – V3) × m und
(VIN – V3) × m, welche die
zwei (2) Bits niedrigerer Ordnung verwenden, die in 2 gezeigt
sind, Bits höherer
Ordnung korrigiert werden können.
Diese A/D-Umformungsschaltung muß jedoch zu den Differenzverstärkern 5, 6 hinzugefügt werden
und hat ein Problem, daß der
Schaltungsumfang groß wird.
-
Andererseits
ist es in der A/D-Umformungsschaltung, die in der letzteren Anmeldung
vorgeschlagen wird, nicht notwendig, irgendwelche Differenzverstärker hinzuzufügen. Durch
Vorsehen eines Schaltungsnetzwerks zwischen dem nicht invertierten
Ausgang AP und dem invertierten AN eines Differenzverstärkers des
Paars Differenzverstärker
und zwischen dem nicht invertierten Ausgang BP und dem invertierten
Ausgang BN des anderen Differenzverstärkers, werden eine Interpolationsspannung und
eine Extrapolationsspannung erzeugt. Die Dispersion des gemeinsamen
Niveaus dieser differentiellen Spannung ist deshalb groß, und die
Komparatoren, die diese differentiellen Interpolationsspannungen
und differentiellen Extrapolationsspannungen als Eingangswerte verwenden,
haben ein Problem, daß es
notwendig ist, den Bereich des gewöhnlich garantierten Eingangniveaus
so zu entwerfen, daß er
weit ist.
-
In
den oben beschriebenen Beispielen wurde außerdem eine Interpolationsschaltung
mit mehrstufiger Konfiguration oder A/D-Umformungsschaltung, die
außerdem
Bits niedriger Ordnung nach dem Erfassen von zwei (2) Bits niedriger
Ordnung erfaßt, noch
nicht vorgeschlagen.
-
In
JP 03 126320 A ist
ein Analog-Digital-Umformer vom seriellen/parallelen Typ offenbart,
in dem eine Extrapolationsschaltung zusätzlich zu einer Interpolationsschaltung
vorgesehen ist, um das Niveau eines analogen Signals auf Grundlage
eines Schwellniveaus zu unterscheiden, das außerhalb eines Eingangsspannungsbereichs
in der Interpolationsschaltung eingestellt ist. Fünf Differenzverstärker und
eine komplizierte Schalteranordnung sind vor den Interpolations- und Extrapolationsschaltungen vorgesehen.
Somit ist der Schaltungsumfang relativ groß.
-
Es
ist deshalb wünschenswert,
eine Interpolationsschaltung mit einem verringerten Schaltungsumfang
und einer A/D-Umformungsschaltung
zu schaffen, welche die gleiche verwendet.
-
Es
ist außerdem
wünschenswert,
eine Interpolationsschaltung, die in mehreren Stufen aufgebaut sein
kann, und eine A/D-Umformungsschaltung zu schaffen, welche die gleiche
verwendet.
-
Es
ist außerdem
wünschenswert,
eine Interpolationsschaltung, welche die Variation des gemeinsamen
Niveaus des Ausgangs der Interpolationsschaltung und einer A/D-Umformungsschaltung
minimieren kann, welche die gleiche verwendet, zu schaffen.
-
Gemäß der vorliegenden
Erfindung wird eine Interpolationsschaltung zum Erzeugen differentieller Interpolationsspannungen
und differentieller Extrapolationsspannungen zu ersten und zweiten
differentiellen Eingangsspannungen geschaffen, mit: einem ersten
Differenzverstärker
zum Eingeben der ersten differentiellen Eingangsspannung und Erzeugen
einer differentiellen Ausgangsspannung zwischen einem invertierten
Ausgangsanschluß und
einem nicht invertierten Ausgangsanschluß davon; einem zweiten Differenzverstärker zum
Eingeben der zweiten differentiellen Eingangsspannung und Erzeugen
einer differentiellen Ausgangsspannung zwischen einem invertierten
Ausgangsanschluß und
einem nicht invertierten Ausgangsanschluß davon; einer ersten Elementenanordnung
zur Spannungsteilung, die zwischen den nicht invertierten Ausgangsanschlüssen des
ersten und zweiten Differenzverstärkers angeordnet ist; und einer
zweiten Elementenanord nung zur Spannungsteilung, die zwischen den
invertierten Ausgangsanschlüssen
des ersten und zweiten Differenzverstärkers angeordnet ist, wobei
die Interpolationsschaltung dadurch gekennzeichnet ist, daß sie außerdem umfaßt eine
neunte Elementenanordnung zur Spannungsteilung, die zwischen einem
ersten Knoten in der ersten Elementenanordnung zur Spannungsteilung
und einem zweiten Knoten in der zweiten Elementenanordnung zur Spannungsteilung
angeordnet ist; und eine zehnte Elementenanordnung zur Spannungsteilung,
die zwischen einem zweiten Knoten in der ersten Elementenanordnung
zur Spannungsteilung und einem ersten Knoten in der zweiten Elementenanordnung
zur Spannungsteilung angeordnet ist; und wobei die differentiellen
Interpolationsspannungen von Knoten in der ersten Elementenanordnung
zur Spannungsteilung und von Knoten in der zweiten Elementenanordnung
zur Spannungsteilung erzeugt werden, und die differentiellen Extrapolationsspannungen
von Knoten in der ersten oder zweiten Elementenanordnung zur Spannungsteilung
und von Knoten in der neunten oder zehnten Elementenanordnung zur
Spannungsteilung erzeugt werden.
-
Gemäß einer
Weiterbildung der Erfindung ist zusätzlich zu der ersten und zweiten
Spannungsteilungselmentenanordnungen und der neunten und zehnten
Elementenanordnung zur Spannungsteilung zwischen den Knoten in der
ersten und der zweiten Elementenanordnung zur Spannungsteilung eine dritte
Elementenanordnung zur Spannungsteilung (NT3) zwischen dem invertierten
Ausgangsanschluß des
ersten Differenzverstärkers
und dem nicht invertieren Ausgangsanschluß des zweiten Differenzverstärkers angeordnet,
so daß zumindest
ein Paar differentieller Extrapolationsspannungen von den Knoten
in der dritten Elementenanordnung zur Spannungsteilung und den Ausgängen des
ersten und zweiten Differenzverstärkers erzeugt werden.
-
Gemäß noch einer
Weiterbildung der Erfindung sind zusätzlich zu der ersten und zweiten
Elementenanordnung zur Spannungsteilung und der neunten und zehnten
Elementenanordnung zur Spannungsteilung zwischen den Knoten in der
ersten und der zweiten Elementenanordnung zur Spannungsteilung ein
Paar Spannungsteilungselmentenanordnungen außerdem zwischen dem nicht invertierten
Ausgangsanschluß des
ersten Differenzverstärkers
und dem invertierten Ausgangsanschluß des zweiten Differenzverstärkers bzw.
zwischen dem invertierten Ausgangsanschluß des ersten Differenzverstärkers und
dem nicht invertierten Ausgangsanschluß des zweiten Differenzverstärkers vorgesehen, so
daß zumindest
ein Paar differentieller Extrapolationsspannungen zwischen den Knoten
in diesem Spannungsteilungselmentenanordnungen erzeugt werden.
-
Weitere
Aspekte der vorliegenden Erfindung schaffen eine A/D-Umformungsschaltung,
die eine der obigen Interpolationsschaltungen und eine A/D-Umformungsschaltung
mit mehreren Stufen einschließt,
die mehrere A/D-Umformungsschaltungen umfaßt.
-
Die
obigen und weitere Merkmale und Vorteile der vorliegenden Erfindung
werden aus der folgenden detaillierten Beschreibung offensichtlich
werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen
genommen wird, in denen:
-
1 ein
Schaltungsdiagramm ist, das eine bekannte A/D-Umformungsschaltung
vom Interpolationstyp veranschaulicht;
-
2 das
Prinzip des Betriebs des A/D-Umformers veranschaulicht, der in 1 gezeigt
ist;
-
3 das
Prinzip einer Interpolationsschaltung veranschaulicht, welche die
Erfindung nicht verkörpert;
-
4 ein
Schaltungsdiagramm der Interpolationsschaltung aus 3 ist,
-
5 die
Eingangs/Ausgangs-Kennlinie der Interpolationsschaltung aus 3 zeigt;
-
6 ein
Schaltungsdiagramm einer A/D-Umformungsschaltung ist, welche die
Interpolationsschaltung verwendet, die in 4 gezeigt
ist;
-
7 das
Prinzip einer weiteren Interpolationsschaltung veranschaulicht,
welche die Erfindung nicht verkörpert;
-
8 ein
Schaltungsdiagramm der Interpolationsschaltung aus 7 ist;
-
9 eine
Eingangs/Ausgangs-Kennlinienschaubild der Interpolationsschaltung
aus 7 ist;
-
10 ein
Schaltungsdiagramm einer A/D-Umformungsschaltung ist, welche die
Interpolationsschaltung verwendet, die in 8 gezeigt
ist,
-
11 das
Prinzip einer Interpolationsschaltung gemäß einer ersten Ausführungsform
veranschaulicht;
-
12 ein
Schaltungsdiagramm der Interpolationsschaltung gemäß der ersten
Ausführungsform ist;
-
13 eine
Eingangs/Ausgangs-Kennlinienschaubild der Interpolationsschaltung
gemäß der ersten
Ausführungsform
ist;
-
14 ein
Schaltungsdiagramm einer A/D-Umformungsschaltung ist, welche die
Interpolationsschaltung verwendet, die in 12 gezeigt
ist;
-
15 das
Prinzip einer Interpolationsschaltung gemäß einer zweiten Ausführungsform
veranschaulicht;
-
16 das
Schaltungsdiagramm der Interpolationsschaltung gemäß der zweiten
Ausführungsform
ist;
-
17 ein
Eingangs/Ausgangs-Kennlinienschaubild der Interpolationsschaltung
gemäß der zweiten
Ausführungsform
ist;
-
18 ein
Schaltungsdiagramm einer A/D-Umformungsschaltung ist, welche die
Interpolationsschaltung verwendet, die in 16 gezeigt
ist;
-
19 ein
Schaltungsdiagramm einer A/D-Umformungsschaltung der zwei Stufen
ist, die unter Verwendung der A/D-Umformungsschaltung angeordnet sind,
die in 18 gezeigt ist;
-
20 den
Betrieb der A/D-Umformungsschaltung veranschaulicht, die in 19 gezeigt
ist;
-
21 das
Prinzip einer Interpolationsschaltung gemäß einer dritten Ausführungsform
veranschaulicht;
-
22 ein
Schaltungsdiagramm der Interpolationsschaltung gemäß der dritten
Ausführungsform ist;
-
23 ein
Eingangs/Ausgangswert-Kennlinienschaubild der Interpolationsschaltung
gemäß der dritten
Ausführungsform
ist;
-
24 ein
Schaltungsdiagramm einer A/D-Umformungsschaltung ist, welche die
Interpolationsschaltung verwendet, die in 21 gezeigt
ist; und
-
25 eine
A/D-Umformungsschaltung mit zwei Stufen zeigt, die unter Verwendung
A/D-Umformungsschaltung konfiguriert ist, die in 23 gezeigt
ist.
-
Beispielhafte
Ausführungsformen
der Erfindung werden nun mit Bezugnahme auf die beiliegenden Zeichnungen
beschrieben werden. Es wird jedoch geschätzt werden, daß der Schutzumfang
der Erfindung nicht durch folgende beispielhafte Ausführungsformen
beschränkt
ist, sondern alle richtigen Abwandlungen, die innerhalb der beiliegenden
Ansprüche
definiert sind, abdeckt.
-
3 veranschaulicht
das Prinzip einer Interpolationsschaltung, welche die Erfindung
nicht verkörpert,
und 4 ist ein Schaltungsdiagramm der Interpolationsschaltung,
die in 3 gezeigt ist. Ein Paar Differenzverstärker A und
B, die einem Paar Differenzverstärker 5 und 6 zum
Erfassen Bits niedriger Ordnung der A/D-Umformungsschaltung entsprechen,
die in 1 gezeigt ist, und Spannungsteilungselmentenanordnungen
NT 1, 2, 3 sind in 3 und 4 gezeigt.
Die Interpolationsschaltung besteht aus Differenzverstärkern A
und B, einer Elementenanordnung zur Spannungsteilung NT3 zwischen
einem invertierten Ausgang AN des Differenzverstärkers A und einem nicht invertierten
Ausgang BP des Differenzverstärkers 8 einer
Elementenanordnung zur Spannungsteilung NT1 zwischen einem nicht
invertierten Ausgang AP des Differenzverstärkers A und dem nicht invertierten
Ausgang BP des Differenzverstärkers
B und einer Elementenanordnung zur Spannungsteilung NT2 zwischen
dem invertierten Ausgang AN des Differenzverstärkers A und einem nicht invertierten
Ausgang BN des Differenzverstärkers
B.
-
In
dem Schaltungsdiagramm, das in 4 gezeigt
ist, besteht die Elementenanordnung zur Spannungsteilung NT3 aus
drei Widerstandselementen, welche die gleichen Widerstände R haben,
und jede der Elementenanordnung zur Spannungsteilungen NT1 und NT2
besteht aus vier Widerstandselementen, die den gleichen Widerstand
R haben. Die Spannungsteilungselmentenanordnungen NT1 und NT2 sind
die gleichen wie die Spannungsteilungselmentenanordnungen 8 und 9 in
der Interpolationsschaltung, die in 1 gezeigt
ist und die differentiellen (interpolierten) Interpolationsspannungen
Vd1 bis Vd5 werden aus Kombinationen von zwei (interpolierten) Interpo lationsspannungen
N1 bis N6, AP, AN, BP und BN erzeugt, die bei jedem Knoten dieser Elementenanordnungen
erzeugt werden.
-
Das
Spannungsteilungselement schließt
dabei Elemente und Schaltungen ein, die eine Spannung teilen können, wie
Widerstände,
Transistoren und Dioden. Im folgenden wird die gleiche Definition auf
die anderen beschriebenen Interpolationsschaltungen angewendet.
-
In
dem Beispiel, das in 3 und 4 gezeigt
ist, werden eine Eingangsspannung Vin und Referenzspannung Vref
und 2Vref in das Paar Verstärker
A und B eingegeben, die einen Verstärkungsfaktor von eins (1) haben.
Eine differentielle Ausgangswert Va (= VAP – VAN) des ersten Differenzverstärkers A
ist Va = Vin – 2Vref
und eine differentielle Ausgangswert Vb (= VBP – VBN) des zweiten Differenzverstärkers B
ist Vb = Vin – Vref.
Die differentiellen Interpolationsspannungen Vd1 bis Vd5 zwischen entsprechenden
Knoten der Spannungsteilungselmentenanordnungen NT1 und NT2 sind
wie folgt: Vd5 = Va = Vb + 4Vc = Vin – 2Vref
= VAP – VAN; Vd4 = Vb + 3Vc = Vin – Vref – 3Vref/4 = Vn3 – Vn6; Vd3 = Vb + 2Vc = Vin – Vref – 2Vref/4 = Vn2 – Vn5; Vd2 = Vb + Vc = Vin – Vref – Vref/4 = Vn1 – Vn4;und Vd1 = Vb = Vin – Vref = VBP – VBNwobei Vc = (Va – Vb)/4
= Vref/4.
-
Außerdem hat
die Elementenanordnung zur Spannungsteilung NT3 in der obigen Schaltung
die drei Widerstandselemente, die in Reihe zwischen den Ausgängen AN
und BP verbunden sind, und die Verbindungsknoten n10 und n12 der
Anordnung NT3 erzeugen jeweils solche (extrapolierte) differentielle Extrapolationsspannungen
gemäß den Ausgängen BN
und AP des Differenzverstärkers
als Vd0 = 2(Vb – Vc)/3 = Vn10 – VBNund Vd6 = 2(Vb + 5Vc)/3 = VAP – Vn12
-
Die
differentiellen (extrapolierten) Extrapolationsspannungen Vd0 und
Vd6 können
durch Aufstellen von Knotengleichungen für das Schaltungsnetzwerk der
Spannungsteilungselmentenanordnungen NT1, NT2 und NT3 und Lösen dieser
gleichzeitigen Gleichungen erhalten werden.
-
5 zeigt
die Eingangs/Ausgangswert-Kennlinie der Interpolationsschaltung
aus 3. Die Achse der Abszisse in 5 stellt
die Eingangsspannung Vin dar, und die Achse der Ordinate stellt
die Ausgangswert der Interpolationsschaltung dar. Die Variation
der Spannungen bei dem Knoten AP, AN, BP, BN, n1 bis n6, n10 und
n12 werden jeweils durch die geraden Linien lAP, lAN, lBP, lBN,
ln1 bis ln6, ln10 und ln12 dargestellt. Dieses charakteristische
Schaubild ist das charakteristische Schaubild des Schaltungsnetzwerks,
das in 4 gezeigt ist. Deshalb ist zum Beispiel die differentielle
Interpolationsspannung Vd1 = Vb die Spannungsdifferenz zwischen
der Spannung VBP bei dem Knoten BP und der Spannung VBN bei dem
Knoten BN, und wenn die Eingangsspannung Vin = Vref ist, ist die
differentielle Interpolationsspannung Vd1 gleich Vb = 0. Deshalb
ist die Polarität
der differentiellen Interpolationsspannung Vd1 = Vb bei ihrem Nullkreuzpunkt
umgekehrt. Ähnlich
ist die differentielle Interpolationsspannung Vd5 = Va die Spannungsdifferenz
zwischen den Spannungen VAP und VAN, und wenn die Eingangs spannung
Vin = 2 Vref ist, ist die differentielle Interpolationsspannung
Vd5 gleich Va = 0. Deshalb ist die Polarität der differentiellen Interpolationsspannung Vd5
= Va bei dem Nullkreuzpunkt umgekehrt. Jedoch wird ähnlich die
Interpolationsspannung Vd2 = Vb + Vc zwischen der Spannung Vn1 bei
dem Knoten n1 und die Spannung Vn4 bei dem Knoten n40 null, wenn
Vin = 5Vref/4. Die Interpolationsspannung Vd3 = Vb + 2Vc zwischen
der Spannung Vn2 bei dem Knoten n2 und die Spannung Vn5 bei dem
Knoten N5 wird 0, wenn Vin = 6Vref/4. Die Interpolationsspannung
Vd4 = Vb + 3Vc zwischen der Spannung Vn3 bei dem Knoten n3 und die
Spannung Vn6 bei dem Knoten n6 wird 0, wenn Vin = 7Vref/4. Das heißt, die Punkte,
die durch fünf
Kreise entlang der Achse der Abszisse angezeigt sind, die Vin in 5 darstellt, sind
die obigen Nullkreuzpunkte der differentiellen Interpolationsspannung.
-
In
der obigen Schaltung wird die Elementenanordnung zur Spannungsteilung
NT3 hinzugefügt, und
werden die differentiellen Extrapolationsspannungen Vd0 = 2(Vb – Vc)/3
und Vd6 = 2(Vb + 5Vc)/3 erzeugt. Die eine differentielle Extrapolationsspannung
Vd0 = 2(Vb – Vc)/3
wird 0, wenn Vin = 3Vref/4, und ihre Polarität wird bei Vin = 3Vref/4 umgekehrt. Die
andere differentielle Extrapolationsspannung Vd6 = 2(Vb + 5Vc)/3
wird 0, wenn Vin = 9 Vref/4, und ihre Polarität wird bei Vin = 9 Vref/4 umgekehrt.
Die Spannungen bei den Knoten N10 und N12 der Elementenanordnung
NT3 zum Erzeugen dieser differentiellen Extrapolationsspannungen
sind durch gerade Linien n, n10 und n12 in 5 gezeigt.
Da die Elementenanordnung NT3 die Spannung zwischen VAN und VBP
gleichmäßig in drei
teilt, sind die geraden Linien ln10 und ln12 die geraden Linien,
die den Kreuzwinkel, der zwischen den geraden Linien lAN und lBP
gebildet ist, gleich in drei (3) teilt. Die Nullkreuzpunkte der
differentiellen Extrapolationsspannungen, die oben beschrieben sind,
sind durch Kreise bei den linken und rechten Enden angezeigt.
-
Die
Eingangsspannungen Vin, die in 5 null kreuzen,
sind alle durch Vc = Vref/4 beabstandet, und die Positionen der
Nullkreuzpunkte zur Interpolation und Extrapolation sind zu den
Eingangsspannungen Vin gleich beabstandet. Dann sind drei Interpolationspunkte
zwischen Vin = Vref und Vin = 2 Vref hinzugefügt. Außerdem sind ein Extrapolationspunkt, der
niedriger als Vin = Vref ist, und ein Extrapolationspunkt, der höher als
Vin = 2 Vref ist, hinzugefügt,
die einen Korrekturbereich bilden.
-
Wie
oben beschrieben, können
in der Interpolationsschaltung, die in 4 gezeigt
ist, nur durch Vorsehung der Elementenanordnung NT3 zwischen den
Knoten AP und BN zusätzlich
zu dem gewöhnlichen
Spannungsteilungselmentenanordnungen NT1 und NT2 die differentiellen
Extrapolationsspannungen an beiden Enden erzeugt werden, und die
Korrektur von Bits höherer
Ordnung kann unter Verwendung dieser differentiellen Extrapolationsspannungen
ausgeführt
werden. Wie aus 4 und 5 offensichtlich
kann die Elementenanordnung NT3 zum Erzeugen der Extrapolationsspannungen
zwischen den Knoten AP und BN vorgesehen werden. In diesem Fall
sind die geraden Linien ln10 und ln12 für die Knoten n10 und n12 auf
der niedrigeren Seite der Achse der Abszisse symmetrisch für die Achse
der Abszisse vorgesehen, und die Nullkreuzpunkte der differentiellen
Extrapolationsspannungen sind auch auf der niedrigeren Seite der
Achse der Abszisse symmetrisch für
die Achse der Abszisse positioniert.
-
6 ist
ein Schaltungsdiagramm einer A/D-Umformungsschaltung, welche die
Interpolationsschaltung verwendet, die in 4 gezeigt
ist. Diese A/D-Umformungsschaltung wird zusätzlich zu der Interpolationsschaltung,
die in 4 gezeigt ist, durch Hinzufügen einer Komparatoranordnung 20 gebildet,
zu der sieben Paare differentieller Ausgangsspannungen zugeführt werden.
Der Umformungsfehler der Bits höherer
Ordnung kann unter Verwendung dieser Komparatoranordnung 20 korrigiert
werden, die einen Korrekturbereich hat. Eine differentielle Eingangsspannung
von jedem Komparator ist bei der Ausgangswertseite der Komparatoranordnung 20 gezeigt,
die in 6 gezeigt ist.
-
Wie
in dem Eingangs/Ausgangswert-Kennlinienschaubild der Interpolationsschaltung
gezeigt, die in 5 gezeigt ist, ist das Niveau
der gemeinsamen Spannung Vcon (das Niveau auf der Richtung der Achse
der Ordinate für
Nullkreuzpunkte) für
die differentielle Interpolationsspannung das gleiche. Deshalb kann
der Komparator zum Eingeben der differentiellen Interpolationsspannung
ein enger Bereich des gemeinsamen Eingangniveaus sein, der garantiert
werden soll. Jedoch wird die gemeinsame Spannung Vcon der differentiellen
Extrapolationsspannungen (Vn10 – VBN
und VAP – Vn12)
und um Vdc von der gemeinsamen Spannung der differentiellen Interpolationsspannung
wie in 5 gezeigt verschoben. Deshalb wird der Komparator
zum Eingeben der differentiellen Extrapolationsspannung benötigt, um
den Bereich des gemeinsamen Eingangniveaus, das garantiert werden
soll, um den Betrag der Differenz Vdc zu erweitern.
-
7 veranschaulicht
das Prinzip einer weiteren Interpolationsschaltung, welche die Erfindung nicht
verkörpert.
-
8 ist
ein Schaltungsdiagramm der Interpolationsschaltung, die in 7 gezeigt
ist. In beiden 7 und 8 sind ein
Paar Differenzverstärker
A und B, die dem Paar Differenzverstärker 5 und 6 aus 1 entsprechen,
und Elementenanordnungen zur Spannungsteilung zum Erfassen Bits
niedriger Ordnung dargestellt, die in der A/D-Umformungsschaltung,
die in 1 gezeigt ist, dargestellt sind. Zusätzlich zu
den Differenzverstärkern
A und B und den Spannungsteilungselmentenanordnungen NT1 und NT2
hat diese Interpolationsschaltung eine Elementenanordnung zur Spannungsteilung
NT5 zwischen dem nicht invertierten Ausgang AT des Differenzverstärkers A
und dem invertierten Ausgang BN des Differenzverstärkers B
und eine Elementenanordnung zur Spannungsteilung NT6 zwischen den
invertierten Ausgang AN des Differenzverstärkers A und dem nicht invertierten
Ausgang BP des Differenzverstärkers
B.
-
Wie
in 8 gezeigt haben in dieser Schaltung die Elementenanordnungen
zur Spannungsteilung NT1 und NT2 zum Erzeugen der differentiellen Interpolationsspannungen ähnliche
Widerstandselemente, die den gleichen Widerstand R haben, wie in der
Schaltung aus 3 dargestellt, während die
Widerstände
der Spannungsteilungselemente beider Spannungsteilungselmentenanordnungen
NT5 und NT6 zum Erzeugen der differentiellen Interpolationsspannungen
auf R, 4R und R eingestellt sind. Dann wird eine differentielle
Extrapolationsspannung Vd0 durch die Spannungsdifferenz zwischen
denjenigen bei den Knoten n20 und n22 erzeugt, und die andere differentielle
Extrapolationsspannung Vd6 durch die Spannungsdifferenz zwischen
denjenigen bei dem Knoten n21 und n23 erzeugt. Durch Einstellen
des Widerstands auf diese Werte werden die zwei differentiellen
Extrapolationsspannun gen Vd0 und Vd6 2(Vb – Vc)/3 und 2(Vb + 5Vc)/3 ähnlich wie
diejenige der Schaltung aus 3 und demgemäß sind die Nullkreuzpunkte
dieser differentiellen Extrapolationsspannungen Vin = 3Vref/4 und
Vin = 9Vref/4. Diese differentiellen Extrapolationsspannungen können auch
durch Einstellen und Lösen
der Knotengleichungen für
das Schaltungsnetzwerk erhalten werden.
-
9 zeigt
ein Eingangs/Ausgangswert-Kennlinienschaubild der Interpolationsschaltung,
die in 8 gezeigt ist. Durch Einstellen der Widerstände der
Widerstandselemente in jeder der Elementenanordnungen NT5 und NT6
auf R, 4R und R kreuzen sich gerade Linien ln20 und ln22 der Knoten
n20 beziehungsweise n22 gegenseitig auf der Achse der Abszisse Vin
und ähnlich
kreuzen sich gerade Linien ln21 und ln23 des Knotens n21 beziehungsweise
n23 gegenseitig auf der Achse der Abszisse Vin. Im Ergebnis sind
die Nullkreuzpunkte Vin = 3Vref/4 und Vin = 9Vref/4 der differentiellen
Extrapolationsspannungen bei dem gleichen Niveau (das Niveau der
Achse der Ordinate) als die Nullkreuzpunkte der differentiellen
Interpolationsspannungen abgeglichen. Deshalb stimmen die gemeinsamen
Niveaus dieser Differenzspannungen alle miteinander überein.
-
10 ist
ein Schaltungsdiagramm einer A/D-Umformungsschaltung, welche die
Interpolationsschaltung verwendet, die in 8 gezeigt
ist. Genauso wie in 6 ist die Komparatoranordnung 20, zu
der jeweils die differentielle Interpolationsspannung beziehungsweise
die differentielle Extrapolationsspannung zugeführt werden soll, zu der Interpolationsschaltung
hinzugefügt.
Durch Verwendung der Komparatoranordnung 20, die einen
Korrekturbereich hat, können
nicht nur Fehler der Umformung der Bits niedriger Ordnung, sondern
auch der Umformung der Bits höherer
Ordnung korrigiert werden. Da die gemeinsamen Niveaus der differentiellen
Eingangsspannungen für
die Komparatoranordnungen 20 außerdem alle gleich sind, wie
in 9 gezeigt, und der Bereich der gemeinsamen Eingangniveaus, die
von den Komparatoren garantiert werden sollen, verengt werden kann,
kann der Entwurf der Komparatoren weiter vereinfacht werden.
-
Wie
oben beschrieben können
in der Schaltung aus 8 die differentiellen Extrapolationsausgangsspannungen
nur durch Vorsehen der Spannungsteilungselmentenanordnungen NT5
und NT6 zwischen dem nicht invertierten Ausgang AP des Differenzverstärkers A
und dem invertierten Ausgang BN des Differenzverstärkers B
beziehungsweise zwischen dem invertierten Ausgang AN und dem nicht
invertierten Ausgang BP zusätzlich
zu den Spannungsteilungselmentenanordnungen der Interpolationsschaltung,
die in 1 gezeigt ist, erzeugt werden. Außerdem können die
gemeinsamen Niveaus der differentiellen Interpolationsspannung und der
differentiellen Extrapolationsspannungen angeglichen werden, und
deshalb kann der Schaltungsentwurf der Komparatoren, in welche diese
Differenzspannungen eingegeben werden, weiter vereinfacht werden.
-
[Erste Ausführungsform]
-
11 veranschaulicht
das Prinzip der Interpolationsschaltung gemäß einer ersten Ausführungsform,
und 12 ist ein Schaltungsdiagramm der Interpolationsschaltung,
die in 11 gezeigt ist. Zusätzlich zu
den Differenzverstärkern
A und B hat die Interpolationsschaltung gemäß der ersten Ausführungsform
eine Elementenanordnung zur Span nungsteilung NT7 zwischen dem nicht
invertierten Ausgang AP des Differenzverstärkers A und dem nicht invertierten
Ausgang BP des Differenzverstärkers
B, eine Elementenanordnung zur Spannungsteilung NT8 zwischen dem
invertierten Ausgang AN des Differenzverstärkers A und dem invertierten
Ausgang BN des Differenzverstärkers
B, und Spannungsteilungselmentenanordnungen NT9 und NT10, welche die
Zwischenknoten der Elementenanordnungen NT7 und NT8 verbinden.
-
Beim
gleichen Interpolieren von N sind die Spannungsteilungselemente,
die die Widerstände
R, NR (N × R)
und R haben, in Reihe in jeder der Spannungsteilungselmentenanordnungen
NT7 und NT8 zum Erzeugen der differentiellen Interpolationsspannungen
verbunden, und die Spannungsteilungselemente, die einen Widerstand
NR haben, sind in Reihe in den Spannungsteilungselmentenanordnungen
NT9 und NT10 verbunden. In der Interpolationsschaltung, die in 12 gezeigt
ist, wenn angenommen wird, daß N
= 4 ist, werden die differentiellen Interpolationsspannungen Vd1
bis Vd5 von jeder Spannungsdifferenz zwischen den Spannungen bei den
Knoten n30 bis n34 in der Elementenanordnung NT7 beziehungsweise
den Knoten n35 bis n39 in der Elementenanordnung NT8 erzeugt. Angenommen, daß der Widerstand
von jedem Widerstandselement in den Spannungsteilungselmentenanordnungen NT9
und NT10 4R ist, werden außerdem
die differentiellen Extrapolationsspannungen Vd0 und Vd6 von jeder
Spannungsdifferenz zwischen denjenigen bei den Zwischenknoten n40
und n41 dieser Anordnungen NT9 und NT10 beziehungsweise Knoten n38 und
n36 erzeugt.
-
Wie
in 12 gezeigt werden die differentiellen Interpolationsspannungen
Vd1 bis Vd5, die oben beschrieben sind 2(Vb +
4Vc)/3 = 2(Vin – 2Vref)/3
= Vn34 – Vn39; 2(Vb + 3Vc)/3 = 2(Vin – Vref – 3Vref/4)/3 = Vn33 – Vn38;2(Vb
+ 2Vc)/3 = 2(Vin – Vref – 2Vref/4)/3
= Vn32 – Vn37; 2(Vb + Vc)/3 = 2(Vin – Vref – Vref/4)/3 = Vn31 – Vn36;und 2Vb/3 = 2(Vin – Vref/3 = Vn30 – Vn35.
-
Durch
Einstellen der Widerstände
der Widerstandselemente in der Widerstandselementenanordnung auf
R, 4R (oder NR) und R sind die differentiellen Interpolationsspannungen
Vd1 bis Vd5 2/3 (oder N/(N + 2)) (mal) die differentielle Interpolationsspannung
in der ersten und zweiten Ausführungsform.
-
Wie
in 12 gezeigt, sind die differentiellen Interpolationsspannungen
Vd0 und Vd6: Vd6 = (Vb + 5Vc)/3 = (Vin – 5Vref/4)/3
= Vn40 – Vn38und Vd0 = (Vb – Vc)/3
= (Vin – 3Vref/4)/3
= Vn41 – Vn36
-
13 ist
ein Eingangs/Ausgangswert-Kennlinienschaubild der Interpolationsschaltung
gemäß der ersten
Ausführungsform,
und Spannungsvariationen der Knoten n30 bis n39, n40 und n41 sind
durch die entsprechenden geraden Linien gezeigt. Da der Knoten n40
der Mittelpunkt der Elementenanordnung zur Spannungsteilung NT9
ist, welcher die Knoten n34 und n35 verbindet, ist die Eingangs/Ausgangswert-Kennlinie
ln40 des Knotens N40 eine gerade Linie, die sich in dem Zentrum
des Kreuzwinkels erstreckt, der durch die geraden Linien ln34 und
ln35 der Knoten n34 beziehungsweise n35 ausgebildet ist. Andererseits
ist die Kennlinie des Knotens n41 eine gerade Linie, die sich in
dem Zentrum des Kreuzwinkels erstreckt, der durch die geraden Linien
ln30 und ln39 der Knoten n30 beziehungsweise n39 aus dem gleichen
Grund ausgebildet ist. Deshalb sind die Nullkreuzpunkte der diffe rentiellen Extrapolationsspannungen
Vd0 und Vd6 an beiden Enden die Kreise auf beiden Seiten, die in 13 gezeigt
sind. Andererseits sind die fünf
(5) Nullkreuzpunkte der differentiellen Interpolationsspannungen gleich
beabstandet auf der Achse der Abszisse Vin ähnlich wie in der oben beschriebenen
Ausführungsform
angeordnet.
-
Wie
aus 12 und 13 offensichtlich, können die
differentiellen Extrapolationsausgangsspannung Vd0 auch aus den
Spannungen Vn40 und Vn31 der Knoten n40 beziehungsweise n31 erzeugt werden,
und die differentielle Extrapolationsausgangsspannung Vd6 kann auch
aus den Spannungen Vn41 und Vn33 erzeugt werden.
-
Wie
oben beschrieben kann die Interpolationsschaltung gemäß der ersten
Ausführungsform nur
durch Vorsehen der Spannungsteilungselmentenanordnungen NT7 bis
NT10 umgesetzt werden.
-
14 ist
ein Schaltungsdiagramm einer A/D-Umformungsschaltung, welche die
Interpolationsschaltung verwendet, die in 12 gezeigt
ist. Zu der Interpolationsschaltung, die in 12 gezeigt
ist, wird die Komparatoranordnung 20 zum Eingeben der differentiellen
Ausgangsspannungen der Interpolationsschaltung hinzugefügt. Wie
aus einem Kennlinienschaubild, das in 13 gezeigt
ist, offensichtlich ist, sind die gemeinsamen Niveaus der differentiellen Interpolationsspannungen
gleich, jedoch haben die gemeinsamen Niveaus der differentiellen
Extrapolationsspannungen eine Potentialdifferenz Vdc ähnlich wie
die Schaltung aus 3. Deshalb ist es notwendig,
den Bereich der gemeinsamen Niveaus der differentiellen Extrapolationsspannungen,
die durch den Kompara tor garantiert werden sollen, um den Betrag der
Potentialdifferenz zu erweitern.
-
[Zweite Ausführungsform]
-
15 veranschaulicht
das Prinzip einer Interpolationsschaltung gemäß einer zweiten Ausführungsform
und 16 ist das Schaltungsdiagramm der Interpolationsschaltung,
die in 15 gezeigt ist.
-
Zusätzlich zu
den Differenzverstärkern
A und B hat die Interpolationsschaltung gemäß der zweiten Ausführungsform
die Elementenanordnung zur Spannungsteilung NT7 zwischen dem nicht
invertierten Ausgang AP des Differenzverstärkers A und dem nicht invertierten
Ausgang BP des Differenzverstärkers
B, die Elementenanordnung zur Spannungsteilung NT8 zwischen dem
invertierten Ausgang AN des Differenzverstärkers A und dem invertierten
Ausgang BN des Differenzverstärkers
B und die Spannungsteilungselmentenanordnungen NT9 und NT10, die zwischen
den Zwischenknoten der Elementenanordnungen NT7 und NT8 verbunden
sind. Wie für
die obige ist die Konfiguration die gleiche wie diejenige der ersten
Ausführungsform.
-
Außerdem hat
die Interpolationsschaltung gemäß der zweiten
Ausführungsform
die Elementenanordnung zur Spannungsteilung NT3 zwischen dem invertierten
Ausgang AN des Differenzverstärkers
A und dem nicht invertierten Ausgang BP des Differenzverstärkers B.
Da diese Elementenanordnung zur Spannungsteilung NT3 nach dem gleichen
Prinzip mit dem gleichen Ziel wie die Elementenanordnung NT3 gebildet
ist, die in 4 gezeigt ist, kann diese Elementenanordnung
zur Spannungsteilung NT3 zwischen dem nicht invertierten Ausgang
AP des Differenzverstärkers
A und dem invertierten Ausgang BN des Differenzverstärkers B
statt der Elementenanordnung NT3 zwischen AN und BT vorgesehen werden.
-
Wenn
für N gleich
interpoliert wird, sind die Spannungsteilungselemente, welche die
Widerstände
R, NR und R haben, dann in Reihe in den Spannungsteilungselmentenanordnungen
NT7 und NT8 verbunden, und ein Spannungsteilungselement, das einen
Widerstand NR hat, ist außerdem
in Reihe in den Spannungsteilungselmentenanordnungen NT9 und NT10
verbunden. In der Interpolationsschaltung, die in 16 gezeigt
ist, wenn N gleich vier ist, werden die differentiellen Interpolationsspannungen Vd1
bis Vd5 aus jeder entsprechenden Potentialdifferenz zwischen den
Spannungen bei dem Knoten n30 bis n34 in der Elementenanordnung
NT7 und den Spannungen bei den Knoten n35 bis n39 in der Elementenanordnung
NT8 erzeugt. Da diese Anordnung zum Erzeugen der differentiellen
Interpolationsspannungen die gleiche ist wie diejenige der ersten
Ausführungsform,
sind diese differentiellen Interpolationsspannungen denjenigen der
ersten Ausführungsform
gleich, wie in 16 gezeigt.
-
Ähnlich wie
die Schaltung aus 3 besteht die Elementenanordnung
zur Spannungsteilung NT3 in der Interpolationsschaltung in der zweiten
Ausführungsform
aus drei Widerstandselementen, die den gleichen Widerstand R haben,
eine differentielle Extrapolationsspannung Vd0 = 2(Vb – Vc)/3
wird aus dem Potentialdifferenzen zwischen denjenigen bei dem Knoten
n50 in der Elementenanordnung NT3 und dem invertierten Ausgang BN
erzeugt, und die andere differentielle Extrapolationsspannung Vd6
= 2(Vb + 5Vc)/3 wird aus der Potentialdifferenz zwischen denjenigen
bei dem Knoten n51 und dem nicht invertieren Ausgang AP erzeugt.
-
17 ist
ein Eingangs/Ausgangswert-Kennlinienschaubild der Interpolationsschaltung
in der zweiten Ausführungsform.
Gerade Linien ln30 bis ln39 sind jeweils für die Knoten n30 bis n39 die
gleichen wie diejenigen in 13. Deshalb
sind die Positionen der fünf
Nullkreuzpunkte der differentiellen Interpolationsspannungen die
gleichen wie diejenigen, die in 13 gezeigt
sind. Die Elementenanordnung zur Spannungsteilung NT3 ist die gleiche
wie die Elementenanordnung zur Spannungsteilung NT3, die in 6 gezeigt
ist, und die differentiellen Extrapolationsspannungen Vd0 und Vd6,
die durch die Potentialdifferenzen zwischen denjenigen bei dem Knoten
n50 beziehungsweise n51 in der Elementenanordnung erzeugt werden,
und dem Ausgang AN und der Ausgang BP sind die gleichen wie diejenigen,
die in 6 gezeigt sind. Ähnlich wie in 5 sind
die geraden Linien ln50 und ln51 deshalb die geraden Linien, die
den Kreuzwinkel gleichmäßig in drei
teilen, der durch die geraden Linien lBP und lAN ausgebildet ist.
-
In
der Interpolationsschaltung in der zweiten Ausführungsform sind die differentiellen
Interpolationsspannungen Vd1 bis Vd5 2/3-mal so groß wie diejenigen
der Schaltung aus 3 (6) und der Schaltung
aus 7 (10) aufgrund der Elementenanordnungen
NT7 und NT8. Außerdem
sind die differentiellen Extrapolationsspannungen Vd0 und Vd6 gleich
denjenigen der Schaltung aus 3 (6)
und der Schaltung aus 7 (10). Im Ergebnis
nehmen alle differentiellen Spannungen Vd0 bis Vd6 um 2Vref/3 nacheinander
von Vd0 auf Vd6 zu. Da solch eine Interpolationsschaltung, welche
die differentiellen Ausgangsspannungen einstellt, die gleich beabstandet
sind, nicht nur für
die A/D-Umformungsschaltungen,
sondern auch für
die A/D-Umformungs schaltungen verwendet werden, die in mehreren
Stufen verbunden sind, ist es möglich, A/D-Umformungsschaltungen
zu bilden, die weitere Bits niedrigerer Ordnung erfassen können. Da
sich der Abstand der Potentialdifferenz zwischen den differentiellen
Extrapolationsspannungen und differentiellen Extrapolationsspannungen
in den Schaltungen aus 3, 7 und 11 unterscheidet,
sind diese Schaltungen für
solch eine Konfiguration mit mehreren Stufen nicht geeignet.
-
Die
Konfiguration mit mehreren Stufen kann durch Bezugnahme auf 2 verstanden
werden. 2 zeigt die Prinzipien der A/D-Umformungsschaltung
für die
drei Bits höherer
Ordnung und eine Umformungsschaltung für die zwei Bits niedrigerer Ordnung.
In 2 sind die Spannungen V0 bis V8 alle gleich beabstandet
und die Potentialdifferenzen von VIN – V1 bis VIN – V7 der
drei Bits höherer
Ordnung alle gleich beabstandet. Nur die differentiellen Interpolationsspannungen
sind in 2 gezeigt. Jedoch können die
A/D-Umformungsschaltung,
die aus der Interpolationsschaltung gebildet ist, und die Komparatoren
in einer Konfiguration mit mehreren Stufen gebildet werden, wenn
der Abstand der Potentialdifferenzen der differentiellen Extrapolationsspannungen
an den Abstand der Potentialdifferenzen der differentiellen Interpolationsspannungen
angeglichen werden kann.
-
18 ist
ein Schaltungsdiagramm einer A/D-Umformungsschaltung, welche die
Interpolationsschaltung verwendet, die in 16 gezeigt
ist. Die Komparatoranordnung 20 zum Eingeben der differentiellen
Interpolationsspannungen beziehungsweise der differentiellen Extrapolationsspannungen wird
zu der Schaltung, die in 16 gezeigt
ist, hinzugefügt.
Wie aus dem Kennlinienschaubild, das in 17 gezeigt
ist, offensichtlich ist, sind die gemeinsamen Niveaus der diffe rentiellen
Interpolationsspannungen zueinander gleich. Jedoch haben die gemeinsamen
Niveaus der differentiellen Extrapolationsspannungen die Potentialdifferenz
Vdc, ähnlich zu
der Schaltung aus 3. Da benachbarte Potentialdifferenzen
der differentiellen Ausgangsspannungen alle zu 2Vref/3 in dieser
A/D-Umformungsschaltung vereinheitlicht sind, ist es möglich, die
A/D-Umformungsschaltung, die in 18 gezeigt
ist, in einer Konfiguration mit mehreren Stufen anzuordnen und sie
als eine A/D-Umformungsschaltung zu verwenden, die weitere Bits
niedrigerer Ordnung erfassen kann.
-
19 ist
ein Schaltungsdiagramm einer A/D-Umformungsschaltung, die durch
Bilden der A/D-Umformungsschaltung, die in 18 gezeigt
ist, als eine Konfiguration mit zwei Stufen gebildet ist. Eine A/D-Umformungsschaltung 100 in
der ersten Stufe ist die gleiche wie die eine, die in 18 gezeigt
ist. Deshalb werden die differentiellen Interpolationsspannungen
Vd1 bis Vd5 und die differentiellen Extrapolationsspannungen Vd0
und Vd6 in eine Komparatoranordnung 20-1 eingegeben. Eine A/D-Umformungsschaltung 102 in
der zweiten Stufe ist ähnlich
wie die eine, die in 18 gezeigt ist, ausgebildet,
und die differentiellen Spannungen werden zu einer Komparatoranordnung 20-2 zugeführt. Dann werden
benachbarte differentielle Interpolationsspannungen oder differentielle
Extrapolationsspannungen (zwei benachbarte differentielle Spannungen von
Vd0 bis Vd6), die gemäß einer
Ausgangswert eines Codierers ausgebildet sind, der nicht gezeigt
ist und an dem Ausgang der Komparatoranordnung 20-1 in
der ersten Stufe oder dem Ausgang der Komparatoranordnung 20-1 verbunden
ist, zu den Differenzverstärkern
A und B der A/D-Umformungsschaltung 102 in der zweiten
Stufe durch eine Schalteranordnung 22 zugeführt. Die
Verdrahtung der Schal teranordnung 22, die in der Fig. gezeigt
ist, ist eine beispielhafte Verdrahtung. Es ist möglich, außerdem eine
A/D-Umformungsschaltung in der Stufe, die auf die A/D-Umformungsschaltung
in der zweiten Stufe folgt, zu verbinden.
-
20 veranschaulicht
das Betriebsprinzip der A/D-Umformungsschaltung
mit mehreren Stufen, die in 19 gezeigt
ist. Ähnlich
zu 2 ist ein Umformungsbeispiel der drei Bits höherer Ordnung
in 20 gezeigt. Ein Umformungsbeispiel (100)
der zwei Bits niedrigerer Ordnung, das in 20 gezeigt ist,
entspricht dem Betrieb der A/D-Umformungsschaltung 100 in
der ersten Stufe, die in 19 gezeigt
ist. Ein Umformungsbeispiel (102) der zwei weiteren Bits
niedrigerer Ordnung, das in 20 gezeigt ist,
entspricht dem Betrieb der A/D-Umformungsschaltung 102 in
der zweiten Stufe, die in 19 gezeigt
ist.
-
Wenn
durch eine Umformung der drei Bits höherer Ordnung erfaßt wird,
daß die
Eingangsspannung Vin zwischen den Bezugsspannungen V3 und V4 ist,
werden in 20 die zwei differentiellen
Ausgangsspannungen von VIN-V3 und VIN-V4 in die A/D-Umformungsschaltung 100 für die zwei
Bits niedrigerer Ordnung eingegeben, und der digitale Wert der zwei
Bits niedrigerer Ordnung wird erfaßt. Da zu diesem Augenblick
die differentiellen Extrapolationsspannungen Vd0 und Vd6 zusätzlich zu
den differentiellen Interpolationsspannungen Vd1 bis Vd5 in der
A/D-Umformungsschaltung 100 in der ersten Stufe, die in 19 gezeigt
ist, erzeugt wurden, ist es möglich
zu erfassen, auf welcher der Seiten der differentiellen Extrapolationsspannungen
Vd0 und Vd6 der Nullkreuzpunkt ist, welcher der Eingangsspannung
Vin entspricht, zusätzlich
zum Erfassen, bei welchen Positionen der differentiellen Interpolationsspannungen
Vd1 bis Vd5 der Nullkreuzpunkt ist.
-
In
dem Beispiel, das in 20 gezeigt ist, wenn bestimmt
wird, daß es
ein Nullkreuzpunkt zwischen den differentiellen Interpolationsspannungen Vd2
und Vd3 in den zwei Bits niedrigerer Ordnung (100) gibt,
werden die differentiellen Spannungen Vd2 und Vd3 in die Differenzverstärker A' und B' in der zweiten Stufe
eingegeben und werden mit einem Faktor m' multipliziert. Dann werden die neuen
differentiellen Interpolationsspannungen V'd1 bis V'd5 und neuen differentiellen Extrapolationsspannungen V'd0 und V'd6 in der A/D-Umformungsschaltung 102 in
der zweiten Stufe erzeugt. Der digitale Wert der zwei weiteren Bits
niedriger Ordnung wird durch Vergleichen dieser Spannungen in den
Komparator 20-2 in der zweiten Stufe erfaßt.
-
[Dritte Ausführungsform]
-
21 veranschaulicht
das Prinzip einer Interpolationsschaltung gemäß einer dritten Ausführungsform.
Zusätzlich
zu den Differenzverstärkern
A und B hat die Interpolationsschaltung gemäß der dritten Ausführungsform
die Spannungsteilungselmentenanordnungen NT7 bis NT10 in der ersten
und zweiten Ausführungsform
(11, 12, 15 und 16).
Außerdem
hat die Interpolationsschaltung gemäß der dritten Ausführungsform
die Spannungsteilungselmentenanordnungen NT5 und NT6 der 7 und 8.
Das heißt,
die differentiellen Interpolationsspannungen Vd1 bis Vd5 werden aus
den Potentialdifferenzen zwischen Knoten in den Spannungsteilungselmentenanordnungen
NT7 bis NT10 (die gleichen wie n30 bis n39, die in 12 und 16 gezeigt
sind) erzeugt, und die differentiellen Extrapolationsspannungen
Vd0 und Vd6 werden aus den Potentialdifferenzen zwischen den Knoten
n20 bis n23 in den Spannungsteilungselmentenanordnungen NT5 und
NT6 erzeugt.
-
In 22 nehmen
die differentiellen Spannungen Vd0 bis Vd6 um 2Vref/3 nacheinander
von Vd0 auf Vd6 zu. Ähnlich
zu der zweiten Ausführungsform
kann deshalb eine A/D-Umfor- mungsschaltung in einer Konfiguration
mit mehreren Stufen durch Verwendung dieser Interpolationsschaltung
gebildet werden.
-
23 ist
ein Eingangs/Ausgangswert-Kennlinienschaubild der Interpolationsschaltung
der dritten Ausführungsform.
Die Variationen der Eingangsspannungen bei dem Knoten n30 bis n39 und
n20 bis n23 sind durch gerade Linien gezeigt, und die Nullkreuzpunkte
zwischen jedem Paar der Knoten sind durch Kreise angezeigt. Wie
aus diesem Kennlinienschaubild offensichtlich, sind die Positionen
der Nullkreuzpunkte entlang der Achse der Abszisse Vin in einem
zueinander gleichmäßigen Linienabstand
angeordnet. Das bedeutet, daß die
gemeinsamen Niveaus der differentiellen Winkelspannungen, welche
die differentiellen Extrapolationsspannungen einschließen, alle
gleich sind. Da der Abstand der Nullkreuzpunkte auf 2Vref/3 vereinheitlicht ist,
bedeutet dies auch, daß eine
A/D-Umformungsschaltung mit mehreren Stufen unter Verwendung dieser
Interpolationsschaltung gebildet werden kann.
-
24 ist
ein Schaltungsdiagramm einer A/D-Umformungsschaltung, welche die
Interpolationsschaltung verwendet, die in 22 gezeigt
ist.
-
Die
Schaltung, die in 22 gezeigt ist, ist mit dem
Komparator 20 versehen, in dem die differentiellen Spannungen
der Interpolationsschaltung eingegeben werden.
-
Da,
wie mit Bezugnahme auf 23 beschrieben, das gemeinsame
Niveau Vcom der differentiellen Eingangsspannungen in der A/D-Umformungsschaltung,
die in 24 gezeigt sind, gleich ist,
kann der Bereich des gemeinsamen Eingangsniveaus, das durch die
Komparatoren 20 garantiert werden soll, eingeengt werden,
und deshalb kann der Schaltungsentwurf der Komparatoren 20 vereinfacht werden.
Da die Potentialdifferenzen der differentiellen Spannungen gleich
beabstandet sind, ist es außerdem
auch möglich,
die A/D-Umformungsschaltung in einer Konfiguration mit mehreren
Stufen auszubilden.
-
25 zeigt
eine A/D-Umformungsschaltung, die durch Bilden der A/D-Umformungsschaltung,
die in 24 gezeigt ist, in einer Konfiguration mit
zwei Stufen gebildet ist. Die A/D-Umformungsschaltung 100 in
der ersten Stufe und die A/D-Umformungsschaltung 102 in
der zweiten Stufe sind die gleichen wie die Schaltungen, die in 24 gezeigt sind,
und eine Schalteranordnung 22 ist zwischen diesen Schaltungen
vorgesehen. Diese Schalteranordnung verbindet benachbarte Differenzspannungen,
die gemäß dem Ausgangswert
der Komparatoranordnung 20-1 in der ersten Stufe zu den
Eingängen
des Paar Differenzverstärker
A und B in der zweiten Stufe bestimmt sind. Der Betrieb der A/D-Umformungsschaltung
mit mehren Stufen, die in 25 gezeigt
ist, ist der gleiche wie derjenige, der in 20 gezeigt
ist. Wie oben beschrieben, kann die Interpolationsschaltung der
Ausführungsform
mit einem verringerten Schaltungsumfang im Vergleich zu gewöhnlichen
Beispielen umgesetzt werden. Aufgrund geringerer Variation der gemeinsamen
Niveaus der differentiellen Ausgänge
der Interpolationsschaltung kann der Bereich der gemeinsamen Eingangniveaus,
der durch die Komparatoren garantiert werden soll, in der A/D-Umformungsschaltung außerdem verengt
werden, und deshalb ist sie für den
Schaltungsentwurf vorteilhaft. Da die Potentialdifferenzen der differentiellen
Ausgangswerte der Interpolationsschaltung gleich beabstandet sein
können,
kann außerdem
noch eine A/D-Umformungsschaltung
mit einer Konfiguration mit mehreren Stufen umgesetzt werden.
-
Wie
oben dargelegt, können
erfindungsgemäß eine Interpolationsschaltung,
die einen Umformungsfehlerkorrekturbereich für Bits höherer Ordnung hat, und eine
A/D-Umformungsschaltung, die die gleiche verwendet, mit einem verringerten
Schaltungsumfang vorgesehen werden.