JP2000299638A - 参照電圧回路およびａ／ｄ変換器 - Google Patents
参照電圧回路およびａ／ｄ変換器Info
- Publication number
- JP2000299638A JP2000299638A JP10625299A JP10625299A JP2000299638A JP 2000299638 A JP2000299638 A JP 2000299638A JP 10625299 A JP10625299 A JP 10625299A JP 10625299 A JP10625299 A JP 10625299A JP 2000299638 A JP2000299638 A JP 2000299638A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- converter
- circuit
- voltage circuit
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄ変換器に固有の特性劣化がある場合、
参照電圧が線形であると、この特性劣化がＡ／Ｄ変換器
の積分非直線性誤差として顕著に表れる。 【解決手段】 直列に接続された複数の基準抵抗１〜４
から構成される基準抵抗列８と、基準抵抗列８の一方の
端に接続された第一の基準電圧源５と、基準抵抗列８の
他方の端に接続された第二の基準電圧源６を有し、基準
抵抗列８の抵抗には少なくとも異なる抵抗値を含む。こ
の参照電圧回路の構成によって、参照電圧の間隔が不均
等になり、非線形な参照電圧を生成することができる。
またこの参照電圧回路をＡ／Ｄ変換器に用いることによ
り、Ａ／Ｄ変換器固有の特性劣化を吸収し、線形な入出
力特性が得られる。
参照電圧が線形であると、この特性劣化がＡ／Ｄ変換器
の積分非直線性誤差として顕著に表れる。 【解決手段】 直列に接続された複数の基準抵抗１〜４
から構成される基準抵抗列８と、基準抵抗列８の一方の
端に接続された第一の基準電圧源５と、基準抵抗列８の
他方の端に接続された第二の基準電圧源６を有し、基準
抵抗列８の抵抗には少なくとも異なる抵抗値を含む。こ
の参照電圧回路の構成によって、参照電圧の間隔が不均
等になり、非線形な参照電圧を生成することができる。
またこの参照電圧回路をＡ／Ｄ変換器に用いることによ
り、Ａ／Ｄ変換器固有の特性劣化を吸収し、線形な入出
力特性が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、参照電圧回路およ
びそれを用いて構成するＡ／Ｄ変換器に関するものであ
る。
びそれを用いて構成するＡ／Ｄ変換器に関するものであ
る。
【０００２】
【従来の技術】最初に従来の参照電圧回路の構成につい
て説明する。図５は参照電圧回路の構成を示す回路図で
あり、図５に示すように、抵抗値の等しい複数の基準抵
抗１５が直列に接続され、一方の端は基準電圧源５に、
他方の端は基準電圧源６に接続されている。また複数の
基準抵抗１５のそれぞれの両端は取り出し電極７に接続
されている。ここでは複数の基準抵抗１５により基準抵
抗列１６が構成されている。
て説明する。図５は参照電圧回路の構成を示す回路図で
あり、図５に示すように、抵抗値の等しい複数の基準抵
抗１５が直列に接続され、一方の端は基準電圧源５に、
他方の端は基準電圧源６に接続されている。また複数の
基準抵抗１５のそれぞれの両端は取り出し電極７に接続
されている。ここでは複数の基準抵抗１５により基準抵
抗列１６が構成されている。
【０００３】次に、以上のように構成された参照電圧回
路の動作について説明する。図６は複数の取り出し電極
７から出力される参照電圧の出力特性を示しており、複
数の基準抵抗１５の抵抗値はすべて等しいので、図６に
示すように基準電圧源５の電圧である上位基準電圧Ｖre
fhと基準電圧源６の電圧である下位基準電圧Ｖreflの間
で複数の参照電圧を等間隔に生成する。基準抵抗列１６
がｍ個の基準抵抗１５で構成されている場合、下位基準
電圧Ｖreflから見て出力レベルｎの参照電圧Ｖnは（数
１）で表すことができる。（数１）から分かるように、
前記参照電圧回路は線形な参照電圧Ｖnを生成する。以
上に述べた参照電圧回路はＡ／Ｄ変換器に用いられ、ア
ナログ入力をデジタル化する際に参照電圧を供給する役
割がある。
路の動作について説明する。図６は複数の取り出し電極
７から出力される参照電圧の出力特性を示しており、複
数の基準抵抗１５の抵抗値はすべて等しいので、図６に
示すように基準電圧源５の電圧である上位基準電圧Ｖre
fhと基準電圧源６の電圧である下位基準電圧Ｖreflの間
で複数の参照電圧を等間隔に生成する。基準抵抗列１６
がｍ個の基準抵抗１５で構成されている場合、下位基準
電圧Ｖreflから見て出力レベルｎの参照電圧Ｖnは（数
１）で表すことができる。（数１）から分かるように、
前記参照電圧回路は線形な参照電圧Ｖnを生成する。以
上に述べた参照電圧回路はＡ／Ｄ変換器に用いられ、ア
ナログ入力をデジタル化する際に参照電圧を供給する役
割がある。
【０００４】
【数１】
【０００５】次に参照電圧回路が用いられたＡ／Ｄ変換
器の回路構成について説明する。
器の回路構成について説明する。
【０００６】図７は参照電圧回路を用いたＡ／Ｄ変換器
の回路図である。図７において、複数の基準抵抗１５が
直列に接続され、一方の端は基準電圧源５に、他方の端
は基準電圧源６に接続されている。また基準抵抗１５の
両端は取り出し電極７に接続されている。複数の比較器
９の一方の入力はそれぞれが異なる取り出し電極７に接
続され、他方はすべてがアナログ入力電圧源１０に接続
されている。符号選択回路および符号化回路１１の入力
は複数の比較器９の出力に接続され、出力は取り出し電
極１２に接続されている。ここで複数の基準抵抗１５と
基準電圧源５および６は参照電圧回路１７を構成し、複
数の比較器９と符号選択回路および符号化回路１１はＡ
／Ｄ変換器１４を構成する。
の回路図である。図７において、複数の基準抵抗１５が
直列に接続され、一方の端は基準電圧源５に、他方の端
は基準電圧源６に接続されている。また基準抵抗１５の
両端は取り出し電極７に接続されている。複数の比較器
９の一方の入力はそれぞれが異なる取り出し電極７に接
続され、他方はすべてがアナログ入力電圧源１０に接続
されている。符号選択回路および符号化回路１１の入力
は複数の比較器９の出力に接続され、出力は取り出し電
極１２に接続されている。ここで複数の基準抵抗１５と
基準電圧源５および６は参照電圧回路１７を構成し、複
数の比較器９と符号選択回路および符号化回路１１はＡ
／Ｄ変換器１４を構成する。
【０００７】次に以上のように構成された参照電圧回路
を用いたＡ／Ｄ変換器の動作を説明する。図７におい
て、Ａ／Ｄ変換器１４はアナログ入力源１０のアナログ
入力電圧と参照電圧回路１７から生成される複数の参照
電圧を複数の比較器９で比較する。符号選択回路および
符号化回路１１はこれら複数の比較結果からアナログ入
力電圧に最も近い参照電圧を選択し、その参照電圧をデ
ジタル値に符号化して取り出し電極１２から出力する。
を用いたＡ／Ｄ変換器の動作を説明する。図７におい
て、Ａ／Ｄ変換器１４はアナログ入力源１０のアナログ
入力電圧と参照電圧回路１７から生成される複数の参照
電圧を複数の比較器９で比較する。符号選択回路および
符号化回路１１はこれら複数の比較結果からアナログ入
力電圧に最も近い参照電圧を選択し、その参照電圧をデ
ジタル値に符号化して取り出し電極１２から出力する。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
参照電圧回路においては線形な参照電圧を生成するため
に、従来の参照電圧回路をＡ／Ｄ変換器に用いると、Ａ
／Ｄ変換器に固有の特性劣化がある場合、その特性劣化
がＡ／Ｄ変換器の積分非直線性誤差（以下このような誤
差をＩＮＬと呼ぶ）として顕著に表れるという問題点が
ある。
参照電圧回路においては線形な参照電圧を生成するため
に、従来の参照電圧回路をＡ／Ｄ変換器に用いると、Ａ
／Ｄ変換器に固有の特性劣化がある場合、その特性劣化
がＡ／Ｄ変換器の積分非直線性誤差（以下このような誤
差をＩＮＬと呼ぶ）として顕著に表れるという問題点が
ある。
【０００９】図８（ａ）は前記参照電圧回路を用いたＡ
／Ｄ変換器の入出力特性、図８（ｂ）はこの時のＩＮＬ
を表している。図８（ａ）において、デジタル出力が予
想される値と異なり、しかもアナログ入力のレベルによ
ってそのずれΔl、ΔmおよびΔhが一定でないために、
Ａ／Ｄ変換器固有の特性が表記のような非線形の入出力
特性になる場合、図８（ｂ）のようにＩＮＬとしてその
特性劣化が顕著に表れる。
／Ｄ変換器の入出力特性、図８（ｂ）はこの時のＩＮＬ
を表している。図８（ａ）において、デジタル出力が予
想される値と異なり、しかもアナログ入力のレベルによ
ってそのずれΔl、ΔmおよびΔhが一定でないために、
Ａ／Ｄ変換器固有の特性が表記のような非線形の入出力
特性になる場合、図８（ｂ）のようにＩＮＬとしてその
特性劣化が顕著に表れる。
【００１０】従って、本発明の目的は、参照電圧の間隔
が不均等になり、従って非線形な参照電圧を生成する参
照電圧回路を提供することにある。
が不均等になり、従って非線形な参照電圧を生成する参
照電圧回路を提供することにある。
【００１１】また本発明の他の目的は、Ａ／Ｄ変換器固
有の特性劣化を吸収し、線形な入出力特性が得られるＡ
／Ｄ変換器を提供することにある。
有の特性劣化を吸収し、線形な入出力特性が得られるＡ
／Ｄ変換器を提供することにある。
【００１２】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明の参照電圧回路は、基準抵抗が複数個直列
接続された基準抵抗列と、前記基準抵抗列の一方の端に
接続された第一の基準電圧源と、前記基準抵抗列の他方
の端に接続された第二の基準電圧源を有し、前記複数の
基準抵抗それぞれの両端を参照電圧として生成する参照
電圧回路であって、前記基準抵抗列の抵抗には少なくと
も異なる抵抗値を含み、参照電圧を異なる間隔で生成す
ることにより、非線形な参照電圧を得るものである。こ
の参照電圧回路の構成によって、参照電圧の間隔が不均
等になり、従って非線形な参照電圧を生成することがで
きる。
めに、本発明の参照電圧回路は、基準抵抗が複数個直列
接続された基準抵抗列と、前記基準抵抗列の一方の端に
接続された第一の基準電圧源と、前記基準抵抗列の他方
の端に接続された第二の基準電圧源を有し、前記複数の
基準抵抗それぞれの両端を参照電圧として生成する参照
電圧回路であって、前記基準抵抗列の抵抗には少なくと
も異なる抵抗値を含み、参照電圧を異なる間隔で生成す
ることにより、非線形な参照電圧を得るものである。こ
の参照電圧回路の構成によって、参照電圧の間隔が不均
等になり、従って非線形な参照電圧を生成することがで
きる。
【００１３】また上述した参照電圧回路をＡ／Ｄ変換器
に用いることにより、Ａ／Ｄ変換器固有の特性劣化を吸
収し、線形な入出力特性が得られる。
に用いることにより、Ａ／Ｄ変換器固有の特性劣化を吸
収し、線形な入出力特性が得られる。
【００１４】
【発明の実施の形態】図１は本発明の参照電圧回路が１
５本の参照電圧を生成する場合の回路図を示している。
図１から分かるように、４つの基準抵抗１（Ｒ１）が直
列に接続され、一方の端が基準電圧（第一の基準電圧
源）５に接続され、他方の端が直列接続された４つの基
準抵抗２（Ｒ２）の一方の端に接続されている。直列接
続された４つの基準抵抗２の他方の端は直列接続された
４つの基準抵抗３（Ｒ３）の一方の端に接続されてい
る。同様に直列接続された４つの基準抵抗３の他方の端
は直列接続された４つの基準抵抗４（Ｒ４）の一方の端
に接続されている。直列接続された４つの基準抵抗４の
他方の端は基準電圧源（第二の基準電圧源）６に接続さ
れている。また、基準抵抗１、２、３および４の両端は
すべて取り出し電極７に接続されている。ここではそれ
ぞれ４個ずつの基準抵抗１、２、３および４により基準
抵抗列８を構成する。また抵抗値はＲ１＞Ｒ２＞Ｒ３＞
Ｒ４の関係にある。
５本の参照電圧を生成する場合の回路図を示している。
図１から分かるように、４つの基準抵抗１（Ｒ１）が直
列に接続され、一方の端が基準電圧（第一の基準電圧
源）５に接続され、他方の端が直列接続された４つの基
準抵抗２（Ｒ２）の一方の端に接続されている。直列接
続された４つの基準抵抗２の他方の端は直列接続された
４つの基準抵抗３（Ｒ３）の一方の端に接続されてい
る。同様に直列接続された４つの基準抵抗３の他方の端
は直列接続された４つの基準抵抗４（Ｒ４）の一方の端
に接続されている。直列接続された４つの基準抵抗４の
他方の端は基準電圧源（第二の基準電圧源）６に接続さ
れている。また、基準抵抗１、２、３および４の両端は
すべて取り出し電極７に接続されている。ここではそれ
ぞれ４個ずつの基準抵抗１、２、３および４により基準
抵抗列８を構成する。また抵抗値はＲ１＞Ｒ２＞Ｒ３＞
Ｒ４の関係にある。
【００１５】図２は複数の取り出し電極７から出力され
る参照電圧の出力特性図である。本発明の参照電圧回路
は非線形な参照電圧を生成する。つまり、基準抵抗１、
２、３および４の抵抗値に４種類の重みを付けてあるの
で、図２に示すように基準電圧源５の電圧である上位基
準電圧Ｖrefhと基準電圧源６の電圧である下位基準電圧
Ｖreflの間で、複数の参照電圧を４種類の異なる間隔で
生成する。
る参照電圧の出力特性図である。本発明の参照電圧回路
は非線形な参照電圧を生成する。つまり、基準抵抗１、
２、３および４の抵抗値に４種類の重みを付けてあるの
で、図２に示すように基準電圧源５の電圧である上位基
準電圧Ｖrefhと基準電圧源６の電圧である下位基準電圧
Ｖreflの間で、複数の参照電圧を４種類の異なる間隔で
生成する。
【００１６】基準抵抗列８はＲ１、Ｒ２、Ｒ３およびＲ
４の４種類の基準抵抗１、２、３および４を４個ずつ直
列接続して構成されているので、本実施の形態の参照電
圧回路の出力特性は、傾き４としてＲ４／４（Ｒ１＋Ｒ
２＋Ｒ３＋Ｒ４）×（Ｖrefh−Ｖrefl）、傾き３として
Ｒ３／４（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）×（Ｖrefh−Ｖre
fl）、傾き２としてＲ２／４（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ
４）×（Ｖrefh−Ｖrefl）および傾き１としてＲ１／４
（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）×（Ｖrefh−Ｖrefl）の４
種類の異なる傾きを持った直線が連なる折れ線で表わさ
れる。
４の４種類の基準抵抗１、２、３および４を４個ずつ直
列接続して構成されているので、本実施の形態の参照電
圧回路の出力特性は、傾き４としてＲ４／４（Ｒ１＋Ｒ
２＋Ｒ３＋Ｒ４）×（Ｖrefh−Ｖrefl）、傾き３として
Ｒ３／４（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）×（Ｖrefh−Ｖre
fl）、傾き２としてＲ２／４（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ
４）×（Ｖrefh−Ｖrefl）および傾き１としてＲ１／４
（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）×（Ｖrefh−Ｖrefl）の４
種類の異なる傾きを持った直線が連なる折れ線で表わさ
れる。
【００１７】なお、本実施の形態では基準抵抗列８を４
種類の基準抵抗１、２、３および４で構成し、１５本の
参照電圧を生成する場合について説明したが、例えば、
基準抵抗列の抵抗値の全て又は少なくとも一部を昇順又
は降順に異なる様に設定して非線形な出力特性を実現す
るなど、抵抗の種類および生成する参照電圧の数は任意
の構成が可能であり、従って、参照電圧回路の出力特性
も任意の形状の非線形な特性が実現可能である。
種類の基準抵抗１、２、３および４で構成し、１５本の
参照電圧を生成する場合について説明したが、例えば、
基準抵抗列の抵抗値の全て又は少なくとも一部を昇順又
は降順に異なる様に設定して非線形な出力特性を実現す
るなど、抵抗の種類および生成する参照電圧の数は任意
の構成が可能であり、従って、参照電圧回路の出力特性
も任意の形状の非線形な特性が実現可能である。
【００１８】次に図１の参照電圧回路を用いたＡ／Ｄ変
換器の回路構成について説明する。
換器の回路構成について説明する。
【００１９】図３は参照電圧回路を用いたＡ／Ｄ変換器
が４ビットのデジタル出力を行う場合の回路図である。
図３において、４つの基準抵抗１（Ｒ１）は直列に接続
され、一方の端が基準電圧６に接続され、他方の端が直
列接続された４つの基準抵抗２（Ｒ２）の一方の端に接
続されている。直列接続された４つの基準抵抗２の他方
の端は直列接続された４つの基準抵抗３（Ｒ３）の一方
の端に接続されている。同様に直列接続された４つの基
準抵抗３の他方の端は直列接続された４つの基準抵抗４
（Ｒ４）の一方の端に接続されている。直列接続された
４つの基準抵抗４の他方の端は基準電圧源６に接続され
ている。また、基準抵抗１、２、３および４の両端は取
り出し電極７に接続されている。
が４ビットのデジタル出力を行う場合の回路図である。
図３において、４つの基準抵抗１（Ｒ１）は直列に接続
され、一方の端が基準電圧６に接続され、他方の端が直
列接続された４つの基準抵抗２（Ｒ２）の一方の端に接
続されている。直列接続された４つの基準抵抗２の他方
の端は直列接続された４つの基準抵抗３（Ｒ３）の一方
の端に接続されている。同様に直列接続された４つの基
準抵抗３の他方の端は直列接続された４つの基準抵抗４
（Ｒ４）の一方の端に接続されている。直列接続された
４つの基準抵抗４の他方の端は基準電圧源６に接続され
ている。また、基準抵抗１、２、３および４の両端は取
り出し電極７に接続されている。
【００２０】ここではそれぞれ４個ずつの基準抵抗１、
２、３および４と基準電圧源６および７により参照電圧
回路１３を構成する。図３におけるＡ／Ｄ変換器１４お
よびアナログ入力源１０は図７に表記の従来例の構成と
同じである。
２、３および４と基準電圧源６および７により参照電圧
回路１３を構成する。図３におけるＡ／Ｄ変換器１４お
よびアナログ入力源１０は図７に表記の従来例の構成と
同じである。
【００２１】次に以上のように構成された参照電圧回路
を用いたＡ／Ｄ変換器の動作について説明する。図３に
おいて、Ａ／Ｄ変換器１４はアナログ入力源１０のアナ
ログ入力電圧と参照電圧回路１３から生成される複数の
参照電圧を複数の比較器９で比較する。符号選択回路お
よび符号化回路１１はこれら複数の比較結果からアナロ
グ入力電圧に最も近い参照電圧を選択し、その参照電圧
をデジタル値に符号化して取り出し電極１２から出力す
る。ここで、Ａ／Ｄ変換器に固有の特性劣化がある場合
でも、Ａ／Ｄ変換器固有の劣化した入出力特性を打ち消
すような参照電圧が与えられているので、システム全体
としてのＡ／Ｄ変換器の入出力特性は線形になる。
を用いたＡ／Ｄ変換器の動作について説明する。図３に
おいて、Ａ／Ｄ変換器１４はアナログ入力源１０のアナ
ログ入力電圧と参照電圧回路１３から生成される複数の
参照電圧を複数の比較器９で比較する。符号選択回路お
よび符号化回路１１はこれら複数の比較結果からアナロ
グ入力電圧に最も近い参照電圧を選択し、その参照電圧
をデジタル値に符号化して取り出し電極１２から出力す
る。ここで、Ａ／Ｄ変換器に固有の特性劣化がある場合
でも、Ａ／Ｄ変換器固有の劣化した入出力特性を打ち消
すような参照電圧が与えられているので、システム全体
としてのＡ／Ｄ変換器の入出力特性は線形になる。
【００２２】図４（ａ）は参照電圧回路を用いたＡ／Ｄ
変換器の入出力特性、図４（ｂ）はこの時のＩＮＬを表
している。Ａ／Ｄ変換器に固有の特性劣化があり、図４
（ａ）のような非線形な入出力特性を持つ場合でも、こ
れを打ち消す逆向きの非線形な出力特性の参照電圧が与
えられているので、図４（ｂ）のように良好なＩＮＬが
得られる。
変換器の入出力特性、図４（ｂ）はこの時のＩＮＬを表
している。Ａ／Ｄ変換器に固有の特性劣化があり、図４
（ａ）のような非線形な入出力特性を持つ場合でも、こ
れを打ち消す逆向きの非線形な出力特性の参照電圧が与
えられているので、図４（ｂ）のように良好なＩＮＬが
得られる。
【００２３】なお、本実施の形態では参照電圧回路を用
いたＡ／Ｄ変換器が４ビットのデジタル出力をする場合
を例に挙げたが、デジタル出力のビット数は任意の構成
が可能であり、任意のビット数で線形な入出力特性を持
つＡ／Ｄ変換器が実現できる。
いたＡ／Ｄ変換器が４ビットのデジタル出力をする場合
を例に挙げたが、デジタル出力のビット数は任意の構成
が可能であり、任意のビット数で線形な入出力特性を持
つＡ／Ｄ変換器が実現できる。
【００２４】また、本実施の形態ではＡ／Ｄ変換器固有
の劣化した特性が図８（ａ）のような弓状の入出力特性
の場合に対して説明をしたが、同様に、デジタル出力が
予想される値と異なり、しかもアナログ入力のレベルに
よってそのずれが一定でないために、固有の特性が非線
形になるＡ／Ｄ変換器であれば、この非線形特性を吸収
して線形な入出力特性を持つＡ／Ｄ変換器を実現するた
めに、Ａ／Ｄ変換器固有の非線形特性を吸収するような
出力特性を有する参照電圧回路１３を構成すれば良いの
で、Ａ／Ｄ変換器の入出力特性の形状によらず本発明は
有効である。
の劣化した特性が図８（ａ）のような弓状の入出力特性
の場合に対して説明をしたが、同様に、デジタル出力が
予想される値と異なり、しかもアナログ入力のレベルに
よってそのずれが一定でないために、固有の特性が非線
形になるＡ／Ｄ変換器であれば、この非線形特性を吸収
して線形な入出力特性を持つＡ／Ｄ変換器を実現するた
めに、Ａ／Ｄ変換器固有の非線形特性を吸収するような
出力特性を有する参照電圧回路１３を構成すれば良いの
で、Ａ／Ｄ変換器の入出力特性の形状によらず本発明は
有効である。
【００２５】
【発明の効果】本発明の参照電圧回路の構成によれば、
参照電圧の間隔が不均等になり、従って非線形な参照電
圧を生成することができる。
参照電圧の間隔が不均等になり、従って非線形な参照電
圧を生成することができる。
【００２６】また本発明の参照電圧回路をＡ／Ｄ変換器
に用いることにより、Ａ／Ｄ変換器固有の特性劣化を吸
収し、線形な入出力特性が得られ、ＩＮＬが良好なＡ／
Ｄ変換器を実現することができる。
に用いることにより、Ａ／Ｄ変換器固有の特性劣化を吸
収し、線形な入出力特性が得られ、ＩＮＬが良好なＡ／
Ｄ変換器を実現することができる。
【図１】本発明の参照電圧回路を表す回路図
【図２】図１の参照電圧回路の出力特性を説明するため
の図
の図
【図３】本発明の参照電圧回路を用いたＡ／Ｄ変換器を
表す図
表す図
【図４】図３のＡ／Ｄ変換器がもたらす作用を説明する
ための図
ための図
【図５】従来の参照電圧回路を表す回路図
【図６】従来の参照電圧回路の出力特性を説明するため
の図
の図
【図７】従来の参照電圧回路を用いたＡ／Ｄ変換器を表
す図
す図
【図８】図７のＡ／Ｄ変換器に生じる課題を説明するた
めの図
めの図
１〜４，１５ 基準抵抗 ５，６ 基準電圧源 ７，１２ 取り出し電極 ８，１６ 基準抵抗列 ９ 比較器 １０ アナログ入力源 １１ 符号選択回路および符号化回路 １３，１７ 参照電圧回路 １４ Ａ／Ｄ変換器
Claims (2)
- 【請求項１】 基準抵抗が複数個直列接続された基準抵
抗列と、前記基準抵抗列の一方の端に接続された第一の
基準電圧源と、前記基準抵抗列の他方の端に接続された
第二の基準電圧源を有し、前記複数の基準抵抗それぞれ
の両端を参照電圧として生成する参照電圧回路であっ
て、 前記基準抵抗列の抵抗には少なくとも異なる抵抗値を含
み、参照電圧を異なる間隔で生成することにより、非線
形な参照電圧を得る参照電圧回路。 - 【請求項２】 参照電圧回路と、前記参照電圧回路の複
数の参照電圧のうち一つが一方の入力端子に接続され、
他方の入力端子がすべてアナログ信号源に接続された複
数の比較器と、前記複数の比較の出力端子を入力端子に
接続する符号選択回路および符号化回路とを備えたＡ／
Ｄ変換器であって、 前記参照電圧回路は、非線形な参照電圧を出力すること
により、Ａ／Ｄ変換器固有の特性劣化を吸収して線形な
入出力特性を実現するＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10625299A JP2000299638A (ja) | 1999-04-14 | 1999-04-14 | 参照電圧回路およびａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10625299A JP2000299638A (ja) | 1999-04-14 | 1999-04-14 | 参照電圧回路およびａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000299638A true JP2000299638A (ja) | 2000-10-24 |
Family
ID=14428922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10625299A Pending JP2000299638A (ja) | 1999-04-14 | 1999-04-14 | 参照電圧回路およびａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000299638A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1493232A1 (en) * | 2002-04-05 | 2005-01-05 | Ess Technology, Inc. | Differential input flash analog to digital converter |
| JP2012023540A (ja) * | 2010-07-14 | 2012-02-02 | Asahi Kasei Electronics Co Ltd | マルチビットデルタシグマ変調器及びａｄコンバータ |
-
1999
- 1999-04-14 JP JP10625299A patent/JP2000299638A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1493232A1 (en) * | 2002-04-05 | 2005-01-05 | Ess Technology, Inc. | Differential input flash analog to digital converter |
| EP1493232A4 (en) * | 2002-04-05 | 2005-06-08 | Ess Technology Inc | FLASH ANALOG / DIGITAL TRANSFER WITH DIFFERENTIAL INPUT |
| US7193552B2 (en) | 2002-04-05 | 2007-03-20 | Ess Technology, Inc. | Flash analog-to-digital converter |
| JP2012023540A (ja) * | 2010-07-14 | 2012-02-02 | Asahi Kasei Electronics Co Ltd | マルチビットデルタシグマ変調器及びａｄコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4550901B2 (ja) | デジタル・アナログ変換器 | |
| US20050001747A1 (en) | All-analog calibration of string-DAC linearity: application to high voltage processes | |
| US20200395952A1 (en) | Interpolation digital-to-analog converter (dac) | |
| KR20060135074A (ko) | 디지털-아날로그 변환기에서의 에러 감소율 개선 방법 및디지털-아날로그 변환기 | |
| US6509857B1 (en) | Digital-to-analog converting method and digital-to-analog converter | |
| US4990917A (en) | Parallel analog-to-digital converter | |
| US7295142B2 (en) | Digital-to-analog converter with short integration time constant | |
| JP4671766B2 (ja) | デジタル−アナログ変換器とデジタル−アナログ変換方法 | |
| JP2000299638A (ja) | 参照電圧回路およびａ／ｄ変換器 | |
| KR100300240B1 (ko) | 직병렬형a/d변환기 | |
| US6970122B1 (en) | Integral nonlinearity error correction for interpolating string DAC | |
| JP2001168713A (ja) | Ａｄコンバータ回路 | |
| KR100454860B1 (ko) | 디지털 아날로그 변환기 | |
| JP2001127634A (ja) | ディジタル・アナログ変換器 | |
| KR100335864B1 (ko) | 디지털/아날로그 변환기 및 변환 방법 | |
| US9871531B1 (en) | Non-geometric scaling current steering digital to analog converter | |
| EP0177909A2 (en) | Digital-to-analog converter | |
| JP3820210B2 (ja) | Ｄ／ａコンバータ回路 | |
| JPH0685675A (ja) | Ａ／ｄ変換器 | |
| KR20000019778A (ko) | 사다리 구조의 저항열을 갖는 디지털-아날로그 변환기 | |
| JP3159289B2 (ja) | 並列型ａ／ｄ変換器 | |
| JPH11340830A (ja) | 逐次比較型ａ／ｄコンバータ回路 | |
| US6414617B1 (en) | Digital-to-analogue converter | |
| JP3112349B2 (ja) | アナログ−デジタルコンバータ | |
| KR20000072961A (ko) | 전류 세그먼트형 디지털-아날로그 변환기 |