CN1101991C

CN1101991C - 运算处理装置和运算处理电路

Info

Publication number: CN1101991C
Application number: CN96101104A
Authority: CN
Inventors: 坂下幸彦; 大图逸男; 大内朗弘
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-01-30
Filing date: 1996-01-30
Publication date: 2003-02-19
Anticipated expiration: 2016-01-30
Also published as: KR960030025A; KR100191449B1; EP0724225A3; CN1134629A; EP0724225B1; JPH08204563A; US5864495A; EP0724225A2; DE69620492D1

Abstract

一种运算处理装置或者电路用于通过一个或多个连接到各比较器的输入部分电容执行电荷再分配，通过抑制输入到比较器的信号的增益的偏差和误差，提高了运算准确性。其中，运算处理装置具有多个比较器，每个具有一个或以上的连接到其输入部分的电容，连接到每个比较器的输入部分的电容量的和在多个比较器当中被大体相互均等，或者连接到每个比较器的输入部分的电容量的和与比较器的输入电容量的比值在比较器当中被大体相互均等。

Description

运算处理装置和运算处理电路

本发明与运算处理装置和运算处理电路有关，更具体地说涉及运算处理装置和运算处理电路，可以适用于信号转换如相关运算，A/D(模拟—数字)转换，D/A(数字—模拟)转换，或各种运算处理，如择多逻辑这样一类的处理。

例如，叙述在ALLEN，HOLBERG的″CMOS模拟电路设计″，P534，中的电荷计算D/A转换器是一个运算处理装置的例子，用于通过提供在其输入端的一个或多个电容执行电荷再分配来执行各种处理。

此外，Nao SHIBATA和Tadahiro OHMI，Tohoku大学，在“新概念MOS晶体管，通过单一单元实现神经功能”(NIKKEY MI-CRODEVICES，1992年1月p101)中报告了另一种称为神经器件的器件，，通过设置连接到输入端的电容器，根据电容量和输入电压再分配电荷，由此执行各种运算的操作。但是，这些运算处理装置有下列的问题。由于输入电容，寄生电容和线路电容，等，存在于比较器的输入部分，在通过连接到比较器的电容器输入到比较器的信号输入的增益中出现分散，引起输出信号具有错误分量。

特别是，当使用多个在输入端具有电容的器件时，每个器件的增益互不相同，造成降低运算的准确性的问题。

本发明目的是实现一种运算处理装置，通过一个或多个连接到比较装置的输入部分的电容执行电荷再分配，它可以抑制输入到比较器的信号的增益的偏差或者误差，从而改进运算的准确性。

本发明的另一个目的是提供一种运算处理装置或电路，它使用多个比较器装置，每个都具有一个或多个连接到其输入部分的电容，其中连接到每个比较装置的电容量和等于其它比较装置的电容量和，和/或其中的连接到每个比较装置的电容量和与比较装置的输入电容量之比等于其它比较装置的电容量之比。

图1是一个示意电路图，显示了根据本发明的运算处理装置的电路结构的最佳实施例；

图2是一个电路图，示出了由COMS反相器构成的一个比较器的设置结构；

图3是一个电路图，示出了由差分放大器构成的一个比较器的设置结构；

图4是一个示意电路图，示出了一个作为运算处理装置的8-位A/D转换器；

图5是一个示意电路图示，示出了图4所示的8位A/D转换器中最高2位的电路设置；

图6A到6D为定时图，显示了一个操作的例子，其中在图5中的电路中的电容量和之间有一个差；

图7A到7D为时序图，显示了在图5的电路中根据本发明的操作的例子。

本发明已经被完成以达到上述目的，所述目的是通过这样的结构实现的，连接到多个比较装置的电容量被互相均等，或通过这种设置，比较装置的输入电容量和所连接的电容量的和之比被相互均等。

由于在比较器的输入端的增益由所述结构变为恒定，即连接到每个比较器的输入端的电容量的和等于其它比较器的电容量和，所以运算准确性被提高。

此外，输入电容量Cp的影响可以被降低如下：因为如果连接到各比较器(由公式1确定)的电容量的和与输入电容量Cp的比值等于其它比较器的所述的比值，增益变为恒定，输入电容量的影响可以通过改变用于比较器的输入器件的规格，在连接到相应比较器的电容量的和中存在差时通过增加调整电容，来调整输入电容量的影响。

如上所述，本发明能改进运算的准确性，因为在各个比较器的输入部分的增益是相等的，在使用多个输入端有电容的装置的情况中，也是如此。

应当注意，电容量的和或上述的电容量的和与输入电容之比无需完全相互相等，但是，有一个满足各种目的的准确性的需求。

(第一实施例)

图1是一个示意电路图，显示了本发明的第一实施例的运算处理装置。在图1中，11，12，13到1n，81，82，83到8m每个表示输入端，C11，C12到C1n，C81，C82到C8m每个表示连接到输入端的电容，通过端31，32被连接到比较器71或者72的输入部分。每个比较器71和72放大一个在输入电压和一个门限电压VTH之间的电压差，并比较它们。在图1中，输入端C12到C1n组成一组而输入端C81到C8m构成另一组。

标号500标明一个连接到比较器71和72的处理电路，200为其输出端。

在以上所述设置中，假定输入到输入端11，12，13，..，1n的电压分别为V11，V12，V13，...，V1n，输入到比较器71的输入电压的幅度由下式给出。(V11C11+V12C12+...+V1nC1n)/(C11+C12+...+C1n)

例如，如果C11＝C12＝C13＝...C1n＝C，则幅度变为(V11+V12+...+V1n)/n；如果C11＝C12/2＝C13/4＝...Cn/2^n-1则幅度成为(V11+2V12+4V13+...+2^n-1V1n)/(2ⁿ-1)；进一步，假定V11＝V和V12＝V13＝...＝V1n＝0，比较器的输入幅度分别变为很小，为V/n，V/(2ⁿ-1)。

比较器72的输入端的情况相同。

因此，以上所述精细电压变化可通过设置比较器的比较电压到一个适当值而被检测，从而允许执行各种运算的操作。

但是，因为实际的器件在输入端有因寄生电容，线路电容等引起的输入电容量Cp，输入幅度变为如下。(V11C11+V12C12+...+V1nC1n)/(C11+C12+...+C1n+Cp)因此，输入幅度有一个由于输入电容影响的增益误差，因而在确定电压VTH中引起错误。

在利用上述的有电容连接到输入端的多个比较器执行复杂的运算的情况下，如果连接到各比较器的电容量的和，C11+C12+...+C1n不同于其它的比较器的电容量的和，比较器的输入电压产生一个互相具有不同增益的误差，引起降低运算的准确性的问题。

在本发明中，连接到各比较器的输入端的电容量的和被等于其它比较器的电容量的和，借此在比较器的输入端的增益成为恒定，因而改进运算的准确性。

详细地，本实施例是如此安排的，连接到第一比较器71的电容量的和C11+C12+...+C1n被等于连接到第二比较器72的电容量的和，C81+C82+...+C8m。

各自的比较器的由于寄生电容，线路电容量，等等引起的输入电容量Cp1，Cp2相互越接近，增益误差越小。同样的结构的比较器可被用于比较器71和72。在利用有电容连接到输入端的大量比较器执行复杂的运算的情况下，同样结构的比较器可被用作这种比较器，来简化装置或者电路的设计和制造。

在有多个电容并且比较器的门限值VTH由于小的增益需要被改变的情况下，多个比较器的门限VTH可被以同样方式改变，带来简化控制VTH的优点。

为了减少输入电容量Cp的影响，另一个有效的方法是使连接到各比较器的电容量的和(由下面公式限定)与输入电容量Cp的比值等于其它比较器的比值。

Σ_{n = 1}^{n} C_{i} - - - (1)

如果连接到一比较器的电容量的和不同于其它的比较器的电容量和，输入电容量的影响可以通过改变比较器的输入器件的规格，增加一个用于调整的电容量，等来调整。与调整比值相等的情形类似，运算的准确性可被改善。当然，该比值也可以适用于当电容量和互相相等的情况。

虽然本实施例没有显示作为比较器的输入端的浮动控制极的钳位方法，在实际的应用中，钳位被首先进行，通过钳位方法，将其钳位在DC电平，例如地电平或通过一个方法，用于将比较器的输出反馈到输入端以消除偏移的影响。

当然，也可以采用任何别的钳位方法。

比较器可以从图2所示的反相器结构中，或是图3所示的利用差分放大器的那些中选择。此外，只要能够放大信号，其它类型的比较器也可被采用。

在图2和图3中，20，21，23标明背控制极，100为一个VDD电源端，连接到一个所需电压的电源，101为一个GND地端，501为一个恒流源，R1，R2为电阻，M1为一个p沟道MOS晶体管，M2，M4为n沟道型MOS晶体管。

虽然图1显示的例子包括二个比较器，本发明也可以适用于包括三或三个以上比较器的情形，从以上所述中，这是很清楚的。

(第二实施例)

图4是一个示意电路图，显示了本发明适用于一个多级型8位A/D转换器。

在图4中，50到54表示CMOS晶体管反相器，作为比较器，55到63为CMOS晶体管反相器，C1到C17为电容，200到204数字输出端，1为模拟输入端。此外，20到29表示背控制极，M3，M5，M7，M9为p沟道型MOS晶体管，M6，M8，M10为n沟道型MOS晶体管。

模拟输入端1被连接到比较器50的输入端和通过相应的电容c2，C5，C9，C17连接到比较器51，52，53，54的输入端，比较器50的输出端通过反相器55被连接到数字输出端(MSB)200并通过反相器56和相应的电容C1，C4，C8，C16进一步到比较器51，52，53，54的输入端。

比较器51的输出通过反相器57被连接到数字输出端201并通过反相器58和相应的电容C3，C7，C14进一步到比较器52，53，54。这样，较高级的位的输出通过一个反相器和相应的电容器被接到所有较低级的比较器的输入端。

为了简化上述结构的操作的叙述，下面的描述只涉及图4中的最高的两位，图5显示了最高的两位即图6A-6D和图7A-7D中显示的时序图，以显示相应部分的操作。

图6A到6D为在相应部分的时序图，显示图5中的电路图中电容量和不相等时的操作实例。在图6A到6D中，图6A显示了在点b的电压变化，这是图5中所示的比较器的输入端，图6B显示了在输出端200的电压的改变，图6C显示了在是比较器51的输入部分的点的电压变化。图6D显示了输出端201的电压变化。进一步，实线代表没有由于寄生电容和线路电容的输入电容的影响的情形，虚线代表有输入电容影响的情况。

如图6A到6D中的实线所示，，当足够低于门限值(为解释的缘故，假定VTH＝VDD/2)的电压Vb通过输入端1被输入到比较器50的输入端时，数字输出端200通过比较器50和反相器55被确定是低的。

这个结果通过反相器56被反相，并且电容C1的一端成为等于电源电压。因而，在比较器51的输入端的电压Va利用在输入端1的参考电压V1，用C1和C2的电容量比去除电源电压VDD和V1之间的差得到，由下面的公式限定。

Va＝V1+(C11(C1+C2))(VDD-V1)

由于在此例中Vl是一个充足小的值，Va比比较器51的门限值小，输出端201因而被确定是低的。

随着V1的增加，Va也增加，但是因为Vl＜Va，Va在V1之前超过比较器51的门限值。因而，输出201被早些反相变为高电平。当V1进一步增加超过比较器50的门限值的时侯，输出端200被反相，变为高电平，由此引起使Cl的一端等于地电势。此时，在点a的电势成为一个通过将Cl和c2的电容量比值用Vl除得到的值，如下式所限定。

Va＝(C2/(C1+C2))V1

因而，Va变为低于比较器51的门限值，因而比较器51的输出被反相，造成输出端201变为低电平。随着进一步增加V1，V2也成比例地增加。当Va再次变得大于比较器51的门限电压时，输出端201变为反相，高电平。

在图4中的8位A/D转换器中，较低次序的位也同样工作，确定数字输出值202-204。这里，在上述结构中的比较器50-54在位的向下级别中的输入电压的幅度变小，因为电容分割比随着位级别的下降变小。

由于存在于构成比较器的MOS晶体管M1到M10中的因线路电容量，寄生电容，等产生的输入电容量，输入到每个比较器输入电压具有如图6A，6C中虚线所示的增益误差。

如果连接到相应比较器的输入端的电容量的和互不相同，在比较器的输入端的增益也互不相同，如在实施例1中说明。在这个例子中的A/D的输出结果如图6B和6D中的虚线所示。

图7A到7D中的虚线示出了根据本发明输入电容量Cp的影响被降低时的结果。图7A到7D类似于图6A到6D中所示。

从图6D和图7D中可以看出，图6D的虚线显示了各自的数字值的变化的宽度T1，T2，T3，T4的更大的偏差，这降低A/D转换器的线性，而根据本发明的图7D的虚线显示了除T4不同之外T1＝T2＝T3，证实该线性-A/D转换器的一个重要的特性—没有被降低，尽管出现A/D转换器的增益误差。

在根据本发明的转换器的情形中，即使T1由于钳位电压或者类似的偏差而不同，T2＝T3的关系可被维持，证实尽管出现偏移误差，线性没有下降。

如上所述，当A/D转换器是由多个根据本发明的具有电容量连接其输入端的比较器构成，通过使连接到各自比较器的电容量的和相互相等，比较器的输入端的增益变为恒定，改善了运算准确性并能减少A/D转换器的线性的降低。

由于通过使连接到每个比较器的电容量和(公式1所定义)与输入电容量Cp的比值等于其它的比较器的比值以降低输入电容量Cp的影响可以取得相同的效果，当连接到各自比较器的电容量和互不相同时，输入电容量的影响可以通过改变比较器的输入器件的规格，加调整电容来进行调整。

虽然本实施例没有显示作为比较器的输入端的浮动控制极的钳位方法，在实际的应用中，钳位被首先进行，通过钳位方法，将其钳位在DC电平，例如地电平或通过通过一个方法，用于将比较器的输出反馈到输入以消除偏移的影响。

比较器可以从图2所示的反相器结构中的那些或图3中所示的利用差分放大器的那些来选择。另外，另一个类型的比较器也可以被采用，只要可以放大信号即可。

如上所述，本发明能够提高运算处理装置的运算准确性，该装置使用多个比较装置，其中每个具有连接到其输入端的电容，由于即使使用输入端具有电容多个器件，通过使连接到各自比较装置的电容量的和相互相等或使连接到各自比较器的电容量和与输入电容量的比值等于其它的比较装置的比值在各自比较器的输入端的增益变为恒定。

应当注意，电容量和或电容量和与输入电容的比值无需互相完全相等，但根据各种目的，需要取得一定的精度。

在本发明中，各自的比较器的输入电容量相互越接近，增益误差越小，可以使用同样的比较器作为这里的比较器。因而，同样的比较器也可以用于采用大量的有电容量连接到输入端的比较器进行复杂运算的情形，从而简化设计和制造。

当由于由多个电容造成的小的增益门限值需要改变时，多个比较器的门限值可以以相同的方式改变，因而简化了门限值的控制。

本发明的这个作用允许同样的器件的大量生产制造，特别适合于具有器件的好相对精确性的半导体集成电路。

而且，例如，A/D转换器由多个有电容连接到其输入端的比较器构成，本发明可以被应用，使得连接到各自比较器的电容量的和相互相等，从而使比较器的输入端的增益保持恒定，提高运算准确性减少A/D转换器的线性的降低。

应当理解，本发明并不限于上述的具体实施例，可以作出各种改进和结合，而不超出本发明的精神和范围。

Claims

1.一种运算处理装置，具有多个比较装置，各个具有一个或多个电容连接到其输入端，其中上述的连接到每个所述的比较装置的电容之和在所述多个比较装置之间在至少足以实现各个目的的一个精确度的程度上彼此相等。

2.根据权利要求1的运算处理装置，上述的每个比较装置的电容量和输入电容量的比值被进一步设置为在所述的多个比较装置中被大体均等。

3.在具有多个比较装置的运算处理电路中，各个具有一个或多个电容连接到其输入端，运算处理电路的特征在于上述的连接到每个比较装置的的输入端的电容量的和与每个比较装置的输入电容量的比值在所述的多个比较装置中被大体均等。

4.根据权利要求3的运算处理电路，其中所述的比较装置具有有反相器结构。

5.根据权利要求3的运算处理电路，其中所述的比较装置具有一个差分放大器。

6.根据权利要求3的运算处理电路，其中所述的比较装置具有MOS晶体管。

7.根据权利要求1的运算处理装置，进一步包括：

与所述多个比较装置分别相连的一个处理电路，其中所述电容与所述多个比较装置相应地被分组，所述电容的第一输入端能够输入用于各个组的一个信号，所述电容的第二输入端共同与所述相应比较装置的输入部分相连，其中

所述多个比较装置与所述处理电路相并联。

8.根据权利要求1的运算处理装置，其中用于这些组的所述电容的数目是不同的。

9.根据权利要求1的运算处理装置，其中所述多个比较装置分别连接到不同的处理电路，且其中所述电容与所述多个比较装置相应地被分组，所述电容的第一输入端能够输入用于各个组的一个信号，所述电容的第二输入端共同与所述相应的比较装置的输入部分相连。

10.根据权利要求9的运算处理装置，其中用于这些组的所述电容的数目是不同的。

11.根据权利要求9的运算处理装置，其中在一个前级的该组的一个比较结果被输入到一个后级的电容。

12.根据权利要求3的运算处理装置，进一步包括：

与所述多个比较装置分别相连的处理电路，其中所述电容与所述多个比较装置相应地被分组，所述电容的第一输入端能够输入用于各组的一个信号，所述电容的第二输入端共同与所述相应的比较装置的输入部分相连，其中

所述多个比较装置与所述处理电路相并联。

13.根据权利要求3的运算处理装置，其中各组的所述电容的数目是不同的。

14.根据权利要求3的运算处理装置，其中所述多个比较装置分别与不同的处理电路相连，且其中所述电容与所述多个比较装置相应地被分组，所述电容的第一输入端能够输入用于各组的一个信号，所述电容的第二输入端共同与所述相应的比较装置的输入部分相连。

15.根据权利要求14的运算处理装置，其中用于各组的所述电容的数目是不同的。

16.根据权利要求14的运算处理装置，其中在一个前级的该组的一个比较结果被输入到一个后级的电容。