CN1487672A - 直接式分级并行a/d转换的方法 - Google Patents

直接式分级并行a/d转换的方法 Download PDF

Info

Publication number
CN1487672A
CN1487672A CNA021396639A CN02139663A CN1487672A CN 1487672 A CN1487672 A CN 1487672A CN A021396639 A CNA021396639 A CN A021396639A CN 02139663 A CN02139663 A CN 02139663A CN 1487672 A CN1487672 A CN 1487672A
Authority
CN
China
Prior art keywords
resistance
chain
level
basic
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA021396639A
Other languages
English (en)
Inventor
陈启星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CNA021396639A priority Critical patent/CN1487672A/zh
Publication of CN1487672A publication Critical patent/CN1487672A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

当前级别的转换是以上一级别的等压电阻作为基本A/D器的参考电位(只有第一级是用总参考电位),基本A/D器根据模拟电位值与基本电阻链在当前级产生的n个档的子参考电位点相比较,将模拟电位值转换成在当前级别的数字输出量,同时,用当前级电阻链对上一级等压电阻进行等值置换,并确定当前级电阻链中的等压电阻,为下一级转换作准备,再次执行下级分级转换,逐级得到多个级别的数字输出。

Description

直接式分级并行A/D转换的方法
本发明属于电子计算机和数字电子技术领域的发明,是一种将模拟信号转换为数字信号(以下简称A/D转换)的方法。
目前的A/D转换方法主要有三种:双积分式A/D转换、逐次逼近式A/D转换和并行A/D转换。三者各有优缺点,双积分式A/D转换的优点是抗干扰能力强,缺点是速度较慢;逐次逼近式A/D转换的优点是精度高,速度较快,转换时间固定,易与微机接口;并行A/D转换的优点是速度最快,缺点是难以提高分辨率,因为随着分辨率的提高,元件数目要按几何级数增加,一个m位分辨率的转换器,所用的比较器数目为2m-1个。
图1中双虚线框框住的部分,本文称之为基本并行A/D转换器,以下简称为基本A/D器,由基本电阻链R0~R7、七个可锁存的比较器C0~C7和优先编码器组成。对于基本A/D器,为了解决提高分辨率和增加元件数的矛盾,有人采用分级并行转换的方法。参阅(电子技术基础:数字部分/康华光主编,3版,北京,高等教育出版社,1988.10;第387页。ISBN 7-04-001622-2)。例如8位转换器,先经过第一级四位并行A/D转换得到高四位,再将高四位进行D/A转换得到一模拟量,将输入电位与这模拟电位相减,得到的差再进行四位并行A/D转换得到低四位输出。以下将这种方法称为往返式分级并行A/D转换,这种方法虽然在速度上作出了一点牺牲,却大大减少了元件数,在需要兼顾分辨率和速度的情况下常被采用。
往返式分级并行A/D转换需要反复经过A/D和D/A转换,增加了产生转换误差的概率,并且还影响了速度。本发明的目的是解决这两个问题,同样是采用分级并行A/D转换,但是不需要经过D/A的反转换,而是直接将模拟电位分解为多级m位的数字量输出。以下将这种方法称为直接式分级并行A/D转换。
为了简便,约定以下简称:①、m位即2m档,每级分为n档称为 分n档;②、若一个电阻链是由电阻链上部和下部配对而成,称 配对式;③、若一个电阻链是由若干单个电阻临时组合而成,称 搭配式;④、使用电阻链时,按一级链、二级链、三级链顺序工作,称 顺向式;⑤、使用电阻链时,按三级链、二级链、一级链顺序工作,称 逆向式
先给出附图说明,有助于对本发明的描述。
图1——基本A/D器图,兼顺向配对式分8档的一、二级转换;
图2——顺向配对式分8档的一、二、三级转换;
图3——逆向配对式分8档的一、二级转换;
图4——逆向配对式分8档的一、二、三、四级转换;
图5——配对式非线性分16档的一、二级转换;
图6——实施例1的一级电阻链走向示意图;
图7——配对式非线性分4档的一、二、三、四级转换;
图8——搭配式分16档的一、二、三级转换;
图9——电位差式分16档的一、二级转换;
9个附图中,基本上是相同或类似的元件,因为用1、2、3、4……的标号方法难以表述,所以统一给出元器件本身的标号给予说明。
A/D——基本A/D器,是附图中用双虚线框围住的部分。其中:R0~R7~RF——基本电阻链的电阻;(C1~C7~CF)——可锁存的比较器;优先编码器;I0~I7~IF——优先编码器的输入端;D3、D2、D1、D0——优先编码器的数字量输出端;υI——模拟电位值;CP——时钟脉冲端。
多路开关——分级电阻链的多路开关;多路开关t——链调整电阻的多路开关;箭头——(其中每个箭头表示一个开关触点,根据逻辑关系实现了与指向点“通”);特别指出的箭头:T箭头和S箭头——基本电阻链上、下起始端;箭头(H1、H2、H3、G1、G2、G3)——所在多路开关的公共端;箭头(T2、S2、)——二级电阻链上部、下部的起始端;箭头(T3、S3)——三级电阻链上部、下部的起始端;这些(TX、SX)箭头用于获取高、低参考电位。
+VR和-VR——正、负总参考电位点;V0~V7~VF——第一级子参考电位点(只有一个下标);V30~V37~V3F——第二级子参考电位点(有两个下标);V350~V357~V35F——第三级子参考电位点(有三个下标)。
R11~R17~R1F——第一级电阻链上部;R’10~R’17~R’1E——第一级电阻链下部;R21~R27~R2F——第二级电阻链上部;R’20~R’27~R’2E——第二级电阻链下部;R31~R37~R3F——第三级电阻链上部;R’30~R’37~R’3E——第三级电阻链下部;R’0~R’7~R’F(以及R’0、R’1、R’2、R’3)——基本电阻链的单个调整电阻;(R78t、R69t、R5At、R4Bt、R3ct、R2Dt、R1Et、R0Ft)——基本电阻链的链调整电阻;(1*RZ、2*RZ、4*RZ、8*RZ、16*RZ、32*RZ、64*RZ、128*RZ)——(图8)可搭配电阻;(RS0~RS7)——(图9)减法和放大电路中的反馈电阻,调整υ′I的范围。减法和放大电路——(图9)单虚线框内部分。
为了清楚地描述直接式分级并行A/D转换的原理,首先描述目前的基本A/D器的原理。图1中双虚线框框住的部分就是基本A/D器,由基本电阻链R0~R7、七个可锁存的比较器C1~C7和优先编码器组成,其T端接于总参考电位点VR,S端接于地电位V0=0,就成为输出为三位的基本A/D器的原理图。八个电阻R0=R1=……=R7将总参考电位VR均分为八个等级,其子参考电位点分别为V0=0、V1=VR/8、V2=2*VR/8、V3=3*VR/8、V4=4*VR/8、V5=5*VR/8、V6=6*VR/8、V7=7*VR/8。其中V1~V7七个等级的电位分别作为七个比较器C1~C7的参考电位,模拟输入电位为υI,它的大小决定各比较器的输出状态,例如,当0≤υI<V1时,C1~C7的输出状态都为0,当V2≤υI<V3时,比较器C1和C2的输出为1,其余各比较器的状态均为0。根据各比较器的参考电位值,可以确定输入模拟电位值与各比较器输出状态的关系。比较器的输出状态由D触发器存储,经优先编码器编码,得到数字输出量D0、D1、D2。用表1列出输入与输出的关系。
                  表1  三位基本A/D器输入与输出的关系对照表
    模拟输入υI           比较器输出状态     数字输出
  C7 C6  C5  C4 C3  C2  C1   D2 D1  D0
    0≤υI<V1   0    0    0    0    0    0    0   0    0    0
    V1≤υI<V2   0    0    0    0    0    0    1   0    0    1
    V2≤υI<V3   0    0    0    0    0    1    1   0    1    0
    V3≤υI<V4   0    0    0    0    1    1    1   0    1    1
    V4≤υI<V5   0    0    0    1    1    1    1   1    0    0
    V5≤υI<V6   0    0    1    1    1    1    1   1    0    1
    V6≤υI<V7   0    1    1    1    1    1    1   1    1    0
    V7≤υI<VR   1    1    1    1    1    1    1   1    1    1
反过来进行D/A转换时,转换到范围值的中点,如D2、D1、D0=011,转换成模拟量为V3与V4的中点3.5*VR/8,以保证量化误差相等。
在说明本发明的原理时,先提出以下约定:①、三位基本A/D器的基本电阻链由电阻R0~R7共8个组成,四位基本A/D器的基本电阻链由电阻R0~R9、RA、RB、RC、RD、RE、RF共16个组成(下标采用16进制的计数方式)。②、分级电阻链为双下标,如:RKX表示第k级电阻链中的第X号电阻,如果电阻链由16个电阻组成,第二下标采用16进制的计数方式。③、假定基本电阻链中电阻的个数为n,将R0+R1+…+R(n-1)简记为∑Ri,默认∑的i=(0…n-1)。④、Rk1~Rk(n-1)称为第k级电阻链上部,R’k0~R’k(n-2)称为第k级电阻链下部,合并称为 第k级电阻链对,其中对应电阻的电阻值相等,即:RkX=R’kX,当一个 阻链对连接成一个电阻链时,电阻链中的电阻从0号到n-1号,应该不多一个(如:不会出现Rk6同时还出现R′k6),也不少一个(如:不会在电阻个数等于8电阻链中,同时缺少Rk6和R’k6)。将一个 电阻链对连接成一个电阻链时称为 电阻链合成。将R’k0+R’k1+…+Rk(n-2)+Rk(n-1)简记为 ∑R ki,⑤、设模拟电位υI不超出测量范围,如果有某个电阻中的某一点电位与υI相等,则称该电阻为 等压电阻。⑥、用调整电阻将基本电阻链调整到等于等压电阻后,称为 基本调整链。⑦、Vabc的意思是:该电位处在第一级的a档,第二级的b档,第三级的c档。⑧、X作下标时,代表任意整数。如:R2X代表R21、R26、R2D等,HX代表H1、H2等。⑨、附图中,多路开关均为双向开关,其连接多个电阻的一侧为多路输入端,其顶端(HX)或底端(GX)为 公共端,每次只选中多路输入端中的一路(有箭头的一路)与公共端接通,简称选通端,选通端与公共端之间的电阻称 被选中电阻;选通通路是根据电址编码而定,图中没有画出编码端,只根据文字给予说明。多路开关的电阻值折合到相邻的电阻中,多路开关的控制端都没画出。⑩、通过多路开关(没有画出),T可以分别与H1、H2、H3接通,S可以分别与G1、G2、G3、接通。
本发明是一种分级并行A/D转换的方法,将模拟信号转换为数字量,其特征是:包括了基本A/D器和分级电阻链,用基本A/D器将模拟信号转换为一级数字量,并确定一级等压电阻;然后以一级等压电阻上的电压范围作为参考电压,再度用基本A/D器将模拟信号转换为二级数字量,并确定二级等压电阻,依次类推,分级测试出模拟电位值对应的各级数字输出量。
方法一:电阻链组对调整法。进行第一级转换时,用基本A/D器直接测试出模拟电位值对应的第一级数字输出量,同时确定第一级等压电阻;然后做三件事,①、用调整电阻与基本电阻链组合成基本调整链,与第一级等压电阻等值;②、将一级电阻链对进行合成,并将基本调整链作为一级等压电阻合成到一级电阻链中;③、用基本A/D器直接测试出模拟电位值对应的第二级数字输出量,同时确定第二级等压电阻;依次类推进行以下级转换。该方法可以进行线性或非线性转换,如果令相同电阻链中每个电阻都相等就成了线性转换,如果令相同电阻链中的电阻值不相等就成了非线性转换,比如令相同电阻链中的电阻值成等比数列就成了对数特性转换。当第k级电阻链上部和下部合成第k级电阻链时,用(第k+1)级基本调整链等价置换第k级等压电阻。
电阻链对的电阻链上部(和下部)都是由一个电阻链加上一个多路开关组成,组成的回路为:K级电阻链上部起始端(TK)→上部选通端→(K级上部被选中电阻)→上部公共端(HK)→T→基本调整链→S→下部公共端(GK)→(K级下部被选中电阻)→下部选通端→分级电阻链下部起始端(SK);(K级上部被选中电阻)+基本调整链+(K级下部被选中电阻)组成K级电阻链;由基本调整链等价置换K级电阻链中的等压电阻。
实施例1,顺向配对式分8档,方法一的线性编码实施例:(令同一级电阻链中的各个电阻值相等)进行第一级转换时,将图1中基本A/D器的T和S分别接至参考电位的两端(+VR和地),用基本A/D器直接测试出模拟电位值υI对应的第一级数字输出量,同时确定第一级等压电阻;假定比较器C3输出为“1”,C4输出为“0”,可知第一级数字输出量为D2、D1、D0=011,模拟电位值υI应该是大于等于V3且小于V4,即落在R3的电位范围之内,所以R3为等压基本电阻,一级电阻链(由上部和下部)合成后成为:R17→R16→R15→R14→R13→R’12→R’11→R’10,对应R3的R13为一级等压电阻。因为已知R13为一级等压电阻,所以控制器控制多路开关,将图1电路连接成以下走向:使得R13和R14之间的触头接通至H1,再将基本电阻链的T端从+VR转接至H1;R’13和R’12之间的触头接通至G1,再将基本电阻链的S端从地转接至G1,整个回路成了图6的接线走向:+VR→R17…→R14→H1→T→(R7…→R0)→S→G1→R’12→R’11→R’10→地;如果设计时,令∑Ri=R7+…+R0=R13,一级电阻链就是R17→R16→R15→R14→(∑Ri=R13)→R’12→R’11→R’10,由基本电阻链∑Ri取代了一级等压电阻R13。由于基本A/D器的T和S分别改接至V4和V3,基本电阻链将R13的电压范围V4至V3再细分为8份,所以用基本A/D器可以直接测试出模拟电位值υI对应的第二级数字输出量,同时确定第二级等压电阻。
             表2  三位基本A/D器关于第二级输入与输出的关系对照表
模拟输入υI将V3~V4分为8小级              比较器输出状态     数字输出
 C7 C6  C5  C4  C3 C2  C1  D2 D1  D0
V3≤υI<V31  0    0    0    0    0    0    0  0    0    0
V31≤υI<V32  0    0    0    0    0    0    1  0    0    1
V32≤υI<V33  0    0    0    0    0    1    1  0    1    0
V33≤υI<V34  0    0    0    0    1    1    1  0    1    1
V34≤υI<V35  0    0    0    1    1    1    1  1    0    0
V35≤υI<V36  0    0    1    1    1    1    1  1    0    1
V36≤υI<V37  0    1    1    1    1    1    1  1    1    0
V37≤υI<V4  1    1    1    1    1    1    1  1    1    1
假定比较器C5输出为“1”,C6输出为“0”,可知第二级数字输出量为D2、D1、D0=101,模拟电位值υI应该是大于等于V35且小于V36,即落在R5的电位范围之内,所以R5为等压基本电阻,对应的R25为二级等压电阻。然后由控制器将电路接线方式变成图2,由二级电阻链∑R21置换一级等压电阻R13,即,令∑R21=R27+…+R’20=R13,一级电阻链走向为:R17→R18→R15→R14→∑R2i→R’12→R’11→R’10;由三级电阻链(图2中,由基本电阻链充当三级电阻链)置换二级等压电阻R25,二级电阻链走向为:R27→R26→(R’3∥∑Ri)→R’24→R’23→R’22→R’21→R’20,(由于前面已经令∑Ri=R13,不能改令∑Ri=R25,所以只能令R’3∥∑Ri=R25(∥表示并联),其中R’3为链调整电阻,于是用R’3∥∑Ri置换了二级等压电阻R25);由基本电阻链将R25上的电位再细分为8份(V35、V351、V352、…、V356、V357、V36),所以用基本A/D器可以直接测试出模拟电位值υI对应的第三级数字输出量,同时确定第三级等压电阻。以后级别的转换依次类推。
假定是四级转换,以上方法是按一级、二级、三级、四级的顺序转换的,二级和三级就要用到链调整电阻R’3、R’4;如果按四级、三级、二级、一级的顺序转换,可以省去链调整电阻R’3、R’4
实施例2,逆向配对式,方法一的线性编码:(图3中)令同一级电阻链中的各个电阻值相等,且∑R1=R31、∑R3i=R21、∑R2i=R11,于是,可以用基本电阻链等价置换三级电阻链中的任一电阻,用三级电阻链等价置换二级电阻链中的任一电阻,用二级电阻链等价置换一级电阻链中的任一电阻。
进行第一级转换时与实施例1相同,假定确定了第一级数字输出量为D2、D1、D0=101,这时的R5为一级等压基本电阻,对应的一级等压电阻为R15,同时,以最后一级电阻链(图3中的第三级电阻链)作为临时一级电阻链,R35为临时一级等压电阻,用基本电阻链等价置换R35,临时一级电阻链走向为R37→R36→H3→T→∑Ri→S→G3→R’34→R’33→R’32→R’31→R’30,就是将基本A/D器的T和S分别(经过H3和G3)接至V6和V5,基本电阻链将V5至V6再细分为8份(V5=V50,V51,V52,…,V56,V57,V58=V6),所以可以用基本A/D器测试出模拟电位υI对应的第二级数字输出量,同时确定第二级等压电阻。
假定比较器C4输出为“1”,C5输出为“0”,可知第二级数字输出量为D2、D1、D0=100,模拟电位值υI应该是大于等于V64且小于V55,即落在R4的电位范围之内,所以这时的R4为第二级等压基本电阻,对应的R34为临时二级等压电阻,由基本电阻链对R34进行等值取代;而临时一级等压电阻由R35换成了二级电阻链中的R25,由电阻链∑R3i对R25进行等值取代;(将图4改接为:T2接至+VR,S2接至地,这时的回路为:+VR→R27→R28→(∑R3i=R25)→R’24→R’23→R’22→R’21→R’20→地,其中∑R3i的回路为:R37→R36→R35→(∑Ri=R34)→R’33→R’32→R’31→R’30),因为已经有∑Ri=R35,所以只要令R’20=……=R27=∑R3i,就可以使得临时二级电阻链∑R3i等值取代临时一级等压电阻R25,且使得基本电阻链∑Ri等值取代临时二级等压电阻R34,基本电阻链将V54至V55再细分为8份(V54=V540,V541,V542,…,V546,V547,V548=V55),所以可以用基本A/D器测试出模拟电位υI对应的第三级数字输出量,同时确定第三级等压电阻。
假定比较器C1输出为“1”,C2输出为“0”,可知第三级数字输出量为D2、D1、D0=001,模拟电位值υI应该是大于等于V541且小于V542,即落在R1的电位范围之内(在图4的基本电阻中),所以这时的R1为第三级等压基本电阻,对应的R31为正式的三级等压电阻,而一级等压电阻由临时一级等压电阻R25换成了正式一级等压电阻R15,二级等压电阻由临时二级等压电阻R34换成了正式二级等压电阻R24,由控制器将电路接成图4回路,将基本电阻链∑Ri等值取代三级等压电阻R31,基本电阻链将V541至V542再细分为8份(V541=V5410,V5411,V5412,…,V5416,V5417,V5418=V542),所以可以用基本A/D器直接测试出模拟电位值υI对应的第四级数字输出量。
采用分级电阻链组对调整法和电位差转换法时,进行线性转换的方法是令相同电阻链中每个电阻都相等,进行非线性转换的方法是令相同电阻链中的电阻值不相等,令相同电阻链中的电阻值成等比数列就成了对数特性转换;还可以线性与非线性混合使用,在前面级别的转换进行线性转换,后面级别的转换进行非线性转换。
施例3,配对式非线性分16档,方法一的非线性编码。在数字通信技术中,通常采用非线性编码来提高信噪比。以13折线法为例。
表3  各段的量化台阶与起始电平
  段落号     1     2     3     4     5     6     7     8
  量化台阶     1     1     2     4     8     16     32     64
  起始电平     0     16     32     64     128     256     512     1024
图5是13折线法编码电路原理图,V8=0电位。一级转换时,要将16段电阻的压降设计成不均等的正负各8大段,各大段的压降按表3的起始电平规则。将一级电阻链设计成符合表3的规则,基本电阻链16个电阻值可以有两种设计方案,第一种是与一级电阻链中对应的电阻值都相等(或成比例),第二种是16个电阻值都相等,由单个调整电阻(R’0~R’F)调整成符合表3的规则。以第二种方案为例。令多路开关t全不通,一级电阻链与调整基本电阻链(R”0=R’0∥R0,R”1= R’1∥R1,……R”E=R’E∥RE,  R”F=R’F∥RF)对应的电阻值都相等,且符合表3的起始电平规则:中间小(正中间为零电位),两头大;R”F=R1F=R”0=R’10=64*R;R”E=R1E=R”1=R’11=32*R;R”D= R1D=R”2=R’12=16*R;R”C=R1C=R”3=R’13=8*R、R”B=R1B=R”4=R’14=4*R、R”A=R1A=R”5=R’15=2*R、R”9=R19=R”6=R’16=R”8=R18=R”7=R’17=R。成为正负各8大段的13折线。正负为一位,8大段为三位,一级转换共四位输出。
二级转换时,要将各大段内的电位均等地分为16小段,所以去掉单个调整电阻(R’0~R’F),将基本电阻链恢复成各个电阻值都相等,(设RZ=R0+R1+…+RF;令R78t∥RZ=R16=R17=R18=R19,R5At∥RZ=R15=R1A,R48t∥RZ=R14=R1B,R3Ct∥RZ=R13=R1c,R2Dt∥RZ=R12=R1D,R1Et∥RZ=R11=R1E,R0Ft∥RZ=R10=R1F);T通过H1连接到等压电阻的上端,S通过G1连接到等压电阻的下端,由基本电阻链置换等压电阻,然后通过控制多路开关t,在链调整电阻R78t~R0Ft中调用合适的一个与基本电阻链并联,可以等价置换任何一个一级等压电阻,于是,基本电阻链将每个大段的电位都可以均等地分为16小段。二级转换也是四位输出。
施例4,配对式对数特性分16档,方法一的等比数列法非线性编码:
借用图5作为等比数列数法编码电路原理图。进行对数特性转换;将基本电阻链和一级电阻链的16段电阻的电压降按等比数列规则设计成正负各8大段,各大段按等比数列规则设计电压降,令基本电阻链与一级电阻链的对应电阻等值(或对应成比例)。如果按照近似于对数曲线进行信号压缩,因为V8=0电位,所以基本电阻链和一级电阻链电阻值的设计方案是:中间小,两头大。令电阻值公比为q(q≥1),R8=R18=R7=R’17=R,R9=R19=R6=R’16=q*R,RA=R1A=R5=R’15=q2*R,RB=R1B=R4=R’14=q3*R,RC=R1C=R3=R’13=q4*R,RD=R1D=R2=R’12=q5*R,RE=R1E=R1=R’11=q6*R,RF=R1F=R0=R’10=q7*R;令多路开关t全不通且单个调整电阻(R’0~R’F)全部断开,一级转换后,成为正负各8大段的15段折线,相邻大段之间的比例为q;正负各8大段,共16大段,所以一级转换共四位输出。二级转换时,要将各大段内的电位等比地分为16小段,单个调整电阻(R’0~R’F)对基本电阻链进行调整,当一级等压电阻在正8大段时,要将基本电阻链调整成从小到大对等压电阻进行替换:R”0=q-8*R,R”1=q-7*R,R”2=q-6*R,R”3=q-5*R,R”4=q-4*R,R”5=q-3*R,R”8= q-2*R,R7=q-1*R,R8=R,R9=q1*R,RA=q2*R,RB=q3*R,RC=q4*R,RD=q5*R,RE=q6*R,RF=q7*R;当一级等压电阻在负8大段时,要将基本电阻链调整成从大到小对等压电阻进行替换:R0=q7*R,R1=q6*R,R2=q5*R,R3=q4*R,R4=q3*R,R5=q2*R,R6=q1*R,R7=R,R8=q-1*R,R”9=q-2*R,R”A=q-3*R,R”B=q-4*R,R”C=q-5*R,R”D=q-6*R,R”E=q-7*R,R”F=q-8*R。
设RZ=R0+…+R7+R”8+…+R”F=R”0+…+R”7+R8+…+RF;由于一级等压电阻有8个不同的值,所以要使用链调整电阻R78t~R0Ft使得基本调整链能够等价置换任何一个一级等压电阻,令R78t∥RZ=R17=R18,R68t∥RZ=R16=R19,R5At∥RZ=R15=R1A,R48t∥RZ=R14=R1B,R3Ct∥RZ=R13=R1C,R2Dt∥Rz= R12=R1D,R1Et∥RZ=R11=R1E,R0Ft∥RZ=R10=R1F;然后通过控制多路开关t,在链调整电阻R78t~R0Ft中调用合适的一个与调整电阻链并联,可以等价置换任何一个一级等压电阻,于是,将每个大段的电位都可以按等比数列的规则分为16小段。二级转换也是四位输出。一、二级转换合并起来,形成正负各128折线的压缩特性曲线。将调整后基本电阻链简称基本调整链。
施例5,(图7)方法一的配对式非线性分4档四级转换。以等比数列法编码为例,基本电阻链安排为:R0=R3=q1*R,R1=R2=R;一级转换后,成为正负各两大段,R0和R3段长是R1和R2的q倍,相邻大段之间的比例为q。正负各两大段,共4大段为两位,一级转换共两位输出。进行二级转换时,如果等压电阻在正半区,单个调整电阻(R’0和R’1)将基本电阻链调整为(R”0=q-2*R,R”1=q-1*R,R2=R;R3=q1*R);如果等压电阻在正半区,单个调整电阻(R’2和R’3)将基本电阻链调整为(R0=q1*R,R1=R,R”2=q-1*R;R”3=q-2*R);简称 调整电阻链,其中(R”0=R0∥R’0,R”1=R1∥R’1,R”2=R2∥R’2;R”3=R3∥R’3),然后用调整后基本电阻链等价置换第一级等压电阻,由基本A/D器得到第二级转换值的两位输出。进行三级转换时,用链调整电阻(R78t、R69t、R5At、R4Bt)对调整电阻链再次进行调整,使之可以等价置换任何一个第二级等压电阻,由基本A/D器得到第三级转换值的两位输出。进行四级转换时,用链调整电阻(R3Ct、R2Dt、R1Et、R0Ft)对调整电阻链再次进行调整,使之可以等价置换任何一个第三级等压电阻,由基本A/D器得到第四级转换值的两位输出。四级共实现正负各7位的等比数列分段(各128段)。
方法二:开关搭配电阻链法(即搭配式)(图8)。设基本电阻链的总电阻值为RZ,设计一组可搭配电阻,可以在有效范围内搭配成Rz的任意整数倍电阻值。(如可搭配电阻为:1*RZ、2*RZ、4*RZ、8*RZ、16*RZ、32*RZ、64*RZ、128*RZ;可以任意搭配成1*Rz~255*RZ的电阻值)。先用基本A/D器完成一级转换,并确定第一级等压电阻后,将可搭配电阻与(基本电阻链RZ)搭配成一级电阻链,使(基本电阻链RZ)正好等价置换第一级等压电阻。然后用基本A/D器完成二级转换,并确定第二级等压电阻后,再将可搭配电阻与(基本电阻链RZ)重新搭配成一、二级电阻链,使RZ正好等价置换第二级等压电阻。依次类推。
施例6,方法二的线性编码例(图8):每个可搭配电阻由一个电阻连接多路开关公共端组成,多路输入端中的每一路(1、2、4、8、16、32、64、128、T、地)分别通过导线连接对应的电阻或接头(1*RZ、2*RZ、4*RZ、8*RZ、16*RZ、32*RZ、64*RZ、128*RZ、T、地);所以通过对多路输入端的选择,可以将可搭配电阻任意搭配成1*RZ~255*RZ的电阻值。由于可搭配电阻都是从大到小取值,所以每个可搭配电阻的多路输入端只需要考虑小电阻即可,例如,8*RZ的多路输入端就只需要(1、2、4、T、地)。
用基本A/D器完成一级转换,假定得到D3、D2、D1、D0=1011,(1011换算成16进制后等于B),并确定第一级等压电阻为RB。搭配成一级电阻链时,基本电阻链(RZ)应该在位置(16进制)B,B以下的电阻值共11*RZ,用1*RZ、2*RZ、8*RZ四个串联后替代(图8,用触头S连接);B以上的电阻值共4*RZ,用4*RZ替代(用触头T连接)。
基本电阻链等值替换一级等压电阻后,用基本A/D器完成二级转换,假定得到D3、D2、D1、D0=0100,(0100换算成16进制后等于4),并确定第二级等压电阻为R4。得到基本电阻链以下的电阻值共16*(11*RZ)+4*RZ,用4*RZ、16*RZ、32*RZ、128*RZ四个串联后替代(图8,将触头S改连接至128*RZ的上端);基本电阻链以上的电阻值共16*(4*RZ)+11*RZ,用1*RZ、2*RZ、8*RZ、64*RZ四个串联后替代(将触头S改连接至1*RZ的下端),完成了基本电阻链对二级等压电阻R4的等价置换,这时可以用基本A/D器完成三级转换。依次类推。
方法三:电位差转换法(图9)。先用基本A/D器直接测试出模拟电位值υI对应的第一级数字输出量(D3、D2、D1、D0),再根据D3、D2、D1、D0将一级电阻链多路开关中相应的触点接通,将对应的电位υX经过H1输入到减法电路,模拟电位值υI与υX相减后,根据第一级数字输出量(D3、D2、D1、D0),确定对(υIX)的放大倍数,得到二级模拟电位值υ′I,然后用基本A/D器测试出二级模拟电位值υ′I对应的第二级数字输出量(D3、D2、D1、D0)。
施例7,方法三的非线性编码实施例(图9):同施例4一样,V8=0电位,基本电阻链和一级电阻链电阻值的设计方案以及一级转换都与施例4相同。
二级转换时,用单个调整电阻(R’0~R’F)对基本电阻链进行调整的方法也与施例4相同,基本电阻链呈等比变化。不同的是,根据υI与一级转换值D3、D2、D1、D0对应的电压数字量VX之差,放大后再进行二级转换。假定D3、D2、D1、D0=0110,知道R16是一级等压电阻,处在负8大段。第二级转换时,根据一级转换值(0110),控制器要做四件事,①、将S端由-VR改接至地;令单个调整电阻(R’8~R’F)接通;②、将一级电阻链的V6触点接通至H1,送至“减法和放大电路”;③、将模拟电位值υI的输入切换到“减法和放大电路”;④、因为υI-V6的范围是0~(V7-V6),υI与V6相减并放大后为υ′I,选用减法和放大电路中的RS6作为负反馈电阻,将电压0~(V7-V6)放大到(0~+VR)。(要补充说明的是,负反馈电阻(RS0、…、RS7)的选用,根据谁是一级等压电阻而确定,目的是将υ′I电压范围确定在(0~+VR)。又因为R1F=R10,可以共用RS0;同样,R1E=R11,共用RS1;依次类推)。经过以上准备后,可以将υ′I按对数规律进行第二级转换。
施例8,如果将(图9)所有电阻链中的每个电阻值设计为相等,去掉调整电阻,就成了方法三的线性编码实施例。

Claims (10)

1.一种直接式分级并行A/D转换的方法,将模拟信号转换为数字量,其特征是:包括了基本A/D器和分级电阻链,用基本A/D器将模拟信号转换为一级数字量,并确定一级等压电阻;然后以一级等压电阻上的电压范围作为参考电压,再度用基本A/D器将模拟信号转换为二级数字量,并确定二级等压电阻,依次类推,分级测试出模拟电位值对应的各级数字输出量。
2.根据权利要求1所述的直接式分级并行A/D转换的方法,其进一步的特征是:分级电阻链组对调整法,进行第一级转换时,用基本A/D器直接测试出模拟电位值对应的第一级数字输出量,同时确定第一级等压电阻;然后做三件事,①、用调整电阻与基本电阻链组合成基本调整链,与第一级等压电阻等值;②、将一级电阻链对进行合成,并将基本调整链作为一级等压电阻合成到一级电阻链中;③、用基本A/D器直接测试出模拟电位值对应的第二级数字输出量,同时确定第二级等压电阻;依次类推进行以下级转换。
3.根据权利要求1所述的直接式分级并行A/D转换的方法,其进一步的特征是:采用分级电阻链组对调整法时,第k级电阻链由第k级电阻链上部和第k级电阻链下部合成,所有附图中,Rk1~Rk(n-1)称为第k级电阻链上部,R’k0~R’k(n-2)称为第k级电阻链下部,合并称为 第k级电阻链对,其中对应电阻的电阻值相等,即:RkX=R’kX,当一个 电阻链对连接成一个电阻链时,电阻链中的电阻从0号到n-1号,应该不多一个(如:不会出现Rk6同时还出现R′k6),也不少一个(如:不会在电阻个数等于8电阻链中,同时缺少Rk6和R’k6);当第k级电阻链上部和下部合成第k级电阻链时,用(第k+1)级基本调整链等价置换第k级等压电阻。
4.根据权利要求1所述的直接式分级并行A/D转换的方法,其进一步的特征是:电阻链对的电阻链上部(和下部)都是由一个电阻链加上一个多路开关组成,多路开关为双向开关,多路开关的多路输入端分别连接到电阻链的电阻之间,根据电址编码进行选通,每次只有其中一路输入端与公共端连通,该输入端与公共端之间的电阻称被选中电阻;所以组成的回路为:K级电阻链上部起始端(TK)→上部选通端→(K级上部被选中电阻)→上部公共端(HK)→T→基本调整链→S→下部公共端(GK)→(K级下部被选中电阻)→下部选通端→分级电阻链下部起始端(SK);(K级上部被选中电阻)+基本调整链+(K级下部被选中电阻)组成K级电阻链;由基本调整链等价置换K级电阻链中的等压电阻。
5.根据权利要求1所述的直接式分级并行A/D转换的方法,其进一步的特征是:电位差转换法(图9)。先用基本A/D器直接测试出模拟电位值υI对应的第一级数字输出量(D3、D2、D1、D0),再根据D3、D2、D1、D0将一级电阻链多路开关中相应的触点接通,将对应的电位υX经过H1输入到减法电路,模拟电位值υI与υX相减后,根据第一级数字输出量(D3、D2、D1、D0),确定对(υIX)的放大倍数,得到二级模拟电位值υ′I,然后用基本A/D器测试出二级模拟电位值υ′I对应的第二级数字输出量(D3、D2、D1、D0)。
6.根据权利要求1所述的直接式分级并行A/D转换的方法,其进一步的特征是:采用分级电阻链组对调整法和电位差转换法时,进行线性转换的方法是令相同电阻链中每个电阻都相等。
7.根据权利要求1所述的直接式分级并行A/D转换的方法,其进一步的特征是:采用分级电阻链组对调整法和电位差转换法时,进行非线性转换的方法是令相同电阻链中的电阻值不相等,令相同电阻链中的电阻值成等比数列就成了对数特性转换。
8.根据权利要求1所述的直接式分级并行A/D转换的方法,其进一步的特征是:采用分级电阻链组对调整法和电位差转换法时,前面级别的转换进行线性转换,后面级别的转换进行非线性转换。
9.根据权利要求1所述的直接式分级并行A/D转换的方法,其进一步的特征是:采用开关搭配电阻链法(即搭配式)(图8),设计一组可搭配电阻,可以在有效范围内搭配成(基本电阻链总电阻值)RZ的任意整数倍电阻值,先用基本A/D器完成一级转换,并确定第一级等压电阻后,将可搭配电阻与(基本电阻链RZ)搭配成一级电阻链,使(基本电阻链RZ)正好等价置换第一级等压电阻;然后用基本A/D器完成二级转换,并确定第二级等压电阻后,再将可搭配电阻与(基本电阻链RZ)重新搭配成一、二级电阻链,使RZ正好等价置换第二级等压电阻;依次类推。
10.根据权利要求1所述的直接式分级并行A/D转换的方法,其进一步的特征是:采用分级电阻链组对调整法和电位差转换法时,进行对数特性转换;将基本电阻链和一级电阻链的16段电阻的电压降按等比数列规则设计成正负各8大段,所以基本电阻链和一级电阻链电阻值的设计方案是(令电阻值公比为q≥1):R8=R18=R7=R’17=R,R9=R19=R6=R’16=q*R,RA=R1A=R5=R’15=q2*R,RB=R1B=R4=R’14=q3*R,RC=R1C=R3=R’13=q4*R,RD=R1D=R2=R’12=q5*R,RE=R1E=R1=R’11=q6*R,RF=R1F=R0=R’10=q7*R;令多路开关t全不通且单个调整电阻(R’0~R’F)全部断开,一级转换后,成为正负各8大段的15段折线,相邻大段之间的比例为q;
二级转换时,要将各大段内的电位等比地分为16小段,单个调整电阻(R’0~R’F)对基本电阻链进行调整,当一级等压电阻在正8大段时,要将基本电阻链调整成从小到大对 压电阻进行替换:R”0=q-8*R,R”1=q-7*R,R”2=q-6*R,R”3=q-5*R,R”4=q-4*R,R”5=q-3*R,R”6=q-2*R,R”7=q-1*R,R8=R,R9=q1*R,RA=q2*R,RB=q3*R,RC=q4*R,RD=q5*R,RE=q6*R,RF=q7*R;当一级等压电阻在负8大段时,要将基本电阻链调整成从大到小对等压电阻进行替换:R0=q7*R,R1= q6*R,R2=q5*R,R3=q4*R,R4=q3*R,R5=q2*R,R6=q1*R,R7=R,R”8=q-1*R,R”9=q-2*R,R”A=q-3*R,R”B=q-4*R,R”C=q-5*R,R”D=q-6*R,R”E=q-7*R,R”F=q-8*R;
设RZ=R0+…+R7+R”8+…+R”F=R”0+…+R”7+R8+…+RF;由于一级等压电阻有8个不同的值,所以要使用链调整电阻R78t~R0Ft使得基本调整链能够等价置换任何一个一级等压电阻,令R78t∥RZ=R17=R18,R69t∥RZ=R16=R19,R5At∥Rz=R15=R1A,R4Bt∥RZ=R14=R1B,R3Ct∥Rz=R13= R1c,R2Dt∥RZ=R12=R1D,R1Et∥RZ=R11=R1E,R0Ft∥RZ=R10=R1F;然后通过控制多路开关t,在链调整电阻R78t~R0Ft中调用合适的一个与调整电阻链并联,可以等价置换任何一个一级等压电阻,于是,将每个大段的电位都可以按等比数列的规则分为16小段。二级转换也是四位输出。一、二级转换合并起来,形成正负各128折线的压缩特性曲线。将调整后基本电阻链简称基本调整链。
CNA021396639A 2002-09-30 2002-09-30 直接式分级并行a/d转换的方法 Pending CN1487672A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA021396639A CN1487672A (zh) 2002-09-30 2002-09-30 直接式分级并行a/d转换的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA021396639A CN1487672A (zh) 2002-09-30 2002-09-30 直接式分级并行a/d转换的方法

Publications (1)

Publication Number Publication Date
CN1487672A true CN1487672A (zh) 2004-04-07

Family

ID=34147493

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA021396639A Pending CN1487672A (zh) 2002-09-30 2002-09-30 直接式分级并行a/d转换的方法

Country Status (1)

Country Link
CN (1) CN1487672A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868405A (zh) * 2012-09-13 2013-01-09 成都驰通数码***有限公司 一种并联模数信号转换装置
CN103475372A (zh) * 2011-12-26 2013-12-25 陈启星 直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器
CN103490778A (zh) * 2012-05-30 2014-01-01 陈启星 对数压扩律的多级并行式超高速adc及dac
CN103516363A (zh) * 2012-06-15 2014-01-15 陈启星 基于对偶权电阻链的权电压式adc和dac
US9136852B2 (en) 2011-12-26 2015-09-15 Qixing Chen Multi-stage parallel super-high-speed ADC and DAC of logarithmic companding law

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103475372A (zh) * 2011-12-26 2013-12-25 陈启星 直接引出顶阶电位而计算次级输入电压的多级并行式模数转换器
US9136852B2 (en) 2011-12-26 2015-09-15 Qixing Chen Multi-stage parallel super-high-speed ADC and DAC of logarithmic companding law
CN103490778A (zh) * 2012-05-30 2014-01-01 陈启星 对数压扩律的多级并行式超高速adc及dac
CN103516363A (zh) * 2012-06-15 2014-01-15 陈启星 基于对偶权电阻链的权电压式adc和dac
CN102868405A (zh) * 2012-09-13 2013-01-09 成都驰通数码***有限公司 一种并联模数信号转换装置
CN102868405B (zh) * 2012-09-13 2015-07-29 成都驰通数码***有限公司 一种并联模数信号转换装置

Similar Documents

Publication Publication Date Title
CN103227642B (zh) 逐次逼近寄存器模数转换器
KR102001762B1 (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
CN102751990A (zh) 一种可提高动态性能的流水线式模数转换器
CN1943116A (zh) 改进数模转换器中降低误差的方法以及应用该方法的数模转换器
CN1288848C (zh) 用引入的非线性改善模数转换器线性的结构和方法
CN1874148A (zh) 负反馈电路及用其实现片内传输线阻抗匹配的方法及装置
CN111900990A (zh) 一种基于混合编码的电流舵型数模转换器
CN1487672A (zh) 直接式分级并行a/d转换的方法
CN1809962A (zh) 高分辨率数字模拟转换器装置
CN109104195A (zh) 一种数模转换电路、其使用方法及显示装置
CN1179485C (zh) 对数型a/d转换器、对数型a/d转换方法、对数型d/a转换器、对数型d/a转换方法、以及物理量测量***
CN110034761A (zh) 压控振荡器型模数转换器数字输出转二进制码的编码电路
CN1135704C (zh) 浮点模数转换器和对模拟输入信号进行模数转换的方法
CN1101991C (zh) 运算处理装置和运算处理电路
CN1523765A (zh) 置换式分级并行a/d转换的方法
CN1151521A (zh) 温度测量电路
CN1199358C (zh) 主从式采样/保持电路和采用该电路的模数转换器
CN1169217A (zh) 具有折叠和内插的模/数变换
CN102281069B (zh) 模拟数字转换电路
CN1533034A (zh) A/d转换器
CN113659985A (zh) 时域交织sar adc失调校准装置及方法
CN1449118A (zh) A/d转换器电路
CN106911333A (zh) 基于采样电容随机化的流水线模数转换器及转换方法
CN2676499Y (zh) 一种用于流水线模数转换器的动态比较器电路结构
CN1348628A (zh) 电容快速模数转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication