CN105762084A - 倒装芯片的封装方法及封装装置 - Google Patents

倒装芯片的封装方法及封装装置 Download PDF

Info

Publication number
CN105762084A
CN105762084A CN201610282085.6A CN201610282085A CN105762084A CN 105762084 A CN105762084 A CN 105762084A CN 201610282085 A CN201610282085 A CN 201610282085A CN 105762084 A CN105762084 A CN 105762084A
Authority
CN
China
Prior art keywords
packaging
base plate
semiconductor chip
carrier
bearing area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610282085.6A
Other languages
English (en)
Other versions
CN105762084B (zh
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201610282085.6A priority Critical patent/CN105762084B/zh
Publication of CN105762084A publication Critical patent/CN105762084A/zh
Application granted granted Critical
Publication of CN105762084B publication Critical patent/CN105762084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明公开了一种倒装芯片的封装方法及封装装置，所述方法包括提供载体和封装基板，所述载体包括承载区域，且所述载体上设置有固定部，所述封装基板用于封装半导体芯片；利用所述固定部将所述载体固定于封装设备的机台上，并将所述封装基板固定于所述承载区域内，以对所述半导体芯片进行封装。通过上述方式，本发明能够节省基板空间，减少基板材料浪费，有利于降低成本。

Description

倒装芯片的封装方法及封装装置
技术领域
本发明涉及半导体技术领域，特别是涉及一种倒装芯片的封装方法及封装装置。
背景技术
互连技术是微电子封装中的关键技术之一，对微电子封装产品质量、效率和成本有着重大影响，主要包括导线键合和倒装芯片(Flipchip)两种封装技术。倒装芯片封装具有高密度、高性能和轻薄短小的特点，能够使得封装成本更低、容易实现堆叠芯片和三维封装工艺，已成为封装技术的主要发展发现。
参阅图1和图2，倒装芯片封装技术主要是在半导体芯片11的作用表面上沉积锡铅球13，然后将半导体芯片11的作用表面朝下翻转加热以利用熔融的锡铅球13与基板单元12或其他载体、电路板等上的线路或者引脚相结合。在将半导体芯片11和基板单元12相结合后，对半导体芯片11进行塑封，从而在半导体芯片11的表面形成封装层14，封装层14包裹整个半导体芯片11的表面，以保护半导体芯片11及基板单元12。
如图2所示，现有的封装技术中，大多数情况下是进行“多芯片封装”，即使用一块母基板20划分为多个基板单元12，然后将多个半导体芯片11一一倒装在多个基板单元12上，每个基板单元12对应封装一个半导体芯片11。将半导体芯片11倒装在基板单元12上后，对半导体芯片11进行塑封，然后对母基板20进行切割以分离多个基板单元，从而得到多个独立的封装结构。由于母基板20面积较大，封装过程中容易受应力影响而产生形变翘曲，因此基板单元12之间通常预留一定的空间或者在基板单元12之间的部分区域挖空以减小受到的应力。
在封装过程中，母基板20直接置于封装设备的机台上，为了将母基板20和设备的机台固定，例如在塑封过程中，母基板20需与塑封设备的机台固定，母基板20上通常设置有定位孔201，然后将机台上的定位针穿过母基板20上的定位孔201，从而将母基板20固定在机台上。然而，上述方式中，母基板20需要预留一定的空间来设置定位孔201，在切割之后设置有定位孔201的基板区域将会被丢弃，如此一来母基板无法完全用来封装半导体芯片，导致基板材料浪费，不利于生产成本降低。
发明内容
本发明主要解决的技术问题是提供一种倒装芯片的封装方法及封装装置，能够提高基板的利用率，有利于成本降低。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种倒装芯片的封装方法，包括：提供载体和封装基板，所述载体包括承载区域，且所述载体上设置有固定部，所述封装基板用于封装半导体芯片；利用所述固定部将所述载体固定于封装设备的机台上，并将所述封装基板固定于所述承载区域内，以对所述半导体芯片进行封装。
其中，所述载体呈凹槽结构，所述凹槽结构包括首尾连接的四条边框和与所述四条边框连接的凹槽底部，所述承载区域位于所述凹槽底部，所述固定部为设置在所述边框上的定位孔。
其中，所述凹槽的底部为粘贴在所述边框上的胶膜。
其中，所述载体为平板状的承载板，所述固定部为设置在所述承载板上的定位孔。
其中，所述封装基板的数量为多个，多个所述封装基板相互独立，每个所述封装基板用于封装至少一个所述半导体芯片，所述承载区域设置有用于定位每个所述封装基板的定位标记；所述将所述封装基板固定于所述承载区域内的步骤包括：根据所述定位标记将多个所述封装基板固定在所述承载区域上。
其中，所述提供基板承载框和封装基板的步骤包括：还提供多个所述半导体芯片，所述半导体芯片的表面包括第一表面和第二表面，所述第一表面上形成有第一连接端子，所述封装基板包括第三表面和第四表面，所述第三表面上形成有第二连接端子；所述将所述封装基板固定于所述承载区域内的步骤之后，包括：将所述半导体芯片的第一表面和对应的所述封装基板的第三表面相对设置且使所述第一连接端子和所述第二连接端子焊接在一起；在所述半导体芯片的表面形成封装层，且至少暴露部分所述第二表面。
其中，在所述半导体芯片的表面形成封装层的步骤之后，包括：在暴露的所述第二表面上形成散热层。
其中，在所述半导体芯片的表面上形成封装层的步骤包括：在所述半导体芯片的部分第二表面上设置一层阻挡层；在所述阻挡层和所述承载区域之间的空间填充第一封装材料；固化所述第一封装材料以在所述半导体芯片的表面形成所述封装层；移除所述阻挡层，以暴露所述部分第二表面。
其中，所述阻挡层为具有弹性的胶膜；所述在所述半导体芯片的部分所述第二表面上设置一层阻挡层的步骤包括：在塑封模具的上膜上设置所述阻挡层，并使所述上膜通过所述阻挡层压合于所述第二表面上。
其中，在移除所述阻挡层的步骤之后，包括：对位于所述封装基板之间的封装层进行切割以分离多个所述封装基板，并使所述封装基板中除所述第四表面之外的其余表面均形成有所述封装层。
其中，所述将所述半导体芯片的第一表面和对应的所述封装基板的第三表面相对设置且使所述第一连接端子和所述第二连接端子焊接在一起的步骤之后，包括：在所述半导体芯片的第一表面和对应的所述封装基板的第三表面之间形成底部填充层。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种封装装置，包括载体，所述载体包括承载区域，所述承载区域用于固定封装基板，所述封装基板用于封装半导体芯片；所述载体上设置有固定部，以利用所述固定部将所述载体固定于封装设备的机台上，以对固定于所述承载区域中的所述封装基板上的半导体芯片进行封装。
其中，所述载体呈凹槽结构，所述凹槽结构包括首尾连接的四条边框和与所述四条边框连接的凹槽底部，所述承载区域位于所述凹槽底部，所述固定部为设置在所述边框上的定位孔。
其中，所述凹槽底部为粘贴在所述边框上的胶膜。
本发明的有益效果是：区别于现有技术的情况，本发明的封装方法中，通过提供设置有固定部的载体，利用固定部将载体固定于封装设备的机台上，并将用于封装半导体芯片的封装基板置于载体的承载区域内，从而将封装基板固定在机台上，进而可对半导体芯片进行封装，由此不需要在封装基板上设置定位孔来固定封装基板，能够节省基板空间，减少基板材料浪费，有利于降低成本。
进一步地，在对半导体芯片的封装中，通过暴露半导体芯片的部分第二表面，与现有的使塑封层包裹整个半导体芯片的表面的做法相比，可以使得半导体芯片通过暴露的第二表面进行散热，有利于提高半导体芯片的散热效果。
附图说明
图1是现有技术一种半导体芯片的结构示意图；
图2是现有技术一种用于封装半导体芯片的母基板的俯视图；
图3是本发明倒装芯片的封装方法一实施方式的流程图；
图4是本发明封装装置一实施方式的结构示意图；
图5是图4所示的封装装置沿AB方向的截面示意图；
图6是本发明倒装芯片的封装方法一实施方式的流程示意图，图中显示各步骤相应的结构示意；
图7是本发明倒装芯片的封装方法一实施方式中，半导体芯片的结构示意图；
图8是本发明倒装芯片的封装方法一实施方式中，在暴露的第二表面上形成散热层的示意图；
图9是本发明倒装芯片的封装方法一实施方式中，在半导体芯片的表面上形成封装层的流程示意图，图中显示各步骤相应的结构示意；
图10是本发明倒装芯片的封装方法一实施方式中，在半导体芯片和封装基板之间形成底部封装层的示意图。
具体实施方式
在以下描述中阐述了具体的细节以便充分理解本发明。但是本发明能够以多种不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
针对背景技术中提到的缺陷，本发明提供一种倒装芯片的封装方法。下面将结合附图和实施方式对本发明作进一步的详细描述。
参阅图3，本发明倒装芯片的封装方法一实施方式中，包括如下步骤：
步骤S301：提供载体和封装基板，载体包括承载区域，且载体上设置有固定部，封装基板用于封装半导体芯片。
结合图4和图5，在本发明一实施方式中，载体40为一基板承载框，其呈凹槽结构。其中载体40包括首尾连接的四条边框41和与四条边框41连接的凹槽底部42，承载区域位于凹槽底部42。载体40上设置有固定部，其中固定部为设置在边框41上的定位孔411，例如定位孔411可以设置在相对的两条边框41上，也可以设置在相邻的两条边框41上，具体的可根据封装设备的机台进行设置。边框41可以采用金属材料制成，也可以塑料、陶瓷或其他材料制成。
其中，本实施方式中，凹槽底部42为粘贴在边框上的胶膜。该胶膜可以是感光胶膜，具有较大的粘性，从而通过粘接的方式固定封装基板。
其中，封装基板可以是包含有多个基板单元的母基板，也可以是从母基板上分离出来的单独的基板单元。在本实施方式中，封装基板是指基板单元，一个基板单元例如为一块电路板，用于封装半导体芯片，并且基板单元上也可以封装有其他电路元器件，例如被动元件等，其中每个封装基板上封装的半导体芯片可以是单颗也可以是多颗，具体可由实际电路结构确定。每个封装基板对应一个或多个封装单元，本实施例中，优选每个封装基板对应一个封装单元。
步骤S302：利用固定部将载体固定于封装设备的机台上，并将封装基板固定于承载区域内，以对半导体芯片进行封装。
将半导体芯片封装于封装基板上时，通常需要经过多个工艺步骤，例如清洗、倒装、塑封、切割等，封装设备包括在每一道工艺站点所需的设备，例如倒装设备、塑封设备等。利用本发明实施方式的载体，当需要将封装基板固定时，可以利用载体将封装基板固定在封装设备的机台上以进行相应的作业。
举例而言，在进行倒装工艺时，需把封装基板固定在倒装设备的机台上。此时，可先将载体40通过定位孔411固定在倒装设备的机台上，然后将封装基板固定在载体40的承载区域上，从而将封装基板固定于倒装设备的机台上，之后利用倒装设备将半导体芯片倒装在封装基板上。或者也可以先将封装基板固定在载体40的承载区域上，然后将载体40固定于倒装设备的机台上。
将半导体芯片倒装在封装基板上后，对半导体芯片进行塑封工艺。具体地，将载体40从倒装设备的机台上取出，并通过定位孔411将承载有封装基板的载体40固定在塑封设备的机台上，从而利用塑封设备对封装基板上的半导体芯片进行塑封。完成塑封后，剥离载体40的凹槽底部42，即胶膜，从而露出封装基板的底部，以便进行后续作业。其中，由于凹槽底部42为感光胶膜，因此可通过对凹槽底部42进行光照以降低凹槽底部42的粘性，然后将凹槽底部42剥离边框41。
本实施方式中，利用载体40将封装基板固定在封装设备的机台上，以将半导体芯片封装于封装基板，与现有方式相比，不需要在母基板上设置定位孔即可将封装基板固定在机台上，因此母基板上不需要预留空间来形成定位孔，能够节省基板空间，对于相同大小的母基板而言可以获得更多个封装基板，从而可以封装更多半导体芯片，有利于降低生产成本。
此外，在本实施方式中，一个封装基板为从母基板上分离出来的单独的一个基板单元，因此在封装过程中是以比母基板面积更小的基板单元为单位进行封装，可以在一定程度上减小封装基板受到的应力作用，从而可以减小封装基板的形变翘曲程度。并且，对于母基板而言，其不需要如现有的母基板一样在基板单元之间预留一定的空间或挖空基板单元之间的部分区域，能够进一步节省的母基板空间，使得母基板可以得到有效利用而能够封装更多的半导体芯片，有利于进一步降低生产成本，且可以简化母基板工艺。
并且，在本实施方式中，载体40的凹槽底部42为胶膜，因此在完成塑封后，利用胶膜的软特性可以在较好地将胶膜剥离，且可以降低剥离过程对封装基板的底部造成损伤。
其中，在另一实施方式中，载体40进一步还可以包括一底板，底板例如可以是金属板或塑料板等。胶膜贴在底板上，贴有胶膜的底板与四条边框41连接以形成载体40的凹槽底部42，并且胶膜朝向凹槽的开口方向，封装基板固定于胶膜上。通过设置一底板，可以提高载体40底部的强度，避免封装过程中胶膜断裂。当然，载体40也可以是四条边框和凹槽底部一体成型的凹槽结构。
在本发明其他实施方式中，载体也可以为平板状的承载板，承载板的承载区域即为承载板上的区域，例如承载板的中间区域为承载区域，而固定部为设置在承载板上的定位孔，可以根据机台的结构确定定位孔的位置。此时，在封装过程中，将封装基板固定在承载板上时，可以先在承载区域贴上一层胶膜，再将封装基板固定于胶膜上，然后将承载板通过定位孔固定在机台上进行作业。利用平板状的承载板作为封装基板的载体，能够实现将封装基板固定在机台上的同时，也可以降低载体的制造工艺。
为了更好地描述本发明的封装方法，将封装有半导体芯片的一个封装基板定义为一个封装体。为了提高生产效率，通常是同时对多个封装基板封装所需的半导体芯片，以同时产出多个封装体。利用本发明的载体40，可以实现同时对多个封装基板封装所需的半导体芯片，其中可以将载体40的承载区域划分为多个小区块，每个小区块承载至少一个封装基板。
更具体地，参阅图6，并结合图4和图5，图6是本发明倒装芯片的封装方法一实施方式的流程图，图中示意出各步骤对应的结构，图中相同标号的元件作用相同。其中图6中仅示出两个封装基板，本领域技术人员可以理解的是，当载体40足够大时，其承载区域可以承载更多个封装基板，以同时进行生产多个封装体。所述方法包括如下步骤：
步骤S601，除了提供载体40、多个封装基板61之外，还提供多个半导体芯片62。其中多个封装基板61相互独立，且作为一种示例，图中仅示出两个半导体芯片62，每个半导体芯片62对应封装在一个封装基板61上，然而如前述一样，封装基板61上还可封装更多半导体芯片以及其他的元器件，可根据实际电路确定。
其中，半导体芯片62的表面包括第一表面621和第二表面622。第一表面621为半导体芯片62的作用表面，也即具有电路结构的表面，为半导体芯片62的正面，第二表面622为半导体芯片62的背面。第一表面621上形成有第一连接端子623，其中图中示出四个第一连接端子623，第一连接端子623与半导体芯片62中的电路结构(未图示)电学连接。
封装基板61包括相对的第三表面611和第四表面612。第三表面611上形成有第二连接端子613，第四表面612上形成有第三连接端子614。第二连接端子613和第三连接端子614彼此电学连接，并且第二连接端子613之间、第三连接端子614之间以及第二连接端子613和第三连接端子614之间的连接关系可根据实际电路需要进行确定，图中仅是作为一种示例进行说明。
步骤S602，将多个封装基板61固定在承载区域上，具体是固定在载体40的凹槽底部42上。其中，凹槽底部42上设置有用于定位每个封装基板61的定位标记，定位标记例如可以是定位线或定位符号等。根据定位标记将多个封装基板61固定在凹槽底部42上。
步骤S603，将半导体芯片62的第一表面621和对应的封装基板61的第三表面611相对设置且使第一表面621上的第一连接端子623和第三表面611上的第二连接端子613焊接在一起，从而将半导体芯片62倒装在封装基板61上。每个半导体芯片62对应倒装在一个封装基板61上。
其中，第一连接端子623可在沾取助焊剂后与封装基板61的第二连接端子613互连；也可以先将非导电胶(Non-ConductivePaste，NCP)点在封装基板61的表面上，通过热压焊(ThermalCompressBonding，TCB)的方式使半导体芯片62的第一连接端子623与封装基板61的第二连接端子613实现互连。
其中，在一种可能的实施方式中，参阅图7，第一连接端子623是焊接凸点，可以是键合工艺形成的金属凸点(studbond)+焊料的结构。其中，可以预先在焊盘上形成键合金属凸点6231，并使金属凸点6231上形成焊料层6232，从而形成第一连接端子623。在将半导体芯片62的第一表面621和封装基板61的第三表面611相对设置时，第一连接端子623的焊料层6232和第三表面611上的第二连接端子613接触，从而通过回流焊工艺将金属凸点6231上的焊料层6232熔融，进而将金属凸点6231和第二连接端子613焊接在一起，从而实现半导体芯片62和封装基板61的互连。在另一种实施方式中，也可以在第二连接端子613上形成金属凸点，然后通过第二连接端子613上的金属凸点实现与半导体芯片62的第一连接端子623相互连。通过使第一或第二连接端子形成金属凸点以实现封装基板61和半导体芯片62的互连，能够增加半导体芯片62与封装基板61间的空隙高度，从而易于塑封工艺中塑封料的填充。
当然，在另一些实施方式中，第一连接端子623也可以是通过焊料形成的球状锡球(solderball)，也可以是柱状的焊料凸点(pillarbump)等。
继续参阅图6，步骤S604，在半导体芯片62的表面形成塑封层63，且暴露第二表面622。将半导体芯片62固定在封装基板61上后，对半导体芯片62进行塑封，以在半导体芯片62的表面形成塑封层63。具体地，在凹槽42内填充塑封材料，然后通过加热或其他方式固化塑封材料，从而形成塑封层63。本实施方式中，塑封层63作为半导体芯片62的封装层，其使用环氧树脂材料形成，即塑封材料为环氧树脂材料。塑封层63包裹半导体芯片62的大部分表面，而第二表面622上不形成有塑封层63，以使第二表面622暴露。
其中，裸露的第二表面622为与第一表面621相对的半导体芯片62的背面，半导体芯片62的侧面以及第一表面621均为塑封层63所包裹。进一步地，半导体芯片62的第一表面621和封装基板61的第三表面611之间的空隙也被塑封层63所填充。
其中，还包括步骤S605，移除凹槽底部42，在封装基板61的第四表面612上的第三连接端子614上形成焊料凸点615，进而形成类似球形阵列封装(BallGridArray，BGA)外形的封装，再与下一层组装进行互连。其中焊料凸点615可以是焊锡球，也可以是金属凸点+焊料的结合体。在其它实施例中，封装基板61的第三连接端子614若作为信号端子直接与下一层组装进行互连，形成类似栅极阵列封装(LandGridArray，LGA)外形的封装，则无需在第三连接端子614上形成焊接凸点615了。
步骤S606，对位于封装基板61之间的塑封层63进行切割以分离多个封装基板61，并使每个封装基板61中除第四表面612之外的其余表面均形成有塑封层63。如图所示，在切割过程中，对塑封层63进行切割以分离多个封装结构，并使每个封装基板61的两侧边均保留部分塑封层63。所述封装结构是指包括一个封装基板61和固定在该封装基板61上的半导体芯片62的结构。
由于是对塑封层63进行切割，与传统的对母基板进行切割的方式相比，本实施方式在切割过程中可以在封装基板61的两侧边均保留部分塑封层63，有利于保护封装基板61的内部电路。
传统的封装方式中，塑封层通常是包裹整个半导体芯片，导致半导体芯片只能通过封装基板向外散热，而本实施方式，通过将与第一表面621相对的第二表面622裸露，从而使半导体芯片62的热量不仅可以通过封装基板61的第二连接端子613经由封装基板61散发出去，而且可以通过暴露的第二表面621进行散热，从而大大提高了半导体芯片62的散热能力，使得半导体芯片62的散热效果更加，有利于提高电路的稳定性。
在本发明另一实施方式中，为了进一步提高半导体芯片62的散热能力，参阅图8，在半导体芯片62的表面形成塑封层63的步骤之后，其还可进一步包括如下步骤：在暴露的第二表面622上形成散热层64。其中，散热层64可以采用具有较好散热性能的铝材质。其中，可以是在对塑封层63进行切割之后再在每个半导体芯片62的暴露的第二表面622上形成散热层64。
参阅图9，在本发明封装方法的一实施方式中，塑封过程可以通过设置阻挡层来使得部分第二表面622暴露。具体地，在半导体芯片62的表面上形成塑封层63的步骤，即图6所示的步骤S604进一步包括如下子步骤：
子步骤S6041，在塑封模具的上膜92合模下压前，在上膜92上设置一层阻挡层，所述阻挡层为具有弹性的胶膜91。
子步骤S6042，将设置有胶膜91的上膜92压合在半导体芯片62的第二表面622上，即塑封模具的上模92与半导体芯片62间通过胶膜91进行压合。由此将胶膜91设置于半导体芯片62的第二表面622上。
子步骤S6043，在胶膜91和承载区域之间的空间填充塑封材料，然后固化塑封材料以形成塑封层63。其中，承载区域为凹槽底部42，即在胶膜91和凹槽底部42之间的空间填充塑封材料。塑封材料可以是环氧树脂材料。其中使塑封材料填满半导体芯片62和封装基板61的第三表面611之间的空隙。
步骤S6044，移除上膜92和胶膜91，以暴露与胶膜91贴合的第二表面622。
移除胶膜91后，执行图6所示的步骤S605。
本实施方式中，通过在半导体芯片62的第二表面622上设置一层胶膜91，从而在塑封过程中可以阻挡塑封材料溢出至该第二表面622上，因此可以避免该部分第二表面622上形成塑封层63。此外，本实施方式的胶膜91为具有弹性的胶膜，因此可以将塑封模具的上膜92压于胶膜91上，使得胶膜91可以和半导体芯片62的第二表面622紧密贴合，进一步避免塑封材料溢至该第二表面622上，同时利用胶膜91吸收上膜92的应力可以防止上膜92将半导体芯片62压坏。
此外，通过胶膜91，可以调节半导体芯片62在回流焊过程中引起的焊接高度公差。具体而言，将相对设置后的半导体芯片62和封装基板61通过回流焊以进行二者之间的焊接之后，多个半导体芯片62可能存在高度差，导致多个半导体芯片62的暴露的第二表面622不在同一平面上。而在后续塑封过程中，通过设置具有弹性的胶膜91，当压板92压在胶膜91上时，利用胶膜91的弹性可以使得胶膜91同时与高度不一致的多个半导体芯片62紧密贴合，避免胶膜91和较低的半导体芯片62之间存在较大的空隙，从而可以避免封装材料溢至暴露的第二表面622上。
其中，在本发明一实施方式中，芯片倒装环节采用的是TCB/NCP工艺，封装基板61和半导体芯片62之间的间隙在进行塑封前已备NCP填充。具体地，如图10所示，在半导体芯片62的表面上形成塑封层63的步骤之前，即在步骤S604之前，在将半导体芯片62和封装基板61焊接在一起后，在半导体芯片62的第一表面621和封装基板61的第三表面611之间的空隙进行NCP底部填充，以形成底部填充层34。
在其他实施方式中，也可以采用点胶方式进行底部填充。当然，当半导体芯片62和封装基板61之间的间距较大时，有利于塑封材料流入半导体芯片62和封装基板61之间的空间，因此可以不进行底部填充，而是直接对芯片进行塑封。
当半导体芯片62和封装基板61之间的间距较小时，通过对半导体芯片62和封装基板61之间的空隙先进行底部填充，可以降低因塑封层33的材料难以将半导体芯片62的第一表面621和封装基板61的第三表面611之间的空隙填满而造成内部空洞的概率。
在上述实施方式中，通过设置胶膜91以阻止第一封装材料覆盖与第一表面621相对的第二表面622，从而使得与第一表面621相对的第二表面622暴露，在本发明其他实施方式中，还可以通过其他方式暴露第二表面622。例如，在不设置胶膜91的情况下，对半导体芯片62填充第一封装材料，以形成包裹整个半导体芯片62的表面的封装层，然后通过切割、磨削或化学腐蚀等工艺除去与第一表面相对的第二表面上的封装层，从而暴露部分第二表面。或者，也可以通过控制第一封装材料的用量以使得填充之后的第一封装材料位于与第一表面相对的第二表面之下，从而避免第一封装材料淹没与第一表面相对的第二表面，进而暴露与第一表面相对的第二表面。
此外，如图6所示，所暴露的第二表面622为与第一表面621相对的整个第二表面，在其他实施方式中，暴露的第二表面也可以是与第一表面621相对的部分第二表面，且暴露的第二表面的形状可以是梯形、圆形或不规则形状等。
本发明还提供一种封装装置的实施方式，封装装置包括载体，其中所述载体的结构和使用方法与前述任一实施方式所述的载体的结构和使用方法相同。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (14)

1.一种倒装芯片的封装方法，其特征在于，包括：
提供载体和封装基板，所述载体包括承载区域，且所述载体上设置有固定部，所述封装基板用于封装半导体芯片；
利用所述固定部将所述载体固定于封装设备的机台上，并将所述封装基板固定于所述承载区域内，以对所述半导体芯片进行封装。
2.根据权利要求1所述的封装方法，其特征在于，所述载体呈凹槽结构，所述凹槽结构包括首尾连接的四条边框和与所述四条边框连接的凹槽底部，所述承载区域位于所述凹槽底部，所述固定部为设置在所述边框上的定位孔。
3.根据权利要求2所述的封装方法，其特征在于，所述凹槽底部为粘贴在所述边框上的胶膜。
4.根据权利要求1所述的封装方法，其特征在于，所述载体为平板状的承载板，所述固定部为设置在所述承载板上的定位孔。
5.根据权利要求1-4任一项所述的封装方法，其特征在于，所述封装基板的数量为多个，多个所述封装基板相互独立，每个所述封装基板用于封装至少一个所述半导体芯片，所述承载区域设置有用于定位每个所述封装基板的定位标记；
所述将所述封装基板固定于所述承载区域内的步骤包括：
根据所述定位标记将多个所述封装基板固定在所述承载区域上。
6.根据权利要求5所述的封装方法，其特征在于，所述提供基板承载框和封装基板的步骤包括：
还提供多个所述半导体芯片，所述半导体芯片的表面包括第一表面和第二表面，所述第一表面上形成有第一连接端子，所述封装基板包括第三表面和第四表面，所述第三表面上形成有第二连接端子；
所述将所述封装基板固定于所述承载区域内的步骤之后，包括：
将所述半导体芯片的第一表面和对应的所述封装基板的第三表面相对设置且使所述第一连接端子和所述第二连接端子焊接在一起；
在所述半导体芯片的表面形成封装层，且至少暴露部分所述第二表面。
7.根据权利要求6所述的封装方法，其特征在于，在所述半导体芯片的表面形成封装层的步骤之后，包括：
在暴露的所述第二表面上形成散热层。
8.根据权利要求6所述的封装方法，其特征在于，在所述半导体芯片的表面上形成封装层的步骤包括：
在所述半导体芯片的部分第二表面上设置一层阻挡层；
在所述阻挡层和所述承载区域之间的空间填充塑封材料；
固化所述塑封材料以在所述半导体芯片的表面形成所述封装层；
移除所述阻挡层，以暴露所述部分第二表面。
9.根据权利要求8所述的封装方法，其特征在于，所述阻挡层为具有弹性的胶膜；
所述在所述半导体芯片的部分所述第二表面上设置一层阻挡层的步骤包括：在塑封模具的上膜上设置所述阻挡层，并使所述上膜通过所述阻挡层压合于所述第二表面上。
10.根据权利要求8所述的封装方法，其特征在于，在移除所述阻挡层的步骤之后，包括：
对位于所述封装基板之间的封装层进行切割以分离多个所述封装基板，并使所述封装基板中除所述第四表面之外的其余表面均形成有所述封装层。
11.根据权利要求6所述的封装方法，其特征在于，所述将所述半导体芯片的第一表面和对应的所述封装基板的第三表面相对设置且使所述第一连接端子和所述第二连接端子焊接在一起的步骤之后，包括：
在所述半导体芯片的第一表面和对应的所述封装基板的第三表面之间形成底部填充层。
12.一种封装装置，其特征在于，包括载体，所述载体包括承载区域，所述承载区域用于固定封装基板，所述封装基板用于封装半导体芯片；
所述载体上设置有固定部，以利用所述固定部将所述载体固定于封装设备的机台上，以对固定于所述承载区域中的所述封装基板上的半导体芯片进行封装。
13.根据权利要求12所述的封装装置，其特征在于，所述载体呈凹槽结构，所述凹槽结构包括首尾连接的四条边框和与所述四条边框连接的凹槽底部，所述承载区域位于所述凹槽底部，所述固定部为设置在所述边框上的定位孔。
14.根据权利要求13所述的封装装置，其特征在于，所述凹槽底部为粘贴在所述边框上的胶膜。
CN201610282085.6A 2016-04-29 2016-04-29 倒装芯片的封装方法及封装装置 Active CN105762084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610282085.6A CN105762084B (zh) 2016-04-29 2016-04-29 倒装芯片的封装方法及封装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610282085.6A CN105762084B (zh) 2016-04-29 2016-04-29 倒装芯片的封装方法及封装装置

Publications (2)

Publication Number Publication Date
CN105762084A true CN105762084A (zh) 2016-07-13
CN105762084B CN105762084B (zh) 2020-11-13

Family

ID=56322439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610282085.6A Active CN105762084B (zh) 2016-04-29 2016-04-29 倒装芯片的封装方法及封装装置

Country Status (1)

Country Link
CN (1) CN105762084B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481957A (zh) * 2017-07-31 2017-12-15 广东工业大学 一种多芯片同步倒装机构及其封装工艺
CN107958845A (zh) * 2017-11-30 2018-04-24 中电科技集团重庆声光电有限公司 一种长线列探测器的塑封方法
CN108328564A (zh) * 2017-02-15 2018-07-27 日月光半导体制造股份有限公司 半导体封装装置
CN109411375A (zh) * 2018-10-25 2019-03-01 中国科学院微电子研究所 封装辅助装置及封装方法
CN109494162A (zh) * 2017-09-11 2019-03-19 日月光半导体制造股份有限公司 多模件扇出型封装及工艺
CN110060961A (zh) * 2018-01-19 2019-07-26 华为技术有限公司 一种晶圆封装器件
CN110289219A (zh) * 2019-06-28 2019-09-27 广东工业大学 扇出型模块高压封装工艺、结构以及设备
CN110517963A (zh) * 2019-09-05 2019-11-29 合肥矽迈微电子科技有限公司 一种环膜结构注塑工艺
CN111883436A (zh) * 2020-07-14 2020-11-03 通富微电子股份有限公司技术研发分公司 一种芯片封装方法和芯片封装器件

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US6444498B1 (en) * 2001-08-08 2002-09-03 Siliconware Precision Industries Co., Ltd Method of making semiconductor package with heat spreader
CN1767161A (zh) * 2004-10-29 2006-05-03 矽品精密工业股份有限公司 散热型封装结构及其制法
US20070141761A1 (en) * 2004-06-24 2007-06-21 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor packages, and structure and method for positioning semiconductor components
CN101840869A (zh) * 2010-04-29 2010-09-22 南通富士通微电子股份有限公司 一种芯片悬架式半导体封装散热改良方法
CN102130072A (zh) * 2010-01-15 2011-07-20 矽品精密工业股份有限公司 承载板及其制法
CN102315202A (zh) * 2010-07-02 2012-01-11 欣兴电子股份有限公司 具有线路的基板条及其制造方法
CN202495438U (zh) * 2011-12-31 2012-10-17 北京工业大学 一种热增强型四边扁平无引脚倒装芯片封装
CN203260617U (zh) * 2012-12-18 2013-10-30 苏州日月新半导体有限公司 封装基板的转接用载板
CN104241218A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种带有散热结构的倒装芯片塑封结构及制造方法
CN104600041A (zh) * 2014-12-25 2015-05-06 杰群电子科技（东莞）有限公司 一种双面散热半导体的封装结构及其封装方法
CN104599983A (zh) * 2014-12-29 2015-05-06 杰群电子科技（东莞）有限公司 一种半导体器件防止溢胶的封装方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US6444498B1 (en) * 2001-08-08 2002-09-03 Siliconware Precision Industries Co., Ltd Method of making semiconductor package with heat spreader
US20070141761A1 (en) * 2004-06-24 2007-06-21 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor packages, and structure and method for positioning semiconductor components
CN1767161A (zh) * 2004-10-29 2006-05-03 矽品精密工业股份有限公司 散热型封装结构及其制法
CN102130072A (zh) * 2010-01-15 2011-07-20 矽品精密工业股份有限公司 承载板及其制法
CN101840869A (zh) * 2010-04-29 2010-09-22 南通富士通微电子股份有限公司 一种芯片悬架式半导体封装散热改良方法
CN102315202A (zh) * 2010-07-02 2012-01-11 欣兴电子股份有限公司 具有线路的基板条及其制造方法
CN202495438U (zh) * 2011-12-31 2012-10-17 北京工业大学 一种热增强型四边扁平无引脚倒装芯片封装
CN203260617U (zh) * 2012-12-18 2013-10-30 苏州日月新半导体有限公司 封装基板的转接用载板
CN104241218A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种带有散热结构的倒装芯片塑封结构及制造方法
CN104600041A (zh) * 2014-12-25 2015-05-06 杰群电子科技（东莞）有限公司 一种双面散热半导体的封装结构及其封装方法
CN104599983A (zh) * 2014-12-29 2015-05-06 杰群电子科技（东莞）有限公司 一种半导体器件防止溢胶的封装方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈国岚等: "基于SSIP4L封装的磁传感器工艺研究", 《电子与封装》 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108328564A (zh) * 2017-02-15 2018-07-27 日月光半导体制造股份有限公司 半导体封装装置
CN108328564B (zh) * 2017-02-15 2019-09-06 日月光半导体制造股份有限公司 半导体封装装置
CN107481957A (zh) * 2017-07-31 2017-12-15 广东工业大学 一种多芯片同步倒装机构及其封装工艺
CN109494162A (zh) * 2017-09-11 2019-03-19 日月光半导体制造股份有限公司 多模件扇出型封装及工艺
US11152274B2 (en) 2017-09-11 2021-10-19 Advanced Semiconductor Engineering, Inc. Multi-moldings fan-out package and process
CN107958845A (zh) * 2017-11-30 2018-04-24 中电科技集团重庆声光电有限公司 一种长线列探测器的塑封方法
CN107958845B (zh) * 2017-11-30 2021-04-20 中国电子科技集团公司第四十四研究所 一种长线列探测器的塑封方法
CN110060961A (zh) * 2018-01-19 2019-07-26 华为技术有限公司 一种晶圆封装器件
US11430760B2 (en) 2018-01-19 2022-08-30 Huawei Technologies Co., Ltd. Chip package device
CN110060961B (zh) * 2018-01-19 2021-07-09 华为技术有限公司 一种晶圆封装器件
CN109411375A (zh) * 2018-10-25 2019-03-01 中国科学院微电子研究所 封装辅助装置及封装方法
CN109411375B (zh) * 2018-10-25 2020-09-15 中国科学院微电子研究所 封装辅助装置及封装方法
CN110289219B (zh) * 2019-06-28 2021-07-06 广东工业大学 扇出型模块高压封装工艺、结构以及设备
CN110289219A (zh) * 2019-06-28 2019-09-27 广东工业大学 扇出型模块高压封装工艺、结构以及设备
CN110517963A (zh) * 2019-09-05 2019-11-29 合肥矽迈微电子科技有限公司 一种环膜结构注塑工艺
CN111883436A (zh) * 2020-07-14 2020-11-03 通富微电子股份有限公司技术研发分公司 一种芯片封装方法和芯片封装器件
CN111883436B (zh) * 2020-07-14 2022-07-26 通富微电子股份有限公司技术研发分公司 一种芯片封装方法和芯片封装器件

Also Published As

Publication number Publication date
CN105762084B (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN105762084A (zh) 倒装芯片的封装方法及封装装置
CN101221946B (zh) 半导体封装、及***级封装模块的制造方法
TWI495082B (zh) 多層半導體封裝
CN102194804B (zh) 封装结构
KR101362715B1 (ko) 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
CN100421251C (zh) 半导体装置及其制造方法
CN100568498C (zh) 半导体器件及其制造方法
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
TWI335645B (en) Method and system for flip chip packaging
JP2011187574A (ja) 半導体装置及びその製造方法並びに電子装置
TWI436470B (zh) 封裝製程及封裝結構
CN102376678A (zh) 芯片尺寸封装件及其制法
TW201705316A (zh) 晶片封裝製程及晶片封裝體
CN105914155A (zh) 一种倒装芯片及其封装方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
US10366971B2 (en) Pre-applying supporting materials between bonded package components
CN205657052U (zh) 一种倒装芯片
KR100668858B1 (ko) 적층형 패키지 모듈 및 그 제조방법
CN102751203A (zh) 半导体封装结构及其制作方法
CN106098676A (zh) 多通道堆叠封装结构及封装方法
CN108281398B (zh) 半导体封装件及其制造方法
CN102556938B (zh) 芯片叠层封装结构及其制造方法
CN102956547A (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226001 Jiangsu Province, Nantong City Chongchuan District, No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226001 Jiangsu Province, Nantong City Chongchuan District, No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant