CN104599983A - 一种半导体器件防止溢胶的封装方法 - Google Patents

一种半导体器件防止溢胶的封装方法 Download PDF

Info

Publication number
CN104599983A
CN104599983A CN201410836378.5A CN201410836378A CN104599983A CN 104599983 A CN104599983 A CN 104599983A CN 201410836378 A CN201410836378 A CN 201410836378A CN 104599983 A CN104599983 A CN 104599983A
Authority
CN
China
Prior art keywords
lead frame
injection
semiconductor device
chip
mould
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410836378.5A
Other languages
English (en)
Other versions
CN104599983B (zh
Inventor
敖利波
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201410836378.5A priority Critical patent/CN104599983B/zh
Publication of CN104599983A publication Critical patent/CN104599983A/zh
Application granted granted Critical
Publication of CN104599983B publication Critical patent/CN104599983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体器件防止溢胶的封装方法，包括如下步骤：粘接芯片；导线架叠合；引线焊接；注塑；所述注塑步骤包括：在导线架的下表面贴胶带；注塑模具合模；模具下压，导线架下表面的胶带变形使得导线架与模具紧密接触；注塑成型。

Description

一种半导体器件防止溢胶的封装方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种半导体器件防止溢胶的封装方法。
背景技术
目前，半导体器件封装的步骤，包括：芯片粘接；引线焊接和注塑，在注塑步骤中，首先，对注塑模具进行合模，然后，注塑模具下压注塑成型，由于模具的内表面和半导体器件顶面接触不紧密，存在空隙，导致注塑成型时，会在半导体器件上表面出现溢胶的现象，影响半导体器件的散热性能和美观。
发明内容
本发明的目的在于提出一种半导体器件防止溢胶的封装方法，能够防止半导体器件上表面出现溢胶的现象。
为达此目的，本发明采用以下技术方案：
一种半导体器件防止溢胶的封装方法，包括如下步骤：
芯片粘接；
导线架叠合；
引线焊接；
注塑；
所述注塑步骤包括：
在导线架的下表面贴胶带；
注塑模具合模；
模具下压，导线架下表面的胶带变形使得导线架与模具紧密接触；
注塑成型。
进一步地，所述芯片粘接步骤包括：
准备第一导线架；
粘接芯片：所述芯片的下表面通过结合材与所述第一导线架粘接。
进一步地，所述导线架叠合步骤包括：
准备第二导线架；
叠合粘接：所述第二导线架与所述第一导线架叠合，并通过结合材与所述芯片的上表面粘接。
进一步地，在注塑步骤之前，还包括烘烤步骤，将与所述芯片粘接好的第一导线架和第二导线架，送入烤箱烘烤，烘烤后结合材固化，进而半导体整体高度确定。
进一步地，在送入烤箱烘烤前，控制导线架和芯片的整体高度。
本发明提供的一种双面散热半导体的封装结构及其封装方法，通过在导线架下表面贴胶带的方法，使得注塑模具合模时，在模具下压的过程中，导线架下表面的胶带变形使得导线架与模具紧密接触，防止半导体器件上表面出现溢胶导致半导体器件的散热性能和美观程度下降。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种半导体器件防止溢胶的封装方法的流程图；
图2是本发明实施例二提供的一种半导体器件防止溢胶的封装方法的流程图；
图3是本发明实施例三提供的注塑步骤的流程图；
图4是本发明实施例三提供的注塑步骤S41的结构示意图；
图5是本发明实施例三提供的注塑步骤S42的结构示意图；
图6是本发明实施例三提供的注塑步骤S43的结构示意图；
图7是本发明实施例三提供的注塑步骤S44的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
参考图1，本发明实施例一提供的一种半导体器件防止溢胶的封装方法包括：步骤S10-S40。
步骤S10:芯片粘接；
步骤S20:导线架叠合
步骤S30:引线焊接；
步骤S40:注塑；
其中步骤S40中包括：
在导线架的下表面贴胶带；
注塑模具合模；
模具下压，导线架下表面的胶带变形使得导线架与模具紧密接触；
注塑成型。
本发明提供的一种双面散热半导体的封装结构及其封装方法，通过在导线架下表面贴胶带的方法，使得注塑模具合模时，在模具下压的过程中，导线架下表面的胶带变形使得导线架与模具紧密接触，防止半导体器件上表面出现溢胶导致半导体器件的散热性能和美观程度下降。
其中，步骤S10包括：
准备第一导线架；
粘接芯片：所述芯片的下表面通过结合材与所述第一导线架粘接；
步骤S20包括：
准备第二导线架；
叠合粘接：所述第二导线架与所述第一导线架叠合，并通过结合材与所述芯片的上表面粘接；
其中，在步骤S40之前，还包括烘烤步骤，将与所述芯片粘接好的第一导线架和第二导线架，送入烤箱烘烤，烘烤后结合材固化，进而半导体整体高度确定。
其中，在送入烤箱烘烤前，控制导线架和芯片的整体高度。使得半导体在封装过程中，不会压坏芯片及不会造成半导体封装溢胶，提高了产品的封装质量，进一步提高了产品的整体散热性能。
实施例二：
参考图1，本发明实施例二提供的一种半导体器件防止溢胶的封装方法包括：步骤S10-S40。
步骤S11:准备第一导线架；
步骤S12:粘结芯片，所述芯片的下表面通过结合材与所述第一导线架粘接；
步骤S21：准备第二导线架：
步骤S22：叠合粘接，所述第二导线架与所述第一导线架叠合，并通过结合材与所述芯片上表面粘接；
步骤S20:烘烤，将与所述芯片粘接好的第一导线架和第二导线架，送入烤箱烘烤，烘烤后结合材固化，进而半导体整体高度确定。
步骤S31:引线焊接；
步骤S40:注塑，导线架的下表面贴胶带，注塑模具合模时，模具下压，导线架下表面的胶带变形使得导线架与模具紧密接触。
本发明提供的一种半导体器件防止溢胶的封装方法，通过在导线架下表面贴胶带的方法，使得注塑模具合模时，在模具下压的过程中，导线架下表面的胶带变形使得导线架与模具紧密接触，防止半导体器件上表面出现溢胶导致半导体器件的散热性能和美观程度下降。
其中，在送入烤箱烘烤前，控制导线架和芯片的整体高度。使得半导体在封装过程中，不会压坏芯片及不会造成半导体封装溢胶，提高了产品的封装质量，进一步提高了产品的整体散热性能。
实施例三
本实施例提供的注塑步骤，用于上述实施例提供的任意一种半导体器件防止溢胶的封装方法。
参考图三至图七，实施例三提供的注塑步骤包括：步骤S31-S34.
步骤S41，在导线架的下表面贴胶带；
其中，芯片10的底面和顶面分别通过结合材20与所述第一导线架30和所述第二导线架40粘合，
在所述第一导线架30的下表面贴胶带50。
步骤S42，注塑模具合模；
其中，注塑模具60合模，与所述第一导线架30的上表面接触。
步骤S43，模具下压，导线架下表面的胶带变形使得导线架与模具紧密接触；
其中，注塑模具60下压，所述第一导线架30的下表面的胶带50变形，所述第二导线架40的上表面与注塑模具60的内表面紧密接触。
步骤S44，注塑成型。
其中，在注塑模具60内，注入胶体70，所述第二导线架40的上表面外露于胶体70。
在完成注塑步骤后，撕去位于所述第一导线架30的胶带，使得第一导线架30外漏于胶体70。
本发明提供的一种半导体器件防止溢胶的封装方法，通过在导线架下表面贴胶带的方法，使得注塑模具合模时，在模具下压的过程中，导线架下表面的胶带变形使得导线架与模具紧密接触，防止半导体器件上表面出现溢胶导致半导体器件的散热性能和美观程度下降。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (5)

1.一种半导体器件防止溢胶的封装方法，包括如下步骤：
芯片粘接；
导线架叠合；
引线焊接；
注塑；
其特征在于：所述注塑步骤包括：
在导线架的下表面贴胶带；
注塑模具合模；
模具下压，导线架下表面的胶带变形使得导线架与模具紧密接触；
注塑成型。
2.根据权利要求1所述的封装方法，其特征在于：
所述芯片粘接步骤包括：
准备第一导线架；
粘接芯片：所述芯片的下表面通过结合材与所述第一导线架粘接。
3.根据权利要求2所述的封装方法，其特征在于：
所述导线架叠合步骤包括：
准备第二导线架；
叠合粘接：所述第二导线架与所述第一导线架叠合，并通过结合材与所述芯片的上表面粘接。
4.根据权利要求3所述的封装方法，其特征在于：在注塑步骤之前，还包括烘烤步骤，将与所述芯片粘接好的第一导线架和第二导线架，送入烤箱烘烤，烘烤后结合材固化，进而半导体整体高度确定。
5.根据权利要求4所述的封装方法，其特征在于：在送入烤箱烘烤前，控制导线架和芯片的整体高度。
CN201410836378.5A 2014-12-29 2014-12-29 一种半导体器件防止溢胶的封装方法 Active CN104599983B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410836378.5A CN104599983B (zh) 2014-12-29 2014-12-29 一种半导体器件防止溢胶的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410836378.5A CN104599983B (zh) 2014-12-29 2014-12-29 一种半导体器件防止溢胶的封装方法

Publications (2)

Publication Number Publication Date
CN104599983A true CN104599983A (zh) 2015-05-06
CN104599983B CN104599983B (zh) 2018-01-16

Family

ID=53125676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410836378.5A Active CN104599983B (zh) 2014-12-29 2014-12-29 一种半导体器件防止溢胶的封装方法

Country Status (1)

Country Link
CN (1) CN104599983B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762084A (zh) * 2016-04-29 2016-07-13 南通富士通微电子股份有限公司 倒装芯片的封装方法及封装装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060240140A1 (en) * 2005-04-22 2006-10-26 Towa Corporation Resin molding apparatus
CN103700596A (zh) * 2013-12-09 2014-04-02 宁波市鄞州科启动漫工业技术有限公司 减少模封胶体内气泡的压缩模封方法与装置
CN104064481A (zh) * 2013-03-18 2014-09-24 日东电工株式会社 粘接装置及电子装置的制造方法
CN203942731U (zh) * 2014-04-02 2014-11-12 东莞劲胜精密组件股份有限公司 一种电子产品的金属防水外壳

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060240140A1 (en) * 2005-04-22 2006-10-26 Towa Corporation Resin molding apparatus
CN104064481A (zh) * 2013-03-18 2014-09-24 日东电工株式会社 粘接装置及电子装置的制造方法
CN103700596A (zh) * 2013-12-09 2014-04-02 宁波市鄞州科启动漫工业技术有限公司 减少模封胶体内气泡的压缩模封方法与装置
CN203942731U (zh) * 2014-04-02 2014-11-12 东莞劲胜精密组件股份有限公司 一种电子产品的金属防水外壳

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762084A (zh) * 2016-04-29 2016-07-13 南通富士通微电子股份有限公司 倒装芯片的封装方法及封装装置

Also Published As

Publication number Publication date
CN104599983B (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
CN102324413B (zh) 有基岛预填塑封料先刻后镀引线框结构及其生产方法
EP2565913A2 (en) Method for encapsulating semiconductor and structure thereof
JP6270571B2 (ja) シート樹脂の供給方法と半導体封止方法及び半導体封止装置
CN102324415B (zh) 无基岛预填塑封料先刻后镀引线框结构及其生产方法
CN103985692A (zh) Ac-dc电源电路的封装结构及其封装方法
TW201628107A (zh) 半導體裝置之製造方法
JP5786918B2 (ja) 樹脂封止金型およびこれを用いた樹脂封止装置、樹脂封止方法
CN104600041B (zh) 一种双面散热半导体的封装结构及其封装方法
CN104599983A (zh) 一种半导体器件防止溢胶的封装方法
JP2003007951A (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
CN103606539A (zh) 一种基于框架采用开孔优化技术的扁平封装件及其制作工艺
JP2013525145A (ja) 封止材成形方法
CN103985693A (zh) 无刷直流电机集成驱动电路的封装结构及其封装方法
CN201829489U (zh) 芯片区压边集成电路引线框架
CN107399041B (zh) 一种铆合式封胶的led封装工艺
CN207651475U (zh) 一种芯片封装组件
JPH1092856A (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
US20150144389A1 (en) Method of minimizing mold flash during dambar cut
CN104538378A (zh) 一种圆片级封装结构及其工艺方法
CN202120882U (zh) 四面无引脚半导体封装模具结构
CN104600047A (zh) 功率模块及其封装方法
JP6406787B2 (ja) リードフレーム及びその製造方法
CN202259268U (zh) 有基岛预填塑封料先刻后镀引线框结构
CN102231366A (zh) 四面无引脚半导体封装方法及其封装模具结构
JP7023707B2 (ja) 光電変換装置及び光電変換装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant