CN102751203A - 半导体封装结构及其制作方法 - Google Patents

半导体封装结构及其制作方法 Download PDF

Info

Publication number
CN102751203A
CN102751203A CN2011101014262A CN201110101426A CN102751203A CN 102751203 A CN102751203 A CN 102751203A CN 2011101014262 A CN2011101014262 A CN 2011101014262A CN 201110101426 A CN201110101426 A CN 201110101426A CN 102751203 A CN102751203 A CN 102751203A
Authority
CN
China
Prior art keywords
layer
conductive
chip
conductive pattern
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101014262A
Other languages
English (en)
Inventor
梁心丞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2011101014262A priority Critical patent/CN102751203A/zh
Publication of CN102751203A publication Critical patent/CN102751203A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体封装结构及其制造方法。该制造方法包括，提供平板、第一导电层及第二导电层，其中第一导电层配置在平板上，第二导电层配置在第一导电层上，而第二导电层与第一导电层之间的结合强度小于第一导电层与平板之间的结合强度。形成介电层在平板及第二导电层上。形成线路结构在介电层上。安装至少一芯片至线路结构。安装支撑层至线路结构，支撑层为含有玻纤的树脂叠层，而支撑层包覆芯片。接着施力解除第一导电层及第二导电层之间的结合后，可再进行其他后续步骤。

Description

半导体封装结构及其制作方法
技术领域
本发明涉及一种半导体封装结构及其制作方法。
背景技术
芯片封装的目的在于保护裸露的芯片、降低芯片接点的密度及提供芯片良好的散热。常见的封装方法是透过引线接合(wire bonding)、倒装接合(flipchip bonding)或引脚搭接(Tape Automated Bonding，TAB)等方式将芯片连接至封装载具(package carrier)，其中封装载具例如是引线框架(leadframe)、线路硬板(wired rigid substrate)或线路软板(wired flexible substrate)等。因此，芯片上的多个接点将可通过封装载具来重新分布，以符合下一层级元件的接点分布。
发明内容
本发明提供一种半导体封装结构及制作方法，用以降低成本。
本发明提供一种半导体封装结构及制作方法，用以降低制造过程中薄板造成板弯影响半导体封装结构制作。
本发明提供一种半导体封装结构，用以降低整体厚度。
本发明提出一种半导体封装结构制造方法。提供平板、第一导电层及第二导电层，其中第一导电层配置在平板上，第二导电层配置在第一导电层上，而第二导电层与第一导电层之间的结合强度小于第一导电层与平板之间的结合强度。形成介电层在平板及第二导电层上。形成线路结构在介电层上。安装至少一芯片至线路结构。安装支撑层至线路结构，支撑层为含有玻纤的树脂叠层，而支撑层包覆芯片。通过施力解除第一导电层与第二导电层之间的结合，分离第一导电层及第二导电层。
本发明还提出一种半导体封装结构，其包括下列构件。介电层、第一导电图案、第二导电图案及至少一导电孔，其中第二导电图案与第一导电图案分别配置于介电层的两面。导电孔配置于介电层内，以连接第一导电图案及第二导电图案。第一防焊层覆盖部分第一导电图案。第二防焊层覆盖部分第二导电图案。芯片安装至第一导电图案。支撑层安装至介电层，且包围芯片，支撑层为含有玻纤的树脂叠层，且支撑层包覆芯片。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1至图8绘示本发明的实施例的一种半导体封装结构制作方法。
附图标记说明
102：平板
104：第一导电层
105：树脂层
106：第二导电层
108：介电层
110：线路结构
111：第一导电图案
112：导电孔
113：第一防焊层
116：芯片
117：凸块
118：支撑层
120：第二导电图案
122：第二防焊层
124：焊球
具体实施方式
图1至图8绘示本发明的实施例的一种半导体封装结构制作方法。请参考图1，依照本实施例的半导体封装结构制作方法，首先提供平板102。平板102的结构强度必须足以在整个制作过程中维持一定的表面平坦度。
在本实施例中，以双面制作为例，即在平板102的上下两面上来进行制作，故下文仅以在平板102的上面上所制作的结构来作说明。然而，在另一未绘示的实施例中，亦可采取单面制作，即仅在平板102的一面上来进行制作。
请再参考图1，在平板102上提供第一导电层104及第二导电层106。第一导电层104配置在平板102上，而第二导电层106配置在第一导电层104上。第二导电层106与第一导电层104之间的结合强度小于第一导电层104与平板102之间的结合强度。
在本实施例中，第一导电层104通过树脂层105而固接至平板102，以提高第一导电层104与平板102之间的结合强度。
在本实施例中，第一导电层104与第二导电层106可通过在铜箔上以电镀形成另一铜箔的方式来制作，故在后续步骤中，通过施力解除第一导电层104与第二导电层106之间的结合，分离第一导电层104与第二导电层106。
请参考图2，形成介电层108在平板102及第二导电层106上。在本实施例中，介电层108的材料包括树脂。
请再参考图2，形成线路结构110在介电层108上，其中线路结构110包括第一导电图案111、至少一导电孔112及第一防焊层113。第一导电图案111配置在介电层108上。至少一导电孔112配置于介电层108内，以连接第二导电层106及第一导电图案111。第一防焊层113配置在介电层108上，并覆盖部分第一导电图案111。
请参考图3，安装至少一芯片116至上述的线路结构110。在本实施例中，在基板102的上下两面的线路结构110均安装多个芯片116。在本实施例中，这些芯片116通过多个倒装凸块117连接至线路结构110的第一导电图案111。
请参考图4，安装支撑层118至上述线路结构110。在另一未绘示的实施例中，亦可省略不安装上述的支撑层118。在本实施例中，支撑层118为含有玻纤的树脂叠层，而支撑层118还包覆芯片116。
在本实施例中，芯片116通过这些倒装凸块117连接至线路结构110的第一导电图案111，而支撑层118的一部分填充于芯片116、这些倒装凸块117及线路结构110所围成的空间内。
请再参考图4，通过施力解除第一导电层104与第二导电层106之间的结合，分离第一导电层104及第二导电层106。分离后的结构如图5所示。
请参考图6，在分离步骤后，图案化第二导电层106成为第二导电图案120，接着形成第二防焊层122在介电层108上，其中第二防焊层122覆盖部分第二导电图案120。
请参考图7，在形成第二防焊层122以后，可将在第二防焊层122所暴露出的部分第二导电图案120上形成多个焊球124，以连接下一层级的外部元件。
请参考图8，在形成第二防焊层122及这些焊球124以后，以这些芯片116为单位切割支撑层118、线路结构110、介电层108、第二导电图案120及第二防焊层124。
在另一未绘示的实施例中，亦可跳过形成这些焊球124的步骤，直接进行切割步骤。
本发明可采用含有玻纤的树脂层作为支撑层来包覆芯片以取代传统的模造封胶，这有助于降低成本。
本发明可采用含有玻纤的树脂层作为支撑层，亦可采用不含玻纤的树脂层作为介电层，这有助于减少厚度。
本发明可采用含有玻纤的树脂层作为支撑层围绕芯片来提供足够的结构强度，亦可采用不含玻纤的树脂层作为介电层，这有助于减少形成于介电层中的导电孔的孔径及孔距，因而提高布线密度。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。

Claims (10)

1.一种半导体封装结构制作方法，包括：
提供平板、第一导电层及第二导电层，其中该第一导电层配置在该平板上，该第二导电层配置在该第一导电层上，而该第二导电层与该第一导电层之间的结合强度小于该第一导电层与该平板之间的结合强度；
形成介电层在该平板及该第二导电层上；
形成线路结构在该介电层上；
安装至少一芯片至该线路结构；
安装支撑层至该线路结构，该支撑层为含有玻纤的树脂叠层，而该支撑层包覆该芯片；以及
通过施力解除该第一导电层与该第二导电层之间的结合，分离该第一导电层及该第二导电层。
2.如权利要求1所述的半导体封装结构制作方法，其中该第一导电层通过树脂层固接至该平板。
3.如权利要求1所述的半导体封装结构制作方法，其中该线路结构包括：
第一导电图案，配置在该介电层上；
至少一导电孔，配置于该介电层内，以连接该第二导电层及该第一导电图案；以及
第一防焊层，配置在该介电层上，并覆盖部分该第一导电图案。
4.如权利要求1所述的半导体封装结构制作方法，还包括：
在分离该第一导电层及该第二导电层以后，图案化该第二导电层成为第二导电图案；以及
形成第二防焊层在该介电层上，其中该第二防焊层覆盖部分该第二导电图案。
5.如权利要求4所述的半导体封装结构制作方法，还包括：
在形成该第二防焊层以后，以该多个芯片为单位切割该线路结构、该介电层、该第二导电图案及该第二防焊层。
6.如权利要求1所述的半导体封装结构制作方法，其中该芯片通过多个倒装凸块连接至该线路结构，而该支撑层的一部分填充于该芯片、该多个倒装凸块及该线路结构所围成的空间内。
7.如权利要求1所述的半导体封装结构制作方法，还包括：
在分离该第一导电层及该第二导电层以后，图案化该第二导电层成为第二导电图案；以及
形成第二防焊层在该介电层上，其中该第二防焊层覆盖部分该第二导电图案。
8.一种半导体封装结构，包括：
介电层；以及
第一导电图案；以及
第二导电图案，与该第一导电图案分别配置于该介电层的两面；
至少一导电孔，配置于该介电层内，以连接该第一导电图案及该第二导电图案；
第一防焊层，覆盖部分该第一导电图案；
第二防焊层，覆盖部分该第二导电图案；
芯片，安装至该第一导电图案；以及
支撑层，安装至该介电层，且包围该芯片，该支撑层为含有玻纤的树脂叠层，且该支撑层包覆该芯片。
9.如权利要求8所述的半导体封装结构，还包括：
多个倒装凸块，位于该芯片与该第一导电图案之间，以将该芯片连接至该第一导电图案，其中该支撑层的一部分填充于该芯片、该多个倒装凸块及该线路结构所围成的空间内。
10.如权利要求8所述的半导体封装结构，其中该介电层为不含玻纤的树脂层。
CN2011101014262A 2011-04-22 2011-04-22 半导体封装结构及其制作方法 Pending CN102751203A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101014262A CN102751203A (zh) 2011-04-22 2011-04-22 半导体封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101014262A CN102751203A (zh) 2011-04-22 2011-04-22 半导体封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN102751203A true CN102751203A (zh) 2012-10-24

Family

ID=47031281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101014262A Pending CN102751203A (zh) 2011-04-22 2011-04-22 半导体封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN102751203A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701185A (zh) * 2013-12-06 2015-06-10 富葵精密组件(深圳)有限公司 封装基板、封装结构以及封装基板的制作方法
CN104124212B (zh) * 2013-04-25 2017-04-12 矽品精密工业股份有限公司 半导体封装件及其制法
CN112435930A (zh) * 2019-08-26 2021-03-02 欣兴电子股份有限公司 封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604676A (zh) * 2008-06-12 2009-12-16 台湾应解股份有限公司 芯片封装载板及其制作方法
CN101937885A (zh) * 2010-08-12 2011-01-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604676A (zh) * 2008-06-12 2009-12-16 台湾应解股份有限公司 芯片封装载板及其制作方法
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
CN101937885A (zh) * 2010-08-12 2011-01-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124212B (zh) * 2013-04-25 2017-04-12 矽品精密工业股份有限公司 半导体封装件及其制法
CN104701185A (zh) * 2013-12-06 2015-06-10 富葵精密组件(深圳)有限公司 封装基板、封装结构以及封装基板的制作方法
CN112435930A (zh) * 2019-08-26 2021-03-02 欣兴电子股份有限公司 封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN102456677B (zh) 球栅阵列封装结构及其制造方法
TWI651828B (zh) 晶片封裝結構及其製造方法
US7902676B2 (en) Stacked semiconductor device and fabricating method thereof
TWI527175B (zh) 半導體封裝件、基板及其製造方法
CN101221946B (zh) 半导体封装、及***级封装模块的制造方法
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
US20160148861A1 (en) First-packaged and later-etched three-dimensional flip-chip system-in-package structure and processing method therefor
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
CN102543937A (zh) 一种芯片上倒装芯片封装及制造方法
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
CN102751203A (zh) 半导体封装结构及其制作方法
TW201620100A (zh) 封裝基板、半導體封裝件及其製法
JP2012129452A (ja) 半導体装置、半導体パッケージおよび半導体装置の製造方法
JP5547703B2 (ja) 半導体装置の製造方法
KR20140045461A (ko) 집적회로 패키지
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
KR20010063236A (ko) 적층 패키지와 그 제조 방법
US9318354B2 (en) Semiconductor package and fabrication method thereof
CN202940236U (zh) 封装基板构造
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121024