CN101840869A - 一种芯片悬架式半导体封装散热改良方法 - Google Patents

一种芯片悬架式半导体封装散热改良方法 Download PDF

Info

Publication number
CN101840869A
CN101840869A CN201010163388A CN201010163388A CN101840869A CN 101840869 A CN101840869 A CN 101840869A CN 201010163388 A CN201010163388 A CN 201010163388A CN 201010163388 A CN201010163388 A CN 201010163388A CN 101840869 A CN101840869 A CN 101840869A
Authority
CN
China
Prior art keywords
chip
heat dissipation
semiconductor package
improving heat
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010163388A
Other languages
English (en)
Inventor
吴晓纯
陶玉娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201010163388A priority Critical patent/CN101840869A/zh
Publication of CN101840869A publication Critical patent/CN101840869A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种芯片悬架式半导体封装散热改良方法，包括以下步骤：将芯片通过粘结材料悬架粘结于引线框架的传输管脚上，将弹簧散热器粘结在芯片上，并通过金属引线实现芯片与引线框架之间的电互联；用塑封料塑封弹簧散热器、芯片、金属引线、粘结材料和引线框架，形成塑封体，弹簧散热器周围被塑封料固定，其一端与芯片相连，另一端裸露于塑封体表面，将芯片的热量散出塑封体外，解决了一些没有外露芯片承载底座或悬架芯片封装的散热难题，大大提高了产品的电热性能和可靠性。

Description

一种芯片悬架式半导体封装散热改良方法
技术领域
本发明涉及半导体封装技术领域的散热结构封装方法，特别是涉及一种芯片悬架式半导体封装散热改良方法。
背景技术
传统的芯片悬架式半导体封装结构大多通过引线框架来散热，主要会存在以下不足：
1、传统的芯片悬架式半导体封装结构中，芯片悬架于引线框架上，而悬着的芯片很难将热充分散出去，进而影响到最终产品的电热性能以及可靠性。
2、传统的半导体引线框架式封装，大多透过封装体中的金属承载板来传导芯片产生的热量，为了满足高散热需求而增加承载板面积，一方面会因不同材质间热膨胀率的差异而容易产生应力残留、分层等可靠性问题；另一方面也不符合半导体封装体越来越轻薄短小的趋势发展要求。
3、传统的半导体封装结构，也有通过选用高导热塑封料的方式来提高散热效果，而高导热塑封料除了本身高昂的***格外，对产品塑封工艺的控制也提出了更高的要求，且散热效果不明显。
发明内容
本发明所要解决的技术问题是提供一种芯片悬架式半导体封装散热改良方法，使得半导体封装散热结构的散热性强、结构简单、散热空间利用率高、适用性强。
本发明解决其技术问题所采用的技术方案是：提供一种芯片悬架式半导体封装散热改良方法，包括以下步骤：
(1)取一片芯片悬架式半导体封装用引线框架，引线框架的传输管脚上布有粘结材料；
(2)芯片通过粘结材料悬架粘结于引线框架的传输管脚上；
(3)将弹簧散热器粘在芯片上，使弹簧散热器的一端与芯片相连；
(4)用金属引线连接芯片与引线框架的传输管脚，实现电互联；
(5)用塑封料进行包封作业，使包封后弹簧散热器的另一端裸露于塑封体表面，并对包封后的半成品进行后固化作业；
(6)将排列在一起的半导体封装体独立分割开来，形成芯片悬架式半导体封装散热改良封装体。
所述的芯片悬架式半导体封装散热改良方法，在所述的步骤(5)前，在引线框架背面贴上防止塑封料溢出用的胶膜，并在所述的步骤(5)后揭除胶膜。
所述的芯片悬架式半导体封装散热改良方法，在所述的步骤(2)前，在引线框架上贴装被动元件，其中，所述的被动元件为电阻、或电容、或电感、或晶振。
所述的芯片悬架式半导体封装散热改良方法，在所述的步骤(5)后，在弹簧散热器另一端上加焊有外接散热装置。
所述的芯片悬架式半导体封装散热改良方法，在所述的步骤(1)中的粘结材料为导电胶、或不导电胶、或粘结膜。
所述的芯片悬架式半导体封装散热改良方法，在所述的步骤(4)中的金属引线为金线、或铜线、或铝线、或合金线。
根据该封装方法得到的芯片悬架式半导体封装散热改良结构，包括芯片、金属引线、粘结材料、引线框架和塑封料，所述的封装散热改良结构中还包括弹簧散热器；所述的引线框架上设有传输管脚；所述的芯片通过所述的粘结材料置于所述的传输管脚上，并通过所述的金属引线实现与引线框架之间的电互联；所述的塑封料塑封所述的弹簧散热器、芯片、金属引线、粘结材料和引线框架，形成塑封体，所述的弹簧散热器周围被所述的塑封料固定，其一端与所述的芯片相连，另一端裸露于所述的塑封体表面。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：
1、内置弹簧散热器，大大增加了芯片的散热面积，使芯片由原来靠承载底座导热的单面散热结构变成靠承载底座与弹簧散热器同时散热的芯片双面散热结构。
2、解决了一些没有外露芯片承载底座或倒装芯片封装的散热难题，大大提高了产品的电热性能和可靠性。
3、封装体内置弹簧散热器的结构使封装体在原有的空间内实现了很好的散热效果，满足了半导体封装轻薄短小的趋势要求。
4、弹簧散热器的弹簧伸缩特性，使其在不同封装厚度的产品中具备了一定的通用性，适用性的提高也降低了弹簧散热器的开模成本。
5、弹簧散热器本身的柔性结构使其在高度空间上具有很强的灵活性，和传统非可压缩性金属块或金属片散热结构相比，弹簧的柔性结构不会因封装各环节中的高度公差而造成对芯片的压伤，弹簧良好的应力吸收功能更有利于产品可靠性的提高。
6、在弹簧散热器裸露于塑封体的一端可以加焊大型外接散热装置，满足了大功率产品的超高散热要求。
7、在封装结构中加入被动元件，使得封装结构更为紧凑，具有封装密度高的***集成优点。
附图说明
图1是本发明芯片悬架式半导体封装散热改良结构的剖面图；
图2是本发明芯片悬架式半导体封装散热改良结构中弹簧散热器的示意图；
图3是本发明芯片悬架式半导体封装散热改良结构中焊有外接散热装置的产品示意图；
图4是本发明芯片悬架式半导体封装散热改良结构中贴有被动元件的产品示意图；
图5是本发明芯片悬架式半导体封装散热改良结构中贴有被动元件并焊有外接散热装置的产品示意图；
图6是本发明芯片悬架式半导体封装散热改良方法实施第1步后的产品结构示意图；
图7是本发明芯片悬架式半导体封装散热改良方法实施第2步后的产品结构示意图；
图8是本发明芯片悬架式半导体封装散热改良方法实施第3步后的产品结构示意图；
图9是本发明芯片悬架式半导体封装散热改良方法实施第4步后的产品结构示意图；
图10是本发明芯片悬架式半导体封装散热改良方法实施第5步后的产品结构示意图；
图11是本发明芯片悬架式半导体封装散热改良方法实施第6步后的产品结构示意图；
图12是本发明芯片悬架式半导体封装散热改良方法中引线框架背面贴有胶膜防止塑封料溢料的产品结构示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种芯片悬架式半导体封装散热改良方法，根据该方法形成如图1所示封装结构，包括芯片2、金属引线3、粘结材料4、引线框架5和塑封料7，所述的封装结构中还包括弹簧散热器1；所述的引线框架5上设有传输管脚6。所述的芯片2通过粘结材料4悬架粘结于引线框架5的传输管脚6上，并通过所述的金属引线3实现与基板5之间的电互联，其中，金属引线3可以是金线、或铜线、或铝线、或上述金属的合金线；所述的粘结材料可以是导电胶，也可以是不导电胶，还可以是粘结膜。所述的塑封料7塑封所述的弹簧散热器1、芯片2、金属引线3、粘结材料4和引线框架5，形成塑封体，所述的弹簧散热器1周围被所述的塑封料6固定，其一端与所述的芯片2相连，另一端裸露于所述的塑封体表面，如图1所示，弹簧散热器1的下表面粘在芯片2上，其上表面裸露于塑封体表面，以便将芯片2的热量散出塑封体外。
图2所示的是弹簧散热器1的结构示意图，可以根据实际使用时的情况选用各种不同形状、面积和体积的弹簧散热器，即根据具体的产品需要来确定弹簧散热器采用螺旋线形式的弹性结构，还是采用折叠式的弹性结构，或是采用Z字的上升结构，根据芯片的尺寸和散热需求来改变弹簧散热器与芯片的接触面积和接触形状以及弹簧散热器的高度和层数。由于弹簧散热器本身的弹簧伸缩特性，使其在不同封装厚度的产品中具备了一定的通用性，适用性的提高从而降低了弹簧散热器的开模成本；同时，弹簧本身的柔性结构使其在高度空间上具有很强的灵活性，和传统非可压缩性金属块或金属片散热结构相比，不会因封装各环节中的高度公差而造成对芯片的压伤，弹簧良好的应力吸收功能有利于产品可靠性的提高。
在弹簧散热器1裸露于所述的塑封体表面的一端还可以加焊外接散热装置8，如图3所示，由于在弹簧散热器1的上表面焊有外接散热装置8，因此可以满足大功率产品的超高散热要求。在所述的引线框架5上还可以贴有被动元件9，如图4所示，所述的被动元件9为电阻、或电容、或电感、或晶振，由于在封装结构中加有被动元件9，使得封装结构更为紧凑，具有封装密度高的***集成优点。本发明可以在弹簧散热器1裸露于所述的塑封体表面的一端加焊外接散热装置8的同时，并在所述的引线框架5上贴有被动元件9，同时满足高散热和***集成的封装需求，如图5所示。
该芯片悬架式半导体封装散热改良方法的具体步骤如下：
第1步，取一片芯片悬架式半导体封装用引线框架5，引线框架5的传输管脚6上布有粘结材料4，其中，粘结材料4为导电胶、或不导电胶、或粘结膜，图6是芯片悬架式半导体封装散热改良方法实施第1步后的产品示意图。
第2步，芯片2通过粘结材料4悬架粘结于引线框架5的传输管脚6上，图7是芯片悬架式半导体封装散热改良方法实施第2步后的产品示意图。
第3步，将弹簧散热器1粘在芯片2上，使弹簧散热器1的一端与芯片2相连，图8是芯片悬架式半导体封装散热改良方法实施第3步后的产品示意图。
第4步，用金属引线3连接芯片2与引线框架5的传输管脚6，实现电互联，其中，所用的金属引线3为金线、或铜线、或铝线、或合金线，图9是芯片悬架式半导体封装散热改良方法实施第4步后的产品示意图。
第5步，用塑封料7进行包封作业，使包封后弹簧散热器1的另一端(即弹簧散热器1未与芯片2接触的一端)裸露于塑封体表面，并对包封后的半成品进行后固化作业，其中，后固化作业可以采用高温烘烤的方式来实现，图10是芯片悬架式半导体封装散热改良方法实施第5步后的产品示意图。
第6步，将排列在一起的半导体封装体独立分割开来，形成芯片悬架式半导体封装散热改良封装体，图11是芯片悬架式半导体封装散热改良方法实施第6步时的产品分割示意图，完成分割作业后，使得原本排列在一起的半导体封装体一个个独立开来，形成如图1所示的芯片悬架式半导体封装散热改良结构。
在第5步前，可以先在引线框架5背面贴上防止塑封料溢出用的胶膜10，并在完成第5步后揭除该胶膜10，图12是在引线框架背面贴上防止塑封料溢出用的胶膜的示意图。
若在第5步后，在弹簧散热器1的另一端上加焊有外接散热装置8，最终则会形成如图3所示的产品；若在第2步前，在引线框架5上帖装被动元件9，最终则会形成如图4所示的产品；若同时实施上述两步，最终则会形成如图5所示的产品。
不难发现，本发明采用内置弹簧散热器，大大增加了芯片的散热面积，使芯片由原来仅仅靠一面与承载底座相连来散热的方式变成同时依靠承载底座与弹簧散热器进行双面散热的方式，从而解决了一些没有外露芯片承载底座或倒装芯片封装的散热难题，大大提高了产品的电热性能和可靠性；另外，封装体内置弹簧散热器的结构使封装体在原有的空间内实现了很好的散热效果，满足了半导体封装轻薄短小的趋势要求。

Claims (7)

1.一种芯片悬架式半导体封装散热改良方法，其特征在于，包括以下步骤：
(1)取一片芯片悬架式半导体封装用引线框架，引线框架的传输管脚上布有粘结材料；
(2)芯片通过粘结材料悬架粘结于引线框架的传输管脚上；
(3)将弹簧散热器粘在芯片上，使弹簧散热器的一端与芯片相连；
(4)用金属引线连接芯片与引线框架的传输管脚，实现电互联；
(5)用塑封料进行包封作业，使包封后弹簧散热器的另一端裸露于塑封体表面，并对包封后的半成品进行后固化作业；
(6)将排列在一起的半导体封装体独立分割开来，形成芯片悬架式半导体封装散热改良封装体。
2.根据权利要求1所述的芯片悬架式半导体封装散热改良方法，其特征在于，在所述的步骤(5)前，在引线框架背面贴上防止塑封料溢出用的胶膜，并在所述的步骤(5)后揭除胶膜。
3.根据权利要求1所述的芯片悬架式半导体封装散热改良方法，其特征在于，在所述的步骤(2)前，在引线框架上贴装被动元件，其中，所述的被动元件为电阻、或电容、或电感、或晶振。
4.根据权利要求1或3所述的芯片悬架式半导体封装散热改良方法，其特征在于，在所述的步骤(5)后，在弹簧散热器的另一端上加焊有外接散热装置。
5.根据权利要求1所述的芯片悬架式半导体封装散热改良方法，其特征在于，在所述的步骤(1)中的粘结材料为导电胶、或不导电胶、或粘结膜。
6.根据权利要求1所述的芯片悬架式半导体封装散热改良方法，其特征在于，在所述的步骤(4)中的金属引线为金线、或铜线、或铝线、或合金线。
7.根据权利要求1所述的芯片悬架式半导体封装散热改良方法，其特征在于，在所述的步骤(5)中采用高温烘烤实行后固化作业。
CN201010163388A 2010-04-29 2010-04-29 一种芯片悬架式半导体封装散热改良方法 Pending CN101840869A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010163388A CN101840869A (zh) 2010-04-29 2010-04-29 一种芯片悬架式半导体封装散热改良方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010163388A CN101840869A (zh) 2010-04-29 2010-04-29 一种芯片悬架式半导体封装散热改良方法

Publications (1)

Publication Number Publication Date
CN101840869A true CN101840869A (zh) 2010-09-22

Family

ID=42744163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010163388A Pending CN101840869A (zh) 2010-04-29 2010-04-29 一种芯片悬架式半导体封装散热改良方法

Country Status (1)

Country Link
CN (1) CN101840869A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762084A (zh) * 2016-04-29 2016-07-13 南通富士通微电子股份有限公司 倒装芯片的封装方法及封装装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19925983A1 (de) * 1999-06-08 2000-12-14 Bosch Gmbh Robert Vorrichtung zur Ableitung von Verlustwärme
US20070052076A1 (en) * 2002-04-29 2007-03-08 Ramos Mary J Partially Patterned Lead Frames and Methods of Making and Using the Same in Semiconductor Packaging

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19925983A1 (de) * 1999-06-08 2000-12-14 Bosch Gmbh Robert Vorrichtung zur Ableitung von Verlustwärme
US20070052076A1 (en) * 2002-04-29 2007-03-08 Ramos Mary J Partially Patterned Lead Frames and Methods of Making and Using the Same in Semiconductor Packaging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762084A (zh) * 2016-04-29 2016-07-13 南通富士通微电子股份有限公司 倒装芯片的封装方法及封装装置

Similar Documents

Publication Publication Date Title
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN102867793A (zh) 热界面材料及半导体封装结构
CN109830466A (zh) 热界面材料层及包括热界面材料层的层叠封装件器件
CN103700635B (zh) 一种带腔体的芯片封装结构及其封装方法
CN101840896B (zh) 一种倒装焊高散热球型阵列封装结构
CN101834150B (zh) 一种高散热球型阵列封装方法
CN101789420A (zh) 一种半导体器件的***级封装结构及其制造方法
CN101826492B (zh) 一种芯片悬架式半导体封装散热改良结构
CN207021250U (zh) 一种半导体的堆叠封装结构
CN201766069U (zh) 一种芯片悬架式半导体封装散热改良结构
CN101834163A (zh) 一种半导体倒装焊封装散热改良结构
CN101826470B (zh) 一种倒装焊高散热球型阵列封装方法
CN101840895A (zh) 一种高散热球型阵列封装结构
CN201904329U (zh) 一种引线框架
CN104952745B (zh) 芯片后组装扇出型封装结构及其生产工艺
CN101840869A (zh) 一种芯片悬架式半导体封装散热改良方法
CN202259248U (zh) 封装结构、小外型封装结构及其电子芯片
CN202034361U (zh) 一种半导体封装结构
CN104347612B (zh) 集成的无源封装、半导体模块和制造方法
CN101840868B (zh) 一种半导体倒装焊封装散热制造方法
CN201732780U (zh) 一种半导体倒装焊封装散热改良结构
CN206697471U (zh) 一种半导体集成电路的封装结构
CN201673899U (zh) 一种高散热球型阵列封装结构
CN202142517U (zh) 半导体散热封装结构
CN201514940U (zh) 一种集成电路封装用引线框架结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Tao Yujuan

Inventor after: Wu Xiaochun

Inventor after: Liu Peisheng

Inventor before: Wu Xiaochun

Inventor before: Tao Yujuan

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: WU XIAOCHUN TAO YUJUAN TO: TAO YUJUAN WU XIAOCHUN LIU PEISHENG

C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Wu Xiaochun

Inventor after: Liu Peisheng

Inventor before: Tao Yujuan

Inventor before: Wu Xiaochun

Inventor before: Liu Peisheng

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100922