CN105493245A - 碳化硅半导体元件以及碳化硅半导体元件的制造方法 - Google Patents

碳化硅半导体元件以及碳化硅半导体元件的制造方法 Download PDF

Info

Publication number
CN105493245A
CN105493245A CN201480048187.0A CN201480048187A CN105493245A CN 105493245 A CN105493245 A CN 105493245A CN 201480048187 A CN201480048187 A CN 201480048187A CN 105493245 A CN105493245 A CN 105493245A
Authority
CN
China
Prior art keywords
silicon carbide
film
infrared absorbing
absorbing film
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480048187.0A
Other languages
English (en)
Other versions
CN105493245B (zh
Inventor
内海诚
酒井善行
福田宪司
原田信介
岡本光央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Publication of CN105493245A publication Critical patent/CN105493245A/zh
Application granted granted Critical
Publication of CN105493245B publication Critical patent/CN105493245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在n-型碳化硅基板(1)的表面选择性地形成红外线吸收膜(8)，在n-型碳化硅基板(1)上，在除红外线吸收膜(8)的形成区域以外的区域依次选择性地形成包括铝的p型接触图案(9)和包括镍的Ni图案(10)之后，通过快速退火处理对n-型碳化硅基板(1)进行加热，形成包括p型接触图案(9)和硅化的Ni图案(10)的欧姆电极。

Description

碳化硅半导体元件以及碳化硅半导体元件的制造方法
技术领域
本发明涉及一种使用碳化硅(SiC)作为半导体材料，特别是使电流从半导体基板的正面侧向背面侧流动的半导体元件以及碳化硅半导体元件的制造方法。
背景技术
碳化硅半导体与硅(Si)半导体相比具有大的带隙，因此具有高的绝缘击穿场强。作为处于导通状态的电阻的通态电阻与绝缘击穿场强的立方成反比，因此在例如广泛使用的被称为4H型的碳化硅半导体(四层周期性六方晶体：4H-SiC)，能够将通态电阻抑制到硅半导体的几百分之一。
因此，加之碳化硅半导体还具有容易散热的大的导热率的特性，作为下一代的低损耗电力半导体元件而被寄予期望。例如，使用碳化硅半导体，开发出了肖特基势垒二极管、MOSFET(绝缘栅型场效应晶体管)、PN二极管、IGBT(绝缘栅型双极晶体管)、GTO(门极可关断晶闸管)等各种结构的碳化硅半导体元件。
另一方面，在形成碳化硅半导体元件的基础上，对于重要的欧姆电极来说，虽然已知通过在n型区使用镍(Ni)作为欧姆电极的材料能够形成良好的欧姆接触，但对于p型区，针对形成欧姆接触的材料和其结构，还处于探索的状态。作为p型区的欧姆电极的一个例子，提出了铝(Al)和Ni的层叠膜(参考下述非专利文献1)。
现有技术文献
非专利文献
非专利文献1：KazuhiroIto等8人著，“SimultaneousFormationofNi/AlOhmicContactstoBothn-andp-Type4H-SiC”，JournalofELECTRONICMATERIALS，Vol.37，No.11，2008，p.1674-1680
发明内容
技术问题
欧姆电极的形成一般在碳化硅半导体层之上形成金属膜之后，在减压环境下或惰性气氛中进行退火，形成金属硅化物而进行。在形成碳化硅半导体元件时，通常退火在1000℃左右下进行，但如上述Ni和Al膜那样，在对不同金属的层叠膜进行了退火的情况下，在碳化硅半导体层与金属之间不形成金属硅化物，而在金属间形成合金，出现不用作欧姆电极的问题。
作为高效地形成金属硅化物的方法，存在快速退火(RTA：RapidThermalAnnealling)法。该RTA法包括使用红外线灯对基板以高的升温速率进行加热的机构，但为了对例如金属或合成石英材料等红外线放射率低的材料也进行高效地加热，一般在碳基座上载置被加热物。
在将这样的机构应用于碳化硅半导体元件的形成时，碳化硅半导体基板不吸收达到2.5μm左右的近红外线，因此来自作为红外线灯而使用的卤素灯的大部分的红外线不被碳化硅基板吸收，而主要被碳基座吸收。通过与该基座的接触引起的热传导，使得碳化硅基板被加热。因此，在碳化硅基板的表面侧和/或由于基板的形状而不与基座接触的部位产生温度分布，成为不形成金属硅化物的原因。
这样的金属硅化物形成不均成为接触电阻的偏差的一个原因，成为了元件特性和可靠性波动的原因。
本发明鉴于上述问题，其目的在于，能够匀质地形成金属硅化物，减小n型区与p型区的接触电阻差，能够获得长期的驱动可靠性。
技术方案
为了达成上述目的，本发明的碳化硅半导体元件的制造方法，其特征在于，包括以下工序：在碳化硅半导体基板的表面选择性地形成红外线吸收膜；在上述碳化硅半导体基板上的除上述红外线吸收膜的形成区域以外的区域依次形成铝膜和镍膜；以及通过预定升温速率的快速退火处理，在上述碳化硅半导体基板均匀地形成电极。
另外，其特征在于，进行上述快速退火处理的工序是将上述碳化硅半导体基板设置在碳基座上，根据碳基座的测定温度进行按每秒1℃以上的上升温度的加热。
另外，其特征在于，包括使上述红外线吸收膜的表面粗化的工序。
另外，本发明的碳化硅半导体元件，其特征在于，具有：红外线吸收膜，选择性地形成在碳化硅半导体基板的表面；铝膜和镍膜，依次形成在上述碳化硅半导体基板上的除上述红外线吸收膜的形成区域以外的区域；以及均匀的电极，通过预定升温速率的快速退火处理而形成在上述碳化硅半导体基板。
另外，其特征在于，上述红外线吸收膜包括氮化钛、氮化钼、氮化钨、氮化铬中的至少一种，或者包括它们的层叠膜。
另外，其特征在于，上述红外线吸收膜包括氮化钛与钛的层叠膜、氮化钼与钼的层叠膜、氮化钨与钨的层叠膜、或者氮化铬与铬的层叠膜。
另外，其特征在于，上述红外线吸收膜以10nm以上且300nm以下的厚度形成。
另外，其特征在于，上述铝膜以10nm以上且100nm以下的厚度形成。
另外，其特征在于，上述镍膜以20nm以上且100nm以下的厚度形成。
另外，其特征在于，上述红外线吸收膜设置在芯片区的除了源极接触电极部以外的活性部。
另外，其特征在于，上述红外线吸收膜设置在芯片区的整个区域。
另外，其特征在于，上述红外线吸收膜设置在晶片的除了芯片区以外的区域。
另外，其特征在于，上述红外线吸收膜形成在层间绝缘膜的开口部之中的除露出n型区和p型区的开口部以外的区域。
另外，其特征在于，在上述n型区上形成有上述镍膜，在上述p型区上层叠有上述铝膜和上述镍膜。
根据以上结构，通过使用红外线吸收膜，并将RTA法的升温速率设为预定的速率，能够匀质地形成金属硅化物，提供更高性能的碳化硅半导体元件。
发明效果
通过本发明，能够匀质地形成金属硅化物，减小n型区与p型区的接触电阻差，能够获得长期的驱动可靠性。
附图说明
图1是形成了本发明的实施方式1的红外线吸收膜的碳化硅半导体元件的截面图。
图2是示出本发明的实施方式1的红外线吸收膜的位置的平面图(其一)。
图3是示出本发明的实施方式1的红外线吸收膜的位置的平面图(其二)。
图4是示出本发明的实施方式1的红外线吸收膜的位置的平面图(其三)。
图5是形成了本发明的实施方式1的红外线吸收膜的情况与未形成红外线吸收膜的情况的接触电阻的对比图。
图6是形成了本发明的实施方式2的红外线吸收膜的情况与未形成红外线吸收膜的情况的接触电阻的对比图。
图7是示出本发明的实施方式4的碳化硅半导体元件的截面形状的图像(Ni硅化物的不良形成示例)。
图8是示出本发明的实施方式4的碳化硅半导体元件的截面形状的图像(Ni硅化物的形成示例)。
图9是示出本发明的实施方式4在各升温速率下有无形成Ni硅化物的图。
符号的说明
1n-型碳化硅基板
2p型阱区
3p型接触区
4n型源区
5栅绝缘膜
6栅电极
7层间绝缘膜
8红外线吸收膜
9p型接触图案
10Ni图案
11引出电极
12背面电极
13p型耐压环状部
14芯片区
15晶片
具体实施方式
以下参考附图，对本发明的优选的实施方式进行详细说明。在本说明书和附图中，前缀有n或p的层和区域中，分别表示电子或空穴为多数载流子。另外，标记于n或p的+和-分别表示杂质浓度比未标记+和-的层和区域的杂质浓度高和低。应予说明，在以下的实施方式的说明和附图中，对同样的结构标记相同的符号，并省略重复的说明。
(实施方式1)
针对本发明的实施方式1的碳化硅半导体元件的制造方法，以通过由分别进行离子注入而形成p型阱区和n型源区的双重注入(DoubleImplante)工艺来制作(制造)双重注入型MOSFET(DIMOSFET)的情况为例进行说明。图1是形成了本发明的实施方式1的红外线吸收膜的碳化硅半导体元件的截面图。图2～图4是示出本发明的实施方式1的红外线吸收膜的位置的平面图。
首先，准备例如在一侧的主表面层叠了n-型碳化硅外延层且包括碳化硅的四层周期性六方晶体(4H-SiC)的n-型碳化硅单结晶半导体基板(以下称为n-型碳化硅基板)1。
接下来，通过离子注入，在n-型碳化硅基板(n-型碳化硅外延层的表层)1形成p型阱区2，在p型阱区2的内部形成p型接触区3和n型源区4。该离子注入在形成p型阱区2、p型接触区3和n型源区4时，将形成了氧化硅膜等离子注入用掩模的n-型碳化硅基板1导入至离子注入装置而进行，其中，氧化硅膜等离子注入用掩模具有分别相对应的开口部。n型的区域通过注入磷离子或氮离子而形成。p型的区域通过注入铝离子等而形成。由此，在n-型碳化硅基板1，在离子注入用掩模的开口部形成n型或p型的区域，通过重复这个过程，形成p型阱区2、p型接触区3、n型源区4。
然后，以围绕p型阱区集中的活性区的方式，形成p型耐压环状部13(参考图2)。到形成了该p型耐压环状部13的区域为止成为一个碳化硅半导体元件(MOSFET元件)的区域，在一个n-型碳化硅基板1上排列有多个元件。
接下来，在除去离子注入用掩模之后，在氩等惰性气氛中，在1700℃左右的温度下进行活性退火。接下来，在n-型碳化硅基板1表面通过热氧化使栅绝缘膜5生长，通过化学气相沉积(CVD)法形成多晶硅膜，通过光刻工序在横跨相邻的p型阱区2的区域形成栅电极6。也可以在p型耐压环状部13上等不需要栅绝缘膜5的部分，预先形成氧化硅膜图案。
接下来，通过CVD法形成包括氧化硅膜的层间绝缘膜7，通过光刻工序，在n型源区4和p型接触区3上形成层间绝缘膜7的开口部。另外，层间绝缘膜7的开口部也形成于栅电极6与栅电极6的引出电极11的接合部(未图示)。
接下来，在层间绝缘膜7上形成红外线吸收膜8。作为用于红外线吸收膜8的材料，优选相对于波长从0.8μm到2.5μm程度为止的近红外线具有0.5以上的红外线放射率的材料。例如，能够使用氮化钛、氮化钼、氮化钨、氮化铬、碳等。
另外，为了维持红外线吸收膜8与层间绝缘膜7的密合性，抑制红外线吸收膜产生裂纹，能够采用层叠金属材料和金属氮化物的结构。例如，在层间绝缘膜7一侧，使用Ar作为溅射气体而形成钛之后，将溅射气体变为氮与Ar的混合气体进行溅射，由此形成氮化钛。
红外线吸收膜8的厚度优选是能够吸收红外线的膜厚度，并且是不会由于加热而产生裂纹等的变形的膜厚度，优选为大约10nm以上且300nm以下。例如，在使用氮化钛作为红外线吸收膜8的情况下，能够通过使用了钛(Ti)靶并使用了氩(Ar)和氮的混合气体的反应溅射法、使用了氮化钛靶的溅射法或利用四氯化钛和氨气的CVD法等，来进行膜形成。
红外线吸收膜8以形成在除源极接触电极部(层间绝缘膜7的开口部之中的露出n型源区4和p型接触区3的开口部)16、栅极接触电极部(层间绝缘膜7的开口部之中的形成栅电极6与栅电极6的引出电极11的接合部的未图示的开口部)、以及用于维持这些电极间的绝缘的间隙部以外的区域的全部或一部分的方式，而被图案化。栅电极6与栅电极6的引出电极11的接合部形成在活性区与p型耐压环状部13的边界附近。
在此，如图2所示，在芯片区14中，将红外线吸收膜8配置在除源极接触电极部16(参考图1)以外的活性部(p型耐压环状部13的内侧的活性区)。另外，如图3所示，也可以在除源极接触电极部16以外的整个芯片区14配置红外线吸收膜8。除此以外，如图4所示，即使在晶片15的外周部等不能作为元件(芯片区14)使用的部位(图中斜线的区域)使用红外线吸收膜8，也可以对上述的n-型碳化硅基板1进行均匀加热。
红外线吸收膜8的图案化能够通过使用了湿法刻蚀或干法刻蚀的光刻工序进行。例如，金属氮化物膜能够通过使用了氯气和/或氟化氢四聚体(4HF)等的干法刻蚀来进行尺寸精度良好的加工。
另外，可以通过粗化红外线吸收膜8的表面(正面侧)，来提高红外线放射率。例如，能够在使红外线吸收膜8图案化之后，除去在红外线吸收膜8的图案化中所使用的抗蚀剂掩模，再一次***至干法刻蚀装置中，进行短时间刻蚀，由此在红外线吸收膜8的表面形成凹凸。
另外，能够通过预先使在红外线吸收膜8的下侧形成的层间绝缘膜7的表面粗化，从而在红外线吸收膜8的表面形成凹凸。在该情况下，也能够在使层间绝缘膜7图案化之后，除去在层间绝缘膜7的图案化中所使用的抗蚀剂掩模，再一次***至干法刻蚀装置中，进行短时间刻蚀，由此形成凹凸。
返回图1进行说明，接下来，通过溅射法等使p型接触膜成膜，在p型接触区3上通过光刻形成p型接触图案9。作为p型接触材料，能够使用硼(B)、铟(In)等的IIIA族，但从图案形成的容易程度考虑，优选使用Al。例如，在使用了Al的情况下，如果厚度为5nm以上，则与仅使用了Ni膜的情况相比，具有降低与p型区的接触电阻的效果，如果厚度为10nm以上，则Al图案的尺寸更稳定，更提高了接触电阻的晶片面内均匀性。然而当Al膜超过100nm时，主要产生与Ni膜的合金化，成为阻碍硅化的主要原因。
接下来，通过溅射法等制成50nm的Ni膜，通过光刻在覆盖n型源区4和p型接触区3的区域形成Ni图案10。由于期望Ni膜的硅化高效形成，并且期望厚度为具有良好的通过图案化进行的尺寸控制性，所以Ni膜使用了20～100nm范围的厚度。
接下来，通过RTA法在惰性气氛或减压气氛下，在大约1000℃下实施加热，使p型接触区3和n型源区4上的Ni图案10进行Ni硅化，形成源极接触电极部16。升温速率优选为每分钟1℃以上，在每分钟小于1℃时，优先产生Al膜与Ni膜的合金化，成为阻碍硅化的主要原因。另外，每秒超过25℃的升温速率对样品具有热冲击的影响，会产生破裂等，因此难以实现。
接下来，以覆盖源极接触电极部16的方式，图案化形成厚度为5μm的Al的引出电极11。引出电极11在栅电极6上也与源区分离而形成，源极和栅极独立地驱动。然后，通过在n-型碳化硅基板1的背面形成Ti与Ni的层叠膜，作为漏电极(背面电极)12，从而形成碳化硅半导体元件(MOSFET元件)。
实施例
按照上述实施方式1的碳化硅半导体元件的制造方法，制作了双重注入型MOSFET。具体来说，首先，准备了以15μm的厚度外延生长了n型掺杂浓度为2×1015cm-3的高电阻层的n-型碳化硅基板1。接下来，形成包括厚度为1.5μm的硅氧化膜的离子注入掩模，通过在500℃的温度下注入Al离子，来形成p型阱区2。将掺杂浓度设为1×1016cm-3，注入深度设为1μm。
接下来，在p型阱区2的中央形成包括具有开口部的硅氧化膜的离子注入掩模，注入Al离子，由此形成了p型接触区3。将掺杂浓度设为1×1018cm-3。与此同时，在元件附近形成了用于测定p型接触区3的接触电阻的TLM(TransmissionLineModel：传输线模型)图案区。
接下来，将n-型碳化硅基板1***退火炉，在Ar气氛中在1700℃下进行了五分钟的活化处理。接下来，在p型阱区2内形成包括在p型接触区3的侧部具有开口的硅氧化膜的离子注入掩模，通过注入磷离子形成掺杂浓度为1×1019cm-3的n型源区4。
接下来，将n-型碳化硅基板1再次***退火炉，在Ar气氛中在1700℃下进行五分钟的活化处理。接下来，将n-型碳化硅基板1***石英管内，使氧穿过纯水，在含有水蒸气的气氛中，在1200℃下进行热氧化处理，在n-型碳化硅基板1的表面(n-型碳化硅外延层的表面)生长成为栅绝缘膜5的硅氧化膜。将硅氧化膜的厚度设为
接下来，通过CVD法以0.5μm的厚度形成掺杂了磷的多晶硅膜，通过光刻使多晶硅膜图案化，从而形成了栅电极6。栅电极6形成在从横跨相邻的p型阱区2的区域直到p型阱区2的被设置在n-型碳化硅基板1与n型源区4之间的区域。
接下来，通过CVD法以1μm的厚度形成PSG(PhosphorusSiliconGlass：磷硅玻璃)膜，通过光刻使PSG膜图案化，在覆盖栅电极6的区域，形成了层间绝缘膜7。应予说明，如上所述，具有如下工序：形成层间绝缘膜7→用于形成层间绝缘膜7的开口部的图案化→形成红外线吸收膜8→红外线吸收膜8的图案化。
接下来，作为红外线吸收膜8，分别以0.1μm的厚度形成了氮化钛膜、氮化钼膜、氮化钨膜、氮化铬膜、碳膜。在氮化物的情况下，使用烧制各个金属氮化物而成的溅射靶，通过Ar气而实施了溅射。另外，碳膜也使用碳靶，并通过Ar气而实施了溅射。作为蚀刻气体，氮化物使用氯、碳膜使用氟化氢四聚体(4HF)来进行图案化，作为红外线吸收膜8，形成在了除源极接触电极部16、栅极接触电极部和TLM图案区(露出于层间绝缘膜7的其他的开口部，未图示)以外的位置。
接下来，通过溅射法形成厚度为15nm的Al膜，以残留在p型接触区3上和TLM图案区上的方式，使Al膜进行了图案化。在p型接触区3上残留的Al膜为p型接触图案9。在TLM图案区上残留的Al膜为用于TLM测定的Al电极图案。用于TLM测定的Al电极图案为100×200μm的矩形，并以间隙为1μm、2μm、4μm、8μm、32μm的方式配置。
接下来，通过溅射法形成60nm的Ni膜，以残留在源极接触电极部16和TLM图案区上的方式使Ni膜进行了图案化。残留在源极接触电极部16的Ni膜为Ni图案10。在TLM图案区上残留的Ni膜为用于TLM测定的Ni电极图案。将用于TLM测定的Ni电极图案设为与用于TLM测定的Al电极图案相同。另外，在n-型碳化硅基板1的背面侧也形成了60nm的Ni膜。
接下来，将n-型碳化硅基板1***RTA炉，在氮气氛下，在利用设置在碳基座的热电偶进行的测定中，以每秒4℃升温至1000℃，保持五分钟，从而使Ni图案10以及用于TLM测定的Ni电极图案硅化，由此形成了Al和Ni的金属硅化物膜。
接下来，利用溅射法形成膜厚为5μm的Al膜，形成了源极接触垫片、栅极接触垫片以及用于TLM的电极垫片(引出电极)11。
接下来，在n-型碳化硅基板1的背面侧，通过利用加热的蒸镀法形成Ti100nm和金(Au)200nm的膜，作为背面电极12。
按照以上工序制作MOSFET元件，在TLM图案区进行了接触电阻(p型接触区3与p型接触图案9的接触电阻)的测定。从晶片面内的测定值算出平均值，使用以下数学式算出接触电阻的分布。
(最大值－最小值)/(最大值+最小值)
(比较例)
图5是形成了本发明的实施方式1的红外线吸收膜的情况与未形成红外线吸收膜的情况的接触电阻的对比图。如图5所示，分别对形成了实施方式1的红外线吸收膜8的MOSFET元件和以与实施例1相同的工序制作的未形成红外线吸收膜8的MOSFET元件，在TLM区域进行了接触电阻的测定。如图5所示，能够确认：与不设置红外线吸收膜8的情况相比，通过设置利用各种材料所得的红外线吸收膜8，使得接触电阻(平均值)和接触电阻分布都变小。
(实施方式2)
图6是形成了本发明的实施方式2的红外线吸收膜的情况与未形成红外线吸收膜的情况的接触电阻的对比图。在实施方式2中，以与实施方式1相同的工序，使氮化钛膜形成为在图2、图3、图4所示的各个形状(部位)以作为红外线吸收膜8。然后，使用在元件附近形成了的用于接触电阻测定的TLM图案区，测定了p型接触区3的接触电阻的晶片面内偏差。
如图6所示，能够确认：通过扩大红外线吸收膜8的区域，即使设置在图2～图4中的任意一处，也能够使接触电阻(平均值)和接触电阻分布均减小。
(实施方式3)
实施方式3以与实施方式1相同的工序，以使氮化钛膜形成为实施方式1的图2中所示的形状的方式将红外线吸收膜8进行图案化之后，再次将n-型碳化硅基板1***到干法刻蚀装置中，实施利用了氯气的干法刻蚀五秒钟，从而使红外线吸收膜8的表面粗化。对于该晶片，测定了p型接触区3的接触电阻的晶片面内偏差。
其结果为，确认了将接触电阻的平均值从实施方式1进一步改善为0.03×10-2cm2。
(实施方式4)
在实施方式4中，以与实施方式1相同的工序，以使氮化钛膜形成为实施方式1的图2中所示的形状的方式将红外线吸收膜8进行了图案化。然后，在Ni形成后的RTA中，制作了升温速率为每秒0.5℃、每秒1.0℃、每秒4.0℃、每秒10℃的各个样品，切出源极接触电极部16的截面，确认了是否形成有Ni硅化物。
图7、图8是分别示出本发明的实施方式4的碳化硅半导体元件的截面形状的图像。在图7中，按升温速率设为每秒0.5℃的方式形成，在图8中，按升温速率为每秒4.0℃的方式形成。在图7所示的升温速率小的情况下，形成NiAl合金，在n-型碳化硅基板1表面成为以液滴状分割的形状(图7的符号10)，从组成分析的结果确认了这是几乎没有形成Ni硅化物的Ni硅化物的形成缺陷的示例。另一方面，确认了在图8所示的以每秒4℃进行了升温的情况下，在整个源极接触电极部16，Ni硅化物成为连续形成的形状(图8的符号10)。
图9是示出本发明的实施方式4在各升温速率下有无形成Ni硅化物的图。如图9所示，为了形成Ni硅化物，需要每秒1℃以上的升温速率。
根据以上说明的实施方式，能够均匀地形成金属硅化物，并能够防止接触电阻的偏差，提高碳化硅半导体元件的特性和可靠性。
以上的本发明并不限于上述的实施方式，在不脱离本发明的主旨的范围内，能够进行各种改变。例如，本发明即使在将p型和n型调换的情况下，或在将碳化硅基板与在碳化硅基板主表面生长的外延层设为不同的导电型的情况下也同样成立。在这种情况下，只要形成与成为源区或接触区的p型区相接的p型接触图案，并形成与成为源区或接触区的n型区相接的Ni图案即可。
产业上的可利用性
如上所述，本发明的半导体元件适用于电流从半导体基板的正面侧流到背面侧的纵型半导体装置，例如，对功率器件等电力半导体装置、工业用的用于电动机控制和/或发动机控制的功率半导体装置是有用的。

Claims (14)

1.一种碳化硅半导体元件的制造方法，其特征在于，包括以下工序：
在碳化硅半导体基板的表面选择性地形成红外线吸收膜；
在所述碳化硅半导体基板上的除所述红外线吸收膜的形成区域以外的区域依次形成铝膜和镍膜；以及
通过预定升温速率的快速退火处理，在所述碳化硅半导体基板均匀地形成电极。
2.根据权利要求1所述的碳化硅半导体元件的制造方法，其特征在于，进行所述快速退火处理的工序是将所述碳化硅半导体基板设置在碳基座上，根据碳基座的测定温度进行按每秒1℃以上的上升温度的加热。
3.根据权利要求1或2所述的碳化硅半导体元件的制造方法，其特征在于，包括使所述红外线吸收膜的表面粗化的工序。
4.一种碳化硅半导体元件，其特征在于，具有：
红外线吸收膜，选择性地形成在碳化硅半导体基板的表面；
铝膜和镍膜，依次形成在所述碳化硅半导体基板上的除所述红外线吸收膜的形成区域以外的区域；以及
均匀的电极，通过预定升温速率的快速退火处理而形成在所述碳化硅半导体基板。
5.根据权利要求4所述的碳化硅半导体元件，其特征在于，所述红外线吸收膜包括氮化钛、氮化钼、氮化钨、氮化铬中的至少一种，或者包括它们的层叠膜。
6.根据权利要求4所述的碳化硅半导体元件，其特征在于，所述红外线吸收膜包括氮化钛与钛的层叠膜、氮化钼与钼的层叠膜、氮化钨与钨的层叠膜、或者氮化铬与铬的层叠膜。
7.根据权利要求4所述的碳化硅半导体元件，其特征在于，所述红外线吸收膜以10nm以上且300nm以下的厚度形成。
8.根据权利要求4所述的碳化硅半导体元件，其特征在于，所述铝膜以10nm以上且100nm以下的厚度形成。
9.根据权利要求4所述的碳化硅半导体元件，其特征在于，所述镍膜以20nm以上且100nm以下的厚度形成。
10.根据权利要求4所述的碳化硅半导体元件，其特征在于，所述红外线吸收膜设置在芯片区的除了源极接触电极部以外的活性部。
11.根据权利要求4所述的碳化硅半导体元件，其特征在于，所述红外线吸收膜设置在芯片区的整个区域。
12.根据权利要求4所述的碳化硅半导体元件，其特征在于，所述红外线吸收膜设置在晶片的除了芯片区以外的区域。
13.根据权利要求4～12中任一项所述的碳化硅半导体元件，其特征在于，所述红外线吸收膜形成在层间绝缘膜的开口部之中的除露出n型区和p型区的开口部以外的区域。
14.根据权利要求13所述的碳化硅半导体元件，其特征在于，在所述n型区上形成有所述镍膜，在所述p型区上层叠有所述铝膜和所述镍膜。
CN201480048187.0A 2013-09-05 2014-08-08 碳化硅半导体元件以及碳化硅半导体元件的制造方法 Active CN105493245B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013184515 2013-09-05
JP2013-184515 2013-09-05
PCT/JP2014/071122 WO2015033740A1 (ja) 2013-09-05 2014-08-08 炭化珪素半導体素子および炭化珪素半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN105493245A true CN105493245A (zh) 2016-04-13
CN105493245B CN105493245B (zh) 2018-01-16

Family

ID=52628223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480048187.0A Active CN105493245B (zh) 2013-09-05 2014-08-08 碳化硅半导体元件以及碳化硅半导体元件的制造方法

Country Status (5)

Country Link
US (1) US9923062B2 (zh)
EP (1) EP3043376B1 (zh)
JP (1) JP5885284B2 (zh)
CN (1) CN105493245B (zh)
WO (1) WO2015033740A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014156791A1 (ja) * 2013-03-29 2014-10-02 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6582537B2 (ja) * 2015-05-13 2019-10-02 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6617546B2 (ja) * 2015-12-11 2019-12-11 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6690333B2 (ja) * 2016-03-16 2020-04-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10466108B2 (en) * 2017-08-24 2019-11-05 United States Of America As Represented By The Administrator Of Nasa Molybdenum nitride absorber coating for a detector

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10051049A1 (de) * 2000-10-14 2002-04-18 Daimler Chrysler Ag Aluminium-Nickel-Kontaktmetallisierung für p-dotiertes SiC
CN1535254A (zh) * 2001-07-25 2004-10-06 ����ʥ��ಣ���� 具有多个反射红外线和/或太阳辐射薄层的叠层的玻璃板
CN101927976A (zh) * 2009-09-30 2010-12-29 浙江大立科技股份有限公司 微桥结构红外探测器以及制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5580388A (en) * 1993-01-21 1996-12-03 Moore Epitaxial, Inc. Multi-layer susceptor for rapid thermal process reactors
US6794684B2 (en) * 2001-02-01 2004-09-21 Cree, Inc. Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
JP2003086534A (ja) * 2001-09-10 2003-03-20 Nissan Motor Co Ltd 炭化珪素半導体のオーミック電極構造及び、炭化珪素半導体のオーミック電極製造方法
JP2003229565A (ja) * 2002-02-04 2003-08-15 Mitsubishi Electric Corp 半導体素子及びその製造方法
JP2007059646A (ja) * 2005-08-25 2007-03-08 Denso Corp 半導体装置の製造方法
JP2007101213A (ja) * 2005-09-30 2007-04-19 Ricoh Co Ltd 半導体装置、赤外線センサ、及び半導体装置の製造方法
JP2007149984A (ja) * 2005-11-28 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2008204972A (ja) * 2007-02-16 2008-09-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
FR2914488B1 (fr) * 2007-03-30 2010-08-27 Soitec Silicon On Insulator Substrat chauffage dope
JPWO2011115294A1 (ja) 2010-03-16 2013-07-04 合同会社先端配線材料研究所 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法
JP5554126B2 (ja) * 2010-04-06 2014-07-23 三菱電機株式会社 ＳｉＣ半導体素子の製造方法
JP5756692B2 (ja) * 2011-07-05 2015-07-29 株式会社日立製作所 半導体装置の製造方法
JP5728339B2 (ja) * 2011-09-08 2015-06-03 株式会社東芝 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10051049A1 (de) * 2000-10-14 2002-04-18 Daimler Chrysler Ag Aluminium-Nickel-Kontaktmetallisierung für p-dotiertes SiC
CN1535254A (zh) * 2001-07-25 2004-10-06 ����ʥ��ಣ���� 具有多个反射红外线和/或太阳辐射薄层的叠层的玻璃板
CN101927976A (zh) * 2009-09-30 2010-12-29 浙江大立科技股份有限公司 微桥结构红外探测器以及制造方法

Also Published As

Publication number Publication date
JP5885284B2 (ja) 2016-03-15
US9923062B2 (en) 2018-03-20
EP3043376A4 (en) 2017-04-12
EP3043376B1 (en) 2021-03-03
EP3043376A1 (en) 2016-07-13
WO2015033740A1 (ja) 2015-03-12
JPWO2015033740A1 (ja) 2017-03-02
CN105493245B (zh) 2018-01-16
US20160181376A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
CN101647093B (zh) 制造半导体装置的方法和半导体装置
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
US9601581B2 (en) Semiconductor device and method for producing the same
JP5408248B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6194779B2 (ja) 半導体装置および半導体装置の製造方法
CN105493245A (zh) 碳化硅半导体元件以及碳化硅半导体元件的制造方法
JP2012243966A (ja) 半導体装置
JP2011071281A (ja) 半導体装置とその製造方法
CN105518830A (zh) 半导体装置的制造方法
US20110306188A1 (en) Manufacturing method of silicon carbide semiconductor device
JP2017175115A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP6208106B2 (ja) 半導体装置及びその製造方法
JP6183087B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
JP6399161B2 (ja) 半導体装置および半導体装置の製造方法
JP6395299B2 (ja) 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
US9978598B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2017147471A (ja) 半導体装置
JP6724444B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP6337725B2 (ja) 半導体装置
JP5895750B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2012104746A (ja) 炭化珪素半導体装置およびその製造方法
JP2021141199A (ja) ＳｉＣウェハおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant