JP2007059646A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007059646A JP2007059646A JP2005243768A JP2005243768A JP2007059646A JP 2007059646 A JP2007059646 A JP 2007059646A JP 2005243768 A JP2005243768 A JP 2005243768A JP 2005243768 A JP2005243768 A JP 2005243768A JP 2007059646 A JP2007059646 A JP 2007059646A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- resistor
- tin
- crsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 レーザートリミング時に生じる薄膜抵抗体の加工エネルギーのばらつきを抑制できる半導体装置の製造方法を提供する。
【解決手段】 P−SiN膜23と第1TEOS膜24との間であって、P−SiN膜23の表面上のうち、レーザートリミング時にCrSi膜3を通過したレーザー光が照射される領域に、TiN膜6を形成する。これにより、レーザートリミング時において、CrSi膜3を通過したレーザー光を、P−SiN膜23の表面に到達する前に、TiN膜6で吸収でき、TiN膜6が形成されていない場合において、P−SiN膜23と第1TEOS膜24の界面で生じていたレーザー光の反射を抑制することができる。この結果、加工エネルギーのばらつきを抑制できる。
【選択図】 図2
【解決手段】 P−SiN膜23と第1TEOS膜24との間であって、P−SiN膜23の表面上のうち、レーザートリミング時にCrSi膜3を通過したレーザー光が照射される領域に、TiN膜6を形成する。これにより、レーザートリミング時において、CrSi膜3を通過したレーザー光を、P−SiN膜23の表面に到達する前に、TiN膜6で吸収でき、TiN膜6が形成されていない場合において、P−SiN膜23と第1TEOS膜24の界面で生じていたレーザー光の反射を抑制することができる。この結果、加工エネルギーのばらつきを抑制できる。
【選択図】 図2
Description
本発明は、薄膜抵抗体のレーザートリミングを行う工程を有する半導体装置の製造方法に関するものである。
薄膜抵抗体のレーザートリミングとは、半導体基板上に、絶縁膜を介して、CrSi等の薄膜抵抗体を形成し、さらに、この薄膜抵抗体上に絶縁膜を形成した後、薄膜抵抗体にレーザー光を照射することで、薄膜抵抗体の一部を溶断し、薄膜抵抗体の抵抗値を所望の値に調整するものである(例えば、特許文献1、2参照)。
このレーザートリミングにおいては、薄膜抵抗体を通過したレーザー光が、薄膜抵抗体の下側に位置する異種絶縁膜同士の界面や、半導体基板と絶縁膜の界面等で反射し、その反射光と、薄膜抵抗体に直接入射するレーザー光とによって、干渉が起きる。このレーザー光の干渉によって、薄膜抵抗体の加工エネルギーにばらつきが生じ、特に、加工エネルギーが高い方にばらついた場合では、半導体基板やパッシベーション膜にダメージが入り、これらが破壊するという問題が生じるため、この対策方法が必要である。
そこで、従来では、レーザー光の波長の周期性を考慮して、レーザー光の反射が生じないように、薄膜抵抗体よりも下側の絶縁膜の膜厚や、半導体基板としてSOI基板を用いる場合では、基板中の酸化膜の膜厚を制御することで、薄膜抵抗体の加工ばらつきの抑制を図っていた(例えば、特許文献2参照)
特開2004−39925号公報
米国特許第4708747号明細書
本発明は、上記した方法と異なる方法により、レーザートリミング時に生じる薄膜抵抗体の加工エネルギーのばらつきを抑制することができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明は、第1の絶縁膜(23)を形成する工程と薄膜抵抗体(3)を形成する工程との間に、第1の絶縁膜(23)の上であって、レーザー光が照射される領域に、前記レーザー光を吸収し、かつ、第2の絶縁膜よりもレーザー光の吸収率が高い光吸収膜(6)を形成する工程を有することを第1の特徴としている。
従来では、第2の絶縁膜が第1の絶縁膜上に直接形成されている場合、第2の絶縁膜と第1の絶縁膜の屈折率が異なるため、薄膜抵抗体を加工する工程において、薄膜抵抗体を通過したレーザー光が、第1の絶縁膜と第2の絶縁膜の界面で反射していた。
これに対して、本発明では、少なくとも、第1の絶縁膜と薄膜抵抗体の間に光吸収膜を形成しているので、薄膜抵抗体を加工する工程を行ったとき、薄膜抵抗体よりも下側に到達するレーザー光の全部もしくは一部を、レーザー光が第1の絶縁膜の表面に到達する前に、光吸収膜で吸収することができる。
これにより、薄膜抵抗体を加工する工程において、薄膜抵抗体を通過したレーザー光が、第1の絶縁膜と第2の絶縁膜の界面で反射することを抑制することができる。この結果、光吸収膜を形成しない場合と比較して、薄膜抵抗体の加工エネルギーのばらつきを抑制することができる。
具体的には、例えば、最表層がシリコンで構成された基板(1)を用意する工程と、基板(1)の上にシリコン窒化膜(23)を形成する工程を行った後、シリコン窒化膜(23)の上であって、レーザー光が照射される領域に、レーザー光を吸収する光吸収膜(6)を形成する工程を行う。
その後、光吸収膜(6)の上にシリコン酸化膜(24、25、26)を形成する工程と、シリコン酸化膜(24、25、26)の上に薄膜抵抗体(3)を形成する工程と、薄膜抵抗体(3)にレーザー光を照射することで、薄膜抵抗体(3)を加工する工程とを行うことができる。
このように、シリコン窒化膜と薄膜抵抗体との間に光吸収膜を形成することで、薄膜抵抗体を通過したレーザー光を、シリコン窒化膜表面に到達する前に、光吸収膜で吸収できる。これにより、シリコン窒化膜表面でのレーザー光の反射を抑制できる。
また、光吸収膜(6)と薄膜抵抗体(3)との間に、シリコン酸化膜(24、25、26)を形成することで、光吸収膜(6)として導電性膜を用いた場合に、光吸収膜(6)と薄膜抵抗体(3)とが接触することで、薄膜抵抗体(3)の抵抗値が変わってしまうのを抑制できる。
なお、各工程の間のいずれかに、別途、シリコン酸化膜を形成する工程を行っても良い。
また、本発明では、半導体基板(1)を用意する工程と薄膜抵抗体(3)を形成する工程との間に、半導体基板(1)の上であって、レーザー光が照射される領域に、レーザー光を吸収し、かつ、第1の絶縁膜(24、25、26)よりもレーザー光の吸収率が高い光吸収膜(6)を形成する工程を有することを第2の特徴としている。
従来では、半導体基板とその表面上に直接形成されている絶縁膜とは、互いに屈折率が異なるため、薄膜抵抗体を加工する工程において、薄膜抵抗体を通過したレーザー光が、絶縁膜と半導体基板の界面で反射していた。
これに対して、本発明では、少なくとも、半導体基板と薄膜抵抗体の間に光吸収膜を形成しているので、薄膜抵抗体を加工する工程を行ったとき、薄膜抵抗体よりも下側に到達するレーザー光の全部もしくは一部を、レーザー光が半導体基板の表面に到達する前に、光吸収膜で吸収することができる。
これにより、薄膜抵抗体を加工する工程において、薄膜抵抗体を通過したレーザー光が、第1の絶縁膜と半導体基板の界面で反射することを抑制することができる。この結果、光吸収膜を形成しない場合と比較して、薄膜抵抗体の加工エネルギーのばらつきを抑制することができる。
具体的には、例えば、最表層がシリコンで構成された基板(1)を用意する工程を行った後、基板(1)の上であって、レーザー光が照射される領域に、レーザー光を吸収し、かつ、シリコン酸化膜(24、25、26)よりもレーザー光の吸収率が高い光吸収膜(6)を形成する工程を行う。
その後、光吸収膜(6)の上にシリコン酸化膜(24、25、26)を形成する工程と、シリコン酸化膜(24、25、26)の上に薄膜抵抗体(3)を形成する工程と、薄膜抵抗体(3)にレーザー光を照射することで、薄膜抵抗体(3)を加工する工程とを順に行うことができる。
これにより、薄膜抵抗体を通過したレーザー光がシリコン基板表面に到達する前に、このレーザー光を光吸収膜で吸収できる。これにより、シリコン基板表面でのレーザー光の反射を抑制できる。
また、光吸収膜(6)と薄膜抵抗体(3)との間に、シリコン酸化膜(24、25、26)を形成することで、光吸収膜(6)として導電性膜を用いた場合に、光吸収膜(6)と薄膜抵抗体(3)とが接触することで、薄膜抵抗体(3)の抵抗値が変わってしまうのを抑制できる。
なお、各工程の間のいずれかに、別途、シリコン酸化膜を形成する工程を行っても良い。
また、光吸収膜(6)を形成する工程では、光吸収膜(6)として、Ti、W、Ta、Cr、Cuのいずれか1つの金属材料、または、前記いずれか1つの金属材料の窒化物、酸化物もしくはケイ素化合物で構成された膜を形成することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
(第1実施形態)
図1、2に、本発明の第1実施形態における半導体装置の断面図を示す。図1は、半導体装置の概略構成を説明するための図であり、図2は、図1中の半導体基板および半導体基板上の各層を詳細に示した図である。なお、図2では、図1中の薄膜抵抗体の端子を省略している。
図1、2に、本発明の第1実施形態における半導体装置の断面図を示す。図1は、半導体装置の概略構成を説明するための図であり、図2は、図1中の半導体基板および半導体基板上の各層を詳細に示した図である。なお、図2では、図1中の薄膜抵抗体の端子を省略している。
まず、本実施形態の半導体装置の概略構成について説明する。図1に示す半導体装置は、半導体素子が形成された半導体基板1の上に、絶縁膜2を介して、薄膜抵抗体としてのCrSi膜3が形成されている。このCrSi膜3の両端部には、Al端子4が形成されている。また、CrSi膜3およびAl端子4の表面上に、絶縁膜5が形成されている。
そして、図1に示す半導体装置では、従来の半導体装置と異なり、CrSi膜3の下の絶縁膜2中に、光吸収膜としてのTiN膜6が形成されている。
次に、各構成部について具体的に説明する。
図2に示すように、半導体基板1としては、例えば、下から順に、Si単結晶層11、酸化膜12、Si単結晶層13より構成されたSOI(Silicon On Insulator)基板が用いられる。このように、SOI基板は最表層がシリコンで構成されており、このSOI基板が、特許請求の範囲に記載の最表層がシリコンで構成された基板に相当する。
半導体基板1の表面上の絶縁膜2は、薄いシリコン酸化膜21と、BPSG膜22と、プラズマCVDにより形成されたP−SiN膜(シリコン窒化膜)23と、第1TEOS(Tetra-ethyl-orthosilicate)膜24と、第1SOG(Spin On Glass)膜25と、第2TEOS膜26とが、順に積層された構成である。
ここで、薄いシリコン酸化膜21とBPSG膜22は、ともに、シリコン酸化膜であり、後述するように、基板表面の上方からレーザー光が照射されると、Si単結晶層13と薄いシリコン酸化膜21の界面でレーザー光が反射するほど、Si単結晶層13と屈折率が異なっている。
また、第1TEOS膜24と、第1SOG膜25と、第2TEOS膜26は、ともに、薄いシリコン酸化膜21とBPSG膜22と同様に、シリコン酸化膜である。P−SiN膜23は、積層されたP−SiN膜23とシリコン酸化膜(例えば、第1TEOS膜24)に対して、シリコン酸化膜を通って、P−SiN膜23に到達するように、レーザー光を照射すると、P−SiN膜23とシリコン酸化膜(例えば、第1TEOS膜24)の界面でレーザー光が反射するほど、シリコン酸化膜と屈折率が異なっている。
また、CrSi膜3上の絶縁膜5は、第3TEOS膜51と、第4TEOS膜52と、第2SOG膜53と第5TEOS膜54、パッシベーション膜としてのP−SiN膜55とが順に積層された構成である。
なお、各層の厚さは、例えば、以下の通りである。薄いシリコン酸化膜21は0.1μm、BPSG膜22は0.7μm、P−SiN膜23は0.1μm、第1TEOS膜24は0.2μm、第1SOG膜25は0.5μm、第2TEOS膜26は0.3μm、CrSi膜3は12nm、第3TEOS膜51は0.4μm、第4TEOS膜52は0.4μm、第2SOG膜53は0.5μm、第5TEOS膜54は0.5μm、P−SiN膜55は1.5μmである。
また、図示しないが、半導体基板1の表面上のうち、CrSi膜3が形成されていない領域では、BPSG膜22とSiN膜23の間に電極配線が形成されている。
そして、TiN膜6は、CrSi膜3の下に位置する絶縁膜2のうち、P−SiN膜23と第1TEOS膜24との間に形成されている。
ここで、図3に、図1の半導体装置の斜視図を示す。図3では、Al端子4を省略しており、図1と同一の構成部には、図1と同様の符号を付している。図1、3に示すように、TiN膜6は、CrSi膜3と同様に、長方形の板形状で、CrSi膜3と同一の大きさとなっており、CrSi膜3の真下に位置している。これは、後述するレーザートリミング時に、CrSi膜3を通過したレーザー光が当たるようにするためである。
また、TiN膜6は、レーザートリミングに用いられるレーザー光を吸収する性質を有している。また、TiN膜6は、上記した電極配線と導通しておらず、電気的に独立している。なお、TiN膜6の膜厚は、例えば、10〜90nmである。
次に、上記した構造の半導体装置の製造方法について、図2を参照しながら説明する。
まず、半導体基板1の表面上に選択的にイオン注入等することで、半導体基板1に半導体素子を形成する。
その後、半導体基板1の表面上に、薄いシリコン酸化膜21→BPSG膜22→P−SiN膜23→TiN膜6→第1TEOS膜24→第1SOG膜25→第2TEOS膜26→CrSi膜3→第3TEOS膜51→第4TEOS膜52→第2SOG膜53→第5TEOS膜54→P−SiN膜55の順に、各膜を形成する。なお、BPSG膜22を形成する工程と、P−SiN膜23を形成する工程との間では、電極配線を形成する工程が行われる。この工程では、BPSG膜22の表面上に、例えば、Ti膜と、TiN膜と、AlSiCu等のAl合金膜と、Ti膜と、TiN膜とを順に積層し、その積層膜をパターニングすることで、BPSG膜22の表面上のうち、CrSi膜3が形成される領域とは異なる領域に、電極配線を形成する。
ここで、TiN膜6を形成する工程では、スパッタリング法(以下、単にスパッタと呼ぶ)により、TiN膜を成膜する。このとき、スパッタ条件を、例えば、膜厚:10〜90nm、温度:270℃、ターゲットパワー:3〜7kw、Ar/N2ガス比を1:1とする。ターゲットパワーの値は、直径が12インチである円形状のターゲットを用いた場合の設定値であり、ターゲットパワーが1kwのとき、ターゲットパワー密度は13.7kw/m2となる。
そして、スパッタによりTiN膜を成膜した後、ホトリソグラフィおよびドライエッチングにより、TiN膜をパターニングする。これにより、P−SiN膜23の表面上であって、CrSi膜3の真下の位置に、長方形の板形状であるTiN膜6を形成する。
その後、第1TEOS膜24を形成する工程で、TiN膜6の上に第1TEOS膜24が形成される。
また、CrSi膜3の形成工程では、CrSi膜3をパターニングした後、薄膜抵抗用の端子となるAl膜4をCrSi膜3の両端に形成する(図1参照)。
そして、P−SiN膜55を形成した後、CrSi膜3のレーザートリミングを行う。この工程では、CrSi膜3にレーザー光を照射し、レーザー光によりCrSi膜3を溶断加工することで、CrSi膜3の抵抗値を所望の値に調整する。このようにして、図1、2に示す構造の半導体装置が製造される。
次に、本実施形態の主な効果について説明する。
図2に示す構造において、TiN膜6が形成されていない場合、レーザートリミング時において、CrSi膜3に対して図中上方からレーザー光が照射されたとき、CrSi膜3を通過したレーザー光が、P−SiN膜23と第1TEOS膜24との界面で反射し、その反射光がCrSi膜3に当たる。このため、CrSi膜3に直接照射されたレーザー光とその反射光とが干渉することで、CrSi膜3の加工エネルギーにばらつきが生じていた。
なお、図2に示す構造で、TiN膜6が形成されていない場合、レーザー光の反射は、薄いシリコン酸化膜21と半導体基板1との界面や、半導体基板1中のSi単結晶層11と酸化膜12との界面でも生じる。
これに対して、上記したように、本実施形態では、P−SiN膜23を形成する工程と、第1TEOS膜24を形成する工程との間で、TiN膜6を形成する工程を行い、CrSi膜3の真下の位置に、長方形の板形状であるTiN膜6を形成している。
そして、TiN膜6の上に、第1TEOS膜24、第1SOG膜25、第2TEOS膜26、CrSi膜3を順に形成し、さらに、CrSi膜3の上にP−SiN膜55等を形成した後、CrSi膜3のレーザートリミングを行っている。
このように、本実施形態では、P−SiN膜23と第1TEOS膜24との間であって、P−SiN膜23の表面上のうち、レーザートリミング時にCrSi膜3を通過したレーザー光が照射される領域に、TiN膜6を形成している。このため、レーザートリミング時において、CrSi膜3を通過したレーザー光を、P−SiN膜23の表面に到達する前に、TiN膜6で吸収できる。
これにより、図2に示す構造で、TiN膜6が形成されていない場合と比較して、P−SiN膜23と第1TEOS膜24との界面で生じるレーザー光の反射を抑制できる。また、TiN膜6が形成されていない場合と比較して、薄いシリコン酸化膜21と半導体基板1との界面で生じるレーザー光の反射や、半導体基板1中のSi単結晶層11と酸化膜12との界面で生じるレーザー光の反射を抑制することができる。
この結果、図2に示す構造で、TiN膜6が形成されていない場合と比較して、CrSi膜3のレーザートリミング時における加工エネルギーのばらつきを抑制できる。
ここで、参考として、図4(a)にTiN膜の膜厚の大きさと相対反射率の大きさとの関係を示し、図4(b)に、図4(a)を測定した試験体の断面図を示す。
図4(a)は、図4(b)に示す構造であって、最上部のTiN膜の膜厚が異なる複数の試験体に対して、波長が256μmの光を照射したときの反射強度を測定した結果であり、Si基板に同様の光を照射したときの反射強度を100としたときの相対値をプロットしたものである。
このときの試験体は、図4(b)に示すように、Si基板61の表面上に、Ti膜62、TiN膜63、Al膜64、Ti膜65、TiN膜66が、順に成膜されたものである。そして、Ti膜62、TiN膜63、Al膜64、Ti膜65の膜厚は、それぞれ、20nm、100nm、450nm、15nmであり、TiN膜66の膜厚は10〜90nmのいずれかである。なお、これらの膜は、成膜圧力を0.73Pa、パター密度を4.1×104W/m2としたスパッタにより、成膜されたものである。
また、図5に、図4(a)中の相対反射率の大きさと加工エネルギーの大きさとの関係を示す。図5は、図1、2に示す構造において、CrSi膜3の膜厚を、図4に示す相対反射率が40%以下となる膜厚に設定した場合に、CrSi膜3を完全に溶断するために必要なレーザー加工エネルギー値(トリム開始エネルギー)を調べた結果である。なお、図5では、加工エネルギー値の平均値およびばらつき(3σ)を示している。
また、図5の測定では、GSI社製のトリミング装置を用い、レーザーは、波長λ=1.047μmのYLFレーザーで、照射パルス幅が約7ns、パルス間隔が2.5msのパルスレーザーを用いた。レーザー光のCrSi膜3上におけるスポット経は6μmとした。
図4(a)に示すように、最上部のTiN膜66の膜厚が、10〜90nmのとき、相対反射率は40%以下であった。このことから、TiN膜66は、一般的に反射率が低いことで知られているSi基板よりも光の反射率が低いことがわかる。
そして、図5の測定結果より、図1、2に示す構造の半導体装置において、TiN膜6の膜厚を、相対反射率が40%以下となる膜厚とすることで、図1、2に示す構造でTiN膜6が形成されていない場合と比較して、3σの大きさ、すなわち、加工エネルギーのばらつきが小さいことがわかる。
なお、図4(a)に示す結果は、波長が256μmの光に対しての結果であるが、図5の結果より、レーザー光を用いた場合においても同様の結果になると思われる。そして、図4(a)から、TiN膜66の膜厚を20〜40nmとすることで、相対反射率を20%以下とすることができる。したがって、加工ばらつきの抑制に対して高い効果を得るためには、膜厚を20〜40nmとすることが好ましい。
(第2実施形態)
図6に本実施形態における半導体装置の断面図を示す。図6では、図2と同様の構成部には、図2と同一の符号を付している。
図6に本実施形態における半導体装置の断面図を示す。図6では、図2と同様の構成部には、図2と同一の符号を付している。
第1実施形態では、TiN膜6をP−SiN膜23と第1TEOS膜24との間に形成する場合を例として説明したが、その位置の代わりに、図6に示すように、TiN膜6をBPSG膜22とP−SiN膜23との間に形成することもできる。なお、他の構成部については、図2に示す半導体装置と同様である。
また、本実施形態の半導体装置は、例えば、第1実施形態で説明した製造工程において、P−SiN膜23とTiN膜6の形成の順番を入れ替えることで、製造される。このとき、TiN膜6の形成工程を、第1実施形態で説明したBPSG膜22の上に電極配線を形成する工程と別に行ったり、同時に行ったりすることができる。
後者の場合、電極配線を形成する工程では、Ti膜と、TiN膜と、Al合金膜と、Ti膜と、TiN膜とを順に積層し、これらの積層膜をパターニングすることで、CrSi膜3の真下に位置する領域に、CrSi膜3と同一形状のTiN膜6を形成し、他の領域に電極配線を形成する。
このように、後者の製造方法によれば、電極配線を形成する工程と、TiN膜6を形成する工程とを別々に行う場合と比較して、工程数を減らすことができる。なお、このときのTiN膜6は、Ti膜、TiN膜、Al合金膜、Ti膜の上に位置しており、他の領域に形成された電極配線と接続されず、電気的に独立している。
以上説明したように、本実施形態では、SOI基板1を用意する工程の後であるBPSG膜22を成膜する工程と、第1TEOS膜24等のシリコン酸化膜を形成する工程の前であるP−SiN膜23を形成する工程との間において、BPSG膜22の表面上のうち、レーザートリミング時にCrSi膜3を通過したレーザー光が照射される領域に、TiN膜6を形成している。
このため、レーザートリミング時において、CrSi膜3を通過したレーザー光を、半導体基板1の表面に到達する前に、TiN膜6で吸収できる。
これにより、第1実施形態のように、P−SiN膜23と第1TEOS膜24との界面で生じるレーザー光の反射については、抑制できないが、TiN膜6が形成されていない場合と比較して、薄いシリコン酸化膜21と半導体基板1との界面で生じるレーザー光の反射や、半導体基板1中のSi単結晶層11と酸化膜12との界面で生じるレーザー光の反射を抑制することができる。
この結果、第1実施形態ほど効果は高くないものの、図6に示す構造で、TiN膜6が形成されていない場合と比較して、CrSi膜3のレーザートリミング時における加工エネルギーのばらつきを抑制できる。
(他の実施形態)
(1)上記した各実施形態では、TiN膜6の形状および基板表面に対して平行な方向での形成領域に関して、TiN膜6を、CrSi膜3と同一の形状とし、CrSi膜3の真下の位置に配置する場合を例として説明したが、CrSi膜3のレーザートリミング時に、CrSi膜3よりも基板表面側に到達するレーザー光をTiN膜6で吸収させることができる範囲において、TiN膜6の形状および形成領域を変更することもできる。
(1)上記した各実施形態では、TiN膜6の形状および基板表面に対して平行な方向での形成領域に関して、TiN膜6を、CrSi膜3と同一の形状とし、CrSi膜3の真下の位置に配置する場合を例として説明したが、CrSi膜3のレーザートリミング時に、CrSi膜3よりも基板表面側に到達するレーザー光をTiN膜6で吸収させることができる範囲において、TiN膜6の形状および形成領域を変更することもできる。
すなわち、P−SiN膜23(第1実施形態)もしくはBPSG膜22(第2実施形態)の表面上のうち、CrSi膜3のレーザートリミング時に、CrSi膜3よりも下側(基板表面側)に到達するレーザー光が照射される領域であれば、他の領域に、TiN膜6を形成することもできる。
例えば、TiN膜6の形状および配置場所について、CrSi膜3の真下の位置およびその近傍の領域をすべて覆う形状および配置とすることができる。
また、TiN膜6をCrSi膜3の真下の全領域のうちの一部を覆う形状および配置とすることもできる。この場合においても、CrSi膜3の真下の全領域を覆っている場合と比較して効果は小さいが、TiN膜6が形成されていない場合と比較して、レーザー光の反射を抑制できるからである。
(2)TiN膜6の上下方向(基板表面に対して垂直な方向)での位置に関して、第1実施形態では、図2に示す構造でTiN膜6が形成されていない場合において、P−SiN膜23と第1TEOS膜24との界面と、薄いシリコン酸化膜21と半導体基板1との界面と、半導体基板1中のSi単結晶層11と酸化膜12との界面の3つの界面で、それぞれ生じるレーザー光の反射を抑制するという観点より、TiN膜6をP−SiN膜23と第1TEOS膜24との間に形成する場合を例として説明した。
これに対して、P−SiN膜23とCrSi膜3との間であれば、他の位置にTiN膜6を形成することもできる。P−SiN膜23よりも上側にTiN膜6を形成することで、P−SiN膜23およびそれよりも下側(基板側)にレーザー光が到達するのを抑制できるからである。
ただし、TiN膜6とCrSi膜3との間に、第1TEOS膜24、第1SOG膜25、第2TEOS膜26等の絶縁膜を配置することが好ましい。TiN膜6は導電性膜であることから、TiN膜6がCrSi膜3と接することで、CrSi膜3の抵抗値が変わってしまうのを防ぐためである。
したがって、P−SiN膜(シリコン窒化膜)23を形成する工程と、第2TEOS膜(シリコン酸化膜)26を形成する工程の間であれば、第1TEOS膜24の形成後や、第1SOG膜25の形成後にTiN膜6を形成することもできる。
なお、後述するように、光吸収膜として、CrSi膜3の代わりに、酸化膜等の絶縁膜を用いる場合では、P−SiN膜(シリコン窒化膜)23を形成する工程と、CrSi膜3を形成する工程の間に、TiN膜6を形成する工程を行うことができる。
(3)また、TiN膜6の上下方向での位置に関して、第2実施形態では、上記3つの界面のうち、薄いシリコン酸化膜21と半導体基板1の界面と、半導体基板1中のSi単結晶層11と酸化膜12の界面の2つの界面でのレーザー光の反射を抑制するという観点より、TiN膜6を、BPSG膜22とP−SiN膜23との間に形成する場合を例として説明した。
これに対して、半導体基板1とCrSi膜3との間であれば、TiN膜6を他の位置に形成することもできる。これにより、半導体基板1よりも上側にTiN膜6を形成することで、半導体基板1の表面にレーザー光が到達するのを抑制でき、少なくとも、上記2つの界面でのレーザー光の反射を抑制できる。
ただし、この場合においても、TiN膜6とCrSi膜3との間に、第1TEOS膜24、第1SOG膜25、第2TEOS膜26等の絶縁膜を配置することが好ましい。
なお、半導体基板1と第2TEOS膜26との間のうち、P−SiN膜23と第2TEOS膜26との間にTiN膜6を形成した場合、上記3つの界面でのレーザー光の反射を抑制でき、半導体基板1とP−SiN膜23との間にTiN膜6を形成した場合、上記2つの界面でのレーザー光の反射を抑制できることとなる。
したがって、例えば、表面上に何も形成されていない半導体基板1を用意した直後や、薄いシリコン酸化膜21が形成された半導体基板1を用意した直後に、TiN膜6を形成することもできる。なお、表面上に何も形成されていない半導体基板1を用意した直後、すなわち、半導体基板1の表面上に、直接、TiN膜6を形成する場合、例えば、半導体基板1のうち、TiN膜6と接する領域を、他の領域に対して、電気的にフローティングの状態にすることが好ましい。
また、後述するように、光吸収膜として、CrSi膜3の代わりに、酸化膜等の絶縁膜を用いる場合では、半導体基板1を用意する工程と、CrSi膜3を形成する工程の間に、TiN膜6を形成する工程を行うことができる。
(4)上記した各実施形態では、光吸収膜として、TiN膜6を用いる場合を例として説明したが、TEOS膜、SOG膜等の絶縁膜(シリコン酸化膜)よりもレーザー光を吸収する膜であれば、他の膜を用いることもできる。
光吸収膜として、例えば、少なくとも、Ti、W、Ta、Cr、Cuのいずれか1つの金属材料を含む膜を形成することができる。すなわち、Ti、W、Ta、Cr、Cuのいずれか1つの金属材料単体、または、これらのうちのいずれか1つの金属材料の窒化物(WN、TaN、CrN、CuNであって、TiNを除く)、酸化物(TiO、WO、TaO、CrO、CuO)もしくはケイ素化合物(TiSi、WSi、TaSi、CrSi、CuSi)で構成された膜を形成することができる。
なお、膜の成膜手段としては、光吸収膜を上記した金属材料単体で構成する場合、例えば、スパッタもしくはCVD法を用いることができ、光吸収膜をCr、Cu単体で構成する場合、めっき法を用いることができる。また、光吸収膜を上記した金属材料の窒化物で構成する場合、金属材料単体で構成する場合のスパッタに対して、N2ガスを添加した反応性スパッタもしくは上記した金属材料を窒化した焼結ターゲット材によるスパッタを用いることができる。また、光吸収膜を上記した金属材料の酸化物、もしくは、ケイ素化合物(シリサイド)で構成する場合、上記した金属材料を酸化した焼結ターゲット材、もしくは、シリサイド焼結ターゲット材によるスパッタを用いることができる。
(5)上記した各実施形態では、薄膜抵抗体として、CrSi膜を用いる場合を例として説明したが、他の薄膜抵抗体を用いることもできる。例えば、RuO2、TaN、Ta2O3、NiCrを用いることもできる。
(6)上記した各実施形態では、CrSi膜3の下に位置する絶縁膜2(図1参照)として、TEOS膜やBPSG等のシリコン酸化膜や、シリコン窒化膜を用いる場合を例として説明したが、絶縁膜2を他の絶縁膜により構成した場合であって、本発明を適用することができる。
すなわち、異種絶縁膜同士の界面や、半導体基板とその表面上の絶縁膜との界面で反射し、その反射光と、薄膜抵抗体に直接入射するレーザー光とが干渉することで、薄膜抵抗体の加工エネルギーにばらつきが生じる半導体装置に対して、本発明を適用することができる。この場合、レーザー光の反射が生じる界面よりも、上側に、光吸収膜を形成する。
(7)半導体基板1としてSOI基板を用いる場合を例として説明したが、SOI基板の代わりに、Si基板やSiC基板等の他の半導体基板を用いることもできる。なお、Si基板が、特許請求の範囲に記載の最表層がシリコンで構成された基板に相当する。
(8)上記した各実施形態と、特許文献2に記載の技術(薄膜抵抗体よりも下側の絶縁膜の膜厚や、半導体基板としてSOI基板を用いる場合では、基板中の酸化膜の膜厚を制御すること)とを組み合わせることもできる。
1…半導体基板、2…絶縁膜、3…CrSi膜、5…絶縁膜、6…TiN膜。
Claims (5)
- 半導体基板(1)を用意する工程と、
前記半導体基板(1)の上に第1の絶縁膜(23)を形成する工程と、
前第1の絶縁膜(23)の上に、前記第1の絶縁膜(23)と異なる材料で構成され、前記第1の絶縁膜(23)と屈折率が異なる第2の絶縁膜(24、25、26)を形成する工程と、
前記第2の絶縁膜(24、25、26)の上に薄膜抵抗体(3)を形成する工程と、
前記薄膜抵抗体(3)にレーザー光を照射することで、前記薄膜抵抗体(3)を加工する工程とを有する半導体装置の製造方法において、
前記第1の絶縁膜(23)を形成する工程と薄膜抵抗体(3)を形成する工程との間に、前記第1の絶縁膜(23)の上であって、前記レーザー光が照射される領域に、前記レーザー光を吸収し、かつ、前記第2の絶縁膜よりも前記レーザー光の吸収率が高い光吸収膜(6)を形成する工程を有することを特徴とする半導体装置の製造方法。 - 最表層がシリコンで構成された基板(1)を用意する工程と、
前記基板(1)の上にシリコン窒化膜(23)を形成する工程と、
前記シリコン窒化膜(23)の上にシリコン酸化膜(24、25、26)を形成する工程と、
前記シリコン酸化膜(24、25、26)の上に薄膜抵抗体(3)を形成する工程と、
前記薄膜抵抗体(3)にレーザー光を照射することで、前記薄膜抵抗体(3)を加工する工程とを有する半導体装置の製造方法において、
前記シリコン窒化膜(23)を形成する工程と前記シリコン酸化膜(24、25、26)を形成する工程との間に、前記シリコン窒化膜(23)の上であって、前記レーザー光が照射される領域に、前記レーザー光を吸収し、かつ、前記シリコン酸化膜よりも前記レーザー光の吸収率が高い光吸収膜(6)を形成する工程を有することを特徴とする半導体装置の製造方法。 - 半導体基板(1)を用意する工程と、
前記半導体基板(1)の上に第1の絶縁膜(24、25、26)を形成する工程と、
前記第1の絶縁膜(24、25、26)の上に薄膜抵抗体(3)を形成する工程と、
前記薄膜抵抗体(3)にレーザー光を照射することで、前記薄膜抵抗体(3)を加工する工程とを有する半導体装置の製造方法において、
前記半導体基板(1)を用意する工程と前記薄膜抵抗体(3)を形成する工程との間に、前記半導体基板(1)の上であって、前記レーザー光が照射される領域に、前記レーザー光を吸収し、かつ、前記第1の絶縁膜(24、25、26)よりも前記レーザー光の吸収率が高い光吸収膜(6)を形成する工程を有することを特徴とする半導体装置の製造方法。 - 最表層がシリコンで構成された基板(1)を用意する工程と、
前記基板(1)の上にシリコン酸化膜(24、25、26)を形成する工程と、
前記シリコン酸化膜(24、25、26)の上に薄膜抵抗体(3)を形成する工程と、
前記薄膜抵抗体(3)にレーザー光を照射することで、前記薄膜抵抗体(3)を加工する工程とを有する半導体装置の製造方法において、
前記基板(1)を用意する工程と前記シリコン酸化膜(24、25、26)を形成する工程との間に、前記基板(1)の上であって、前記レーザー光が照射される領域に、前記レーザー光を吸収し、かつ、前記シリコン酸化膜(24、25、26)よりも前記レーザー光の吸収率が高い光吸収膜(6)を形成する工程を有することを特徴とする半導体装置の製造方法。 - 前記光吸収膜(6)を形成する工程では、前記光吸収膜(6)として、Ti、W、Ta、Cr、Cuのいずれか1つの金属材料、または、前記いずれか1つの金属材料の窒化物、酸化物もしくはケイ素化合物で構成された膜を形成することを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005243768A JP2007059646A (ja) | 2005-08-25 | 2005-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005243768A JP2007059646A (ja) | 2005-08-25 | 2005-08-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007059646A true JP2007059646A (ja) | 2007-03-08 |
Family
ID=37922869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005243768A Withdrawn JP2007059646A (ja) | 2005-08-25 | 2005-08-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007059646A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015033740A1 (ja) * | 2013-09-05 | 2015-03-12 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
-
2005
- 2005-08-25 JP JP2005243768A patent/JP2007059646A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015033740A1 (ja) * | 2013-09-05 | 2015-03-12 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
JP5885284B2 (ja) * | 2013-09-05 | 2016-03-15 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
JPWO2015033740A1 (ja) * | 2013-09-05 | 2017-03-02 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
US9923062B2 (en) | 2013-09-05 | 2018-03-20 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10276790B2 (en) | Top electrode for device structures in interconnect | |
US6259151B1 (en) | Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors | |
TWI355710B (en) | Device and methodology for reducing effective diel | |
EP1266405B1 (en) | Planarised semiconductor structure including a conductive fuse and process for fabrication thereof | |
JP2618139B2 (ja) | 薄膜抵抗器 | |
US6326256B1 (en) | Method of producing a laser trimmable thin film resistor in an integrated circuit | |
JP4776199B2 (ja) | 半導体装置の製造方法 | |
JP4936643B2 (ja) | 半導体装置及びその製造方法 | |
JPH0770600B2 (ja) | 集積回路を変更する方法 | |
US9236344B2 (en) | Thin beam deposited fuse | |
JP5084323B2 (ja) | 半導体装置 | |
JP4083441B2 (ja) | ヒューズを備えた半導体装置及びヒューズ切断方法 | |
JP2007059646A (ja) | 半導体装置の製造方法 | |
US6638795B2 (en) | Semiconductor device and method of fabricating the same | |
TWI748226B (zh) | 光學感測濾光器及其形成方法 | |
JP3588612B2 (ja) | 半導体装置 | |
JP3948263B2 (ja) | 半導体装置の製造方法 | |
JP6655469B2 (ja) | 半導体装置およびその製造方法 | |
JP2007201485A (ja) | 半導体集積回路装置及びその製造方法 | |
JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
US11824079B2 (en) | Thin-film resistor (TFR) having a TFR element providing a diffusion barrier for underlying TFR heads | |
JP4497975B2 (ja) | 半導体装置 | |
JP5549049B2 (ja) | 薄膜抵抗体、半導体装置及び薄膜抵抗体の製造方法 | |
JP4484548B2 (ja) | 半導体装置 | |
JP2006080282A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070918 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090612 |