JP2012104746A - 炭化珪素半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 生産性の高い炭化珪素半導体装置を得る。
【解決手段】 炭化珪素基板１上に設けられたｎ型の炭化珪素からなるドリフト層２上の表層部に形成されたｐ型のベース層３と、ベース層３内の所定の深さ位置に形成されたｐ型のコンタクト層４と、ベース層３内の表層部に形成され、コンタクト層４と同一領域に位置するとともに下面がコンタクト層の上面に接するｎ型のソース層５と、ドリフト層２の表面からコンタクト層４に達する開口内に形成され、ソース層５およびコンタクト層４と電気的に接続するソース電極９とを備えたものである。
【選択図】 図１

Description

この発明は、炭化珪素半導体装置とその製造方法に関するものである。

従来の炭化珪素を用いた縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のセル構造として、炭化珪素基板上に形成されたドリフト層の表層部にベース領域（ベース層）を形成し、このベース領域の表層部にソース領域（ソース層）とベースコンタクト領域（コンタクト層）とを水平方向に隣接させて設けたものがある（例えば、特許文献１参照）。

特開２００７−６６９５９号公報

上記の炭化珪素半導体装置において、ベース領域、ソース領域およびベースコンタクト領域を形成するためには、それぞれの領域に対応したマスクを用いる必要がある。このため、マスクのパターニング工程数が多く、生産性が低いという問題点があった。

この発明は、上述のような点に着目してなされたもので、生産性の高い炭化珪素半導体装置およびその製造方法を提供することを目的とするものである。

この発明に係る炭化珪素半導体装置は、基板上に設けられた第１導電型の炭化珪素からなるドリフト層の表層部に形成された第２導電型のベース層と、ベース層内の所定の深さ位置に形成された第２導電型のコンタクト層と、ベース層内の表層部に形成され、コンタクト層と同一領域に位置するとともに下面がコンタクト層の上面に接する第１導電型のソース層と、ドリフト層の表面からコンタクト層に達する開口内に形成され、ソース層およびコンタクト層と電気的に接続するソース電極とを備えたものである。

また、この発明に係る炭化珪素半導体装置の製造方法は、基板上に設けられた第１導電型の炭化珪素からなるドリフト層の表層部に、第１のマスクを介して第２導電型の不純物イオンを注入し、ベース層を形成する工程と、ベース層内の所定の深さ位置に、第２のマスクを介して第２導電型の不純物イオンを注入し、コンタクト層を形成する工程と、ベース層内の表層部においてコンタクト層と同一領域に位置するとともに下面がコンタクト層の上面に隣接する位置に、第２のマスクを用いて第１導電型の不純物イオンを注入し、ソース層を形成する工程と、ドリフト層の表面からコンタクト層に達する開口を形成し、この開口内にソース層およびコンタクト層に電気的に接続するソース電極を形成する工程とを備えたものである。

この発明に係る炭化珪素半導体装置によれば、コンタクト層とソース層とを同一のマスクを用いて形成することができ、生産性の高い炭化珪素半導体装置を得ることができる。

また、この発明に係る炭化珪素半導体装置の製造方法によれば、コンタクト層とソース層とを同一のマスクを用いて形成することにより、パターニング工程数が削減され、生産性の高い炭化珪素半導体装置の製造方法を得ることができる。

この発明の実施の形態１に係る炭化珪素半導体装置を示す断面図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるドリフト層を形成する工程を示す図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造方法における第１のマスクを形成する工程を示す図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるベース層を形成する工程を示す図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造方法における第２のマスクを形成する工程を示す図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるコンタクト層を形成する工程を示す図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるソース層を形成する工程を示す図である。 図７のＡＡ´における不純物濃度プロファイルを示す図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるゲート絶縁膜を形成する程を示す図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるゲート電極を形成する工程を示す図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるソース電極を形成する工程を示す図である。 この発明の実施の形態２に係る炭化珪素半導体装置を示す断面図である。 この発明の実施の形態２に係る炭化珪素半導体装置の製造方法における第１のマスクを形成する工程を示す図である。 この発明の実施の形態２に係る炭化珪素半導体装置の製造方法におけるベース層を形成する工程を示す図である。 この発明の実施の形態２に係る炭化珪素半導体装置の製造方法におけるコンタクト層を形成する工程を示す図である。 この発明の実施の形態２に係る炭化珪素半導体装置の製造方法におけるソース層を形成する工程を示す図である。

実施の形態１．
図１は、この発明を実施するための実施の形態１に係る炭化珪素半導体装置１００を示す断面図である。本実施の形態においては、第１導電型をｎ型、第２導電型をｐ型として説明する。

炭化珪素半導体装置１００は、ｎチャネル縦型炭化珪素ＭＯＳＦＥＴであって、図１に示すように、主面の面方位が（０００１）面であり、４Ｈのポリタイプを有するｎ型で低抵抗の炭化珪素基板１の主面上に、ｎ型の炭化珪素からなるドリフト層２が形成されており、ドリフト層２の表層部には、アルミニウム（Ａｌ）をｐ型不純物として含有するｐ型のベース層３が形成されている。このベース層３内の所定の深さ位置には、Ａｌをｐ型不純物として含有し、ベース層３よりも不純物の濃度が高いｐ型のコンタクト層４が形成されている。そして、ベース層３の表層部において、コンタクト層４と同一領域に位置するとともに、その下面がコンタクト層４の上面に隣接する位置には、窒素（Ｎ）をｎ型不純物として含有するｎ型のソース層５が形成されている。

ソース層５およびコンタクト層４が形成されている領域の中央部には、ドリフト層２の表面からコンタクト層４に達する開口が設けられており、この開口内にソース電極９が形成されている。ソース電極９は、底面部がコンタクト層４に、側面部がソース層５にそれぞれオーミック接続により電気的に接続されている。これによりソース電極９はコンタクト層４を通してベース層３にもオーミック接続されている。

また、ドリフト層２の表面上には、ソース電極９が形成されている部分を除き、酸化珪素で構成されるゲート絶縁膜７が形成されており、このゲート絶縁膜７上において、ソース層５の間に跨るようにゲート電極８が設けられている。そして、炭化珪素基板１の主面と対向する面には、ドレイン電極１０が形成されている。

次に本実施の形態に係る炭化珪素半導体装置１００の製造方法を図２〜１１を用いて説明する。ここで、図２はドリフト層を形成する工程を示す図、図３は第１のマスクを形成する工程を示す図、図４はベース層を形成する工程を示す図、図５は第２のマスクを形成する工程を示す図、図６はコンタクト層を形成する工程を示す図、図７はソース層を形成する工程を示す図、図８は図７のＡＡ´における不純物濃度プロファイルを示す図、図９は酸化膜を形成する工程を示す図、図１０はゲート電極を形成する工程を示す図、図１１はソース電極を形成する工程を示す図である。

まず、主面の面方位が（０００１）面であり、４Ｈのポリタイプを有するｎ型の炭化珪素基板１の表面に、図２に示すように、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、１〜１００μｍの厚さの炭化珪素からなるドリフト層２をエピタキシャル成長させる。この熱ＣＶＤ法は、例えば、温度：１５００〜１８００℃、気圧：２５ＭＰａ、キャリアガス種：Ｈ_２、生成ガス種：ＳｉＨ₄およびＣ_３Ｈ_８の条件で行う。

次に、図３に示すように、ドリフト層２上にレジストによって第１のマスク１２を形成する。そして、図４に示すように、第１のマスク１２を介してｐ型の不純物であるＡｌをイオン注入することにより、ベース層３を形成する。イオン注入するＡｌの注入深さは、０．５〜３．０μｍであり、注入濃度は１×１０^１７〜１×１０^１９ｃｍ^−３である。

第１のマスク１２を除去後、図５に示すように、ドリフト層２上にレジストによって第２のマスク１３を形成する。そして、図６に示すように、ベース層３内の所定の深さ位置に、第２のマスク１３を介してｐ型の不純物であるＡｌをイオン注入することにより、コンタクト層４を形成する。イオン注入するＡｌの注入深さは０．１〜２．０μｍ、注入濃度は１×１０^１９〜１×１０^２１ｃｍ^−３であり、このコンタクト層４を形成する工程は常温で行う。ここで、コンタクト層４は高濃度でイオン注入して形成するので、注入領域の結晶が著しく劣化されてしまい、これがプロセス不良の原因となり得る。このため、特許文献１のようにドリフト層の最表面にコンタクト層を形成する構造では、結晶劣化を抑制するために加熱しながらイオン注入を行う高温注入プロセスが必要である。一方、本実施の形態に係る炭化珪素半導体装置ではコンタクト層４がドリフト層２の内部に埋め込まれているため、常温での形成が可能である。

続いて、図７に示すように、ベース層３内の表層部においてコンタクト層４と同一領域に位置するとともに下面がコンタクト層４の上面に隣接する位置に、第２のマスク１３を介してｎ型の不純物であるＮをイオン注入することにより、ソース層５を形成する。イオン注入するＮの注入深さは０．０５〜１．５μｍであり、注入濃度は１ｅ１８〜１ｅ２０ｃｍ^-3である。

上記の各イオン注入は、図７のＡＡ´に相当する不純物の注入濃度プロファイルが、例えば図８に示す条件で行う。図８において、横軸はドリフト層２の表面からの深さ、縦軸は不純物濃度を示し、図中の実線はＡｌ濃度を、破線はＮ濃度を示すものである。この例では、ドリフト層２の表面からベース層３の最下部までの深さは１．０μｍである。ドリフト層２の表面から深さ約１５０ｎｍの範囲ではｎ型の不純物イオンであるＮがより高濃度に注入されてソース層５を形成しており、それよりも深い範囲ではｐ型の不純物イオンであるＡｌの濃度が高くなる。このうちｐ型の不純物イオンは深さ約２５０ｎｍで濃度ピークとなり（コンタクト層４に相当）、さらに深さ約１μｍまで注入されている（ベース層３に相当）。

次に、第２のマスク１３を除去し、不活性ガスの雰囲気下で１３００〜２１００℃の温度範囲において活性化アニールを行う。これにより、ベース層３、コンタクト層４およびソース層５が電気的に活性化される。ここで、炭化珪素中に注入された不純物イオンの拡散速度は極めて低く（例えば、特開２００５−２７７１０８号公報を参照）、図８に示したような各不純物イオンの注入濃度の範囲とプロファイルが、活性化アニールを行っても殆ど変化せずに、そのまま電気的に活性化されたベース層３、コンタクト層４およびソース層５の範囲とプロファイルになる。即ち、不純物イオンの拡散速度が低い炭化珪素を用いたことにより、コンタクト層４とソース層５とが深さ方向に隣接する構造を形成することができる。

次に、８００〜１４００℃でドリフト層２の表面に熱酸化膜を形成し、それをフッ化水素酸により除去する（犠牲酸化プロセス）。その後、図９に示すように、ドリフト層２の表面を熱酸化して所望の厚みのゲート絶縁膜７を形成する。そして、図１０に示すように、ゲート絶縁膜７上に導電性を有する多結晶珪素膜を減圧ＣＶＤ法によって形成し、リソグラフィ技術およびエッチング技術を用いてゲート電極８を形成する。なお、ゲート電極８の材料は多結晶珪素に限らず、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、白金（Ｐｔ）、タングステン（Ｗ）、珪素（Ｓｉ）、炭化チタン（ＴｉＣ）、あるいはこれらの合金を用いてもよい。

続いて、リソグラフィ技術およびエッチング技術を用い、コンタクト層４およびソース層５が形成されている領域の中央部上のゲート絶縁膜７を除去し、ドリフト層２の表面からコンタクト層４に達する開口を形成する。そして、図１１に示すように、形成した開口内にＮｉを積層させることで、ソース層５およびコンタクト層４の両方に電気的に接続するソース電極９を形成する。これによりソース電極９は、ソース層５にオーミック接続されると共に、コンタクト層４を通してベース層３にもオーミック接続される。ここで、形成する開口の深さは、コンタクト層４を形成したｐ型の不純物イオンの注入濃度プロファイルに応じて決定し、ソース電極９とコンタクト層４とのコンタクト抵抗率が最小となる深さが最も望ましい。なお、ソース電極９用の材料はＮｉに限らず、Ｔｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｐｔ、Ｗ、Ｓｉ、ＴｉＣ、あるいはこれらの合金を用いてもよい。

次に、炭化珪素基板１の主面と対向する面の全面にドレイン電極１０を形成する。このドレイン電極１０の材料としては、ソース電極９の材料と同様に、Ｎｉ、Ｔｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｐｔ、Ｗ、Ｓｉ、ＴｉＣ、あるいはこれらの合金を用いることができる。最後に、ソース電極９とソース層５およびコンタクト層４との接触部分、並びに、ドレイン電極１０と炭化珪素基板１との接触部分を、それぞれ炭化珪素と合金化させるための熱処理を行う。この熱処理は、例えば、温度：９５０〜１０００℃、処理時間：２０〜６０秒間、昇温速度：１０〜２５℃／秒の条件で行う。
以上により、本実施の形態に係る炭化珪素半導体装置１００が完成する。

本実施の形態によれば、ベース層３内の所定の深さ位置に形成されたコンタクト層４と、ベース層３内の表層部に形成され、コンタクト層４と同一領域に位置するとともに下面がコンタクト層の上面に接するソース層５とを備えるようにしたので、コンタクト層４とソース層５とを同一の第２のマスク１３を用いて形成することができ、生産性の高い炭化珪素半導体装置を得ることができる。さらに、炭化珪素半導体装置の単位セル面積を縮小することができ、炭化珪素半導体装置のオン抵抗を低減することができる。

また、コンタクト層４がドリフト層２の表面から所定の深さに位置しているので、常温での形成が可能になる。

また、コンタクト層４とソース層５とを同一の第２のマスク１３を用いて形成したので、パターニング工程数が削減され、生産性の高い炭化珪素半導体装置の製造方法を得ることができる。

また、コンタクト層４を常温で形成したので、コンタクト層４を形成する工程が、例えば従来の高温注入プロセスにより形成していたものと比較して簡略化され、さらに生産性の高い炭化珪素半導体装置の製造方法を得ることができる。

実施の形態２．
図１２は、この発明を実施するための実施の形態２に係る炭化珪素半導体装置１０１を示す断面図である。図１２において炭化珪素半導体装置１０１は、後述するようにベース層３、コンタクト層４およびソース層５を同一のマスクを用いて形成したことにより、ベース層３がドリフト層２の表面付近の領域に対してコンタクト層４よりも深い部分での領域が狭くなるように形成されている。その他の構成は実施の形態１と同様であるので説明を省略する。

この炭化珪素半導体装置１０１の製造方法について、実施の形態１と異なる製造工程を中心に図１３〜１６を用いて説明する。ここで、図１３は第１のマスクを形成する工程を示す図、図１４はベース層を形成する工程を示す図、図１５はコンタクト層を形成する工程を示す図、図１６はソース層を形成する工程を示す図である。

まず、炭化珪素基板１上に設けられた炭化珪素からなるドリフト層２上に、図１３に示すように、レジストによって第１のマスク１２ｂを形成する。第１のマスク１２ｂの膜厚は、コンタクト層４およびソース層５を形成する領域の直上に位置する部分に対して、その他の領域が薄くなるようにしておく。

次に、図１４に示すように、第１のマスク１２ｂを介してｐ型の不純物であるＡｌをイオン注入してベース層３を形成する。この注入イオンのうち高いエネルギーで深く注入されるイオンは、第１のマスク１２ｂの薄く形成された部分を貫通してドリフト層２に注入され、マスクの開口領域よりも浅くベース層３が形成される。イオン注入するＡｌの注入深さは、０．５〜３．０μｍであり、注入濃度は１×１０^１７〜１×１０^１９ｃｍ^−３である。

さらに、図１５に示すように、上記の第１のマスク１２ｂを介して、ベース層３内の所定の深さ位置にｐ型の不純物であるＡｌをイオン注入することにより、コンタクト層４を形成する。イオン注入するＡｌの注入深さは０．１〜２．０μｍ、注入濃度は１×１０^１９〜１×１０^２１ｃｍ^−３であり、このコンタクト層４を形成する工程は常温で行う。

続いて、図１６に示すように、ベース層３内の表層部においてコンタクト層４と同一領域に位置するとともに下面がコンタクト層４の上面に隣接する位置に、上記の第１のマスク１２ｂを介してｎ型の不純物であるＮをイオン注入することにより、ソース層５を形成する。イオン注入するＮの注入深さは０．０５〜１．５μｍであり、注入濃度は１ｅ１８〜１ｅ２０ｃｍ^-3である。
なお、以降の各製造工程については実施の形態１と同様であるのでその説明を省略する。

本実施の形態によれば、ベース層３とコンタクト層４とソース層５とを同一の第１のマスク１２ｂを用いて形成したので、実施の形態１に示した効果に加えて、さらにパターニング工程数を削減することができる。

なお、上記各実施の形態では、炭化珪素基板１として、主面の面方位が（０００１）面であり、４Ｈのポリタイプを有すものを用いたが、面方位はこれに限定されず、（０００−１）面や（１１−２０）面などでもよく、これらの面方位においてオフ角を有するものでもよい。また、ポリタイプは３Ｃや６Ｈ等であってもよい。

また、ｎ型を第１導電型、ｐ型を第２導電型としてｎチャネル炭化珪素ＭＯＳＦＥＴである炭化珪素半導体装置について説明したが、ｐ型を第１導電型、ｎ型を第２導電型としたｐチャネル炭化珪素ＭＯＳＦＥＴについても同様である。

また、ｐ型の不純物としてＡｌを用いて説明したが、これはホウ素（Ｂ）やガリウム（Ｇａ）等であってもよい。また、ｎ型の不純物としてＮを用いて説明したが、これはヒ素（Ａｓ）やリン（Ｐ）等であってもよい。

１ 基板
２ ドリフト層
３ ベース層
４ コンタクト層
５ ソース層
９ ソース電極
１２、１２ｂ 第１のマスク
１３ 第２のマスク

Claims (4)

1. 基板上に設けられた第１導電型の炭化珪素からなるドリフト層の表層部に形成された第２導電型のベース層と、
   前記ベース層内の所定の深さ位置に形成された第２導電型のコンタクト層と、
   前記ベース層内の表層部に形成され、前記コンタクト層と同一領域に位置するとともに下面が前記コンタクト層の上面に接する第１導電型のソース層と、
   前記ドリフト層の表面から前記コンタクト層に達する開口内に形成され、前記ソース層および前記コンタクト層と電気的に接続するソース電極とを備えた炭化珪素半導体装置。
2. 基板上に設けられた第１導電型の炭化珪素からなるドリフト層の表層部に、第１のマスクを介して第２導電型の不純物イオンを注入し、ベース層を形成する工程と、
   前記ベース層内の所定の深さ位置に、第２のマスクを介して第２導電型の不純物イオンを注入し、コンタクト層を形成する工程と、
   前記ベース層内の表層部において前記コンタクト層と同一領域に位置するとともに下面が前記コンタクト層の上面に隣接する位置に、前記第２のマスクを介して第１導電型の不純物イオンを注入し、ソース層を形成する工程と、
   前記ドリフト層の表面からコンタクト層に達する開口を形成し、この開口内に前記ソース層および前記コンタクト層に電気的に接続するソース電極を形成する工程とを備えた炭化珪素半導体装置の製造方法。
3. 前記第１のマスクおよび前記第２のマスクは、同一であることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
4. 前記コンタクト層を形成する工程は、常温で行うことを特徴とする請求項２または３に記載の炭化珪素半導体装置の製造方法。

Images