JP6395299B2 - 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法 - Google Patents

Description

この発明は、炭化珪素半導体素子及び炭化珪素半導体素子の製造方法に関する。

炭化珪素半導体素子は、次世代の低損失な電力用半導体素子として期待されており、ショットキーバリアダイオード、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲート型電界効果トランジスタ）、ＰＮダイオード、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲート型バイポーラトランジスタ）、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ−Ｏｆｆ ｔｈｙｒｉｓｔｏｒ、ゲートターンオフサイリスタ）などが開発されている。従来、炭化珪素半導体素子では、オーミック電極の材料として炭化珪素（ＳｉＣ）とニッケルとを反応させたニッケルシリサイド（ＮｉＳｉ）が用いられることがある（例えば、特許文献１、２参照）。

特開２０１２−１８６３２４号公報 特開２０１３−５８６０３号公報

しかしながら、ニッケルシリサイドを形成する際に、炭化珪素半導体中で炭素が分離し、その分離した炭素がニッケルシリサイド中に凝集することがあり、それによってオーミック電極が、ニッケルシリサイドと炭素とが混合した状態になってしまうことがある。オーミック電極がそのような混合状態になると、剥離の起点となる部位がオーミック電極の内部に発生することがあるため、オーミック電極の機械的強度が低くなるおそれがある。従って、長期にわたる駆動信頼性が得られないという問題点がある。

この発明は、上述した従来技術による問題点を解消するため、長期にわたる駆動信頼性を有する炭化珪素半導体素子を提供することを目的とする。この発明は、長期にわたる駆動信頼性を有する炭化珪素半導体素子を製造することができる炭化珪素半導体素子の製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、この発明にかかる炭化珪素半導体素子は、炭化珪素半導体の表面にニッケルシリサイド膜でできた電極を有し、前記ニッケルシリサイド膜の表面凹凸が２０ｎｍ以上１５０ｎｍ以下の高低差を有し、前記炭化珪素半導体と前記ニッケルシリサイド膜との境界線が不連続な点を有することを特徴とする。

また、前記電極には、ニッケルシリサイドと、前記ニッケルシリサイドよりも炭素濃度の高い部位とが混在していることを特徴とする。

また、この発明にかかる炭化珪素半導体素子の製造方法は、炭化珪素半導体の表面に酸化膜を形成後、前記炭化珪素半導体を０．５ｗｔ％の希弗酸液に３０秒以下の時間浸漬し、前記酸化膜の一部を除去する第１の工程と、表面の高低差が１０ｎｍ未満の前記炭化珪素半導体の表面にニッケル膜を設ける第２の工程と、前記炭化珪素半導体と前記ニッケル膜との界面に酸素が存在する状態でアニール処理を行って、前記炭化珪素半導体の表面にシリサイドを設ける第３の工程と、を含むことを特徴とする。

また、前記炭化珪素半導体と前記ニッケル膜との界面に存在する酸素が、プロセス中に生じる酸化膜であることを特徴とする。

この発明によれば、電極が不連続な島状となり、電極と炭化珪素半導体との境界線が途切れ途切れになることによって、剥離の起点となる部位が電極内部に発生するのが抑制されるため、電極の機械的強度が高まる。また、ニッケルシリサイドよりも炭素濃度の高い部位が不連続な状態になるため、炭素濃度の高い部位が連続した層状になる場合よりも、炭化珪素半導体に対する電極の接触抵抗率が小さくなる。また、炭化珪素半導体の表面の酸化膜を全て除去した場合よりも、炭化珪素半導体に対する電極の接触抵抗率が小さくなる。また、炭化珪素半導体とニッケル膜との界面に酸素を設ける処理を行わずに済むため、工程数の増加を抑えることができる。

本発明にかかる炭化珪素半導体素子によれば、長期にわたる駆動信頼性が得られる。本発明にかかる炭化珪素半導体素子の製造方法によれば、長期にわたる駆動信頼性を有する炭化珪素半導体素子を製造することができる。

図１は、本発明の実施の形態にかかる炭化珪素半導体素子の一例を示す断面図である。 図２は、本発明の実施の形態にかかる炭化珪素半導体素子のオーミック電極／炭化珪素半導体界面の様子を示す模式図を示す図である。 図３は、本発明の実施の形態にかかる炭化珪素半導体素子のオーミック電極／炭化珪素半導体界面の様子を示す模式図を示す図である。 図４は、本発明の実施の形態にかかる炭化珪素半導体素子のオーミック電極／炭化珪素半導体界面の様子を示す模式図を示す図である。 図５は、本発明の実施の形態にかかる炭化珪素半導体素子の特性を示す図表である。 図６は、本発明の実施の形態にかかる炭化珪素半導体素子の製造方法の一例を示す工程図である。 図７は、本発明の実施の形態にかかる炭化珪素半導体素子の製造方法の別の例を示す工程図である。

以下に添付図面を参照して、この発明にかかる炭化珪素半導体素子及び炭化珪素半導体素子の製造方法の好適な実施の形態を詳細に説明する。本明細書及び添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋及び−は、それぞれそれが付されていない層や領域よりも高不純物濃度及び低不純物濃度であることを意味する。なお、以下の実施の形態の説明及び添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

以下の説明では、実施の形態にかかる炭化珪素半導体素子の一例として、ｐ型のウェル領域とｎ型のソース領域とをそれぞれイオン注入で形成する二重注入（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ）プロセスによって製造される二重注入型ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）を挙げる。なお、本発明にかかる炭化珪素半導体素子は、二重注入型ＭＯＳＦＥＴに限らない。

・炭化珪素半導体素子の一例
図１は、本発明の実施の形態にかかる炭化珪素半導体素子の一例を示す断面図である。図１に示すように、炭化珪素半導体素子は、ｎ^-炭化珪素基板１を用いて作製されている。ｎ^-炭化珪素基板１は、炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）からなるｎ^-炭化珪素単結晶半導体基板のおもて面側に、例えばｎ^-炭化珪素エピタキシャル層を有していてもよい。

炭化珪素半導体素子は、ｎ^-炭化珪素基板１のおもて面側にｐウェル領域２、ｐコンタクト領域３、ｎソース領域４、ゲート絶縁膜５、ゲート電極６、層間絶縁膜７、オーミックコンタクト電極部８及び取出し電極９を有する。炭化珪素半導体素子は、ｎ^-炭化珪素基板１の裏面に、ドレイン電極１０となる裏面電極を有する。

ｐウェル領域２は、ｎ^-炭化珪素基板１の表面領域に選択的に設けられている。ｐウェル領域２は、例えばアルミニウムイオンなどのｐ型不純物のイオン注入及び活性加熱処理によって形成されていてもよい。

ｐコンタクト領域３は、ｐウェル領域２の表面領域に選択的に設けられている。ｐコンタクト領域３は、例えばアルミニウムイオンなどのｐ型不純物のイオン注入及び活性加熱処理によって形成されていてもよい。

ｎソース領域４は、ｐウェル領域２の表面領域に選択的に設けられている。ｎソース領域４は、例えば燐イオンや窒素イオンなどのｎ型不純物のイオン注入及び活性加熱処理によって形成されていてもよい。

ゲート絶縁膜５は、隣り合うｎソース領域４とｎソース領域４との間のｐウェル領域２の表面上に設けられている。ゲート絶縁膜５は、隣り合うｎソース領域４とｎソース領域４との間の領域において、一方のｐウェル領域２の表面上からｎ^-炭化珪素基板１の表面上を経由してもう一方のｐウェル領域２の表面上まで設けられていてもよい。ゲート絶縁膜５は、例えば酸化珪素膜でできていてもよい。ゲート絶縁膜５は、例えば熱酸化及びパターニングによって形成されていてもよい。

ゲート電極６は、ゲート絶縁膜５の表面上に設けられている。ゲート電極６は、隣り合うｎソース領域４とｎソース領域４との間の領域において、一方のｐウェル領域２の上からｎ^-炭化珪素基板１の上を経由してもう一方のｐウェル領域２の上まで設けられていてもよい。ゲート電極６は、例えばポリシリコン膜でできていてもよい。ゲート電極６のポリシリコン膜は、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、化学気相成長）法及びパターニングによって形成されていてもよい。

層間絶縁膜７は、ゲート電極６を覆うように設けられている。層間絶縁膜７は、例えば酸化珪素膜でできていてもよい。層間絶縁膜７の酸化珪素膜は、例えばＣＶＤ法及びパターニングによって形成されていてもよい。

オーミックコンタクト電極部８は、ｐコンタクト領域３及びｎソース領域４に接して設けられている。オーミックコンタクト電極部８は、ｐコンタクト領域３及びｎソース領域４に電気的に接続する。オーミックコンタクト電極部８は、ニッケルシリサイド膜でできていてもよい。オーミックコンタクト電極部８のニッケルシリサイド膜の表面凹凸は、２０ｎｍ以上の高低差を有する。ｐコンタクト領域３やｎソース領域４などの炭化珪素半導体とニッケルシリサイド膜との境界線は、不連続な点を有していてもよい。オーミックコンタクト電極部８には、ニッケルシリサイドと、ニッケルシリサイドよりも炭素濃度の高い部位とが混在していてもよい。

取出し電極９は、オーミックコンタクト電極部８を覆うように設けられている。取出し電極９は、例えばアルミニウム（Ａｌ）でできていてもよい。取出し電極９の厚さは、例えば５μｍ程度であってもよい。取出し電極９は、ゲート電極６上にもｎソース領域４と分離して形成される。それによって、ソースとゲートとが独立して駆動される。

ドレイン電極１０は、ｎ^-炭化珪素基板１の裏面に、ｎ^-炭化珪素基板１に接して設けられている。ドレイン電極１０は、チタン（Ｔｉ）とニッケルの積層膜でできていてもよい。

・図１に示す炭化珪素半導体素子の製造手順の一例
まず、ｎ^-炭化珪素基板１を用意する。ｎ^-炭化珪素基板１は、例えば炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）からなるｎ^-炭化珪素単結晶半導体基板のおもて面にｎ^-炭化珪素エピタキシャル層が積層されたものである。

次いで、ｎ^-炭化珪素基板１のおもて面に、ｐウェル領域２に対応する開口部を有する酸化珪素膜等のイオン注入用マスクを形成する。そして、ｎ^-炭化珪素基板１をイオン注入装置に導入し、アルミニウムイオンなどのｐ型不純物をイオン注入して、ｎ^-炭化珪素基板１の表面領域、すなわちｎ^-炭化珪素エピタキシャル層の表面領域に、ｐウェル領域２となるｐ型のイオン注入領域を設ける。

次いで、イオン注入用マスクを取り除いた後に、ｐウェル領域２となるｐ型のイオン注入領域の表面に、ｐコンタクト領域３に対応する開口部を有する酸化珪素膜等のイオン注入用マスクを形成する。そして、ｎ^-炭化珪素基板１をイオン注入装置に導入し、アルミニウムイオンなどのｐ型不純物をイオン注入して、ｐウェル領域２となるｐ型のイオン注入領域の表面領域に、ｐコンタクト領域３となるｐ型のイオン注入領域を設ける。

次いで、イオン注入用マスクを取り除いた後に、ｐウェル領域２となるｐ型のイオン注入領域の表面に、ｎソース領域４に対応する開口部を有する酸化珪素膜等のイオン注入用マスクを形成する。そして、ｎ^-炭化珪素基板１をイオン注入装置に導入し、燐イオンや窒素イオンなどのｎ型不純物をイオン注入して、ｐウェル領域２となるｐ型のイオン注入領域の表面領域に、ｎソース領域４となるｎ型のイオン注入領域を設ける。

ｐコンタクト領域３となるｐ型のイオン注入領域、及びｎソース領域４となるｎ型のイオン注入領域を設けるためのイオン注入の順序は、上述した順序に限らず、種々、入れ替え可能である。

次いで、イオン注入用マスクを取り除いた後に、ｎ^-炭化珪素基板１のおもて面に、耐圧リング構造部を設けるためのイオン注入用マスクを形成する。そして、イオン注入によって、ｐウェル領域２が集中して設けられる活性領域を取り囲むように、耐圧リング構造部（図１には示されていない）となるｐ型のイオン注入領域を設ける。ｐ型の耐圧リング構造部が設けられた領域までが、１つのＭＯＳＦＥＴ素子などの炭化珪素半導体素子の領域となる。１つのｎ^-炭化珪素基板１上には、複数の素子が配列される。

次いで、イオン注入用マスクを取り除いた後に、アルゴンなどの不活性雰囲気において１７００℃程度の温度で活性化アニールを行う。それによって、ｐウェル領域２となるｐ型のイオン注入領域がｐウェル領域２となる。ｐコンタクト領域３となるｐ型のイオン注入領域がｐコンタクト領域３となる。ｎソース領域４となるｎ型のイオン注入領域がｎソース領域４となる。耐圧リング構造部となるｐ型のイオン注入領域がｐ型の耐圧リング構造部となる。

次いで、熱酸化を行って、ｎ^-炭化珪素基板１のおもて面にゲート絶縁膜５を設ける。次いで、ＣＶＤ法によって、ｎ^-炭化珪素基板１のおもて面にポリシリコン膜を設け、フォトリソグラフ技術によって、隣り合うｐウェル領域２とｐウェル領域２とに跨る領域にゲート電極６を形成する。ｐ型の耐圧リング構造部上などのように、ゲート絶縁膜５が不要な部分に、予め酸化珪素膜パターンを形成する場合もある。

次いで、ＣＶＤ法によって酸化珪素膜からなる層間絶縁膜７を形成し、フォトリソグラフ技術によって、ｎソース領域４及びｐコンタクト領域３の上に層間絶縁膜７の開口部を形成する。また、ゲート電極６とゲート電極６の取出し電極９との接合部（図１には示されていない）にも、層間絶縁膜７の開口部を形成する。

次いで、必要に応じて、希弗酸液にｎ^-炭化珪素基板１を浸漬し、層間絶縁膜７の開口部に露出するｎ^-炭化珪素基板１の表面の酸化膜を除去する。これにより、ｎソース領域４及びｐコンタクト領域３の露出面が清浄な面となる。この処理は、オーミック電極を形成する際の前処理となる。

層間絶縁膜７に開口部を形成した後に大気に触れさせる段階や、レジストを除去するために行うアッシング工程で、炭化珪素基板１の露出面に酸化膜が生成される。また、層間絶縁膜７の残渣によっても、炭化珪素基板１の露出面に酸化膜が生成される。断面観察により測定した結果、層間絶縁膜７の開口部に生成された酸化膜の平均膜厚は約４．５ｎｍであった。また、この酸化膜の高低差、すなわちｎ^-炭化珪素基板１の、オーミックコンタクト電極部８と接触する部位の表面の高低差は４．５ｎｍよりも小さかった。したがって、プロセス幅や測定位置の分布を考え、ｎ^-炭化珪素基板１の、オーミックコンタクト電極部８と接触する部位の表面の最大の高低差は、１０ｎｍ未満になると考えられる。

次いで、スパッタ法などの成膜技術によって、ｎ^-炭化珪素基板１のおもて面に５０ｎｍのニッケル膜を設け、フォトリソグラフ技術によって、ｎソース領域４及びｐコンタクト領域３を被覆する領域にニッケルパターンを形成する。ニッケル膜の厚さは、シリサイドが効率よく形成され、かつパターニングによる寸法制御性の良い厚さであるのが望ましく、例えば２０ｎｍ〜１００ｎｍ程度の厚さであるのが適当である。

次いで、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法によって、不活性ガス雰囲気または減圧雰囲気において約１０００℃の温度での加熱を実施する。それによって、ｐコンタクト領域３及びｎソース領域４の上のニッケルパターンをニッケルシリサイド化し、オーミックコンタクト電極部８を設ける。

次いでオーミックコンタクト電極部８を被覆するように、またｎソース領域４から分離してゲート電極６の上に、厚さ５μｍのアルミニウムでできた取出し電極９を形成する。そして、ｎ^-炭化珪素基板１の裏面にチタンとニッケルの積層膜を設け、ドレイン電極１０とすることによって、図１に示す炭化珪素半導体素子ができあがる。

・オーミック電極／炭化珪素半導体界面の様子
層間絶縁膜７の開口部に露出するｎ^-炭化珪素基板１の表面の酸化膜を除去する際、酸化膜の除去時間、すなわち希弗酸液への浸漬時間によって、ニッケルを用いたオーミック電極の状態が異なる。図２〜図４は、本発明の実施の形態にかかる炭化珪素半導体素子のオーミック電極／炭化珪素半導体界面の様子を示すＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、走査型電子顕微鏡）画像を模式図にしたものである。

図２には、層間絶縁膜７の開口部に露出するｎ^-炭化珪素基板１の表面の酸化膜を全く除去しなかった場合の断面の様子が示されている。酸化膜を全く除去しなかった場合、図２に示すように、オーミックコンタクト電極部８が不連続な島状に形成されており、オーミックコンタクト電極部８とｎ^-炭化珪素基板１との境界線が途切れ途切れで不連続になっている。図２から、オーミックコンタクト電極部８とｎ^-炭化珪素基板１との境界線において、オーミックコンタクト電極部８が形成されていない領域があることがわかる。接触抵抗は、約８×１０^-3Ωｃｍ²であった。この状態では、ｎソース領域４及びｐコンタクト領域３におけるオーミックコンタクト電極部８の有効面積が小さいため、算出した接触抵抗率が大きくなったと推測される。

図３には、層間絶縁膜７の開口部に露出するｎ^-炭化珪素基板１の表面の酸化膜を十分に除去した場合の断面の様子が示されている。酸化膜を十分に除去した場合、図３に示すように、オーミックコンタクト電極部８の表面の高低差が２０ｎｍよりも小さく、オーミックコンタクト電極部８とｎ^-炭化珪素基板１の境界線が途切れることがなく、なめらかな形状のオーミックコンタクト電極部８が形成される。オーミックコンタクト電極部８は、ニッケルシリサイドの下に、ニッケルシリサイドよりも炭素濃度の高い炭素層を有する積層構造となっている。

図４には、層間絶縁膜７の開口部に露出するｎ^-炭化珪素基板１の表面の酸化膜を適当に除去した場合の断面の様子が示されている。酸化膜を適当に除去した場合、図４に示すように、オーミックコンタクト電極部８の表面凹凸が大きく、オーミックコンタクト電極部８とｎ^-炭化珪素基板１との境界線の傾きが場所によって大きく変わり、不連続なオーミックコンタクト電極部８が形成される。オーミックコンタクト電極部８の表面凹凸の高低差は、最も高低差のある部位でおよそ１００ｎｍ程度であり、比較的平坦な部分でも２０ｎｍ以上はある。図４から、炭素濃度の高い層が連続した層として形成されず、ニッケルシリサイド中に不連続に形成されることがわかる。

・特性の評価
図５は、本発明の実施の形態にかかる炭化珪素半導体素子の特性を示す図表である。図５の図表には、室温の０．５ｗｔ％弗酸への浸漬時間（単位：秒）を変化させた場合の、ｎ^-炭化珪素基板１の表面の酸化膜の厚さ（単位：ｎｍ）、及びオーミックコンタクト電極部８の表面凹凸の高低差（単位：ｎｍ）の評価結果が示されている。また、図５の図表には、室温の０．５ｗｔ％弗酸への浸漬時間（単位：秒）を変化させた場合の、ｐ型の炭化珪素半導体に対するオーミックコンタクト電極部８の接触抵抗率（単位：１０^-3Ωｃｍ²）、及びテープ剥離試験によるオーミックコンタクト電極部８の密着性の評価結果が示されている。

接触抵抗率の測定については、オーミックコンタクト電極部８上に取出し電極９を形成した後に行い、電極面積を一定として、ＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌ）法により測定した。オーミックコンタクト電極部８の密着性の評価結果については、図５の図表に、剥離の発生しなかった状態を○とし、一部剥離が発生した状態を△とし、剥離の面積が５０％を超えた状態を×として示した。

図５から以下のことがわかる。ｎ^-炭化珪素基板１の表面の酸化膜の厚さは、浸漬時間が長くなるに連れて小さくなる。オーミックコンタクト電極部８の表面凹凸の高低差は、浸漬時間が長くなるに連れて小さくなる。接触抵抗率は、浸漬時間が長くなるに連れて小さくなっていき、その後、大きくなっていく。初期の接触抵抗率の低下は、ニッケルシリサイドが島状に形成される状態が徐々に緩和されることによる効果であると考えられる。その後の接触抵抗率の上昇は、シリサイドの下に炭素層２１が層状に形成され、見かけ上、オーミックコンタクト電極部８の内部で炭素層２１が抵抗体になるためと推定される。ｎ^-炭化珪素基板１の表面の酸化膜を十分に除去すると、オーミックコンタクト電極部８の剥離面積が大きくなる傾向が得られた。剥離面の断面を観察したところ、炭素層２１を起点にしてオーミックコンタクト電極部８が剥離していることがわかった。つまり、炭素層２１が連続して形成されることによって機械的な強度が低下すると推定される。以上の評価結果から、０．５ｗｔ％弗酸での処理時間の最適範囲を０秒から３０秒とした。この処理時間であれば、オーミックコンタクト電極部８の密着性と接触抵抗率を両立することができる。

・実施例
上述した炭化珪素半導体素子の製造手順に従い、以下のようにして二重注入型ＭＯＳＦＥＴを作製した。まず、ｎ型不純物のドーピング濃度が２×１０¹⁵／ｃｍ³である高抵抗層を１５μｍの厚さでエピタキシャル成長したｎ^-炭化珪素基板１を用意した。次いで、厚さ１．５μｍのシリコン酸化膜からなるイオン注入用マスクを形成し、５００℃の温度でアルミニウムイオンを注入することによって、ｐウェル領域２となるイオン注入領域を設けた。ｐウェル領域２を形成するためのドーピング濃度を１×１０¹⁶／ｃｍ³とし、注入深さを１μｍとした。

次いで、ｐウェル領域２となるイオン注入領域の表面に、ｐコンタクト領域３に対応する開口部を有するシリコン酸化膜からなるイオン注入用マスクを形成し、アルミニウムイオンを注入することによって、ｐコンタクト領域３となるイオン注入領域を設けた。ｐコンタクト領域３を形成するためのドーピング濃度を１×１０¹⁸／ｃｍ³とした。ｐコンタクト領域３を形成するためのイオン注入と同時に、素子近傍にｐコンタクト領域３のコンタクト抵抗を測定するためのＴＬＭパターン領域を形成した。

次いで、ｎ^-炭化珪素基板１をアニール炉に挿入し、アルゴン雰囲気において１７００℃で５分間の活性化処理を行い、ｐウェル領域２となるイオン注入領域をｐウェル領域２とし、ｐコンタクト領域３となるイオン注入領域をｐコンタクト領域３とした。

次いで、ｐウェル領域２となるイオン注入領域の表面に、ｎソース領域４に対応する開口部を有するシリコン酸化膜からなるイオン注入用マスクを形成し、燐イオンを注入することによって、ｎソース領域４となるイオン注入領域を設けた。ｎソース領域４を形成するためのドーピング濃度を１×１０¹⁹／ｃｍ³とした。

次いで、ｎ^-炭化珪素基板１を再度アニール炉に挿入し、アルゴン雰囲気において１７００℃で５分間の活性化処理を行い、ｎソース領域４となるイオン注入領域をｎソース領域４とした。

次いで、ｎ^-炭化珪素基板１を石英管内に挿入し、酸素を純水に通して水蒸気を含ませた雰囲気において１２００℃で熱酸化処理を行い、ｎ^-炭化珪素基板１の表面、すなわちエピタキシャル成長させた高抵抗層の表面に、ゲート絶縁膜５となるシリコン酸化膜を成長させた。シリコン酸化膜の厚さを７００Åとした。

次いで、ＣＶＤ法によって、燐をドープした厚さ０．５μｍのポリシリコン膜を形成し、フォトリソグラフ技術によってポリシリコン膜をパターニングして、隣り合うｐウェル領域２とｐウェル領域２とに跨る領域にゲート電極６を形成した。

次いで、ＣＶＤ法によって、ｎ^-炭化珪素基板１の表面に厚さ１μｍのＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を形成した。そして、フォトリソグラフ技術によってＰＳＧ膜をパターニングして、ゲート電極６を被覆するように層間絶縁膜７を形成した。

次いで、室温の０．５ｗｔ％弗酸にｎ^-炭化珪素基板１を浸漬し、オーミックコンタクト電極部８を設ける面の酸化膜を除去した。浸漬時間０秒の試料、浸漬時間１５秒の試料及び浸漬時間３０秒の試料を用意した。浸漬時間０秒の試料は、弗酸にｎ^-炭化珪素基板１を浸漬していない、すなわち酸化膜を除去していない試料である。

次いで、スパッタ法によって厚さ６０ｎｍのニッケル膜を成膜し、オーミックコンタクト電極部８及びＴＬＭパターン領域上に残留するようにニッケル膜をパターニングした。また、ｎ^-炭化珪素基板１の裏面にも厚さ６０ｎｍのニッケル膜を成膜した。

次いで、ｎ^-炭化珪素基板１をＲＴＡ炉に挿入し、窒素雰囲気で、カーボンサセプタに設置した熱電対で測定しながら毎秒４℃で１０００℃まで昇温し、５分間保持して、オーミックコンタクト電極部８となるニッケル膜及びＴＬＭパターン領域のニッケル膜をシリサイド化した。このとき、ＴＬＭパターン領域のニッケル膜の表面段差を触針式粗さ計（デクタック３０３０）で測定したところ、最も高低差のある部位の値は、浸漬時間１５秒の試料で約６０ｎｍであり、浸漬時間３０秒の試料で約５０ｎｍであった。

次いで、スパッタ法によって厚さ５μｍのアルミニウム膜を成膜し、ソースコンタクトパッド、ゲートコンタクトパッド及びＴＬＭ用の電極パッドとなる取出し電極９を形成した。

次いで、加熱による蒸着法によって、ｎ^-炭化珪素基板１の裏面に厚さ１００ｎｍのチタン及び厚さ２００ｎｍの金（Ａｕ）を成膜し、ドレイン電極１０となる裏面電極を設けた。

以上のようにして、実施例として、酸化膜を除去するための弗酸への浸漬時間が０秒であるＭＯＳＦＥＴ素子、１５秒であるＭＯＳＦＥＴ素子、及び３０秒であるＭＯＳＦＥＴ素子を用意した。この３種のＭＯＳＦＥＴ素子に対して、ＴＬＭパターン領域において接触抵抗を測定した。この接触抵抗は、ｐコンタクト領域３と取出し電極９とのコンタクト抵抗に相当する。ウエハ面内の測定値から平均値を算出し、数式［（最大値−最小値）／（最大値＋最小値）］を用いて接触抵抗の分布を算出した。

・比較例
比較例として、実施例と同様の手順によって、酸化膜を除去するための弗酸への浸漬時間が４５秒であるＭＯＳＦＥＴ素子、及び６０秒であるＭＯＳＦＥＴ素子を作製した。ＴＬＭパターン領域のニッケル膜の表面段差を触針式粗さ計（デクタック３０３０）で測定したところ、最も高低差のある部位の値が、浸漬時間４５秒の試料及び６０秒の試料で、触針式粗さ計の測定ばらつきと同程度であった。従って、表面段差の最も高低差のある部位の値は２０ｎｍよりも小さいと判定した。

・実施例と比較例との比較結果
実施例のＭＯＳＦＥＴ素子の方が比較例のＭＯＳＦＥＴ素子よりも、接触抵抗（平均値）及び接触抵抗分布のいずれも小さくなることを確認することができた。

・炭化珪素半導体素子の製造方法の一例
図６は、本発明の実施の形態にかかる炭化珪素半導体素子の製造方法の一例を示す工程図である。図６に示すように、炭化珪素半導体素子の製造方法は、表面の高低差が１０ｎｍ未満の炭化珪素半導体の表面にニッケル膜を設ける工程（ステップＳ１）を含む。ステップＳ１に続いて、炭化珪素半導体とニッケル膜との界面に酸素が存在する状態でアニール処理を行って、炭化珪素半導体の表面にシリサイドを設ける工程（ステップＳ２）を含む。

・炭化珪素半導体素子の製造方法の別の例
図７は、本発明の実施の形態にかかる炭化珪素半導体素子の製造方法の別の例を示す工程図である。図７に示すように、炭化珪素半導体素子の製造方法は、炭化珪素半導体の表面の酸化膜の一部を除去する工程（ステップＳ１１）を含む。ステップＳ１１に続いて、表面の高低差が１０ｎｍ未満の炭化珪素半導体の表面にニッケル膜を設ける工程（ステップＳ１２）を含む。ステップＳ１２に続いて、炭化珪素半導体とニッケル膜との界面に酸素が存在する状態でアニール処理を行って、炭化珪素半導体の表面にシリサイドを設ける工程（ステップＳ１３）を含む。

実施の形態によれば、オーミックコンタクト電極部８が不連続な島状となり、オーミックコンタクト電極部８と炭化珪素半導体との境界線が途切れ途切れになることによって、剥離の起点となる部位がオーミックコンタクト電極部８の内部に発生するのが抑制される。そのため、オーミックコンタクト電極部８の機械的強度が高まる。また、ニッケルシリサイドよりも炭素濃度の高い炭素層２１が不連続な状態になるため、炭素層２１が連続した層状になる場合よりも、炭化珪素半導体に対するオーミックコンタクト電極部８の接触抵抗率が小さくなる。また、炭化珪素半導体の表面の酸化膜を残すことによって、酸化膜を全て除去する場合よりも、炭化珪素半導体に対するオーミックコンタクト電極部８の接触抵抗率が小さくなる。従って、コンタクト抵抗のばらつきを防ぎ、オーミックコンタクト電極部８の接触抵抗と密着性とを両立することができるため、長期にわたる駆動信頼性が得られる。また、炭化珪素半導体の表面の酸化膜を残すことによって、炭化珪素半導体とニッケル膜との界面に酸素を設ける処理を行わずに済むため、工程数の増加を抑えることができる。

以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した寸法や濃度などは一例であり、本発明はそれらの値に限定されるものではない。また、ｐ型とｎ型の導電型を入れ替えた場合や、炭化珪素基板のおもて面側に炭化珪素基板と異なる導電型のエピタキシャル層を有する場合も、同様に成り立つ。この場合、ソース領域またはコンタクト領域となるｐ型の領域に接するｐコンタクトパターンを形成し、ソース領域またはコンタクト領域となるｎ型の領域に接するニッケルパターンを形成すればよい。

以上のように、本発明にかかる炭化珪素半導体素子及び炭化珪素半導体素子の製造方法は、半導体素子のおもて面側から裏面側へ電流が流れる縦型半導体装置に有用であり、特に、パワーデバイス等の電力用半導体装置、または産業用のモーター制御やエンジン制御に用いられるパワー半導体装置に適している。

１ ｎ^-炭化珪素基板
８ オーミックコンタクト電極部
２１ 炭素層

Claims (4)

1. 炭化珪素半導体の表面にニッケルシリサイド膜でできた電極を有し、
   前記ニッケルシリサイド膜の表面凹凸が２０ｎｍ以上１５０ｎｍ以下の高低差を有し、
   前記炭化珪素半導体と前記ニッケルシリサイド膜との境界線が不連続な点を有することを特徴とする炭化珪素半導体素子。
2. 前記電極には、ニッケルシリサイドと、前記ニッケルシリサイドよりも炭素濃度の高い部位とが混在していることを特徴とする請求項１に記載の炭化珪素半導体素子。
3. 炭化珪素半導体の表面に酸化膜を形成後、前記炭化珪素半導体を０．５ｗｔ％の希弗酸液に３０秒以下の時間浸漬し、前記酸化膜の一部を除去する第１の工程と、
   表面の高低差が１０ｎｍ未満の前記炭化珪素半導体の表面にニッケル膜を設ける第２の工程と、
   前記炭化珪素半導体と前記ニッケル膜との界面に酸素が存在する状態でアニール処理を行って、前記炭化珪素半導体の表面にシリサイドを設ける第３の工程と、を含むことを特徴とする炭化珪素半導体素子の製造方法。
4. 前記炭化珪素半導体と前記ニッケル膜との界面に存在する酸素が、プロセス中に生じる酸化膜であることを特徴とする請求項３に記載の炭化珪素半導体素子の製造方法。

Images