CN103311230B - 芯片堆叠结构及其制造方法 - Google Patents

芯片堆叠结构及其制造方法 Download PDF

Info

Publication number
CN103311230B
CN103311230B CN201210144530.4A CN201210144530A CN103311230B CN 103311230 B CN103311230 B CN 103311230B CN 201210144530 A CN201210144530 A CN 201210144530A CN 103311230 B CN103311230 B CN 103311230B
Authority
CN
China
Prior art keywords
chip
projection
stack structure
gap
chip stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210144530.4A
Other languages
English (en)
Other versions
CN103311230A (zh
Inventor
陆苏财
庄敬业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN103311230A publication Critical patent/CN103311230A/zh
Application granted granted Critical
Publication of CN103311230B publication Critical patent/CN103311230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种芯片堆叠结构及其制造方法，该芯片结构以大晶片作为堆叠基底，并在大晶片上进行芯片堆叠。通过此接合架构可实现高密度的电极接合，还可解决目前三维芯片构装需要中介基板作为转接界面的技术瓶颈。由于此芯片堆叠结构的加工简单，且相容于大晶片级加工，因此可以缩短加工时间，降低加工成本。本发明还同时公开了所述芯片堆叠结构的制造方法。

Description

芯片堆叠结构及其制造方法
技术领域
本发明涉及一种半导体技术，特别是一种芯片堆叠结构及其制造方法。
背景技术
在现今的资讯社会中，电子产品的设计朝向轻、薄、短、小的趋势发展。利用三维芯片整合技术可实现高密度芯片构装，并具有高效率及低秏能等优点。例如，在强调多功能、小尺寸的可携式电子产品领域，包括固态硬盘(SolidStateDisk/Drive,SSD)或动态随机存取存储器(DRAM)等，除可强化高速效能表现，亦可在同样的I/O数目下，降低芯片运行所需的功率损耗，同时满足容量、效能与I/O提高的需求。
现行三维芯片整合技术所采用的堆叠加工包括硅芯片穿孔内部互连(through-silicon-via,TSV)制造、微凸块(microbump)接点制造、大晶片薄化(waferthinning)、对准(alignment)、接合(bonding)及点胶等步骤。然而，就芯片/大晶片(chip-to-wafer,COW)接合技术而言，仍存在下列技术瓶颈。例如：接合加工的温度较高，可能造成较高的结构残留应力。在进行高密度的芯片封装时，由于切割道狭小，不利于后续点胶加工的进行。此外，点胶完成之后的模块仍需进行模塑(molding)，但由于既有的芯片堆叠是先将大晶片通过胶材暂时贴附于载具上，再于大晶片上进行芯片的堆叠，因此在完成模塑并且进行脱胶(debonding)时，会有部分胶材残留于凸块上，影响加工成品率。另外，封装模块与外部的中介基板或线路基板的接合介面容易受到破坏而影响整体产品的可靠度。
发明内容
本发明所要解决的技术问题是提供一种芯片堆叠结构，适于高密度的芯片封装，具有高加工成品率，可缩短加工时间，降低加工成本，并可进行大晶片级模封。
为了实现上述目的，本发明提供了一种芯片堆叠结构，其中，包括：
一第一芯片，具有一第一表面以及配置于该第一表面上的多个第一接点；
至少一第二芯片，堆叠于该第一表面上，且每一第二芯片具有面向该第一芯片的一第二表面、背对该第一芯片的一第三表面以及连接于该第二表面与该第三表面之间的多个侧面，每一第二芯片还包括：
多个第一凸块，配置于该第二表面上；
多个第二凸块，配置于该第三表面上，且每一第一凸块接合至相应的该第一接点或另一第二芯片的该第二凸块；以及
多个第一贯穿电极，分别连接相应的该第一凸块与该第二凸块；
一粘着材料，配置于该第一芯片以及该至少一第二芯片中的任两相邻芯片之间，以包覆每一第一凸块及其连接的该第一接点或另一第二芯片的该第二凸块，其中该粘着材料部分填满该两相邻芯片之间的间隙；以及
一模塑材料，配置于该第一表面上，以包覆该粘着材料以及每一第二芯片的该侧面，且该模塑材料填满该第一芯片以及该至少一第二芯片中的任两相邻芯片之间的间隙。
上述的芯片堆叠结构，其中，该粘着材料包含一第一填充物，该模塑材料包含一第二填充物，且该第一填充物的颗粒尺寸小于该第二填充物的颗粒尺寸。
上述的芯片堆叠结构，其中，该粘着材料包含一第一填充物，该模塑材料包含一第二填充物，且该第一填充物的重量百分浓度小于该第二填充物的重量百分浓度。
上述的芯片堆叠结构，其中，还包括一载板，具有一承载面以及位于该承载面上的多个第二接点，该第一芯片的该第一表面面向该载板，且至少一该第二芯片位于该第一芯片与该载板之间，其中最外侧的该第二芯片的该第二凸块接合至相应的该第二接点。
上述的芯片堆叠结构，其中，还包括一底胶，配置于该载板与最外侧的该第二芯片之间。
上述的芯片堆叠结构，其中，该载板还包括多个第二贯穿电极，分别连接相应的该第二接点。
上述的芯片堆叠结构，其中，该载板包括一线路基板(circuitsubstrate)或一中介基板(interposer)。
上述的芯片堆叠结构，其中，该第一凸块与该第二凸块的材质包括电镀金属或无电镀金属。
上述的芯片堆叠结构，其中，每一第二芯片还包括一第一绝缘层，位于该第二表面与该第一凸块之间，且该第一贯穿电极贯穿该第一绝缘层，以连接相应的该第一凸块。
上述的芯片堆叠结构，其中，每一第二芯片还包括一第二绝缘层，位于该第三表面与该第二凸块之间，且该第一贯穿电极贯穿该第二绝缘层，以连接相应的该第二凸块。
上述的芯片堆叠结构，其中，该模塑材料暴露出距该第一芯片最远的该第二芯片的该第三表面。
上述的芯片堆叠结构，其中，该模塑材料的多个侧面分别齐平于该第一芯片的多个侧面。
上述的芯片堆叠结构，其中，该第一芯片的厚度大于100微米(μm)。
上述的芯片堆叠结构，其中，该第一芯片的尺寸大于该第二芯片的尺寸。
上述的芯片堆叠结构，其中，该模塑材料还覆盖距该第一芯片最远的该第二芯片的该第三表面。
上述的芯片堆叠结构，其中，还包括一延伸线路，配置于该模塑材料上，并且贯穿该模塑材料，以连接相应的该第二凸块。
上述的芯片堆叠结构，其中，还包括多个第三凸块，配置于该模塑材料上，并且连接该延伸线路。
上述的芯片堆叠结构，其中，每一第一凸块分别与相应的该第一接点或该第二凸块形成一接合结构，且该粘着材料填入该接合结构之间的一中央区域的间隙，并且部分填满该接合结构之外的一***区域的间隙。
上述的芯片堆叠结构，其中，每一第一凸块分别与相应的该第一接点或该第二凸块形成一接合结构，且该粘着材料部分填满该接合结构之间的一中央区域的间隙，并且部分填满该接合结构之外的一***区域的间隙。
为了更好地实现上述目的，本发明还提供了一种芯片堆叠结构的制造方法，其中，包括：
a、提供一大晶片，该大晶片具有一第一表面以及配置于该第一表面上的多个第一接点；
b、提供多个第二芯片，其中每一第二芯片具有一第二表面、相对于该第二表面的一第三表面以及连接于该第二表面与该第三表面之间的多个侧面，且每一第二芯片还包括配置于该第二表面上的多个第一凸块、配置于该第三表面上的多个第二凸块以及分别连接相应的该第一凸块与该第二凸块的多个第一贯穿电极；
c、提供一第一粘着材料于该大晶片的该第一表面上或各该第二芯片的该第二表面上；
d、接合该第二芯片至该大晶片，其中每一第二芯片的该第二表面面向该大晶片，且该第一凸块分别连接相应的该第一接点，该第一粘着材料包覆每一第一凸块及其连接的该第一接点，且该第一粘着材料部分填满各该第二芯片与该大晶片之间的间隙；
e、提供一模塑材料于该第一表面上，以包覆该第一粘着材料以及每一第二芯片的该侧面，且该模塑材料填满各该第二芯片与该大晶片之间的间隙；以及
f、裁切该模塑材料与该大晶片，使该大晶片成为相互独立的多个第一芯片。
上述的芯片堆叠结构的制造方法，其中，该步骤d通过一第一热压加工来接合该第二芯片至该大晶片。
上述的芯片堆叠结构的制造方法，其中，还包括在步骤d与e之间进行下列步骤：
g、重复步骤b，以提供另一批第二芯片；
h、提供一第二粘着材料于该另一批第二芯片的第二表面上或前一批第二芯片的第三表面上；以及
i、堆叠该另一批第二芯片至该前一批第二芯片上，其中该另一批第二芯片分别通过该第二表面上的第一凸块接合至该前一批第二芯片的该第三表面上的第二凸块，该第二粘着材料包覆该另一批第二芯片的第一凸块以及该前一批第二芯片的第二凸块，且该第二粘着材料部分填满该另一批第二芯片与该前一批第二芯片之间的间隙。
上述的芯片堆叠结构的制造方法，其中，还包括重复步骤g~i至少一次。
上述的芯片堆叠结构的制造方法，其中，该步骤i通过一第二热压加工来堆叠该另一批第二芯片至该前一批第二芯片上。
上述的芯片堆叠结构的制造方法，其中，在步骤e之前还包括：
对该大晶片以及所有的该第二芯片同时进行一第三热压加工。
上述的芯片堆叠结构的制造方法，其中，该第三热压加工的温度、压着时间与施加压力均大于该第一热压加工与该第二热压加工。
上述的芯片堆叠结构的制造方法，其中，还包括：
提供一载板，该载板具有一承载面以及位于该承载面上的多个第二接点；以及
将该第一芯片的该第一表面面向该载板，并且将最外侧的该第二芯片的该第二凸块接合至相应的该第二接点。
上述的芯片堆叠结构的制造方法，其中，还包括提供一底胶于该载板与最外侧的该第二芯片之间。
上述的芯片堆叠结构的制造方法，其中，该模塑材料还覆盖距该第一芯片最远的该第二芯片的该第三表面，且该制造方法还包括：
制造一延伸线路于该模塑材料上，其中该延伸线路贯穿该模塑材料，以连接相应的该第二凸块。
上述的芯片堆叠结构的制造方法，其中，还包括：
提供多个第三凸块于该模塑材料上，该第三凸块连接该延伸线路。
本发明的技术效果在于：本申请的芯片堆叠结构以大晶片作为堆叠基底，来形成芯片堆叠结构。通过此接合架构，不但可实现高密度的电极接合，还可解决目前三维芯片构装需要中介基板作为转接界面的技术瓶颈，以克服无法进行高温接合以及低加工成品率的问题。此外，由于加工简单，且相容于大晶片级加工，因此可以缩短加工时间，降低加工成本。另外，本申请选择让粘着材料不填满堆叠的两芯片之间的间隙，因此可在粘着材料的材质选用以及热膨胀系数匹配或材质强度等设计上提供较大的弹性。并且，还可调整粘着材料与模塑材料内的填充物的颗粒尺寸或浓度等，以达到良好的应力缓冲与保护效果。总之，本发明适于高密度的芯片封装，具有高加工成品率，可缩短加工时间，降低加工成本，并可进行大晶片级模封。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1A为本申请一实施例的一种芯片堆叠结构；
图1B为图1A的第一贯穿电极的局部放大图；
图2为本申请的另一实施例的芯片堆叠结构；
图3为将图1A的芯片堆叠结构接合至载板的一种封装结构；
图4为本申请的另一实施例的芯片堆叠结构以及将此芯片堆叠结构接合至载板的封装结构；
图5A～5D依序为前述实施例的芯片堆叠结构的加工过程示意图；
图6为图5A的芯片堆叠结构的上视图；
图7为图4所示的芯片堆叠结构的加工示意图。
其中，附图标记
100芯片堆叠结构
102大晶片
110第一芯片
110a第一芯片的第一表面
110c第一芯片的侧面
112第一接点
120第二芯片
120a第二芯片的第二表面
120b第二芯片的第三表面
120c第二芯片的侧面
122第一凸块
124第二凸块
126第一贯穿电极
127贯穿电极绝缘层
128第一绝缘层
129第二绝缘层
130粘着材料
130a第一粘着材料
130b第二粘着材料
132第一填充物
140模塑材料
140c模塑材料的侧面
142第二填充物
192中央区域
194***区域
310载板
310a载板的承载面
312第二接点
314第二贯穿电极
316重布线路
320印刷电路板
352底胶
354底胶
360第三凸块
400芯片堆叠结构
420第二芯片
420b第二芯片的第三表面
424第二凸块
440模塑材料
450延伸线路
454底胶
460第三凸块
490线路基板
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
图1A为本发明一实施例的一种芯片堆叠结构。本实施例的芯片堆叠结构100是直接在大晶片上进行芯片堆叠，所形成的结构包括作为堆叠基底的第一芯片110，以及堆叠于第一芯片110上的一或多个第二芯片120，其中第一芯片110的厚度大于100微米(μm)，能够在加工中提供良好的支撑。此外，第一芯片110的尺寸例如大于第二芯片120的尺寸，其中尺寸所指的是芯片的厚度、长度、宽度、面积等参数。
本实施例为堆叠多个第二芯片120的情形，然而第二芯片120的数量可随实际需求变更，不限于本实施例所公开的内容。以下对芯片堆叠结构作进一步的说明。
第一芯片110具有第一表面110a以及配置于第一表面110a上的多个第一接点112。在此，第一接点112可能是金属垫片，或是金属垫片上的焊料凸块。每一第二芯片120具有第二表面120a、相对于第二表面120a的第三表面120b以及连接于第二表面120a与第三表面120b之间的多个侧面120c。每一第二芯片120还包括位于第二表面120a上的多个第一凸块122、位于第三表面120b上的多个第二凸块124以及连接相应的第一凸块122与第二凸块124的多个第一贯穿电极126。
此外，图1A为简单绘示第一贯穿电极126，其例如是硅芯片穿孔内部互连(throughsiliconvia,TSV)结构，提供垂直贯穿第二芯片120的垂直导电路径来导通第一凸块122与第二凸块124。图1B为第一贯穿电极126的局部放大图，其中在第一贯穿电极126的***具有贯穿电极绝缘层127，且第二芯片120的第二表面120a与第三表面120b还可能分别形成有第一绝缘层128与第二绝缘层129。贯穿电极绝缘层127连接第一绝缘层128与第二绝缘层129，且贯穿电极绝缘层127、第一绝缘层128以及第二绝缘层129的材质例如是二氧化硅(SiO2)或高分子材料，如聚酰亚胺（PI）等。所述第一贯穿电极126会贯穿第一绝缘层128与第二绝缘层129，以连接相应的第一凸块122与第二凸块124。在一实施例中，硅芯片穿孔内亦可不充填绝缘层127，使第一贯穿电极126与芯片间形成绝缘空隙或空间。
请再参考图1A，所述多个第二芯片120是以第二表面120a朝向第一芯片110，而依序堆叠于第一芯片110的第一表面110a上。位于第二表面120a上的第一凸块122对应接合至第一芯片110的第一接点112或另一第二芯片120的第二凸块124。如此，通过第一接点112、第一凸块122、第二凸块124以及第一贯穿电极126可以导通相互堆叠的第一芯片110与第二芯片120。在此，第一凸块122与第二凸块124可采用电镀、化学沉积等方式来形成，而第一凸块122与第二凸块124的材质例如是电镀金属或无电镀金属。
此外，在相邻的第一芯片110与第二芯片120之间以及两相邻的第二芯片120之间，均设置有粘着材料130，此粘着材料130可为胶状(pastetype)或膜状(filmtype)，并用以包覆每一第一凸块122及其连接的第一接点112或另一第二芯片120的第二凸块124，以确保接合效果。另外，芯片堆叠结构100还包括模塑材料140，其配置于第一芯片110的第一表面110a上，并且包覆粘着材料130以及每一第二芯片120的侧面120c，用以保护芯片堆叠结构100，避免外界的水气或杂质等进入芯片堆叠结构100内部而影响元件的正常运作。本实施例的模塑材料140还暴露出图1A中最上层的第二芯片120的第三表面120b，以供芯片堆叠结构100通过所暴露的第三表面120b上的第二凸块124电连接到外部元件。另外，本实施例的芯片堆叠结构100可采大晶片级加工制作，即采用大晶片型态的第一芯片110作为堆叠基底来堆叠第二芯片120于其上，并且在形成模塑材料140之后才对整体结构进行裁切，因此所形成的模塑材料140的多个侧面140c会分别齐平于第一芯片110的多个侧面110c。
在本实施例中，粘着材料130不需完全填满两相邻芯片110或120之间的间隙；待后续形成模塑材料140时，再使模塑材料140填满所述间隙。具体而言，粘着材料130的作用主要是在保护第一接点112与相应的第一凸块122之间的接合结构或者第一凸块122与相应的第二凸块124之间的接合结构，因此只需将粘着材料130配置于特定的位置上，而不需在第一芯片110或第二芯片120上全面涂布粘着材料130。特别是，对粘着材料130与模塑材料140的材质进行设计时，粘着材料130的成本可能较高，如此通过减少粘着材料130的用量可以降低制造成本。
具体而言，在本实施例中，先将粘着材料130填入由第一芯片110的第一接点112与第二芯片120的第一凸块122所形成的接合结构之间的间隙，以及由相邻第二芯片120的第一凸块122与第二芯片120的第二凸块124所形成的接合结构之间的间隙。换句话说，使粘着材料130包覆第一接点112与第一凸块122的接合结构以及第一凸块122与第二凸块124的接合结构，并且填入该些接合结构之间的中央区域192的间隙，而该些接合结构的外的***区域194的间隙并未被粘着材料130填满。之后，再填入模塑材料140于第一芯片110与第二芯片120间或相邻两第二芯片120间的未填满的间隙，亦即该些接合结构之外的***区域194的间隙。
在图2所示的另一实施例中，也可以选择将粘着材料130点灌在第一芯片110的第一接点112或第二芯片120的第一凸块122与第二凸块124上，而在第一接点112与第一凸块122所形成的接合结构或是第一凸块122与第二凸块124所形成的接合结构之间的中央区域192与***区域194形成间隙。当抽真空后，再利用模塑材料140予以模封，使模塑材料140填入所述中央区域192与***区域194的间隙。
另一方面，凸块122、124或接点112之间的接面对于应力集中可能引发的问题通常较为敏感，容易因为受到应力破坏而导致元件失效。因此，在粘着材料130以及模塑材料140的材质选用上，可能考虑热膨胀系数匹配或材质强度等进行设计。例如：调整粘着材料130与模塑材料140内的填充物(filler)的颗粒尺寸或浓度，其中该填充物可为二氧化硅(silic)、金属颗粒(metalparticle)或是金属镀膜的高分子导电颗粒(metalcoatedpolymerparticle)等。在本实施例中，粘着材料130所包含的第一填充物132的颗粒尺寸小于模塑材料140所包含的第二填充物142的颗粒尺寸，或者，粘着材料130所包含的第一填充物132的重量百分浓度小于模塑材料140所包含的第二填充物142的重量百分浓度。此乃是由于粘着材料130可以有效填入相邻的第一芯片110与第二芯片120之间以及两相邻的第二芯片120之间，因此第一填充物132的颗粒尺寸通常会小于模塑材料140所包含的第二填充物142的颗粒尺寸。另外，粘着材料130可以分散、吸收凸块122、124或接点112因结构热膨胀系数不同所导致的应力效应，因此第一填充物132的重量百分浓度较小，使得粘着材料130相对于模塑材料140较有弹性。再者，模塑材料140可以在外部保护堆叠结构不受到水气入侵或外力影响使得堆叠结构失效，因此第二填充物142的重量百分浓度重量百分浓度需高于第一填充物132，以提供能阻挡水气且具有较佳刚性的外部保护。
图3为将芯片堆叠结构100接合至载板的一种封装结构。如图3所示，载板310例如是中介基板(interposer)，以作为芯片堆叠结构100与印刷电路板320之间的转接界面。载板310的承载面310a上具有多个第二接点312。相较于图1A所示的方向，芯片堆叠结构100被倒置，而以第一芯片110的第一表面110a面向载板310的方向接合至载板310，其中最下层的第二芯片120的第二凸块124接合至相应的第二接点312。此处的第二接点312可能是金属垫片，或是金属垫片上的焊料凸块。另外，载板310作为中介基板，还可能包括多个第二贯穿电极314以及重布线路316，其中第二贯穿电极314分别连接相应的第二接点312与重布线路316，以利芯片堆叠结构100经由载板310连接到印刷电路板320。芯片堆叠结构100与载板310之间的间隙填充有底胶352，以包覆最下层的第二芯片120的第二凸块124与载板310的第二接点312。载板310通过多个第三凸块360连接到印刷电路板320，且载板310与印刷电路板320之间的间隙填充有底胶354，以包覆第三凸块360。
图4为本申请的另一实施例的芯片堆叠结构400以及将此芯片堆叠结构400接合至载板的封装结构。本实施例的芯片堆叠结构400类似于图1A的芯片堆叠结构100，除了：模塑材料440还覆盖图4中最下层的第二芯片420的第三表面420b，以及模塑材料440上还具有延伸线路450，其贯穿模塑材料440，以连接相应的第二凸块424。通过此延伸线路450可重新分配第二凸块424的布局，使模塑材料440可顺利接合至具有不同接点布局的载板。如图4所示，本实施例的载板为线路基板490，例如印刷电路板，即本实施例不经过中介基板便可直接将芯片堆叠结构400接合至线路基板490，其中芯片堆叠结构400的延伸线路450通过多个第三凸块460连接到线路基板490，且芯片堆叠结构400与线路基板490之间的间隙填充有底胶454，以包覆第三凸块460。
下文进一步说明本申请的芯片堆叠结构的制造方法。图5A～5D依序为前述实施例的芯片堆叠结构100的加工过程示意图。图6为图5A的芯片堆叠结构的上视图。在此，采用与图1A的实施例相同的附图标记来表示相同或类似的元件，且在可能的情况下省略已在前述实施例中说明的部分内容。
首先，如图5A与图6所示，提供大晶片102，以作为堆叠基底，其中大晶片102可通过后续的裁切步骤被裁切为多个如图1A所示的第一芯片110，且大晶片102的第一表面110a上具有第一接点112。此外，提供要堆叠于大晶片102上的多个第二芯片120。每一第二芯片120的相对的第二表面120a与第三表面120b上分别具有第一凸块122与第二凸块124，且每一第二芯片120内部具有多个第一贯穿电极126，以分别连接相应的第一凸块122与第二凸块124。并且，选择在大晶片102的第一表面110a上或各第二芯片120的第二表面120a上提供第一粘着材料130a，该第一粘着材料130a可为胶状(pastetype)或膜状(filmtype)。以胶状的第一粘着材料130a为例，图5A为将第一粘着材料130a设置于大晶片102的第一表面110a上的情况。
接着，如图5B所示，接合第二芯片120至大晶片102，其中第二芯片120的第二表面120a面向大晶片102，并使第一凸块122对应连接第一接点112。在此，例如是通过第一热压加工来接合第二芯片120至大晶片102。接合第二芯片120至大晶片102后，第一粘着材料130a会包覆第一凸块122及其连接的第一接点112，且第一粘着材料130a不完全填满各第二芯片120与大晶片102之间的间隙。
此外，如图5B所示，还可以选择继续堆叠其他第二芯片120于前述第二芯片120上。具体而言，可以提供另一批第二芯片120于前述已完成接合的第二芯片120上，并且可以选择提供第二粘着材料130b于此另一批第二芯片120的第二表面120a上或前述已完成接合的第二芯片120的第三表面120b上。之后，通过第二热压加工来接合此另一批第二芯片120至前述已完成接合的第二芯片120上，使得相堆叠的两第二芯片120分别通过相应的第一凸块122与第二凸块124对接。此外，第二粘着材料134会包覆相互连接的第一凸块122与第二凸块124，且第二粘着材料130b不完全填满相堆叠的两第二芯片120之间的间隙。如此，重复上述步骤，可以在大晶片102上堆叠多层第二芯片120。
前述形成第一粘着材料130a与第二粘着材料130b的步骤可以如图1A或图2所示，选择将第一粘着材料130a与第二粘着材料130b填入接合结构之间的中央区域192的间隙，而不填入接合结构之外的***区域194的间隙；或者，仅让第一粘着材料130a与第二粘着材料130b包覆接合结构，而不填入接合结构之间的中央区域192的间隙以及接合结构之外的***区域194的间隙。
另外，在完成所有第二芯片120的堆叠之后，可以选择再进行一道第三热压加工，以紧密压合第二芯片与大晶片，确保其接合面的可靠度。具体而言，本实施例可以选择在堆叠个别的第二芯片时进行温度、压着时间与施加压力较低的预压步骤(包括第一热压加工与第二热压加工)，再于堆叠完成后，对所有的第二芯片120进行温度、压着时间与施加压力相对较高的主压动作。
然而，在其他实施例中，也可以选择不区分预压步骤与主压步骤。亦即，在堆叠个别的第二芯片时，便采用主压步骤的加工条件来进行第一热压加工与第二热压加工。如此，于堆叠完成后，可以省略对所有的第二芯片120的第三热压加工。
承上述，完成第二芯片120的堆叠之后，再如图5C所示，提供模塑材料140于大晶片102的第一表面110a上，以包覆第一粘着材料130a、第二粘着材料130b以及每一第二芯片120的侧面120c，且模塑材料140会填满相堆叠的两第二芯片120之间或第二芯片120与大晶片102之间的间隙。在此，模塑材料140还暴露出最上层的第二芯片120的第三表面120b以及位于第三表面120b上的第二凸块124。
然后，如图5D所示，裁切模塑材料140与大晶片102，以形成多个如图1A所示的芯片堆叠结构100，其中大晶片102被裁切后会成为相互独立的多个第一芯片110。
在完成前述步骤之后，还可以将芯片堆叠结构100接合至载板，以形成如图3所示的封装结构，其中载板310例如是中介基板，以作为芯片堆叠结构100与印刷电路板320之间的转接界面。芯片堆叠结构100中最下层的第二芯片120的第二凸块124接合至相应的载板320的第二接点312。此外，芯片堆叠结构100与载板310之间的间隙填充有底胶352，以包覆相连接的第二凸块124与第二接点312。载板310通过第三凸块360连接到印刷电路板320，且载板310与印刷电路板320之间的间隙填充有底胶354，以包覆第三凸块360。
图7为如图4所示的芯片堆叠结构400的加工示意图。所述芯片堆叠结构400可以沿用如图5A～5D中大部分的步骤，差异在于，在形成模塑材料440的步骤中，使模塑材料440还覆盖最上层的第二芯片420的第三表面420b，即完全覆盖所有的第二芯片420。之后，再于模塑材料440上制造延伸线路450，使延伸线路450贯穿模塑材料440，并连接相应的第二凸块424。此外，还可于延伸线路450上形成第三凸块460。
如此，在完成前述步骤之后，便可以将芯片堆叠结构400直接接合至线路基板490，以形成如图4所示的封装结构，其中延伸线路450重新分配了第二凸块424的布局，使得芯片堆叠结构400可以通过延伸线路450上的第三凸块460直接连接到线路基板490，且芯片堆叠结构400与线路基板490之间的间隙填充有底胶454，以包覆第三凸块460。
综上所述，本申请的芯片堆叠结构以大晶片作为堆叠基底，来形成芯片堆叠结构。通过此接合架构，不但可实现高密度的电极接合，还可解决目前三维芯片构装需要中介基板作为转接界面的技术瓶颈，以克服无法进行高温接合以及低加工成品率的问题。此外，由于加工简单，且相容于大晶片级加工，因此可以缩短加工时间，降低加工成本。另外，本申请选择让粘着材料不填满堆叠的两芯片之间的间隙，因此可在粘着材料的材质选用以及热膨胀系数匹配或材质强度等设计上提供较大的弹性。并且，还可调整粘着材料与模塑材料内的填充物的颗粒尺寸或浓度等，以达到良好的应力缓冲与保护效果。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (37)

1.一种芯片堆叠结构，其特征在于，包括：
一第一芯片，具有一第一表面以及配置于该第一表面上的多个第一接点；
至少一第二芯片，堆叠于该第一表面上，且每一第二芯片具有面向该第一芯片的一第二表面、背对该第一芯片的一第三表面以及连接于该第二表面与该第三表面之间的多个侧面，每一第二芯片还包括：
多个第一凸块，配置于该第二表面上；
多个第二凸块，配置于该第三表面上，且每一第一凸块接合至相应的该第一接点或另一第二芯片的该第二凸块；以及
多个第一贯穿电极，分别连接相应的该第一凸块与该第二凸块；
一粘着材料，配置于该第一芯片以及该至少一第二芯片中的任两相邻芯片之间，以包覆每一第一凸块及其连接的该第一接点或另一第二芯片的该第二凸块，其中该粘着材料填满该两相邻芯片之间的部分间隙，并保留其余部分的间隙；以及
一模塑材料，配置于该第一表面上，以包覆该粘着材料以及每一第二芯片的该侧面，并且暴露出距该第一芯片最远的该第二芯片的该第三表面，且该模塑材料填满该第一芯片以及该至少一第二芯片中的任两相邻芯片之间所述其余部分的间隙，其中该粘着材料包含一第一填充物，该模塑材料包含一第二填充物，且该第一填充物的重量百分浓度小于该第二填充物的重量百分浓度。
2.如权利要求1所述的芯片堆叠结构，其特征在于，还包括一载板，具有一承载面以及位于该承载面上的多个第二接点，该第一芯片的该第一表面面向该载板，且至少一该第二芯片位于该第一芯片与该载板之间，其中最外侧的该第二芯片的该第二凸块接合至相应的该第二接点。
3.如权利要求2所述的芯片堆叠结构，其特征在于，还包括一底胶，配置于该载板与最外侧的该第二芯片之间。
4.如权利要求2所述的芯片堆叠结构，其特征在于，该载板还包括多个第二贯穿电极，分别连接相应的该第二接点。
5.如权利要求2所述的芯片堆叠结构，其特征在于，该载板包括一线路基板或一中介基板。
6.如权利要求1所述的芯片堆叠结构，其特征在于，该第一凸块与该第二凸块的材质包括电镀金属或无电镀金属。
7.如权利要求1所述的芯片堆叠结构，其特征在于，每一第二芯片还包括一第一绝缘层，位于该第二表面与该第一凸块之间，且该第一贯穿电极贯穿该第一绝缘层，以连接相应的该第一凸块。
8.如权利要求1所述的芯片堆叠结构，其特征在于，每一第二芯片还包括一第二绝缘层，位于该第三表面与该第二凸块之间，且该第一贯穿电极贯穿该第二绝缘层，以连接相应的该第二凸块。
9.如权利要求1所述的芯片堆叠结构，其特征在于，该模塑材料的多个侧面分别齐平于该第一芯片的多个侧面。
10.如权利要求1所述的芯片堆叠结构，其特征在于，该第一芯片的厚度大于100微米。
11.如权利要求1所述的芯片堆叠结构，其特征在于，该第一芯片的尺寸大于该第二芯片的尺寸。
12.如权利要求1所述的芯片堆叠结构，其特征在于，每一第一凸块分别与相应的该第一接点或该第二凸块形成一接合结构，且该粘着材料填入该接合结构之间的一中央区域的间隙，并且部分填满该接合结构之外的一***区域的间隙。
13.如权利要求1所述的芯片堆叠结构，其特征在于，每一第一凸块分别与相应的该第一接点或该第二凸块形成一接合结构，且该粘着材料部分填满该接合结构之间的一中央区域的间隙，并且部分填满该接合结构之外的一***区域的间隙。
14.一种芯片堆叠结构，其特征在于，包括：
一第一芯片，具有一第一表面以及配置于该第一表面上的多个第一接点；
至少一第二芯片，堆叠于该第一表面上，且每一第二芯片具有面向该第一芯片的一第二表面、背对该第一芯片的一第三表面以及连接于该第二表面与该第三表面之间的多个侧面，每一第二芯片还包括：
多个第一凸块，配置于该第二表面上；
多个第二凸块，配置于该第三表面上，且每一第一凸块接合至相应的该第一接点或另一第二芯片的该第二凸块；以及
多个第一贯穿电极，分别连接相应的该第一凸块与该第二凸块；
一粘着材料，配置于该第一芯片以及该至少一第二芯片中的任两相邻芯片之间，以包覆每一第一凸块及其连接的该第一接点或另一第二芯片的该第二凸块，其中该粘着材料填满该两相邻芯片之间的部分间隙，并保留其余部分的间隙；以及
一模塑材料，配置于该第一表面上，以包覆该粘着材料以及每一第二芯片的该侧面，并且暴露出距该第一芯片最远的该第二芯片的该第三表面，且该模塑材料填满该第一芯片以及该至少一第二芯片中的任两相邻芯片之间所述其余部分的间隙，其中该粘着材料包含一第一填充物，该模塑材料包含一第二填充物，且该第一填充物的颗粒尺寸小于该第二填充物的颗粒尺寸。
15.如权利要求14所述的芯片堆叠结构，其特征在于，还包括一载板，具有一承载面以及位于该承载面上的多个第二接点，该第一芯片的该第一表面面向该载板，且至少一该第二芯片位于该第一芯片与该载板之间，其中最外侧的该第二芯片的该第二凸块接合至相应的该第二接点。
16.如权利要求15所述的芯片堆叠结构，其特征在于，还包括一底胶，配置于该载板与最外侧的该第二芯片之间。
17.如权利要求15所述的芯片堆叠结构，其特征在于，该载板还包括多个第二贯穿电极，分别连接相应的该第二接点。
18.如权利要求15所述的芯片堆叠结构，其特征在于，该载板包括一线路基板或一中介基板。
19.如权利要求14所述的芯片堆叠结构，其特征在于，该第一凸块与该第二凸块的材质包括电镀金属或无电镀金属。
20.如权利要求14所述的芯片堆叠结构，其特征在于，每一第二芯片还包括一第一绝缘层，位于该第二表面与该第一凸块之间，且该第一贯穿电极贯穿该第一绝缘层，以连接相应的该第一凸块。
21.如权利要求14所述的芯片堆叠结构，其特征在于，每一第二芯片还包括一第二绝缘层，位于该第三表面与该第二凸块之间，且该第一贯穿电极贯穿该第二绝缘层，以连接相应的该第二凸块。
22.如权利要求14所述的芯片堆叠结构，其特征在于，该模塑材料的多个侧面分别齐平于该第一芯片的多个侧面。
23.如权利要求14所述的芯片堆叠结构，其特征在于，该第一芯片的厚度大于100微米。
24.如权利要求14所述的芯片堆叠结构，其特征在于，该第一芯片的尺寸大于该第二芯片的尺寸。
25.如权利要求14所述的芯片堆叠结构，其特征在于，每一第一凸块分别与相应的该第一接点或该第二凸块形成一接合结构，且该粘着材料填入该接合结构之间的一中央区域的间隙，并且部分填满该接合结构之外的一***区域的间隙。
26.如权利要求14所述的芯片堆叠结构，其特征在于，每一第一凸块分别与相应的该第一接点或该第二凸块形成一接合结构，且该粘着材料部分填满该接合结构之间的一中央区域的间隙，并且部分填满该接合结构之外的一***区域的间隙。
27.一种芯片堆叠结构的制造方法，其特征在于，包括：
a、提供一大晶片，该大晶片具有一第一表面以及配置于该第一表面上的多个第一接点；
b、提供多个第二芯片，其中每一第二芯片具有一第二表面、相对于该第二表面的一第三表面以及连接于该第二表面与该第三表面之间的多个侧面，且每一第二芯片还包括配置于该第二表面上的多个第一凸块、配置于该第三表面上的多个第二凸块以及分别连接相应的该第一凸块与该第二凸块的多个第一贯穿电极；
c、提供一第一粘着材料于该大晶片的该第一表面上或各该第二芯片的该第二表面上；
d、接合该第二芯片至该大晶片，其中每一第二芯片的该第二表面面向该大晶片，且该第一凸块分别连接相应的该第一接点，该第一粘着材料包覆每一第一凸块及其连接的该第一接点，且该第一粘着材料部分填满各该第二芯片与该大晶片之间的间隙；
e、提供一模塑材料于该第一表面上，以包覆该第一粘着材料以及每一第二芯片的该侧面，且该模塑材料填满各该第二芯片与该大晶片之间的间隙；以及
f、裁切该模塑材料与该大晶片，使该大晶片成为相互独立的多个第一芯片。
28.如权利要求27所述的芯片堆叠结构的制造方法，其特征在于，该步骤d通过一第一热压加工来接合该第二芯片至该大晶片。
29.如权利要求28所述的芯片堆叠结构的制造方法，其特征在于，还包括在步骤d与e之间进行下列步骤：
g、重复步骤b，以提供另一批第二芯片；
h、提供一第二粘着材料于该另一批第二芯片的第二表面上或前一批第二芯片的第三表面上；以及
i、堆叠该另一批第二芯片至该前一批第二芯片上，其中该另一批第二芯片分别通过该第二表面上的第一凸块接合至该前一批第二芯片的该第三表面上的第二凸块，该第二粘着材料包覆该另一批第二芯片的第一凸块以及该前一批第二芯片的第二凸块，且该第二粘着材料部分填满该另一批第二芯片与该前一批第二芯片之间的间隙。
30.如权利要求29所述的芯片堆叠结构的制造方法，其特征在于，还包括重复步骤g～i至少一次。
31.如权利要求29所述的芯片堆叠结构的制造方法，其特征在于，该步骤i通过一第二热压加工来堆叠该另一批第二芯片至该前一批第二芯片上。
32.如权利要求31所述的芯片堆叠结构的制造方法，其特征在于，在步骤e之前还包括：
对该大晶片以及所有的该第二芯片同时进行一第三热压加工。
33.如权利要求32所述的芯片堆叠结构的制造方法，其特征在于，该第三热压加工的温度、压着时间与施加压力均大于该第一热压加工与该第二热压加工。
34.如权利要求27所述的芯片堆叠结构的制造方法，其特征在于，还包括：
提供一载板，该载板具有一承载面以及位于该承载面上的多个第二接点；以及
将该第一芯片的该第一表面面向该载板，并且将最外侧的该第二芯片的该第二凸块接合至相应的该第二接点。
35.如权利要求34所述的芯片堆叠结构的制造方法，其特征在于，还包括提供一底胶于该载板与最外侧的该第二芯片之间。
36.如权利要求27所述的芯片堆叠结构的制造方法，其特征在于，该模塑材料还覆盖距该第一芯片最远的该第二芯片的该第三表面，且该制造方法还包括：
制造一延伸线路于该模塑材料上，其中该延伸线路贯穿该模塑材料，以连接相应的该第二凸块。
37.如权利要求36所述的芯片堆叠结构的制造方法，其特征在于，还包括：
提供多个第三凸块于该模塑材料上，该第三凸块连接该延伸线路。
CN201210144530.4A 2012-03-09 2012-05-10 芯片堆叠结构及其制造方法 Active CN103311230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101108151 2012-03-09
TW101108151A TWI469312B (zh) 2012-03-09 2012-03-09 晶片堆疊結構及其製作方法

Publications (2)

Publication Number Publication Date
CN103311230A CN103311230A (zh) 2013-09-18
CN103311230B true CN103311230B (zh) 2016-06-01

Family

ID=49113369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210144530.4A Active CN103311230B (zh) 2012-03-09 2012-05-10 芯片堆叠结构及其制造方法

Country Status (3)

Country Link
US (1) US9184153B2 (zh)
CN (1) CN103311230B (zh)
TW (1) TWI469312B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102007259B1 (ko) * 2012-09-27 2019-08-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TWI500090B (zh) * 2012-11-13 2015-09-11 矽品精密工業股份有限公司 半導體封裝件之製法
KR102171020B1 (ko) * 2013-10-16 2020-10-29 삼성전자주식회사 엑스레이 흡수 필터를 갖는 엑스레이 시스템, 반도체 패키지, 및 트레이
KR102107961B1 (ko) * 2013-11-14 2020-05-28 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
KR102186203B1 (ko) * 2014-01-23 2020-12-04 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US20150279431A1 (en) 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
KR102285332B1 (ko) 2014-11-11 2021-08-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 장치
US10163859B2 (en) 2015-10-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
JP6753743B2 (ja) * 2016-09-09 2020-09-09 キオクシア株式会社 半導体装置の製造方法
US10444101B2 (en) * 2017-03-06 2019-10-15 Seiko Epson Corporation Sensor device, force detection device, and robot
JP6680712B2 (ja) * 2017-03-10 2020-04-15 キオクシア株式会社 半導体装置
KR20180112394A (ko) * 2017-04-03 2018-10-12 에스케이하이닉스 주식회사 반도체 패키지 제조 방법 및 반도체 패키지
KR102315325B1 (ko) 2017-07-05 2021-10-19 삼성전자주식회사 반도체 패키지
KR20190057559A (ko) * 2017-11-20 2019-05-29 삼성전자주식회사 반도체 장치
US10700028B2 (en) 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
KR102506698B1 (ko) 2018-02-19 2023-03-07 에스케이하이닉스 주식회사 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
KR102530763B1 (ko) * 2018-09-21 2023-05-11 삼성전자주식회사 반도체 패키지의 제조방법
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11296053B2 (en) * 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
KR20210088305A (ko) * 2020-01-06 2021-07-14 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11069661B1 (en) * 2020-06-23 2021-07-20 Siliconware Precision Industries Co., Ltd. Electronic package
KR20230062701A (ko) * 2021-10-29 2023-05-09 에스케이하이닉스 주식회사 반도체 다이 스택
WO2023107117A1 (en) * 2021-12-10 2023-06-15 Vishay General Semiconductor, Llc Stacked multi-chip structure with enhanced protection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1964038A (zh) * 2005-11-11 2007-05-16 财团法人工业技术研究院 具有梁柱结构的三维晶片堆叠结构及三维晶片堆叠的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
TWI228286B (en) 2003-11-24 2005-02-21 Ind Tech Res Inst Bonding structure with buffer layer and method of forming the same
KR100570514B1 (ko) * 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
JP4507101B2 (ja) 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
JP2007103737A (ja) 2005-10-05 2007-04-19 Sharp Corp 半導体装置
TWI328272B (en) 2007-02-27 2010-08-01 Advanced Semiconductor Eng Stacked chip package and manufacturing method thereof
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR100871382B1 (ko) 2007-06-26 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
TWI348207B (en) 2007-07-31 2011-09-01 Powertech Technology Inc Multi-chip stacked device with peripheral film-over-wire configuration
KR101430166B1 (ko) 2007-08-06 2014-08-13 삼성전자주식회사 멀티 스택 메모리 장치
TW200908280A (en) 2007-08-14 2009-02-16 Powertech Technology Inc Multi-chip stacked device with a composite spacer layer
US7973310B2 (en) * 2008-07-11 2011-07-05 Chipmos Technologies Inc. Semiconductor package structure and method for manufacturing the same
JP2010050262A (ja) * 2008-08-21 2010-03-04 Panasonic Corp 半導体装置及びその製造方法
TWI395317B (zh) * 2009-05-15 2013-05-01 Ind Tech Res Inst 晶片堆疊封裝結構及其製作方法
US8743561B2 (en) 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
JP5275192B2 (ja) 2009-09-28 2013-08-28 ローム株式会社 半導体装置の製造方法、半導体装置およびウエハ積層構造物
TWI419302B (zh) * 2010-02-11 2013-12-11 Advanced Semiconductor Eng 封裝製程
JP2011243725A (ja) * 2010-05-18 2011-12-01 Elpida Memory Inc 半導体装置の製造方法
TW201209987A (en) * 2010-08-26 2012-03-01 Powertech Technology Inc Chip structure having TSV connections and its stacking application

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1964038A (zh) * 2005-11-11 2007-05-16 财团法人工业技术研究院 具有梁柱结构的三维晶片堆叠结构及三维晶片堆叠的方法

Also Published As

Publication number Publication date
US9184153B2 (en) 2015-11-10
TW201338126A (zh) 2013-09-16
CN103311230A (zh) 2013-09-18
TWI469312B (zh) 2015-01-11
US20130234320A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
CN103311230B (zh) 芯片堆叠结构及其制造方法
US10867897B2 (en) PoP device
US8004079B2 (en) Chip package structure and manufacturing method thereof
US9502391B2 (en) Semiconductor package, fabrication method therefor, and package-on package
TW201826461A (zh) 堆疊型晶片封裝結構
US8421193B2 (en) Integrated circuit device having through via and method for preparing the same
US11515229B2 (en) Semiconductor package and manufacturing method thereof
TWI740501B (zh) 積體電路封裝及形成封裝結構的方法
US20090014856A1 (en) Microbump seal
US20150279825A1 (en) Semiconductor devices having hybrid stacking structures and methods of fabricating the same
US8680692B2 (en) Carrier, semiconductor package and fabrication method thereof
US20150228591A1 (en) Semiconductor package and method of manufacturing the same
US20120146216A1 (en) Semiconductor package and fabrication method thereof
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
KR20150135611A (ko) 멀티 칩 패키지 및 제조 방법
CN107591387B (zh) 半导体封装件和形成该半导体封装件的方法
US7952205B2 (en) Injection molded soldering process and arrangement for three-dimensional structures
US20180025973A1 (en) Chip
US20140291830A1 (en) Semiconductor packages having package-on-package structures
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
US8384215B2 (en) Wafer level molding structure
CN102024801B (zh) 超薄芯片垂直互联封装结构及其制造方法
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
CN102956547B (zh) 半导体封装结构及其制作方法
CN217691165U (zh) 半导体结构及半导体堆叠结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant