JP2011243725A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011243725A
JP2011243725A JP2010114208A JP2010114208A JP2011243725A JP 2011243725 A JP2011243725 A JP 2011243725A JP 2010114208 A JP2010114208 A JP 2010114208A JP 2010114208 A JP2010114208 A JP 2010114208A JP 2011243725 A JP2011243725 A JP 2011243725A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
sealing body
chip stack
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010114208A
Other languages
English (en)
Inventor
Noritoshi Shimada
法翁 嶋田
Tomoyuki Fujishima
智之 藤嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010114208A priority Critical patent/JP2011243725A/ja
Priority to US13/104,560 priority patent/US8377745B2/en
Publication of JP2011243725A publication Critical patent/JP2011243725A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップ間のボイド発生を防止する半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、複数の貫通電極３０を有する半導体チップ２２を積層し、半導体チップ２２同士の貫通電極３０をバンプ電極２６を介して接合してチップ積層体２０を形成する工程と、チップ積層体２０の最上位の半導体チップ２２側と最下位の半導体チップ２２側から加熱しながら、チップ積層体２０の半導体チップ２２間に第一の封止体３４を充填する工程と、第一の封止体３４を硬化させる工程と、を具備してなることを特徴とする。
【選択図】図１

Description

本発明は半導体装置の製造方法に関する。
近年、ＴＳＶ（スルーシリコンビア）チップが複数積層してなるCoC（チップオンチップ）型半導体装置が注目されている。ＴＳＶチップには貫通電極が設けられており、互いにバンプ電極同士が接合されることにより積層されている。しかし、バンプ電極の高さは数〜数十μｍ程度であるため、ＴＳＶチップ同士の隙間は十分ではない。そのため、モールド作業により半導体装置の外形を封止すると、ＴＳＶチップの隙間にボイドが発生する可能性がある。
この問題を防止するために、予めＴＳＶチップ積層体の側面よりアンダーフィルを注入する方法が知られている。アンダーフィルを加熱、硬化させたのちに、その表面全体をモールド樹脂で一括オーバーモールドすることで、オーバーモールド時にＴＳＶチップ間へのボイドの発生を防いでいる（特許文献１）。また、このような成形の方法として、所定のサイズの金型を使用するトランスファーモールディング方式が知られている（特許文献１）。
特開2007-214220号公報
しかし、この方法では、第一の封止樹脂を充填する際に、基板側からチップ積層体および第一の封止樹脂を加熱しているため、チップ積層体の半導体チップのうち、基板側の半導体チップ間は十分に加熱されて第一の封止樹脂の流動性が高まるものの、基板から離れた領域の半導体チップ間では加熱が不十分となり、第一の封止樹脂の流動性が基板側の半導体チップ間より悪くなってしまう。そのため、基板側の半導体チップの隙間と、基板から離れた側の半導体チップの隙間で第一の封止樹脂の流動性に差が生じてしまう。
これにより、第一の封止樹脂を供給した側から、その対面の側への第一の封止樹脂の到達速度が、領域により異なってしまう。そのため、先に到達した第一の封止樹脂が、他の領域の第一の封止樹脂が対面の側に到達する前にチップ積層体の対面の側の側壁を覆ってしまうことがある。これにより、チップ積層体内にボイドが発生しやすい。また、ボイドが発生することによりリフロー時にクラック等が更に生じやすくなり、半導体装置の信頼性を低下させてしまうという問題が生じる。
本発明の半導体装置の製造方法は、複数の貫通電極を有する半導体チップを積層し、前記半導体チップ同士の各貫通電極のバンプ電極を接合してチップ積層体を形成する工程と、前記チップ積層体の最上位の前記半導体チップ側と最下位の前記半導体チップ側から同時に加熱しながら、前記チップ積層体の側面に前記第一の封止体を供給することにより、前記半導体チップ同士の間および前記チップ積層体の周囲を前記第一の封止体により封止する工程と、前記第一の封止体を硬化させる工程と、前記第一の封止体および前記チップ積層体を第二の封止体により封止する工程と、を具備してなることを特徴とする。
本発明の半導体装置の製造方法によれば、チップ積層体の最上位の半導体チップ側と最下位の半導体チップ側から同時に加熱しながらチップ積層体の側面に第一の封止体を供給するので、チップ積層体の半導体チップのうち、基板側の半導体チップ間の第一の封止体と、基板から離れた領域の半導体チップ間の第一の封止体の流動性が均一化される。これにより、チップ積層体内のボイド発生を防止することができる。そのため、半導体装置の信頼性や製造効率を向上させることが可能となる。
図１は、第一の実施形態のCoC型半導体装置の製造方法説明図である。 図２は、第一の実施形態のCoC型半導体装置の第一の封止体の形成工程図である。 図３は、第二の実施形態のCoC型半導体装置の第一の封止体の形成工程図である。 図４は、第二の実施形態のCoC型半導体装置の第一の封止体の形成工程図である。
以下、本発明の第一の実施形態である半導体装置の製造方法について図１を参照して説明する。なお、以下の説明において参照する図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される原料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
本実施形態の半導体装置の製造方法は、複数の半導体チップ（ＴＳＶチップ）２２を積層して、チップ積層体２０を形成する工程と、半導体チップ２２同士の間に第一の封止樹脂（アンダーフィル）３４を充填する工程と、第一の封止樹脂３４を硬化させる工程と、硬化させた第１の封止樹脂からなる第一の封止体３４およびチップ積層体２０を第二の封止樹脂３６により封止する工程と、から概略構成されている。以下、それぞれの工程について詳細を説明する。
（チップ積層体２０を形成する工程）
始めに、図１（ａ）に示すように、配線基板１２上にチップ積層体２０を形成する。配線基板１２は、例えばガラスエポキシ基材の両面に配線層を形成した配線基板である。まず、ボンディングステージ５０上に配線基板１２が例えば真空吸着等により保持固定される。前記配線基板１２は、一面に接続パッドを有しており、配線基板１２の一面側に半導体チップ２２を搭載する。半導体チップ２２の一面側及び他面側には、柱状の複数の第一のバンプ電極２６、第二のバンプ電極２７がそれぞれ形成されている。また、複数の第一の貫通電極３０が半導体チップ２２を貫通する構成で形成されており、第一のバンプ電極２６、第二のバンプ電極２７は前記第一の貫通電極を介して電気的に接続されている。また、半導体チップ２２の一面側には第一の回路層２２ａが形成されている。
このとき、それぞれの半導体チップ２２の第二のバンプ電極２７が、配線基板１２の接続パッドと合致するように位置を合わせてフリップチップボンディングにより搭載する。前記フリップチップボンディングにより、半導体チップ２２を１５０℃程度で加熱・荷重を加えることで半導体チップ２２の第二のバンプ電極２７と配線基板１２の接続パッドとを仮固着させる。
次に、配線基板１２上に搭載された半導体チップ２２の一面上に、２段目の半導体チップ２２を、上記と同様にフリップチップボンディングにより搭載する。その後、同様の工程を所定の回数繰り返して半導体チップ２２を積層し、チップ積層体２０を形成する。ここではたとえば、四枚の半導体チップ２２を積層することによりチップ積層体２０を形成する。
その後、チップ積層体２０をたとえば３００℃程度の高温で加熱するとともに荷重を加え、隣接する各バンプ電極（第一のバンプ電極２６、第二のバンプ電極２７）同士を接合させる。このとき、各バンプ電極の接合方法は、荷重印加に限られず、超音波を用いてもよい。これにより、それぞれの対応するバンプ電極は電気的に接続され、チップ積層体２０中の各半導体チップ２２は互いに第一の貫通電極３０を介して電気的に接合される。
なお、各バンプ電極の接合はここでは行わず、後述するチップ積層体２０への押圧の際に行っても構わない。
また、チップ積層体２０の形成工程は、この方法に限られず、既存のボール・グリッド・アレイ（ＢＧＡ）の組み立て装置を利用してもかまわない。
また、本実施形態では、四枚の半導体チップ２２からなるチップ積層体２０を形成しているが、その構成はここに挙げたものに限られない。チップ積層体２０を構成する半導体チップ２２は１枚以上であればよく、チップ積層体２０の最表面が後述する第一の封止体３４から露出する構成であれば、その枚数や構成には制限がない。
また、チップ積層体２０の形成工程はこの方法に限られず、たとえば、予めフリップチップボンディングにより複数の半導体チップ２２を積層配置したのちに、配線基板１２の一面側の所定の位置にチップ積層体２０を搭載させてもかまわない。この場合も、半導体チップ２２の一面側に、それぞれの半導体チップ２２の第一のバンプ電極２６と第二のバンプ電極２７とが合致するように位置を合わせて順次別の半導体チップ２２を搭載し、その都度、隣接する第一のバンプ電極２６と第二のバンプ電極２７同士を仮固着させ、積層完了後、チップ積層体２０に加熱・荷重を加え本圧着させ、チップ積層体２０を配線基板１２に搭載すればよい。このような方法で半導体チップ２２を積層することにより、配線基板１２上にチップ積層体２０が形成される。
（半導体チップ２２同士の間に第一の封止樹脂３４を充填する工程）
半導体チップ２２同士の間に第一の封止樹脂３４を充填する工程は、チップ積層体２０への予備加熱を行う工程と、チップ積層体２０の側面から第一の封止樹脂３４を供給する工程と、から構成されている。以下、それぞれについて詳細を説明する。
まず、図１（ｂ）で示すように、ヒートステージ５０の図示しない加熱機構により、ヒートステージ上に保持された配線基板１２を加熱すると共に、チップ積層体２０の最上位の半導体チップ２２側（チップ積層体２０の一面側）から加熱ツール５１を降下密着させ、チップ積層体２０への予備加熱を開始する。このとき、加熱ツール５１でチップ積層体２０を最上位の半導体チップ２２側から加熱・押圧することにより、チップ積層体２０のバンプ間の本圧着処理を行うように構成しても良い。
本実施形態におけるヒートステージ５０および加熱ツール５１には、図示しない加熱機能が備え付けられている。これら加熱機能としては、特に制限はされないが、電気ヒーターやペルチェ素子などを用いることが特に好ましい。電気ヒーターやペルチェ素子は、温度制御を即時に行うことが可能であり、短い作業時間内であっても好適に加熱を行うことができるためである。
ヒートステージ５０および加熱ツール５１は、それぞれ平面形状の設置面５０ａおよび接触面５１ａを有していることが好ましい。また、設置面５０ａおよび接触面５１ａの投影面（平面視形状）は、チップ積層体２０（半導体チップ２２）の平面視形状よりも大きいことが好ましい。これにより、設置面５０ａおよび接触面５１ａがチップ積層体２０の最上位の半導体チップ２２側および最下位の半導体チップ２２側全体を覆うことができる。これにより、最上位の半導体チップ２２或いは配線基板１２に均等に加熱できる。
また、各バンプ電極の接合が行われていない場合は、加熱ツール５１によるチップ積層体２０の押圧の際に各バンプ電極を接合すればよい。
次いで、設置面５０ａと接触面５１ａをチップ積層体２０に密着させた状態で予備加熱を行う。ここでは、ヒートステージ５０および加熱ツール５１の加熱機能により、チップ積層体２０の最上位の半導体チップ２２側からと、配線基板１２側からチップ積層体２０を同時に加熱する。これにより、チップ積層体２０の最上位側の半導体チップ２２と最下位側の半導体チップ２２での温度差を低減できる。
このときの加熱温度は、後述する第一の封止樹脂３４の流動性が良好に保たれる加熱条件で行うことが好ましい。第一の封止樹脂３４の流動性を良好に保つことにより、後述する工程において、第一の封止樹脂３４により半導体チップ２２同士の間を好適に充填することができる。
また、このときの加熱温度は１３０℃未満とすることが好ましく、９０℃程度とすることが特に好ましい。加熱温度を９０℃程度とすることにより、第一の封止樹脂３４の流動性が良好に保たれるためである。一方、加熱温度を１３０℃以上とすると、第一の封止樹脂３４が熱により硬化するため、好ましくない。
また、ヒートステージ５０の加熱温度と、加熱ツール５１の加熱温度は同じ温度とすることが好ましい。チップ積層体２０の最上位の半導体チップ２２側および最下位の半導体チップ２２側での温度差を低減することにより、最上位の半導体チップ２２の隙間および最下位の半導体チップ２２側の半導体チップ２２の隙間での後述する第一の封止樹脂３４の流動を均一化することができる。そのため、最上位の半導体チップ２２の隙間への第一の封止樹脂の回り込みを防止し、チップ積層体２０へのボイド発生を防ぐことが可能となる。
次いで、図１（ｃ）に示すように、チップ積層体２０の側面から第一の封止樹脂３４を供給する。このとき、第一の封止樹脂３４は、例えばエポキシ系の熱硬化性樹脂を用いることができるが、他のものを用いてもかまわない。また、この際のチップ積層体２０の加熱温度は、第一の封止樹脂３４材の種類に合わせて適宜最適な温度を設定すればよい。
まず、チップ積層体２０の最上位の半導体チップ２２側および最下位の半導体チップ２２側を所定温度に加熱した状態のまま、第一の封止樹脂充填ノズル５２などの塗布装置により、チップ積層体２０の側面近傍位置に液状の第一の封止樹脂３４を供給する。このとき、第一の封止樹脂３４を供給する側を供給側Ｘとし、その反対側を対面側Ｙとする。
これにより、第一の封止樹脂３４は毛細管現象により半導体チップ２２同士の隙間および半導体チップ２２と配線基板１２との間を充填しながら、供給側Ｘから対面側Ｙにかけて移動する。このとき、チップ積層体２０の最上位の半導体チップ２２側および最下位の半導体チップ２２側は同程度の温度で加熱されているため、第一の封止樹脂３４の流動性は半導体チップ２２同士の隙間の全領域において均一となる。そのため、第一の封止体３４は半導体チップ２２同士の全ての隙間に一様に充填されるとともに、対面側Ｙへほぼ同時に到達する。そのため、特定領域の半導体チップ２２同士の隙間に第一の封止体３４が過剰に充填されることも、先に対面側Ｙに到達した第一の封止樹脂３４がチップ積層体２０の最上位の半導体チップ２２の隙間に回り込むこともない。
第一の封止樹脂３４が対面側Ｙに到達した後、チップ積層体２０の側面は余剰の第一の封止樹脂３４により覆われる。このとき、チップ積層体２０の周囲を囲む第一の封止樹脂３４は、重力により最下位の半導体チップ２２側（配線基板１２側）に多く溜り、その断面視形状は台形となる。
尚、前記第一の封止体の充填工程は、減圧環境化、例えば真空引きした状態で第一の封止樹脂３４を充填するように構成しても良い。これによりさらに充填性を向上できる。
（第一の封止樹脂３４を硬化させる工程）
この後、図示しないベーク炉を用いて、所定の温度、例えば１３０℃程度でキュアすることにより、第一の封止樹脂３４は熱硬化されて、第一の封止体３４となる。また、図１（ｃ）の圧着状態のまま引き続きヒートステージ５０及び加熱ツール５１の加熱温度を硬化温度まで上昇させて、第一の封止樹脂をキュアするように構成してもかまわない。これにより、ヒートステージ５０及び加熱ツール５１でチップ積層体２０を圧着した状態のまま、第一の封止樹脂３４を硬化させることができる。
その後、加熱ツール５１を一面側に押し上げ、接触面５１ａをチップ積層体２０から係脱させる。この状態を図１（ｄ）に示す。
（第一の封止体３４およびチップ積層体２０を第二の封止体により封止する工程）
次いで、図示しないトランスファモールド装置の成型金型により配線基板１２を型締めし、図２（ａ）、（ｂ）に示すように配線基板１２上に形成された第一の封止体３４およびチップ積層体２０を第二の封止樹脂３６により封止する。この後、所定の温度でキュアすることにより、配線基板１２の一面側及び第一の封止体３４側面を一括的に覆う第二の封止樹脂３６が形成される。その後、配線基板１２を所定の温度でベークし、第二の封止樹脂３６を完全に硬化させることで、第二の封止体３６となる。
このとき、半導体チップ２２同士の隙間、および、半導体チップ２２と配線基板１２との隙間には第一の封止体３４が充填されているため、本工程での過熱による不良発生なく、オーバーモールドすることができる。
その後、配線基板１２の他面側に半田ボールをマウントする工程や、配線基板１２を製品形成領域毎にダイシングする工程など、一般的なＢＧＡ型半導体装置の製造工程を順次行い、半導体装置を形成する。
本実施形態の半導体装置１０の製造方法によれば、チップ積層体２０を最上位の半導体チップ２２側および最下位の半導体チップ２２側から同時に加熱することにより、チップ積層体２０の最上位の半導体チップ２２と最下位の半導体チップ２２との温度差を低減することができる。またチップ積層体２０の最上位側と最下位側での温度差を低減することで、半導体チップ２２同士の間、および配線基板１２と半導体チップ２２の間の第一の封止樹脂３４の流動性を均一にすることができる。そのため、特定領域の半導体チップ２２同士の隙間に第一の封止樹脂３４の回り込みの発生を防止できる。
また、第一の封止樹脂３４の流動性を均一にすることにより、半導体チップ２２同士の間でのボイドの発生を防ぐことができる。そのため、リフロー時のクラック等の発生が生じず、半導体装置１０の信頼性を向上することができる。
また、第一の封止樹脂３４を最上位の半導体チップ２２側と最下位の半導体チップ２２側の両面から加熱することにより、第一の封止樹脂３４を均一にかつ適切な温度で加熱することができる。そのため、第一の封止樹脂３４の流動性が高まり、作業時間を短縮することが可能となる。
以下、本発明の第二の実施形態である半導体装置１０の製造方法について図３を参照して説明する。本実施形態の半導体装置１０の製造方法は、チップ積層体２０を形成する工程と、半導体チップ２２同士の間に第一の封止体３４を充填する工程と、第一の封止体３４を硬化させる工程と、第一の封止体３４およびチップ積層体２０を第二の封止体により封止する工程と、から概略構成されている。本実施形態は、チップ積層体２０を配線基板１２等に搭載せず、チップ積層体２０のみの状態で第一の封止体３４を充填する部分が第一の実施形態とは異なる部分である。よって、第一の実施形態と同一の部分についてはその説明を省略する。以下、それぞれの構成についてその詳細を説明する。
（チップ積層体２０を形成する工程）
始めに、第一の実施形態と同様に複数の半導体チップ２２を積層してチップ積層体２０を形成する。次いで、第一のシート６０が配置されたヒートステージ５０を準備し、第一のシート６０上にチップ積層体２０を搭載する。これにより、チップ積層体２０は第一のシート６０を介して設置面５０ａに搭載された状態となる。
第一のシート６０は、耐熱及び柔軟性を有するシートであり、たとえばポリエステルやポリイミド系弱粘着シートなどから形成されている。また、設置面５０ａ上（設置面５０ａの一面側）を覆うように配置されている。
なお、設置面５０ａ上に予め第一のシート６０を配置せずに、図示しない数十μｍ以上の厚さの被膜状の第一のシート６０を設置面５０ａ上を覆うように形成してもよい。具体的には、耐熱性と柔軟性を有するコーティング材を、ヒートステージ５０の設置面５０ａ上を覆うように塗布する。これにより、設置面５０ａ上を覆う被膜状の第一のシート６０が形成される。このようなコーティング材の条件としては例えば、弾性率が数百ＭＰａである高耐熱コーティング材などを用いることができる。
また、チップ積層体２０の形成工程はこの方法に限られず、たとえば、予め第一のシート６０をヒートステージ５０上に配置したのちに、第一のシート６０の一面側の所定の位置に順次半導体チップ２２を積層してもかまわない。
また、同様にして圧着ツール５１の圧着面５１ａを覆うように第二のシート６１を配置するか、もしくは圧着面５１ａを覆うように被膜状の第二のシート６１を形成する。第二のシート６１は第一のシート６０と同様の材料からなるため、その詳細については省略する。
（半導体チップ２２同士の間に第一の封止体３４を充填する工程）
次いで、図３に示すように半導体チップ２２同士の間に第一の封止体３４を充填する。まず、チップ積層体２０の一面側（最上位の半導体チップ２２側）から加熱ツール５１を降下密着させ、チップ積層体２０への加圧及び予備加熱を開始する。このとき、ヒートステージ５０の加熱機構により最下位の半導体チップ２２を所定温度に加熱すると共に、加熱ツール５１でチップ積層体２０を最上位の半導体チップ２２側から所定温度に加熱する。これにより、チップ積層体２０は圧着ツール５１とヒートステージ５０により、それぞれ最上位の半導体チップ２２側と最下位の半導体チップ２２側の両方から所定温度に加熱される。
このとき、設置面５０ａは第一のシート６０により覆われており、圧着面５１ａは第二のシート６１により覆われている。そのため、チップ積層体２０の最上位の半導体チップ２２側および最下位の半導体チップ２２側は、細かい凸凹状の隙間を生じさせることなく、それぞれ第一のシート６０または第二のシート６１に密着される。これにより、チップ積層体２０の最上位側の半導体チップ２２の最上面と、最下位側の半導体チップ２２の最下位面への第一の封止樹脂３４が入り込むことなく、第一の封止樹脂３４から露出させることができる。
次いで、設置面５０ａと圧着面５１ａをそれぞれ第一のシート６０または第二のシート６１を介してチップ積層体２０に密着させた状態で、ヒートステージ５０および圧着ツール５１の加熱機能により予備加熱を行う。チップ積層体２０は最上位の半導体チップ２２側および最下位の半導体チップ２２側から同時に加熱する。
尚、設置面と第一のシート６０、接触面と第二のシート６１とを良好に密着させるように、加熱ツールで加熱と共に荷重を加えるように構成しても良い。
この後、チップ積層体２０の最上位の半導体チップ２２側および最下位の半導体チップ２２側を加熱した状態のまま、第一の封止樹脂充填ノズル５２などの塗布装置により、チップ積層体２０の側面近傍位置に液状の第一の封止樹脂３４を供給する。これにより、半導体チップ２２同士の隙間は、第一の封止体３４により充填される。この部分については、第一の実施形態と同様であるためその説明は省略する。
このとき、第一のシート６０および第二のシート６１をチップ積層体２０の最上位の半導体チップ２２側および最下位の半導体チップ２２側に密着させた状態で第一の封止樹脂３４を供給することにより、第一の封止樹脂３４のチップ積層体２０の一面側や他面側への浸透を防ぐことができる。これにより、半導体チップ２２同士の隙間のみに第一の封止体３４が充填され、最上位面が第一の封止体から露出されたチップ積層体２０を形成することができる。
また加熱ツール５１を第二シート６１を介して、最上位の半導体チップ２２に密着し、加熱するように構成しているため、塗布された第一の封止樹脂３４の最上位の半導体チップ２２の最上面への這い上がりを防止し、良好に充填することができる。さらに加熱ツール５１を第二シート６１を介して、最上位の半導体チップ２２に密着し、加熱することで、第一の封止樹脂３４の充填時に、這い上がった第一の封止樹脂３４が加熱ツール５１へ付着するのを防止できる。そして加熱ツール５１への第一の封止樹脂３４の付着を防止できる為、第一の封止樹脂３４が加熱ツール５１に付着・硬化した場合、加熱ツール５１を係脱する際に、半導体チップ２２に応力が発生し、チップ積層体２０の接合の破壊を防止できる。
その後、所定温度にキュアすることで、第一の封止樹脂３４が硬化され、第一の封止体３４となる。
次に最上位面が露出するように第一の封止体３４が形成されたチップ積層体２０は、図４（ａ）、（ｂ）に示すように露出面を配線基板１２に向けて搭載される。最上位面が第一の封止体３４の這い上がりなく露出されるため、配線基板１２に良好に実装できる。
前記配線基板１２へのチップ積層体２０の搭載は、前記配線基板１２の所定位置に絶縁性接着材２８、例えばNCP（Non Conductive Paste)を先塗布した後、図示しないフリップチップボンダーによりフリップチップ実装することで、配線基板１２の接続パッド２９にチップ積層体２０の露出面の第一のバンプ電極２６が電気的に接続される。このようにチップ積層体２０と配線基板１２の間には絶縁性接着材２８が配置される為、第二の封止体３６の形成工程でのボイドの発生を低減できる。
その後、図４（ｃ）に示すように、第一の封止体３４およびチップ積層体２０を第二の封止体３６により封止する工程を行った後、配線基板１２の他面側に半田ボールをマウントする工程や、配線基板１２を製品形成領域毎にダイシングする工程など、一般的なＢＧＡ型半導体装置の製造工程を順次行い、半導体装置を形成する。
本実施形態の半導体装置１０の製造方法によれば、実施例１と同様にチップ積層体２０の最上位側の半導体チップ２２と最下位側の半導体チップ２２との温度差を低減し、第一の封止樹脂３４の流動性を均一化できると共に、チップ積層体２０の一面側および他面側への第一の封止体３４の浸透を防ぐことができる。そのため、チップ積層体２０の一面側から突出する第一のバンプ電極２６および他面側から突出する第二のバンプ電極２７への第一の封止体３４の付着を防ぎ、良好に露出させることができる。そのため、その後の工程において、配線基板１２やその他のチップとチップ積層体２０とを接合する際に、バンプ電極同士の接合を容易に行うことができる。
また第一のシート６０や第二のシート６１に第一の封止体３４が付着しても、第一のシート６０または第二のシート６１を交換すればよく、ヒートステージ５０や圧着ツール５１の洗浄などを頻繁に洗浄する必要がない。そのため、定期的なメンテナンス作業を削減することができ、作業性が向上する。
また加熱ツールへの第一の封止樹脂３４の付着を防止できる為、第一の封止樹脂３４がツールに付着・硬化した場合、ツールを係脱する際に、チップに応力が発生し、チップ積層体２０の接合の破壊を防止できる。
以上のように、本実施形態によれば、第一の実施形態の効果に加え、作業性の向上と信頼性の向上を実現することが可能となる。
１２…配線基板、２０…チップ積層体、２２…半導体チップ、２６…第一のバンプ電極、２７…第二のバンプ電極、２８…絶縁性接着材、２９…接続パッド、３０…第一の貫通電極、３４…第一の封止体、３６…第二の封止体、５０…ヒートステージ、５０ａ…設置面、５１…加熱ツール、５１ａ…接触面、５２…第一の封止樹脂充填ノズル、６０…第一のシート、６１…第二のシート

Claims (8)

  1. 複数の貫通電極を有する半導体チップを積層し、前記半導体チップ同士の貫通電極をバンプ電極を介して接合してチップ積層体を形成する工程と、
    前記チップ積層体の最上位の前記半導体チップ側と最下位の前記半導体チップ側から加熱し、前記チップ積層体の半導体チップ間に前記第一の封止体を充填する工程と、
    前記第一の封止体を硬化させる工程と、を具備してなることを特徴とする、半導体装置の製造方法。
  2. 前記チップ積層体の半導体チップ間を前記第一の封止体により封止する工程において、最上位の前記半導体チップ側からの加熱と最下位の前記半導体チップ側からの加熱を、前記第一の封止体の流動性が良好になる加熱条件で行うことを特徴とする、請求項１に記載の半導体装置の製造方法。
  3. 前記チップ積層体を形成する工程は、配線基板上に前記複数の半導体チップが積層されることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第一の封止体を硬化させる工程後、前記配線基板上に第一の封止体及びチップ積層体を覆う第二の封止体を形成する工程を、具備してなることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記チップ積層体の半導体チップ間に前記第一の封止体を充填する工程は、加熱機能を有するヒートステージの設置面および加熱ツールの接触面をそれぞれ前記チップ積層体の最上位の前記半導体チップ側または最下位の前記半導体チップ側に密着させた状態で加熱し、前記第一の封止体を前記半導体チップ間に供給することを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記ヒートステージの前記設置面および加熱ツールの前記接触面が平面形状であり、かつ、投影面が前記チップ積層体の投影面よりも大きいことを特徴とする、請求項５に記載の半導体装置の製造方法。
  7. 耐熱柔軟性を有する第一のシートで覆われた前記設置面により、前記チップ積層体の最下位の前記半導体チップ側を密着させながら前記半導体チップ同士の間に前記第一の封止体を充填することを特徴とする、請求項５に記載の半導体装置の製造方法。
  8. 耐熱柔軟性を有する第二のシートで覆われた前記接触面により、前記チップ積層体の最上位の前記半導体チップ側を密着させながら前記半導体チップ同士の間に前記第一の封止体を充填することを特徴とする、請求項５に記載の半導体装置の製造方法。
JP2010114208A 2010-05-18 2010-05-18 半導体装置の製造方法 Pending JP2011243725A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010114208A JP2011243725A (ja) 2010-05-18 2010-05-18 半導体装置の製造方法
US13/104,560 US8377745B2 (en) 2010-05-18 2011-05-10 Method of forming a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010114208A JP2011243725A (ja) 2010-05-18 2010-05-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011243725A true JP2011243725A (ja) 2011-12-01

Family

ID=44972819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010114208A Pending JP2011243725A (ja) 2010-05-18 2010-05-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8377745B2 (ja)
JP (1) JP2011243725A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157521A (ja) * 2012-01-31 2013-08-15 Toshiba Corp 半導体装置の製造方法及び製造装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110221053A1 (en) * 2010-03-11 2011-09-15 Qualcomm Incorporated Pre-processing to reduce wafer level warpage
JP2012004329A (ja) * 2010-06-17 2012-01-05 Elpida Memory Inc 半導体装置の製造方法
JP5563918B2 (ja) * 2010-07-22 2014-07-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置の製造方法
JP2012109437A (ja) * 2010-11-18 2012-06-07 Elpida Memory Inc 半導体装置及びその製造方法
TWI469312B (zh) * 2012-03-09 2015-01-11 Ind Tech Res Inst 晶片堆疊結構及其製作方法
TW201409768A (zh) * 2012-07-17 2014-03-01 Nitto Denko Corp 被覆有密封層之半導體元件及半導體裝置之製造方法
US10153179B2 (en) 2012-08-24 2018-12-11 Taiwan Semiconductor Manufacturing Company Carrier warpage control for three dimensional integrated circuit (3DIC) stacking
DE102013104111B4 (de) 2012-08-24 2018-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum Ausbilden einer Package-on-Package-(PoP)-Vorrichtung mit einer Träger-Verwerfungssteuerung für die dreidimensional integierte Schaltkreis-(3DIC)-Stapelung
KR102066015B1 (ko) 2013-08-13 2020-01-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
KR102107961B1 (ko) 2013-11-14 2020-05-28 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
TWI786440B (zh) * 2015-01-13 2022-12-11 日商迪睿合股份有限公司 多層基板、及多層基板之製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4390775B2 (ja) 2006-02-08 2009-12-24 Ｏｋｉセミコンダクタ株式会社 半導体パッケージの製造方法
US20100129961A1 (en) * 2008-11-25 2010-05-27 International Business Machines Corporation Multi chip stacking with reliable joining

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157521A (ja) * 2012-01-31 2013-08-15 Toshiba Corp 半導体装置の製造方法及び製造装置

Also Published As

Publication number Publication date
US8377745B2 (en) 2013-02-19
US20110287582A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
JP2011243725A (ja) 半導体装置の製造方法
JP5570799B2 (ja) 半導体装置及びその製造方法
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
TWI243457B (en) Warp-suppressed semiconductor device
US8575763B2 (en) Semiconductor device and method of manufacturing the same
JP4705748B2 (ja) 半導体装置の製造方法
JP4575205B2 (ja) 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法
US20100159643A1 (en) Bonding ic die to tsv wafers
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
JP2012212786A (ja) 半導体装置の製造方法
TW201230286A (en) Semiconductor device and method for manufacturing same
JP2014007228A (ja) 半導体装置及びその製造方法
JP2011187574A (ja) 半導体装置及びその製造方法並びに電子装置
JP2013168577A (ja) 半導体装置の製造方法
JP2015008210A (ja) 半導体装置の製造方法
JP2012146853A (ja) 半導体装置の製造方法
JP2012209449A (ja) 半導体装置の製造方法
JP2012221989A (ja) 半導体装置製造装置、及び半導体装置の製造方法
JP2012119368A (ja) 半導体装置の製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2011243724A (ja) 半導体装置およびその製造方法
KR20080002501A (ko) 플립 칩 타입 반도체 패키지
JP2012015446A (ja) 半導体装置の製造方法
JP2004063936A (ja) 面実装構造体の形成方法、面実装構造体、および封止樹脂フィルム