CN103066184B - 配线基板、发光装置、以及配线基板的制造方法 - Google Patents

配线基板、发光装置、以及配线基板的制造方法 Download PDF

Info

Publication number
CN103066184B
CN103066184B CN201210430706.2A CN201210430706A CN103066184B CN 103066184 B CN103066184 B CN 103066184B CN 201210430706 A CN201210430706 A CN 201210430706A CN 103066184 B CN103066184 B CN 103066184B
Authority
CN
China
Prior art keywords
substrate
wiring
insulating barrier
metal level
protuberance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210430706.2A
Other languages
English (en)
Other versions
CN103066184A (zh
Inventor
清水浩
木村康之
荒井直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN103066184A publication Critical patent/CN103066184A/zh
Application granted granted Critical
Publication of CN103066184B publication Critical patent/CN103066184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Planar Illumination Modules (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种配线基板、发光装置、以及配线基板的制造方法。配线基板(1；1A；1B)具备：基板(10)；第1绝缘层(20)，形成在所述基板上；多个配线图形(30)，形成在所述第1绝缘层的第1面(R1)上；第2绝缘层(50)，形成在所述第1绝缘层的第1面上，第2绝缘层(50)覆盖所述配线图形，并且包括使相邻的所述配线图形的一部分作为焊盘(CA)露出的第1开口部(50X)；以及突出部(70；70A；71；71A；72)，形成在比形成有所述第1开口部的区域更靠外侧的所述基板的外侧区域内，并且从所述基板朝所述第1绝缘层沿厚度方向竖起。

Description

配线基板、发光装置、以及配线基板的制造方法
技术领域
本发明涉及一种配线基板、发光装置、以及配线基板的制造方法。
背景技术
以往，提出了各种发光装置。发光装置包括安装在基板上的发光元件。日本特开2003-092011号公报记载了以往(Related Art)的发光装置的例子。在该发光装置中，在形成于金属制基板的绝缘层上形成有配线图形(wiring pattern)，在该配线图形上安装有发光二极管(Light EmittingDiode：LED)等发光元件。
在上述发光装置中，为了提高热传导性而较薄地形成基板。所以，发光装置整体的刚性较小。因此，因热收缩等而容易基板产生翘曲以及变形。
发明内容
本发明的一个形态提供一种配线基板，具备：基板；第1绝缘层，形成在所述基板上；多个配线图形，形成在所述第1绝缘层的第1面上；第2绝缘层，形成在所述第1绝缘层的第1面上，所述第2绝缘层覆盖所述配线图形，并且包括使相邻的所述配线图形的一部分作为焊盘露出的第1开口部；以及突出部，形成在比形成有所述第1开口部的区域更靠外侧的所述基板的外侧区域内，并且从所述基板朝所述第1绝缘层沿厚度方向竖起。
基于本发明的一个形态，能够提高配线基板的刚性。
附图说明
图1A是表示第1实施方式的配线基板的概略俯视图。
图1B是沿图1A的A-A线的配线基板的概略剖视图。
图1C是图1B所示的配线基板的局部放大剖视图。
图2是表示图1B所示的配线图形以及金属层的概略俯视图。
图3A是概略俯视图，其表示具备图1A的配线基板的发光装置。
图3B是沿图3A的B-B线的发光装置的概略剖视图。
图4A是概略俯视图，其表示图1A的配线基板在制造过程中的状态。
图4B是概略剖视图，其表示图1A的配线基板在制造过程中的状态。
图5A以及图5B是概略剖视图，分别表示图1A的配线基板在制造过程中的状态。
图5C是概略俯视图，其表示图1A的配线基板在制造过程中的状态。
图6A～图6C是概略剖视图，分别表示图1A的配线基板在制造过程中的状态。
图6D是概略俯视图，其表示图1A的配线基板在制造过程中的状态。
图7A～图7C是概略剖视图，分别表示图1A的配线基板在制造过程中的状态。
图8A以及图8B是概略剖视图，分别表示图3A的发光装置在制造过程中的状态。
图9A是表示第2实施方式的配线基板的概略剖视图。
图9B是表示图9A的配线基板的概略俯视图。
图10A以及图10B是概略剖视图，分别表示图9A的配线基板在制造过程中的状态。
图10C是概略俯视图，其表示图9A的配线基板在制造过程中的状态。
图11A是表示第3实施方式的配线基板的概略俯视图。
图11B是沿图11A的D-D线的配线基板的概略剖视图。
图12A～图12E是概略剖视图，分别表示图11A的配线基板在制造过程中的状态。
图13A～图13F是表示变形例的配线基板的概略俯视图，这些图省略了对最外层的绝缘层的图示。
图14是表示变形例的配线基板的概略剖视图。
图15A是表示发光装置的安装例的概略剖视图。
图15B是表示发光装置的安装例的概略俯视图。
图16是表示发光装置的安装例的概略剖视图。
具体实施方式
以下，参照附图，对实施方式进行说明。为了便于理解特征，在附图中，为方便起见有时会将特征的部分放大显示，各个构成要素的尺寸比例等可能与实际不同。另外，为了便于理解各个部件的截面构造，在剖视图中，省略了一部分绝缘层的剖线(hatching)。
(第1实施方式)
以下，参照图1～图8，对第1实施方式进行说明。
(配线基板的构造)
如图1B所示，配线基板1包括：基板10；绝缘层20，覆盖基板10的第1面P1；配线图形30，形成在绝缘层20上；金属层40，形成在配线图形30的一部分上；以及绝缘层50，覆盖配线图形30。该配线基板1被适用于例如发光装置。绝缘层20为第1绝缘层的一个例子，绝缘层50为第2绝缘层的一个例子。
例如，俯视来看，基板10为大致矩形的薄板。作为基板10的材料，可以使用例如铜(Cu)、铝(Al)、铁(Fe)等热传导性良好的金属、或者包含Cu、Al、Fe中的至少一种的合金。基板10的厚度可以设为例如0.1mm～0.4mm的程度。
绝缘层20覆盖基板10的整个第1面P1。作为绝缘层20的材料，可以使用例如聚酰亚胺类树脂或环氧类树脂等绝缘性树脂、或者在环氧类树脂中混入了二氧化硅(silica)或氧化铝(alumina)等填料(filler)的树脂材料。绝缘层20的厚度可以设为例如15μm～50μm的程度。
配线图形30形成在绝缘层20的第1面R1上。如图2所示，配线图形30整体地覆盖绝缘层20的第1面R1的中央部。例如，多个(在图2中，为5个)配线图形30被配置为平行地相邻。例如，各个配线图形30形成为带状。然后，在相邻的配线图形30之间，形成有使下层的绝缘层20露出的槽状的开口部30X。通过该开口部30X，多个配线图形30相互分开。另外，作为配线图形30的材料，可以使用例如铜或者铜合金。配线图形30的厚度可以设为例如15μm～150μm的程度。
如图1B所示，绝缘层50以将配线图形30的一部分覆盖的形式形成在绝缘层20的第1面R1上。在该绝缘层50上形成有使配线图形30的一部分作为安装区域CA露出的开口部50X、和使配线图形30的一部分作为电极端子60露出的开口部50Y。在从这些开口部50X、50Y露出的配线图形30上形成有金属层40。作为金属层40的例子，可以举出银(Ag)层、镍(Ni)/金(Au)层(由下向上以Ni层、Au层的顺序层叠的金属层)、Ni/Ag层(由下向上以Ni层、Ag层的顺序层叠的金属层)、以及Ni/钯(Pd)/Au层(由下向上以Ni层、Pd层、Au层的顺序层叠的金属层)等。另外，作为金属层40的例子，还可以举出Ni/Pd/Ag层(由下向上以Ni层、Pd层、Ag层的顺序层叠的金属层)、或者Ni/Pd/Ag/Au层(由下向上以Ni层、Pd层、Ag层、Au层的顺序层叠的金属层)等。
如图1A所示，上述开口部50X、50Y的平面形状例如为圆形。开口部50X呈矩阵状(在图1A中，为4×4)地形成在绝缘层20上。换句话说，由开口部50X划分出的安装区域CA呈矩阵状地排列在绝缘层20上。2个形成在配线图形30上的金属层40，从与所述安装区域CA对应的开口部50X露出，被槽状的开口部30X分开。另外，从开口部50X露出的金属层40起到焊盘的作用。
开口部50Y形成在配线图形30的、比开口部50X(即安装区域CA)更靠外侧的位置上。如图2所示，从开口部50Y露出的金属层40(即电极端子60)形成在，5个配线图形30中配置在最外侧的2个配线图形30上的、比与安装区域CA对应的金属层40更靠外侧的位置上。从外部的电源经由例如供电电缆(图示略)向该电极端子60供电。
图1A所示的绝缘层50具有高反射率。例如，绝缘层50在450nm～700nm的波长范围内具有50％以上(优选为80％以上)的反射率。这样的绝缘层50也称为白色抗蚀层。作为绝缘层50的材料，可以使用例如白色的绝缘性树脂。作为白色的绝缘性树脂，可以使用例如在环氧类树脂或者有机聚硅氧烷类树脂中混入了白色的氧化钛等填料的树脂材料、或者含有TiO2或者BaSO4等白色颜料的树脂材料。通过用绝缘层50(白色抗蚀层)覆盖配线基板1的最表面，来保护配线图形30。进一步，绝缘层50(白色抗蚀层)将安装在配线基板1上的发光元件发出的光的反射率提高，从而降低发光元件的光量损失。
另外，在配线基板1上形成有向绝缘层50的上表面50A的法线方向突出的多个突出部70。多个突出部70形成在，比形成有安装区域CA的区域更靠外侧的区域内、即基板10的外周区域内。在第1实施方式中，多个突出部70沿着对基板10的外形进行划分的4边的各边排列。各个突出部70的平面形状例如为圆形。如图1B所示，各个突出部70形成为，基板10与层叠在该基板10上的绝缘层20、50一起向配线基板1的厚度方向竖起。因此，各个突出部70包括：基板10的竖起部分，在基板10的预定位置朝绝缘层20沿厚度方向竖起；以及绝缘层20、50的竖起部分，这些竖起部分基于该基板10的竖起部分沿厚度方向竖起。如图1C所示，各个突出部70的内顶面T1相当于基板10的竖起部分的下表面。所述内顶面T1的直径φ1可以设为例如0.6mm～0.7mm的程度。另外，从突出部70的底面B1起至内顶面T1为止的高度H1可以设为例如0.3mm～0.4mm的程度。这时，可以将由突出部70的底面B1与突出部70的内侧壁I 1形成的角度θ1设为60度～70度的程度。另外，基板10的外周区域为，位于比形成有第1开口部的区域更靠外侧的基板的外侧区域的一个例子。
(发光装置的构造)
接着，对发光装置2的构造进行说明。
如图3B所示，发光装置2包括：上述配线基板1；多个(在图3A中，为16个)发光元件80，安装在该配线基板1上；以及封装树脂85，对发光元件80等进行封装。另外，在图3A中，省略了对封装树脂85的图示。
如图3A所示，各个发光元件80被安装在配线基板1的各个安装区域CA内。例如，各个发光元件80被安装在，配置于各个安装区域CA内的2个金属层40中的一个上。各个发光元件80具有2个电极(图示略)，一个电极经由接合线(bonding wire)81与安装区域CA内的一个金属层40电气连接，另一个电极经由接合线81与安装区域CA内的另一个金属层40电气连接。由此，发光元件80的2个电极经由接合线81以及金属层40与配线图形30(参照图3B)电气连接。通过这样的连接，在第1实施方式的发光装置2中，在2个电极端子60之间串联连接有4个发光元件80，并且4组所述串联连接的发光元件80并排连接。然后，从外部的电源(图示略)经由电极端子60和配线图形30向这些发光元件80供电而使其发光。
作为上述发光元件80，可以使用例如发光二极管(Light EmittingDiode：LED)或者垂直腔面发射体激光器(Vertical Cavity SurfaceEmitting Laser：VCSEL)。作为接合线81，可以使用例如Au金属线、Al金属线、以及Cu金属线等。
如图3B所示，封装树脂85以对发光元件80、以及接合线81进行封装的形式被设置在配线基板1的上表面。作为该封装树脂85的材料，可以使用例如在硅酮树脂(siliconeresin)中混入了荧光体的树脂材料。通过将这种混入了荧光体的树脂材料形成在发光元件80上，可以使用发光元件80发光与荧光体发光的混合色。由此，能够以多种形式控制发光装置2的发光颜色。
在上述构成的配线基板1中，在配线基板1的外周区域内形成有，基板10和层叠在该基板10上的绝缘层20、50沿厚度方向竖起的突出部70。由此，通过基板10以及绝缘层20、50的竖起部分可提高整个配线基板1的截面高度。因此，能够提高配线基板1的刚性。
(配线基板的制造方法)
接着，参照图4～图7，对上述配线基板1的制造方法进行说明。另外，图4A、图5C以及图6D是概略俯视图，分别示出了配线基板在制造过程中的状态。另外，图4B、图5A、图5B、图6A～图6C、以及图7A、图7B是概略剖视图，分别示出了沿图4A的C-C线的配线基板在制造过程中的状态。图7C是沿图1A的A-A线的配线基板的概略剖视图。
首先，如图4A所示，为了制造配线基板1，准备多件同时加工基板(以下，称为“基板”。)10A。基板10A包括多个(在图4A中，为3个)配线基板形成区域C1。在各个配线基板形成区域C1上形成有与配线基板1对应的构造体。然后，基板10A被切割刀片沿着切割位置D1切断，从而与配线基板1对应的构造体被单个化。其结果，用基板10A可制造多个配线基板1。这时，在各个配线基板1中，基板10A作为图1A以及图1B所示的基板10而被设置。如上所述，作为基板10A(基板10)的材料，可以使用例如铜、铝、铁等热传导性良好的金属或者包含这些金属中的至少一种的合金。
接着，在图4B所示的工序中，以将基板10A的整个第1面P1覆盖的形式形成绝缘层20A。接着，以将绝缘层20A的整个第1面R1覆盖的形式形成金属箔、例如铜箔30A。这时，例如，也可以将绝缘层20A(树脂基板)的一面粘附有铜箔30A的单面覆铜箔基板粘合在基板10A上。另外，绝缘层20A最终在切割位置D1被切断，起到图1A以及图1B所示的绝缘层20的作用。
接着，在图5A所示的工序中，在铜箔30A的上表面形成有抗蚀层90，该抗蚀层90在预定的部位具有开口部90X。该抗蚀层90在与所需的配线图形30以及用于电镀供电的供电线(feed line)31、32(参照图5C)对应的位置上，对铜箔30A进行覆盖。作为抗蚀层90的材料，可以使用感光性的干膜抗蚀剂(dry film resist)或者液状光致抗蚀剂(例如线型酚醛树脂(novolak resin)或丙烯酸类树脂等的干膜抗蚀剂或者液状抗蚀剂)。例如，在使用感光性的干膜抗蚀剂的情况下，以热压接(thermocompressionbonding)的方式将干膜(dryfilm)层叠在铜箔30A的上表面，并且以曝光·显影的方式对该干膜进行图形印刻(patterning)，由此形成上述抗蚀层90。另外，即使在使用液状光致抗蚀剂的情况下，也可以通过相同的工序来形成抗蚀层90。
接着，在图5B所示的工序中，将图5A所示的抗蚀层90作为蚀刻掩膜(etchingmask)，对铜箔30A进行蚀刻(etching)，从而将铜箔30A印刻成预定形状。由此，如图5C所示，在绝缘层20A的第1面R1上形成有所需的配线图形30、以及供电线31、32。这时，在第1实施方式中形成有并列设置的多个带状的配线图形30、在比配线基板形成区域C1更靠外侧的区域内形成为框状的供电线31、以及将该供电线31和配线图形30电气连接的供电线32。由此，所有的配线图形30通过供电线31、32被电气连接。在以下的说明中，将配线图形30、以及供电线31、32合称为配线层33。另外，在上述铜箔30A的图形印刻结束之后，用例如碱性剥离液来去除图5A所示的抗蚀层90。
接着，在图6A所示的工序中，在绝缘层20A的第1面R1上形成有抗蚀层91，该抗蚀层91在预定的部位具有开口部91X、91Y。该开口部91X在与安装区域CA(参照图1A以及图1B)对应的位置上，使配线图形30以及绝缘层20A露出。另外，开口部91Y在与电极端子60(参照图1A以及图1B)对应的位置上，使配线图形30露出。作为抗蚀层91的材料，可以使用感光性的干膜抗蚀剂或者液状光致抗蚀剂(photo resist)(例如，线型酚醛树脂或丙烯酸类树脂等的干膜抗蚀剂或者液状抗蚀剂)等。例如，在使用感光性的干膜抗蚀剂的情况下，以热压接的方式将干膜层叠在绝缘层20A的上表面，并且以曝光·显影的方式对该干膜进行图形印刻，由此形成上述抗蚀层91。另外，即使在使用液状光致抗蚀剂的情况下，也可以通过相同的工序来形成抗蚀层91。
接着，在图6B所示的工序中，通过将上述抗蚀层91作为电镀掩模且将配线层33作为电镀供电层的电镀法，对配线图形30的表面(上表面以及侧面)进行电镀。其结果，从抗蚀层91的开口部91X露出的配线图形30的上表面以及侧面被电镀，由此形成有将与安装区域CA相对应的配线图形30覆盖的金属层40。另外，通过电镀，在从抗蚀层91的开口部91Y露出的配线图形30的上表面也形成有金属层40。由此，由金属层40形成电极端子60。另外，例如，在金属层40为Ni/Au层的情况下，通过电镀法，将Ni层和Au层由下向上地层叠在从抗蚀层91的开口部91X、91Y露出的配线图形30的表面上。
接着，在图6C所示的工序中，用例如碱性剥离液来去除图6B所示的抗蚀层91。
接着，在图6D所示的工序中，去除图5C所示的供电线32。例如，在绝缘层20A上形成只使供电线32露出的抗蚀层(图示略)。然后，将该抗蚀层作为蚀刻掩膜，对配线层33进行蚀刻，从而将供电线32去除。另外，在本工序中，也可以同时去除供电线32和供电线31。
接着，在图7A所示的工序中，在绝缘层20A上以及配线图形30上均形成有绝缘层50。该绝缘层50包括使安装区域CA(金属层40)以及电极端子60(金属层40)分别露出的开口部50X、50Y。该绝缘层50可通过例如糊树脂的网板印刷法来形成。另外，在使用感光性的绝缘树脂作为绝缘层50的材料的情况下，以将绝缘层20A的第1面R1、配线图形30、金属层40、以及供电线31覆盖的形式来形成用于绝缘层50的抗蚀层。然后，用光刻法对该抗蚀层进行曝光·显影，由此形成包含上述开口部50X、50Y在内的绝缘层50。
通过形成上述绝缘层50，配线图形30上的金属层40作为安装区域CA从开口部50X露出。因此，在形成绝缘层50之后，为了提高连接性，不须在配线图形30上进行电镀。由此，能够抑制在形成上述金属层40时所使用的电镀液的劣化。详细地讲，在形成绝缘层50之后，通过电镀法(电镀法或者无电解镀层法)对从开口部50X露出的配线图形30进行电镀时，绝缘层50所含的树脂材料等在电镀液中产生偏析。所以，有可能引起电镀液的劣化以及因该电镀液的劣化而造成液体寿命的缩短。对此，基于本实施方式的制造方法，在实施电镀法时，不形成绝缘层50。因此，由于能够抑制上述的电镀液的劣化，所以能够抑制电镀液的液体寿命的缩短。
接着，在图7B所示的工序中，在各个配线基板形成区域C1内的、外周区域内形成多个突出部70。这些突出部70可以通过例如拉深加工等冲压加工而形成。例如，在通过拉深加工来形成突出部70的情况下，将图7A所示的构造体***到按压部件和冲模(die)之间。然后，通过从基板10A的第2面P2(下表面)对该基板10A的预定部分进行按压，将基板10A以及形成在基板10A上的绝缘层20A、50竖起，从而形成上述突出部70。
通过以上的制造工序，在各个配线基板形成区域C1内形成有相当于配线基板1的构造体。
接着，在图7C所示的工序中，沿着切割位置D1对图7B所示的构造体进行切断。由此，配线基板1被单个化，从而可制造多个配线基板1。另外，通过该切断，图6D所示的供电线31被从配线基板1上去除。
(发光装置的制造方法)
接着，参照图8A以及图8B，对发光装置2的制造方法进行说明。另外，图8A以及图8B为概略剖视图，分别示出了沿图3A的B-B线的发光装置2在制造过程中的状态。
在图8A所示的工序中，用粘合剂(图示略)将发光元件80搭载在，形成于上述配线基板1的各个安装区域CA内的金属层40上。然后，用接合线81将发光元件80的电极和金属层40连接，从而将发光元件80和配线图形30电气连接。这时，用接合线81将发光元件80的一方的电极与安装区域CA内的一方的金属层40电气连接，并且用接合线81将发光元件80的另一方的电极与安装区域CA内的另一方的金属层40电气连接。
接着，在图8B所示的工序中，形成对安装在配线基板1上的多个发光元件80以及接合线81进行封装的封装树脂85。例如，在使用具有热固性的树脂作为封装树脂85的情况下，将图8A所示的构造体收容在模具内。然后，在模具内施加压力(例如，5MPa～10MPa)，将流态化的树脂导入。然后，以例如180℃左右的温度对树脂进行加热使其固化，由此形成封装树脂85。另外，封装树脂85也可以通过灌注液状的树脂而形成。通过以上的制造工序，可制造图3A以及图3B所示的发光装置2。
基于第1实施方式，具有以下的优点。
(1)在配线基板1的外周区域内，将基板10以及层叠在基板10上的绝缘层20、50沿厚度方向竖起，从而形成了突出部70。由此，通过基板10以及绝缘层20、50的竖起部分可提高整个配线基板1的截面高度。所以，能够提高配线基板1的刚性。因此，能够适宜地抑制伴随热收缩等而使配线基板1产生翘曲或者变形。
(2)即使较薄地形成基板10，也可以通过形成上述突出部70来提高配线基板1的刚性。换句话说，不仅能够提高配线基板1的刚性，而且能够较薄地形成基板10。由此，通过薄的基板10可以获得较高的热传导性。在此，发光元件80(发光二极管)的发光效率会有伴随其温度上升而下降的趋势。因此，通过基板10有效地放出从发光元件80产生的热量，从而能够适宜地抑制发光元件80发光效率的下降。
进一步，通过使用薄的基板10，可以使用卷对卷(Roll to Roll)的方式制造。例如，在图4A、图4B以及图5A～图5C所示的制造工序中，可以使用卷对卷的方式进行制造。由此，能够提高生产性。
(3)通过电镀法在配线图形30上形成了金属层40之后，再形成包含使该金属层40露出的开口部50X、50Y在内的绝缘层50。在这种情况下，在通过电镀法形成金属层40时，不形成绝缘层50。所以，可以防止因绝缘层50的存在而使电镀液劣化于未然。由此，能够延长电镀液的液体寿命，从而能够继续使用该电镀液。其结果，能够有助于降低成本。
(4)通过电镀法，形成了金属层40。由此，与通过无电解镀层法来形成金属层40的情况相比，能够更加降低制造成本。
(第2实施方式)
以下，参照图9A、图9B、以及图10A～图10C，对第2实施方式进行说明。以下，以与第1实施方式的不同点为中心加以说明。在此，图9A是表示第2实施方式的配线基板1A的概略剖视图，图9B是配线基板1A的概略俯视图，该图省略了对最外层的绝缘层50的图示。另外，对与之前的图1～图8所示的部件相同的部件附上相同的符号来表示，而省略上述各个要素的详细说明。
(配线基板的构造)
如图9B所示，在绝缘层20的第1面R1的外周区域形成有加强层34。该加强层34沿着基板10的外形而形成为框状。作为加强层34的材料，可以使用与配线图形30相同的材料。也就是说，作为加强层34的材料，可以使用例如铜或者铜合金。另外，加强层34的厚度可以设为例如15μm～150μm的程度。
如图9A所示，绝缘层50形成在绝缘层20的第1面R1上。该绝缘层50覆盖除了安装区域CA及电极端子60以外的部分的配线图形30、以及加强层34的上表面以及侧面。
在配线基板1A上形成有向配线基板1A的最表面、即绝缘层50的上表面50A的法线方向突出的多个突出部71。多个突出部71形成在基板10的外周区域内。在第2实施方式中，突出部71形成在基板10的外周区域内的、形成有加强层34的区域内。各个突出部71形成为，基板10与层叠在该基板10上的绝缘层20、加强层34、以及绝缘层50一起沿配线基板1A的厚度方向竖起。因此，各个突出部71包括：基板10的竖起部分，在基板10的预定位置朝绝缘层20沿厚度方向竖起；以及绝缘层20、50的竖起部分和加强层34的竖起部分，这些竖起部分基于该基板10的竖起部分分别沿厚度方向竖起。另外，各个突出部71的平面形状以及尺寸可以形成为与突出部70相同的形式。
(配线基板的制造方法)
接着，对上述配线基板1A的制造方法进行说明。该配线基板1A可以通过与之前的图4～图7所说明的配线基板1的制造方法大致相同的方法来制造。不过，由于在图5A～图5C所说明的配线层形成工序中，所形成的配线层的图形有所不同，所以对该不同点进行说明。也就是说，在第2实施方式中，为了代替图5A～图5C的制造工序，实施如下所述的图10A～图10C的制造工序。
在图10A所示的工序中，在铜箔30A的上表面形成有抗蚀层92，该抗蚀层92在预定的部位具有开口部92X。该抗蚀层92在与所需的配线图形30、加强层34、以及用于电镀供电的供电线31、32A、32B(参照图10C)对应的位置上，对铜箔30A进行覆盖。作为抗蚀层92的材料，可以使用感光性的干膜抗蚀剂或者液状光致抗蚀剂(例如线型酚醛树脂或丙烯酸类树脂等的干膜抗蚀剂或者液状抗蚀剂)。例如，在使用感光性的干膜抗蚀剂的情况下，以热压接的方式将干膜层叠在铜箔30A的上表面，并且以曝光·显影的方式对该干膜进行图形印刻，由此形成上述抗蚀层92。另外，即使在使用液状光致抗蚀剂的情况下，也可以通过相同的工序来形成抗蚀层92。
接着，在图10B所示的工序中，将抗蚀层92作为蚀刻掩膜，对铜箔30A进行蚀刻，由此将铜箔30A印刻成预定形状。由此，如图10C所示，在绝缘层20A的第1面R1上形成有包含所需个数的配线图形30、加强层34、以及供电线31、32A、32B在内的配线层33。在第2实施方式中形成有多个配线图形30、沿着配线基板形成区域C1的外形而形成的加强层34、在比配线基板形成区域C1更靠外侧的区域内形成为框状的供电线31、将该供电线31和加强层34电气连接的供电线32A、以及将加强层34和配线图形30电气连接的供电线32B。由此，所有的配线图形30通过加强层34以及供电线31、32A、32B被电气连接。另外，在上述铜箔30A的图形印刻结束之后，用例如碱性剥离液来去除图10C所示的抗蚀层92。
然后，用与图6A～图6D以及图7A～图7C相同的制造工序来制造配线基板1A。不过，在图6D所示的供电线的去除工序中，上述供电线32A、32B通过蚀刻被去除。
基于第2实施方式，除了具有第1实施方式的(1)～(4)的优点以外，还具有以下的优点。
(5)在形成有突出部71的区域内形成了加强层34。由此，能够进一步提高整个配线基板1的截面高度，从而能够进一步提高配线基板1的刚性。因此，能够适宜地抑制伴随热收缩等而使配线基板1产生翘曲或者变形。
(6)配线图形30和加强层34被同时形成。例如，在第2实施方式中，通过对铜箔30A施行图10B所述的蚀刻工序，可同时形成配线图形30和加强层34。由此，能够适宜地抑制伴随追加形成加强层34而使制造工序数增加。
(第3实施方式)
以下，参照图11A、图11B、以及图12A～图12E，对第3实施方式进行说明。以下，以与第2实施方式的不同点为中心加以说明。另外，对与之前的图1～图10所示的部件相同的部件附上相同的符号来表示，而省略上述各个要素的详细说明。
(配线基板的构造)
如图11B所示，在第3实施方式的配线基板1B中，在绝缘层20的第1面R1的外周区域内形成有加强层34。以将该加强层34的上表面以及侧面覆盖的形式形成有金属层41。如图11A所示，金属层41沿着基板10的外形而形成为框状。作为金属层41的例子，可以举出Ag层、Ni/Ag层(由下向上以Ni层、Ag层的顺序层叠的金属层)、以及Ni/Pd/Ag层(由下向上以Ni层、Pd层、Ag层的顺序层叠的金属层)等。也就是说，优选地，金属层41包括由银(Ag)等光反射率高的金属或者含该金属的合金形成的金属层来作为该金属层的最外层(最表层)。进一步，作为金属层41的最外层的材料，优选为反射率等于或大于绝缘层50的金属或者金属合金。
在此，形成在配线图形30上的金属层40也可以为与金属层41相同的层构成，或者也可以为不同于金属层41的层构成。在第3实施方式中，金属层40以及金属层41两者均为Ag层。金属层41为第1金属层的一个例子，金属层40为第2金属层的一个例子。
绝缘层50以将配线图形30的一部分覆盖的形式被形成在绝缘层20的第1面R1上。该绝缘层50除了开口部50X、50Y还包括使上述金属层41露出的开口部50Z。所以，配线基板1B的最表面露出光反射率高的金属层41。开口部50X为第1开口部的一个例子，开口部50Z为第2开口部的一个例子。
在配线基板1B上形成有比配线基板1B的最表面(即绝缘层50的上表面50A)更加突出的多个突出部72。多个突出部72形成在基板10的外周区域内。在第3实施方式中，多个突出部72形成在基板10的外周区域内的、形成有加强层34以及金属层41的区域内。各个突出部72形成为，基板10与层叠在该基板10上的绝缘层20、加强层34、以及金属层41沿配线基板1B的厚度方向竖起。因此，各个突出部72包括：基板10的竖起部分，在基板10的预定位置朝绝缘层20沿厚度方向竖起；以及绝缘层20的竖起部分、加强层34的竖起部分、和金属层41的竖起部分，这些竖起部分基于该基板10的竖起部分分别沿厚度方向竖起。另外，各个突出部72的平面形状以及尺寸可以形成为与突出部70相同的形式。
(配线基板的制造方法)
接着，对上述配线基板1B的制造方法进行说明。通过之前的图10A～10C所说明的制造工序，在绝缘层20A上形成了配线图形30、供电线31、32A、32B以及加强层34之后，实施以下的制造工序。
在图12A所示的工序中，在绝缘层20A的第1面R1上形成有抗蚀层93。该抗蚀层93在预定的部位具有开口部93X、93Y、93Z。该开口部93X在与安装区域CA(参照图11A、图11B)对应的位置上，使配线图形30以及绝缘层20A露出。开口部93Y在与电极端子60(参照图11A、图11B)对应的位置上，使配线图形30露出。开口部93Z使加强层34露出。作为抗蚀层93的材料，可以使用感光性的干膜抗蚀剂或者液状光致抗蚀剂(例如线型酚醛树脂或丙烯酸类树脂等的干膜抗蚀剂或者液状抗蚀剂)。例如，在使用感光性的干膜抗蚀剂的情况下，以热压接的方式将干膜层叠在绝缘层20A的上表面，并且以曝光·显影的方式对该干膜进行图形印刻，由此形成上述抗蚀层93。另外，即使在使用液状光致抗蚀剂的情况下，也可以通过相同的工序来形成抗蚀层93。
接着，在图12B所示的工序中，通过将抗蚀层93作为电镀掩模且将配线图形30以及加强层34作为电镀供电层的电镀法，对配线图形30以及加强层34的表面(上表面以及侧面)进行电镀。其结果，从抗蚀层93的开口部93X露出的配线图形30的上表面以及侧面被电镀，由此在与安装区域CA相对应的配线图形30上形成有金属层40(在此，为Ag层)。另外，通过电镀，在从抗蚀层93的开口部93Y露出的配线图形30的上表面也形成有金属层40(在此，为Ag层)。由此，由金属层40形成电极端子60。进一步，从抗蚀层93的开口部93Z露出的加强层34的上表面以及侧面被电镀，从而形成覆盖加强层34的金属层41(在此，为Ag层)。由此，沿着配线基板形成区域C1的外形而形成框状的金属层41。然后，用例如碱性剥离液来去除抗蚀层93，并且以蚀刻的方式去除供电线32A、32B(参照图10C)。由此，配线图形30与加强层34电气分离，且各个配线图形30也电气分离。
接着，在图12C所示的工序中，在绝缘层20A上以及配线图形30上均形成有绝缘层50。该绝缘层50包括使安装区域CA(金属层40)、电极端子60(金属层40)、以及金属层41分别露出的开口部50X、50Y、50Z。绝缘层50可通过例如糊树脂的网板印刷法来形成。另外，在使用感光性的绝缘树脂作为绝缘层50的材料的情况下，以将绝缘层20A的第1面R1、配线图形30、金属层40、41、以及供电线31覆盖的形式来形成用于绝缘层50的抗蚀层。然后，用光刻法对该抗蚀层进行曝光·显影，由此形成包含上述开口部50X、50Y、50Z的绝缘层50。
接着，在图12D所示的工序中，在各个配线基板形成区域C1内的外周区域内形成多个突出部72。与突出部70相同，多个突出部72也可以通过例如拉深加工等冲压加工来形成。在通过拉深加工来形成突出部72的情况下，将图12C所示的构造体***到按压部件和冲模之间。然后，通过从基板10A的第2面P2(下表面)对该基板10A的预定部分进行按压，将基板10A朝绝缘层20A沿厚度方向竖起，从而形成突出部72。通过以上的制造工序，在各个配线基板形成区域C1内形成有相当于配线基板1B的构造体。
接着，在图12E所示的工序中，将图12D所示的构造体沿着切割位置D1进行切断。由此，配线基板1B被单个化，从而可制造多个配线基板1B。
第3实施方式除了具有第1实施方式以及第2实施方式的(1)～(6)的优点之外，还具有以下的优点。
(7)在没有形成绝缘层50的区域形成有突出部72。由此，即使因例如在形成突出部72时进行的冲压加工而使绝缘层50产生变形，也可以抑制绝缘层50从绝缘层20等剥离。另外，绝缘层50包含使金属层41露出的开口部50Z。所以，配线基板1B的最表面露出，光反射率高的绝缘层50和光反射率高的金属层41。由此，能够提高安装在配线基板1B上的发光元件发出的光的反射率，从而能够降低发光元件的光量损失。
(8)将金属层40和金属层41设为相同的层构成(相同的材料)。由此，能够同时形成金属层40和金属层41。因此，能够适宜地抑制伴随追加形成金属层41而使制造工序数增加。
显然，对于本技术领域的技术人员来说，本发明还可以通过其它的具体形式予以实现，而不脱离本发明的精神及范围。
特别是，作为本发明的上述实施方式，也可以作以下变更。
·在上述第1实施方式中，在将配线基板1单个化之前，去除了形成在比配线基板形成区域C1更靠外侧的位置上的供电线32。然而，也可以省略去除供电线32的工序(参照图6D)。即使在这种情况下，也可以在沿着切割位置D1对基板10A进行切断的工序(参照图7C)中，使供电线32与供电线31分开。所以，如图13A所示，即使供电线32留在被单个化的配线基板1上，与供电线32连接的多个配线图形30也相互分开。因此，即使省略去除供电线32的工序，也不会给配线基板1的特性带来任何影响。
·相同地，在上述第2实施方式以及第3实施方式中，也可以省略去除将供电线31和加强层34连接的供电线32A的工序。不过，会去除将加强层34和配线图形30连接的供电线32B。
·虽然在上述第2实施方式以及第3实施方式中，在绝缘层20的外周区域内形成有框状的加强层34，然而，加强层34的平面形状以及位置并不仅限于此。例如，如图13B～13D所示，也可以将沿着对基板10的外形进行划分的4边中对置的2边延伸的、带状的加强层34A形成在绝缘层20的外周区域内。另外，如图13E所示，也可以将沿着基板10的4边延伸的带状的加强层34A形成在绝缘层20的外周区域内。另外，金属层41的形状也可以根据上述加强层34、34A的形状来更改。
·对上述各个实施方式中的突出部70、71、72的个数、位置、以及平面形状没有特别限定。
例如，虽然在上述第2实施方式以及第3实施方式中，将突出部71、72形成在基板10的外周区域内的、形成有加强层34的区域内，然而，如图13B所示，也可以将突出部71形成在基板10的外周区域内的、没有形成加强层34A的区域内。虽然省略图示，然而突出部72也可以形成在基板10的外周区域内的、没有形成加强层34A以及金属层41的区域内。
另外，也可以只在基板10的4边中对置的2边上形成突出部70、71、72。这时，如图13C所示，优选地，当只在基板10的4边中的2边上形成有加强层34A的情况下，在形成有该加强层34的2边上形成突出部71(或者突出部72)。
另外，如图13D、图13E所示，也可以在基板10的外周区域内形成沿着基板10的边延伸的、俯视呈带状的突出部71A。例如，如图13D所示，该突出部71A也可以形成在基板10的4边中对置的2边上，或者如图13E所示，也可以在基板10的4边上分别形成。虽然省略图示，然而，也可以将突出部70、72的平面形状更改成带状。
另外，如图13F所示，也可以在基板10的外周区域内，沿着该基板10的外形而形成俯视呈框状的突出部70A。虽然省略图示，然而，也可以将突出部71、72的平面形状更改成框状。
另外，以上所述的突出部71、71A、72也可以与各种形状的加强层34、34A(以及金属层41)组合形成。
·在上述第2实施方式以及第3实施方式中，用相同的材料(在此，为铜)形成了配线图形30和加强层34。并不仅限于此，也可以用不同的材料来形成配线图形30和加强层34。在这种情况下，例如，在通过对铜箔30A的蚀刻而形成了配线图形30之后，再通过半添加法(Semi-additive method)等来形成加强层34。
·在上述第3实施方式中，用相同的材料(在此，为Ag)形成了金属层40和金属层41。并不仅限于此，也可以用不同的材料来形成金属层40和金属层41。另外，也可以以不同的层构成来形成金属层40和金属层41。例如，也可以将金属层40设为Ni/Au层，且将金属层41设为Ag层。在金属层40、41由不同的材料形成的情况下，例如形成只使与安装区域CA以及电极端子60对应的配线图形30露出的抗蚀层，并将该抗蚀层作为电镀掩模，对配线图形30的表面进行电镀。由此，在配线图形30上形成金属层40。接着，在去除了抗蚀层之后，形成只使加强层34露出的另一个抗蚀层，并将该抗蚀层作为电镀掩模，对加强层34的表面进行电镀。由此，在加强层34上形成金属层41。
·在上述实施方式中，在将配线基板1单个化之后，在该配线基板1的金属层40上安装了发光元件80。并不限于此，例如，也可以在将配线基板1单个化之前、即图7B所示的状态下，将发光元件80安装在金属层40上。在这种情况下，在用封装树脂85对发光元件80进行封装之后，沿着切割位置D1对基板10A进行切断，从而得到各个发光装置2。
·在上述各个实施方式中，通过引线接合法，在将从绝缘层50的开口部50X露出的配线图形30覆盖的金属层40上安装了发光元件80。为了代替此方式，例如，如图14所示，也可以用倒装连接的方式将发光元件82安装在金属层40上。在这种情况下，发光元件82被安装在，形成于安装区域CA内的开口部30X两侧的金属层40上。这时，形成在发光元件82的电路形成面(在图14中，为下表面)上的一方的凸点(bump)83被倒装连接在安装区域CA内的一方的金属层40上，另一方的凸点83被倒装连接在安装区域CA内的另一方的金属层40上。
·在上述各个实施方式中，也可以以覆盖整个配线图形30的形式来形成金属层40。
·在上述第1实施方式以及第2实施方式中，在形成了金属层40之后再形成绝缘层50。为了代替此方式，例如，也可以在形成了包括开口部50X、50Y在内的绝缘层50之后，再通过电镀法对从开口部50X、50Y露出的配线图形30进行电镀来形成金属层40。另外，在这种情况下，突出部70、71的形成也可以在形成金属层40之前进行，或者也可以在形成了金属层40之后进行。
·在上述第3实施方式中，在形成了金属层40、41之后再形成绝缘层50。为了代替此方式，例如，也可以在形成了包括开口部50X、50Y、50Z在内的绝缘层50之后再形成金属层40、41。在这种情况下，在形成了绝缘层50之后，再通过电镀法对从开口部50X、50Y露出的配线图形30进行电镀来形成金属层40。另外，通过电镀法对从开口部50Z露出的加强层34进行电镀来形成金属层41。
·在上述各个实施方式中，也可以省略金属层40。
·上述各个实施方式中的开口部50X、50Y的平面形状并不仅限于圆形，例如也可以为矩形、五角形、六角形等多角形状，或者也可以为椭圆形状。
·上述各个实施方式的配线基板被适用于发光装置。然而，例如也可以将上述第1实施方式以及第2实施方式中的配线基板1、1A具体化为安装有发光元件以外的部件的配线基板。
(发光装置的安装例1)
图15A示出了通过在上述第1实施方式的配线基板1上安装发光元件80而形成的发光装置2的应用例。发光装置2被安装在安装基板100上。另外，图15B示出了安装在安装基板100上的发光装置2的平面构造的一个例子。另外，在图15B中，省略了对发光元件80、接合线81、以及封装树脂85的图示。
安装基板100包括金属层101、形成在金属层101的上表面的绝缘层102、以及形成在绝缘层102的上表面的配线图形103。绝缘层102包括使金属层101的一部分露出的开口部102X。然后，在从该开口部102X露出的区域内的金属层101上搭载有发光装置2。例如，位于发光装置2的下表面的基板10被粘合剂或者紧固螺丝固定在金属层101上。
另外，如图15B所示，在通过紧固螺丝对发光装置2进行固定的情况下，在发光装置2上设置有用于紧固螺丝的贯穿孔75。在本例的发光装置2中，在基板10的对角线上设置有2个贯穿孔75。虽然省略图示，然而该贯穿孔75贯穿图3B所示的基板10以及绝缘层20、50。在这种情况下，在图15A所示的安装基板100上也设置有相对应的螺纹孔(图示略)。
另外，搭载在安装基板100上的发光装置2的电极端子60通过弹簧状的连接端子104(在图15A中，为引脚(lead pin))与安装基板100的配线图形103电气连接。
基于这种构造，由于起到发光装置2的散热板的作用的基板10被固定在安装基板100的金属层101上，所以能够将从发光装置2产生的热量扩散至金属层101。这时，通过形成突出部70而提高了配线基板1的刚性，从而可抑制发光装置2产生翘曲以及变形。所以，在基板10和金属层101之间，可以获得良好的密着性。由此，能够高效地将从发光装置2产生的热量扩散至金属层101。
(发光装置的安装例2)
图16示出了将发光装置2安装在安装基板110时的截面构造。
安装基板110包括金属层111、形成在金属层111的上表面的绝缘层112、以及形成在绝缘层112的上表面的配线图形113。
在本安装例中，绝缘层112不具有使金属层111露出的开口部，在该绝缘层112上搭载有发光装置2。例如，形成在发光装置2的下表面的基板10被粘合剂或者紧固螺丝固定在上述绝缘层112上。即使是这样的构造，也可以在绝缘层112较薄的情况下，将从发光装置2产生的热量经由绝缘层112扩散至金属层111。
另外，在本安装例中，通过接合线114将搭载在安装基板110上的发光装置2的电极端子60和安装基板110的配线图形113电气连接。

Claims (20)

1.一种配线基板，具备：
基板；
第1绝缘层，形成在所述基板上；
多个配线图形，形成在所述第1绝缘层的第1面上；
第2绝缘层，形成在所述第1绝缘层的第1面上，所述第2绝缘层覆盖所述配线图形，并且包括使相邻的所述配线图形的一部分作为焊盘露出的第1开口部；以及
突出部，形成在比形成有所述多个配线图形和所述第1开口部的区域更靠外侧的所述基板的外侧区域内，并且包括向所述基板的厚度方向突出的所述基板的突出部分。
2.根据权利要求1所述的配线基板，其中，
进一步具备由金属或者金属合金形成的加强层，该加强层设置在所述基板的外侧区域内，
所述突出部形成在所述基板的外侧区域内的、形成有所述加强层的区域内。
3.根据权利要求2所述的配线基板，其中，
进一步具备覆盖所述加强层的第1金属层，
所述第2绝缘层包括使所述第1金属层露出的第2开口部，
所述第1金属层包括由反射率高于所述加强层的金属或者金属合金形成的最外层。
4.根据权利要求3所述的配线基板，其中，
进一步具备第2金属层，其覆盖从所述第1开口部露出的所述配线图形，
所述第1金属层和所述第2金属层由相同的材料形成。
5.根据权利要求3所述的配线基板，其中，
所述第1金属层的最外层为由银或者银合金形成的金属层。
6.根据权利要求2所述的配线基板，其中，
所述配线图形和所述加强层由相同的材料形成。
7.根据权利要求1所述的配线基板，其中，
俯视来看，所述突出部形成为圆形。
8.根据权利要求1所述的配线基板，其中，
俯视来看，所述突出部形成为带状。
9.根据权利要求1所述的配线基板，其中，
俯视来看，所述突出部形成为框状。
10.根据权利要求1所述的配线基板，其中，
俯视来看，所述基板为矩形，
所述突出部沿着所述基板的边而设置。
11.根据权利要求1所述的配线基板，其中，
所述基板由金属形成。
12.一种发光装置，具备：
基板；
第1绝缘层，形成在所述基板上；
多个配线图形，形成在所述第1绝缘层的第1面上；
第2绝缘层，形成在所述第1绝缘层的第1面上，所述第2绝缘层覆盖所述配线图形，并且包括使相邻的所述配线图形的一部分作为焊盘露出的第1开口部；
突出部，形成在比形成有所述多个配线图形和所述第1开口部的区域更靠外侧的所述基板的外侧区域内，并且包括向所述基板的厚度方向突出的所述基板的突出部分；
发光元件，安装在所述焊盘上；以及
封装树脂，对所述发光元件进行封装。
13.一种配线基板的制造方法，具备以下步骤：
在基板上形成第1绝缘层；
在所述第1绝缘层的第1面上形成包含多个配线图形的配线层；
在所述配线图形上形成第2绝缘层，该第2绝缘层包括使相邻的所述配线图形的一部分作为焊盘露出的第1开口部；以及
在比形成有所述多个配线图形和所述第1开口部的区域更靠外侧的所述基板的外侧区域内，将所述基板朝厚度方向竖起，由此形成突出部。
14.根据权利要求13所述的制造方法，其中，
形成所述配线层的步骤包括以下步骤：
在形成于所述第1绝缘层的所述第1面上的金属箔上形成有包含开口部的抗蚀层；以及
将所述抗蚀层作为掩膜，对所述金属箔进行蚀刻，由此形成所述配线层，
所述配线层包括所述配线图形、形成在所述基板的外侧区域内的加强层、以及用于电镀的供电线，
形成所述突出部的步骤包括，在所述基板的外侧区域内的、形成有所述加强层的区域内形成所述突出部的步骤。
15.根据权利要求14所述的制造方法，其中，
进一步具备以下步骤，在形成所述第2绝缘层的工序之前，通过用将所述配线层作为供电层使用的电镀法，在所述加强层上形成第1金属层，并且在所述焊盘用的所述配线图形上形成第2金属层，
所述第1金属层由反射率高于所述加强层的金属或者金属合金形成，所述第2金属层和所述第1金属层由相同的材料形成，
形成所述第2绝缘层的步骤包括，形成包含所述第1开口部、和使所述第1金属层露出的第2开口部在内的所述第2绝缘层的步骤。
16.根据权利要求13所述的制造方法，其中，
形成所述突出部的步骤包括，将所述突出部形成为俯视来看为圆形的步骤。
17.根据权利要求13所述的制造方法，其中，
形成所述突出部的步骤包括，将所述突出部形成为俯视来看为带状的步骤。
18.根据权利要求13所述的制造方法，其中，
形成所述突出部的步骤包括，将所述突出部形成为俯视来看为框状的步骤。
19.根据权利要求13所述的制造方法，其中，
俯视来看，所述基板为矩形，
形成所述突出部的步骤包括，沿着所述基板的边形成所述突出部的步骤。
20.根据权利要求13所述的制造方法，其中，
所述基板由金属形成。
CN201210430706.2A 2011-10-24 2012-10-22 配线基板、发光装置、以及配线基板的制造方法 Active CN103066184B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011233288A JP5801685B2 (ja) 2011-10-24 2011-10-24 配線基板、発光装置及び配線基板の製造方法
JP2011-233288 2011-10-24

Publications (2)

Publication Number Publication Date
CN103066184A CN103066184A (zh) 2013-04-24
CN103066184B true CN103066184B (zh) 2017-03-29

Family

ID=47143547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210430706.2A Active CN103066184B (zh) 2011-10-24 2012-10-22 配线基板、发光装置、以及配线基板的制造方法

Country Status (4)

Country Link
US (1) US9257354B2 (zh)
EP (1) EP2587533B1 (zh)
JP (1) JP5801685B2 (zh)
CN (1) CN103066184B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6068175B2 (ja) * 2013-02-12 2017-01-25 新光電気工業株式会社 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
JP6111832B2 (ja) * 2013-05-06 2017-04-12 株式会社デンソー 多層基板およびこれを用いた電子装置、電子装置の製造方法
DE102013215350A1 (de) * 2013-08-05 2015-02-05 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Beleuchtungsanordnung
JP5918809B2 (ja) * 2014-07-04 2016-05-18 株式会社イースタン 配線基板の製造方法および配線基板
CN104538532B (zh) * 2015-01-30 2017-09-15 矽照光电（厦门）有限公司 一种led封装方法
JP6974724B2 (ja) * 2018-03-08 2021-12-01 日亜化学工業株式会社 発光装置の製造方法
EP3846597A4 (en) * 2018-08-28 2022-05-18 Kyocera Corporation WIRING PANEL AND ELECTRONICS
CN113972308A (zh) * 2020-07-24 2022-01-25 群创光电股份有限公司 电子基板以及电子装置
CN113690228B (zh) * 2021-08-05 2023-06-23 福建天电光电有限公司 集成式led发光器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077886A1 (ja) * 2009-12-22 2011-06-30 国立大学法人九州工業大学 配線用電子部品及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235618A (ja) * 1994-02-25 1995-09-05 Mitsui Toatsu Chem Inc 多端子半導体パッケージ
JPH10270591A (ja) * 1997-03-21 1998-10-09 Nec Corp 半導体装置用パッケージおよびその製造方法
CN1222918C (zh) * 2001-08-27 2005-10-12 佳能株式会社 布线基板及使用该布线基板的图象显示装置
JP4067802B2 (ja) 2001-09-18 2008-03-26 松下電器産業株式会社 照明装置
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
DE10339770B4 (de) * 2003-08-27 2007-08-30 Infineon Technologies Ag Verfahren zum Herstellen einer FBGA-Anordnung
JP4856463B2 (ja) 2005-10-17 2012-01-18 株式会社 日立ディスプレイズ 液晶表示装置
JP2007235618A (ja) 2006-03-01 2007-09-13 Nec Soft Ltd ユーザアカウント名の自動割当システム、その方法、ユーザアカウント名取得装置およびプログラム
JP5259095B2 (ja) * 2006-06-19 2013-08-07 新光電気工業株式会社 半導体装置
US20090001404A1 (en) * 2007-06-29 2009-01-01 Ohata Takafumi Semiconductor light emitting device, process for producing the same, and led illuminating apparatus using the same
JP2009033088A (ja) * 2007-06-29 2009-02-12 Sharp Corp 半導体発光装置、その製造方法およびそれを用いたｌｅｄ照明装置
JP4825784B2 (ja) * 2007-12-13 2011-11-30 新光電気工業株式会社 半導体装置用パッケージおよびその製造方法
KR101067091B1 (ko) * 2010-03-31 2011-09-22 삼성전기주식회사 방열기판 및 그 제조방법
JP4970577B2 (ja) 2010-08-05 2012-07-11 ジャパンライフ株式会社 スペーサー
JP2012185463A (ja) * 2011-02-14 2012-09-27 Sekisui Chem Co Ltd 感光性組成物の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077886A1 (ja) * 2009-12-22 2011-06-30 国立大学法人九州工業大学 配線用電子部品及びその製造方法

Also Published As

Publication number Publication date
EP2587533A1 (en) 2013-05-01
CN103066184A (zh) 2013-04-24
US20130099273A1 (en) 2013-04-25
JP5801685B2 (ja) 2015-10-28
US9257354B2 (en) 2016-02-09
EP2587533B1 (en) 2018-11-21
JP2013093386A (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
CN103066184B (zh) 配线基板、发光装置、以及配线基板的制造方法
JP5848976B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP6050975B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US8110505B2 (en) Lead frame manufactured from low-priced material and not requiring strict process control, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
US10667345B2 (en) Method for manufacturing light-emitting device packages, light-emitting device package strip, and light-emitting device package
US20110079814A1 (en) Light emitted diode substrate and method for producing the same
JP4910220B1 (ja) Ｌｅｄモジュール装置及びその製造方法
JP5844101B2 (ja) 発光装置用の配線基板、発光装置及び発光装置用配線基板の製造方法
JP2002009196A (ja) 半導体装置の製造方法
US9590154B2 (en) Wiring substrate and light emitting device
CN103165795A (zh) 发光元件安装用封装及发光元件封装、以及其制造方法
JP5447928B2 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP2008053290A (ja) 光半導体装置およびその製造方法
US9972562B2 (en) Semiconductor device and corresponding method
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
JP4118320B1 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
KR101677063B1 (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP2008060160A (ja) 樹脂封止型半導体装置の製造方法
JP2004104153A (ja) 発光素子および半導体装置
JP2016042545A (ja) 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP2020009913A (ja) 実装基板及びその製造方法
KR20140025917A (ko) 전자 소자 조립체 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant