KR20140025917A - 전자 소자 조립체 및 이의 제조 방법 - Google Patents

전자 소자 조립체 및 이의 제조 방법 Download PDF

Info

Publication number
KR20140025917A
KR20140025917A KR1020120092500A KR20120092500A KR20140025917A KR 20140025917 A KR20140025917 A KR 20140025917A KR 1020120092500 A KR1020120092500 A KR 1020120092500A KR 20120092500 A KR20120092500 A KR 20120092500A KR 20140025917 A KR20140025917 A KR 20140025917A
Authority
KR
South Korea
Prior art keywords
layer
wire
electronic device
wiring layer
insulating layer
Prior art date
Application number
KR1020120092500A
Other languages
English (en)
Inventor
이환철
Original Assignee
코아셈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코아셈(주) filed Critical 코아셈(주)
Priority to KR1020120092500A priority Critical patent/KR20140025917A/ko
Publication of KR20140025917A publication Critical patent/KR20140025917A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명에 따른 전자 소자 조립체는 모재, 모재 상에 형성된 제 1 절연층, 제 1 절연층 상부에 형성되어 상호 이격 배치되며, 와이어 본딩이 가능한 알루미늄 재료로 형성된 복수의 배선층, 복수의 배선층 중 일부의 배선층 상에 형성되며, 상호 이격 배치되는 복수의 제 2 절연층, 복수의 배선층 중 상기 제 2 절연층이 형성되지 않은 배선층 상부에 위치하는 전자 소자 칩 및 일단이 상기 전자 소자 칩과 연결되고, 타단이 상기 배선층과 직접 연결되는 와이어를 포함한다.
따라서, 본 발명의 실시예들에 의하면 와이어본딩이 가능한 재료를 이용하여 배선층을 형성한다. 이에, 종래와 같이 구리 배선층 상에 별도의 와이어 본딩용 도금층을 형성하지 않고도, 와이어 본딩 공정을 통해 와이어를 배선층에 직접 본딩할 수 있다. 따라서, 전자 소자 조립체의 제조 공정이 간단해 지며, 공정 시간 및 비용이 줄어드는 정점이 있다. 또한, 모재와 배선층 사이의 이격 거리 증가가 없어, 열 방출이 용이하다.

Description

전자 소자 조립체 및 이의 제조 방법{Semiconductor module and method of fabricating the same}
본 발명은 제조가 용이한 전자 소자 조립체 및 이의 제조 방법에 관한 것이다.
통상적인 LED(Light Emitting Diode) 모듈은 방열 성능이 우수한 금속 회로 기판(Metal PCB) 상에 LED 칩을 실장하여 형성한다. 금속 회로 기판(Metal PCB)은 알루미늄(Al), 구리(Cu) 등의 금속 재료로 형성된 모재, 모재 상에 형성된 절연층, 절연층 상에서 상호 이격 배치되며, 구리(Cu)를 이용하여 형성되는 복수의 배선층 및 LED 패키지를 납땜으로 연결하게 된다. 그러나 LED 패키지를 사용하면 LED 패키지 자체적으로 발생하는 열저항 때문에 LED에서 발생하는 열을 효과적으로 방출하기 힘들기 때문에 최근 LED 칩을 패키징 공정없이 인쇄회로기판에 직접 실장하는 COB (Chip On Board) 기판이 각광을 받고 있다.
그러나 COB 기판을 만들기 위해서는 금(Au) 와이어를 이용하여 구리 배선층과 LED 칩을 전기적으로 연결해야만 하는데, 구리로 제작된 배선층의 경우 와이어 본딩(Wire bonding)이 용이하지 않아, 구리 배선층 상부에 와이어 본딩이 가능한 별도의 와이어 본딩용 도금층을 형성한다. 와이어 본딩용 도금층은 일반적으로 무전해 또는 전해 NiAu, NiPdAu, NiAg, Ag 도금층이 많이 사용되고 있으며, 이러한 와이어본딩용 도금층의 품질은 와이어본딩 품질과 연계되어 있으므로 매우 정밀한 관리가 필요하게 된다. 따라서 기존 방식은 와이어의 본딩을 위해 별도의 도금층의 형성 과정이 추가되어야 하므로, 공정이 복잡해지고, 이로 인한 공정 시간 및 비용이 증가하고, 생산성이 떨어지는 문제가 있다.
따라서 본 발명에서는 COB 기판을 만들기 위해 지금까지 인쇄회로기판에서 많이 사용하는 구리 배선층 및 와이어본딩이 가능한 도금층 대신에 알루미늄 배선층을 이용하는 것이다. 반도체 업계에서 잘 알려져 있다시피 순수 알루미늄 또는 소정의 합금원소가 첨가된 알루미늄 합금층은 와이어본딩 공정에 문제가 없다. 그러나 지금까지 인쇄회로기판 업계에서 회로 배선층을 알루미늄으로 사용한 예는 거의 없었다. 이렇게 알루미늄 배선층을 인쇄회로기판 기술을 이용하여 복수의 배선층으로 형성하고, 그 위에 LED 칩을 에폭시로 고정시키고, 상기 LED 칩과 알루미늄 배선층을 와이어본딩으로 전기적으로 연결하면 기존의 구리배선층 및 와이어본딩이 가능한 도금층의 형성할 필요가 없으므로 공정이 간단해 지고, 생산성 및 품질을 높일 수 있는 장점이 있다.
한국등록특허 0934476에는 회로 기판은, 모재, 모재 위에 형성되며, 기공을 포함하는 절연층, 절연층 위에 형성되며, 상기 기공을 충진하는 실링층, 실링층 위에 형성된 접착층 및 상기 접착층 위에 형성된 배선층을 포함하는 회로 기판이 개시되어 있다.
한국등록특허 0934476
본 발명의 일 기술적 과제는 제조가 용이한 전자 소자 조립체 및 이의 제조 방법을 제공하는 데 있다.
본 발명의 다른 일 기술적 과제는 알루미늄 배선층 상에 직접 와이어 본딩이 가능한 전자 소자 조립체 및 이의 제조 방법을 제공하는 데 있다.
본 발명에 따른 전자 조립체는 모재, 상기 모재 상에 형성된 제 1 절연층, 상기 제 1 절연층 상부에 형성되어 상호 이격 배치되며, 와이어 본딩이 가능한 알루미늄 재료로 형성된 복수의 배선층, 상기 복수의 배선층 중 일부의 배선층 상에 형성되며, 상호 이격 배치되는 복수의 제 2 절연층, 상기 복수의 배선층 중 상기 제 2 절연층이 형성되지 않은 배선층 상부에 위치하는 전자 소자 칩 및 일단이 상기 전자 소자 칩과 연결되고, 타단이 상기 배선층과 직접 연결되는 와이어를 포함한다.
상기 복수의 제 2 절연층 사이에 형성된 도금층을 포함하는 전자 조립체를 포함한다.
상기 도금층은 Ni/Pd/Au, Ni/Au, Ni/Ag, Ag 중 어느 하나를 이용하여 형성된다.
상기 전자 소자 칩은 LED 칩을 포함한다.
본 발명에 따른 전자 소자 조립체의 제조 방법은 모재를 준비하는 과정, 상기 모재 상부에 제 1 절연층을 형성하는 과정, 상기 제 1 절연층 상부에 와이어 본딩이 가능한 알루미늄 재료로 이루어진 박판을 배치시키는 과정, 상기 박판에 열 및 압착 공정을 실시하여, 상기 박판을 상기 제 1 절연층 상부에 부착시키는 과정, 상기 박판의 일부를 제거하여, 상기 제 1 절연층 상부에 상호 이격 배치된 복수의 배선층을 형성하는 과정, 상기 복수의 배선층 중 일부의 배선층 상부에 전자 소자 칩을 배치시키는 과정 및 와이어 본딩 공정을 실시하여, 와이어의 일단과 전자 소자 칩을 본딩하고 상기 와이어의 타단과 배선층을 직접 본딩하는 과정을 포함한다.
상술한 바와 같이 본 발명의 실시 예들에 의하면, 와이어 본딩이 가능한 알루미늄 재료를 이용하여 배선층을 형성한다. 이에, 종래와 같이 구리 배선층 상에 별도의 본딩용 도금층을 형성하지 않고도, 와이어 본딩 공정을 통해 와이어를 배선층에 직접 본딩할 수 있다. 따라서, 전자 소자 조립체의 제조 공정이 간단해 지며, 공정 시간 및 비용이 줄어드는 정점이 있다. 또한, 모재와 배선층 사이의 이격 거리 증가가 없어, 열 방출이 용이하다.
도 1은 본 발명의 실시예에 따른 인쇄 회로 기판 상에 전자 소자 칩이 실장된 전자 소자 조립체를 도시한 단면도
도 2a 내지 2f는 실시예에 따른 방법으로 전자 소자 조립체를 제조하는 방법을 도시한 단면도
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 인쇄 회로 기판 상에 전자 소자 칩이 실장된 전자 소자 조립체를 도시한 단면도이다.
도 1을 참조하면, 실시예에 따른 전자 소자 조립체는 인쇄 회로 기판(Printed Circuit Board: PCB)(100), 인쇄 회로 기판(100) 상에 배치된 전자 소자 칩(chip)(200) 및 일단이 전자 소자 칩(200)과 연결되고 타단이 인쇄 회로 기판(100)과 연결되어 상기 전자 소자 칩(200)과 인쇄 회로 기판(100)을 전기적으로 연결하는 와이어(wire)(W)를 포함한다. 여기서 실시예에 따른 전자 소자 칩(200)은 광을 방출하는 LED(Light Emitting Diode) 칩 일 수 있다. 물론 전자 소자 칩(200)은 LED 칩에 한정되지 않고, 다양한 소자 특히 LD, Power 소자일 수 있다.
실시예에 따른 인쇄 회로 기판(100)은 방열 특성이 우수한 금속 인쇄 회로 기판(Metal PCB)으로써, 금속으로 이루어진 모재(110), 모재(110) 상부에 형성된 제 1 절연층(120), 제 1 절연층(120) 상에서 상호 이격되도록 형성된 복수의 배선층(130), 제 1 절연층(120) 및 복수의 알루미늄 배선층(130) 상에서 상호 이격되도록 형성된 복수의 제 2 절연층(140), 복수의 제 2 절연층(140) 사이의 이격 공간에 형성된 도금층(150)을 포함한다.
실시예에서는 모재(110)로 플레이트 형상의 알루미늄(Al)을 이용한다. 물론 이에 한정되지 않고 열전도율이 우수한 구리(Cu), 철(Fe), 티타늄(Ti), 마그네슘(Mg), 니켈(Ni), 텅스텐구리(WCu), 또는 이들의 합금을 모재(110)로 이용할 수 있다.
제 1 절연층(120)은 모재(110)의 상부 즉, 모재(110)와 배선층(130) 사이 및 모재(110)와 제 2 절연층(140) 사이에 형성되며, 에폭시 수지와 열전도율이 높은 필러(filler)가 혼합된 혼합물을 이용하여 형성한다. 에폭시 수지로는 비스페놀 수지, 비스 말레이드 수지, 에폭시 노블락 수지 중 어느 하나를 이용하는 것이 바람직하다. 또한 필러로는 알루미나(Al2O3), 질화붕소(BN), 질화 알루미늄(AlN) 등의 세라믹 분말을 이용하는 것이 바람직하다. 이와 같이 에폭시 수지와 필러가 혼합된 혼합물을 이용하여 형성된 제 1 절연층(120)의 두께는 5㎛ 내지 100㎛이다. 예를 들어, 제 1 절연층(120)의 두께가 5㎛ 미만일 경우 절연성의 확보가 어렵고, 5㎛ 미만의 두께로는 제 1 절연층(120)을 형성하기가 어렵다. 또한 제 1 절연층(120)의 두께가 100㎛를 초과하는 경우 두꺼운 두께로 인해 열저항이 증가한다. 이로 인해 열 전달 성능 및 방열 특성이 저하된다. 이에, 실시예에서는 5㎛ 내지 100㎛ 두께로 제 1 절연층(120)을 형성함으로써, 충분한 절연성 및 열 전달 성능을 확보한다.
복수의 배선층(130)은 제 1 절연층(120) 상부에서 상호 이격되도록 형성되며, 와이어(W)와 직접 와이어본딩이 기능한 알루미늄 또는 알루미늄 합금 재료로 제작된다. 이러한 복수의 알루미늄 배선층(130) 각각은 10㎛ 내지 200㎛의 두께로 형성된다. 복수의 배선층(130) 중 일부의 배선층(130)의 상부에는 전자 소자 칩(200)이 실장되고, 나머지 배선층(130)에는 제 2 절연층(140) 및 도금층(150)이 형성된다. 하기에서는 설명의 편의를 위하여 복수의 배선층(130) 중 상부에 전자 소자 칩(200)이 실장되는 배선층(130a)을 '제 1 배선층(130a)'이라 명명하고, 상기 '제 1 배선층(130a)'의 양측에 형성되며 상부에 제 2 절연층(140) 및 도전층(150)이 형성되는 배선층(130b)을 '제 2 배선층(130b)'이라 명명한다. 즉, 제 1 절연층(120) 상부에서 제 1 배선층(130a)과 제 2 배선층(130b)이 상호 이격 배치되는데, 제 1 배선층(130a)의 양 측에 제 2 배선층(130b)이 형성된다. 그리고 제 1 배선층(130a)의 폭에 비해 제 2 배선층(130b)의 폭이 크도록 제작되는 것이 바람직하다. 또한, 제 2 배선층(130b) 상에는 후술되는 제 2 절연층(140)이 형성되는데, 이때 제 2 절연층(140)은 제 2 배선층(130b)의 적어도 일부를 노출하도록 형성된다. 제 2 배선층(130b) 상부의 노출 영역은 와이어(W)와 직접 본딩되는 영역으로써, 제 2 배선층(130b) 상부면의 가장 자리 둘레 영역 중 제 1 배선층(130a) 및 전자 소자 칩(200)과 인접 배치된 영역인 것이 바람직하다. 물론 이에 한정되지 않고, 제 2 배선층(130b)의 전체 영역 중 와이어(W)와 직접 본딩이 용이한 어떠한 영역이 노출되어도 무방하다. 이와 같이 와이어 본딩이 가능한 알루미늄(Al)을 이용하여 배선층(130)을 형성함으로써, 와이어 본딩 공정을 통해 제 2 배선층(130b)의 노출 영역과 와이어(W)를 직접 본딩할 수 있다. 즉, 종래와 같이 구리 배선층(130) 상에 별도의 본딩용 도금층(미도시)을 형성하지 않고도, 상기 제 2 배선층(130b)과 와이어(W)를 직접 본딩할 수 있다.
복수의 제 2 절연층(140)은 제 2 배선층(130b) 상면의 중심 영역과 모재(110)의 가장 자리 영역의 상측에 위치하는 제 2 배선층(130b)의 영역을 커버하도록 형성되며, 상호 이격 배치된다. 즉, 제 2 배선층(130b)의 상부면의 중심 영역과 모재(110)의 가장 자리 영역의 상측에 위치하는 제 2 배선층(130b)의 측면부 및 상기 측면부의 상측에 위치하는 상부면 가장 자리 둘레 영역에 제 2 절연층(140)이 형성되어 있고, 다른 일부의 가장 자리 영역은 상기 제 2 절연층(140)이 형성되지 않고 노출되어 있다. 예를 들어 도 1에 도시된 바와 같이 제 1 배선층(130a) 및 전자 소자 칩(200)의 양 측에 제 2 배선층(130b)이 형성될 때, 제 2 배선층(130b)의 중심 영역을 기준으로 좌측의 가장 자리 둘레 영역에는 제 2 절연층(140)이 형성되고, 적어도 우측의 가장 자리 영역에는 제 2 절연층(140)이 형성되지 않고 노출되어 있다. 이후, 제 2 배선층(130b) 상부의 노출된 영역은 와이어(W)와 본딩되는 영역이다. 이러한 복수의 제 2 절연층(140)은 감광 물질 즉, 포토 센서 티브 레지스트(PSR)을 이용하여 제작된다.
도금층(150)은 제 2 배선층(130b)의 상부 영역 중 복수의 제 2 절연층(140) 사이의 이격 공간에 형성된다. 즉, 제 2 배선층(130b)의 상부면의 중앙 영역에 형성된 제 2 절연층(140)과 상기 제 2 배선층(130b)의 가장 자리 둘레 영역을 커버하도록 형성된 제 2 절연층(140) 사이에 형성된다. 실시예에서는 Ni/PdAu, Ni/Au, NiAg, Ag 중 어느 하나의 재료를 무전해 도금 방식으로 도금하여 납땜이 가능한 도금층(150)을 형성한다. 물론 이에 한정되지 않고 Cu, Ni, Ag 등의 재료를 이용하여 다양한 방법으로 도금층(150)을 형성할 수 있다.
전자 소자 칩(200)은 제 1 배선층(130a)의 상부에 실장되며, 와이어(W)를 통해 제 1 배선층(130a)의 양 측에 배치된 제 2 배선층(130b)과 전기적으로 연결된다. 여기서 실시예에서는 전자 소자 칩(200)으로 광을 방출하는 LED 칩을 이용한다. 와이어(W)로는 전기 전도성이 우수한 금속 예를 들어, 금(Au)으로 제작된 것을 이용하며, 일단이 전자 소자 칩(200)에 연결되고 타단이 제 2 배선층(130b), 보다 상세하게는 제 2 배선층(130b)의 일측 상부 영역에 연결된다. 이때 와이어 본딩 공정을 이용하여 와이어의 일단과 전자 소자 칩을 본딩하고, 상기 와이어의 타단과 제 2 배선층(130b)과 본딩된다.
도 2a 내지 2f는 실시예에 따른 방법으로 전자 소자 조립체를 제조하는 방법을 도시한 단면도이다.
도 2a를 참조하면, 먼저 모재(110)를 마련한다. 모재(110)로는 금속 재료 예를 들어, 알루미늄(Al), 구리(Cu), 철(Fe), 티타늄(Ti), 마그네슘(Mg), 니켈(Ni), 텅스텐구리(WCu) 또는 이들의 합금 중 어느 하나로 제작된 플레이트 형상의 것을 이용한다. 그리고 모재(110) 상부면 전체에 제 1 절연층(120)을 형성한다. 이를 위해 제 1 절연층(120)을 형성하기 위한 혼합물(미도시)를 제조한다. 제 1 절연층(120)을 형성하기 위한 혼합물은 에폭시 수지와 열전도율의 우수한 필러를 혼합하여 형성한다. 에폭시 수지는 비스페놀 수지, 비스 말레이드 수지, 에폭시 노블락 수지 중 어느 하나를 이용하고, 필러로는 알루미나(Al2O3), 질화붕소(BN), 질화 알루미늄(AlN) 등의 세라믹 분말을 이용한다. 에폭시 수지와 필러가 혼합된 혼합물이 제조되면, 상기 혼합물을 모재(110) 상에 도포하고, 이를 경화시켜 제 1 절연층(120)을 형성한다. 혼합물을 모재(110) 상에 도포하는 방법은 스핀 코팅, 스크린 프린팅과 같은 다양한 방법을 이용할 수 있다. 또는 모재(110)에 에폭시를 도포하는 방법이 아니라, 배선층 형성용 박판(131)에 롤코팅(Roll coating) 방법으로 에폭시를 도포할 수도 있으며 자세한 설명은 생략한다. 이때 제 1 절연층(120)의 두께가 5㎛ 내지 100㎛가 되도록 한다.
도 2b를 참조하면, 절연층 상에 알루미늄(Al)으로 이루어진 배선층 형성용 박판(131)을 배치시킨다. 그리고 박판(131)에 열을 가하면서 압착을 실시하여, 상기 박판(131)을 제 1 절연층(120) 상에 부착한다. 이때 도시되지는 않았지만 박판(131)의 상측에 롤러(미도시) 배치시키고, 이를 회전시킴으로써 상기 박판(131)을 압착할 수 있다. 이때 박판(131)의 두께는 10㎛ 내지 200㎛인 것이 바람직하다. 예를 들어, 박판(131)의 두께가 10㎛ 미만일 경우, 상기 박판(131)의 일부를 식각하여 상호 이격된 복수의 배선층(130)을 형성하기 위한 후속 공정에서 얇은 두께로 인해 제어 또는 헨들링이 어려운 단점이 있다. 반대로 박판의 두께가 200㎛를 초과할 경우, 추후에 복수의 배선층(130)을 형성하기 위한 식각 공정에서 균일한 식각이 어려운 문제가 발생된다. 이에 실시예에서는 박판(131)의 두께가 10㎛ 내지 200㎛인 것을 이용한다.
도 2c를 참조하면, 배선층 형성용 박판(131)의 일부를 제거하여, 상호 이격 배치된 복수의 배선층(130)을 형성한다. 실시예에서는 PR(Photo resist)을 이용한 포토 공정(photolithography)을 실시하여 박판(131)의 일부를 제거함으로써, 복수의 배선층(130)을 형성한다. 이를 간략히 설명하면, 박판(131) 상에 PR(Photo resist)를 도포하고, 도포된 PR층 상에 포토 마스크를 배치한다. 이때 포토 마스크는 배선층(130)을 형성하고자 하는 영역을 개방하고, 나머지 영역은 폐쇄되어 있다. 이러한 포토 마스크의 상측에서 광 예컨데 자외선(UV)를 조사하면, 박판(131)의 영역 중 포토 마스크의 개구부에 의해 노출된 영역에만 광이 조사된다. 이후, 현상(Developing) 공정 및 식각(Etching) 공정을 실시하면, 자외선이 조사되지 않은 영역의 박판(131)이 제거된다. 이로 인해 도 2c에 도시된 바와 같이 제 1 절연층(120) 상에 상호 이격 배치된 복수의 배선층(130)이 형성된다. 이때, 복수의 배선층(130) 중 후속 공정에서 상부에 전자 소자 칩(200)이 실장되는 제 1 배선층(130a)의 폭에 비해 상기 제 1 배선층(130a)의 양 측에 이격 배치된 제 2 배선층(130b)의 폭이 더 크도록 형성하는 것이 바람직하다.
도 2d를 참조하면, 복수의 제 2 배선층(130b)의 상부 및 제 1 절연층(120) 상부에 포토 센서 티브 레지스트(PSR)를 도포하고, 이를 1차경화, 노광, 현상, 2차 경화시켜 복수의 제 2 절연층(140)을 형성한다. 복수의 제 2 절연층(140)은 제 2 배선층(130b) 상면의 중심 영역과 모재(110)의 가장 자리 영역의 상측에 위치하는 제 2 배선층(130b)의 영역을 커버하도록 형성되며, 상호 이격 배치된다. 여기서, 모재(110)의 가장 자리 영역의 상측에 위치하는 제 2 배선층(130b)의 영역은 상기 모재(110)의 가장 자리 영역의 상측에 위치하는 제 2 배선층(130b)의 측면부 및 상기 측면부의 상측에 위치하는 제 2 배선층(130b) 상면의 가장 자리 둘레 영역을 의미한다. 그리고 제 2 배선층(130b)의 상부면 영역 중 적어도 제 1 배선층(130a) 및 전자 소자 칩(200)과 인접 위치하는 영역은 제 2 절연층(140)이 형성되지 않고 노출되도록 형성한다.
도 2e를 참조하면, 제 1 배선층(130a)의 상부에 전자 소자 칩(200) 예컨데, LED 칩을 에폭시를 이용한 다이 본딩 (Die bonding) 공정을 이용하여 실장한다. 그리고 금속 예컨데 금(Au)로 이루어진 선재 와이어(W)를 마련하고, 와이어 본딩 공정을 실시하여 상기 와이어(W)의 일단을 전자 소자 칩(200)에 연결하고 타단을 제 2 배선층(130b)에 연결한다. 이때, 와이어(W)의 타단은 제 2 배선층(130b)의 상부 영역 중, 제 2 절연층(140)이 형성되지 않고 노출된 제 2 배선층(130b)의 일측 상부 영역에 연결된다. 이와 같이 와이어 본딩이 가능한 알루미늄(Al)을 이용하여 배선층(130)을 형성함으로써, 와이어 본딩 공정을 통해 제 2 배선층(130b)의 노출 영역과 와이어(W)를 직접 본딩할 수 있다. 즉, 종래와 같이 배선층(130) 상에 별도의 본딩용 도금층(미도시)을 형성하지 않고도, 상기 배선층(130)과 와이어(W)를 직접 본딩할 수 있다.
도 2f를 참조하면, 제 2 배선층(130b)의 상부 영역 중 복수의 제 2 절연층(140) 사이의 이격 공간에 외부 전선과 연결하기 위해 납땜이 가능한 도금층(150)을 형성한다. 실시예에서는 Ni/Pd/Au, Ni/Au, Ni/Ag, Ag 중 어느 하나의 재료를 무전해 도금 방식으로 도금하여 복수의 제 2 절연층(140) 사이에 도금층(150)을 형성한다. 물론 이에 한정되지 않고 Cu, Ni, Ag 등의 재료를 이용하여 다양한 증착 또는 코팅 방법으로 도금층(150)을 형성할 수 있다.
상기에서는 복수의 제 2 절연층(140)을 형성한 후, 상기 복수의 제 2 절연층(140) 사이에 도금층(150)을 형성하는 것을 설명하였다. 하지만 이에 한정되지 않고, 제 1 절연층(120) 상에 제 1 및 제 2 배선층(130a, 130b)(130b)을 형성한 후, 인쇄회로기판 업계에서 통상적으로 사용하는 감광성재료를 이용하여 원하는 특정부위에만 먼저 납땜이 가능한 도금층(150)을 먼저 형성하고 후에 제 2 절연층(140)을 형성할 수도 있다. 물론 도금층(150) 및 제 2 절연층(140)을 동시에 형성할 수도 있다.
이와 같이 본 발명의 실시예들에서는 와이어 본딩이 가능한 알루미늄 또는 알루미늄 합금 재료를 이용하여 배선층(130)을 형성한다. 이에, 종래와 같이 구리 배선층(130) 상에 별도의 와이어 본딩용 도금층(미도시)을 형성하지 않고도 와이어 본딩 공정을 통해 와이어(W)를 알루미늄 배선층(130)에 직접 연결할 수 있다. 따라서, 종래에 비해 전자 소자 칩(200)을 인쇄 회로 기판에 실장하는 공정이 간단해 지며, 공정 시간 및 비용이 줄어드는 장점이 있다.
상기에서는 전자 소자 칩(200)으로 LED 칩을 포함하는 전자 소자 조립체를 예를 들어 설명하였다. 하지만 이에 한정되지 않고 전자 소자 칩(200)으로 다양한 소자 특히, 파워(Power) 소자, LD와 같이 방열 구조를 포함하는 전자 소자 조립체에 적용될 수 있다.
100: 인쇄 회로 기판 110: 모재
120: 제 1 절연층 130: 배선층
140: 제 2 절연층 150: 도금층
200: 전자 소자 칩 W: 와이어

Claims (5)

  1. 모재;
    상기 모재 상에 형성된 제 1 절연층;
    상기 제 1 절연층 상부에 형성되어 상호 이격 배치되며, 와이어본딩이 가능한 알루미늄 또는 알루미늄 합금 재료로 형성된 복수의 배선층;
    상기 복수의 배선층 중 일부의 배선층 상에 형성되며, 상호 이격 배치되는 복수의 제 2 절연층;
    상기 복수의 배선층 중 상기 제 2 절연층이 형성되지 않은 배선층 상부에 위치하는 전자 소자 칩; 및
    일단이 상기 전자 소자 칩과 연결되고, 타단이 상기 배선층과 직접 연결되는 와이어를 포함하는 전자 소자 조립체.
  2. 청구항 1에 있어서,
    상기 복수의 제 2 절연층 사이에 형성된 도금층을 포함하는 전자 소자 조립체.
  3. 청구항 2에 있어서,
    상기 도금층은 Ni/Pd/Au, Ni/Au, Ni/Ag, Ag 중 어느 하나를 이용하여 형성되는 전자 소자 조립체.
  4. 청구항 1에 있어서,
    상기 전자 소자 칩은 LED 칩을 포함하는 전자 소자 조립체.
  5. 모재를 준비하는 과정;
    상기 모재 상부에 제 1 절연층을 형성하는 과정;
    상기 제 1 절연층 상부에 와이어 본딩이 가능한 알루미늄 재료로 이루어진 박판을 배치시키는 과정;
    상기 박판에 열 및 압착 공정을 실시하여, 상기 박판을 상기 제 1 절연층 상부에 부착시키는 과정;
    상기 박판의 일부를 제거하여, 상기 제 1 절연층 상부에 상호 이격 배치된 복수의 배선층을 형성하는 과정;
    상기 복수의 배선층 중 일부의 배선층 상부에 전자 소자 칩을 배치시키는 과정; 및
    와이어 본딩 공정을 실시하여, 와이어의 일단과 전자 소자 칩을 본딩하고 상기 와이어의 타단과 배선층을 직접 본딩하는 과정을 포함하는 전자 소자 조립체의 제조 방법.
KR1020120092500A 2012-08-23 2012-08-23 전자 소자 조립체 및 이의 제조 방법 KR20140025917A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120092500A KR20140025917A (ko) 2012-08-23 2012-08-23 전자 소자 조립체 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120092500A KR20140025917A (ko) 2012-08-23 2012-08-23 전자 소자 조립체 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140025917A true KR20140025917A (ko) 2014-03-05

Family

ID=50640805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120092500A KR20140025917A (ko) 2012-08-23 2012-08-23 전자 소자 조립체 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20140025917A (ko)

Similar Documents

Publication Publication Date Title
CN103227275B (zh) 布线基板、发光器件以及制造布线基板的方法
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
JP5485110B2 (ja) 配線基板及びその製造方法、電子装置
JP6335619B2 (ja) 配線基板及び半導体パッケージ
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US20130001632A1 (en) Light-emitting element mounting substrate, led package and method of manufacturing the led package
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
JP6027001B2 (ja) 放熱回路基板
US8937376B2 (en) Semiconductor packages with heat dissipation structures and related methods
US10672697B2 (en) Wiring board and electronic package
WO2014064871A1 (ja) 発光装置およびその製造方法ならびに発光装置実装体
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP2015518663A (ja) 素子担体、電子装置および放射装置の製造方法および素子担体、電子装置および放射装置
JP2015005681A (ja) 半導体装置及びその製造方法
TW201246618A (en) Led module device, method for manufacturing same, led package used for led module device, and method for manufacturing same
JP2008210912A (ja) 半導体装置及びその製造方法
TWI467714B (zh) 半導體封裝件及其製法
US11223000B2 (en) Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
JP2015043374A (ja) 発光素子搭載用部品および発光装置
JP2008235764A (ja) 発光装置およびその製造方法
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2005072382A (ja) 放熱用リードフレーム基板及びその製造方法並びに半導体装置
JP2008147512A (ja) 発光装置およびその製造方法
KR20140025917A (ko) 전자 소자 조립체 및 이의 제조 방법
KR101533068B1 (ko) 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid