CN102681584A

CN102681584A - 低噪声带隙基准电路和基准源产生***

Info

Publication number: CN102681584A
Application number: CN2012101735186A
Authority: CN
Inventors: 张琦
Original assignee: Brigates Microelectronic Co Ltd
Current assignee: Rockchip Electronics Co Ltd
Priority date: 2012-05-30
Filing date: 2012-05-30
Publication date: 2012-09-19
Anticipated expiration: 2032-05-30
Also published as: CN102681584B

Abstract

低噪声带隙基准电路和基准源产生***。所述基准源产生***包括：带隙基准产生电路、低压差线性稳压电路以及低噪声带隙基准电路；所述低噪声带隙基准电路包括：启动电路、钳位电路、温度系数补偿电路和输出电路；所述启动电路用于向其他电路提供启动电压，并在其他电路启动后关闭；所述钳位电路，包括采用电流镜结构连接的四个MOS管，以实现钳位作用；所述温度系数补偿电路用于对钳位电路输出的电压进行温度系数补偿，并产生与温度无关的基准电压；所述输出电路用于输出第二基准电压。所述基准源产生***具有极低噪声和较高的电源抑制比。

Description

低噪声带隙基准电路和基准源产生***

技术领域

本发明涉及集成电路技术领域，特别涉及一种低噪声带隙基准电路和基准源产生***。

背景技术

随着CMOS集成电路的集成度进一步提高，越来越多的芯片采用片内的电压与电流基准。片内的电压基准与电源具有免疫工艺偏差、降低电路***复杂程度与成本、缩小***面积等优势，因而被广泛应用于诸如数/模转换器、通信电路、数据采集***和精密传感中。

片内的电压与电流基准源电路一般由带隙基准（bandgap）、基准电压与电流产生电路组成。首先由带隙基准产生与温度无关的基准电压，而后经过基准电压与电流的产生电路产生各种电压和电流基准。

公开号为CN102354245A的中国专利申请中公开了一种现有技术的带隙基准源的示意图。参考图1，所述带隙基准源包括：误差放大器EA、PMOS管M1和M2、第一三极管q1、第二三极管q2、电阻R11和R12。各个器件的具体连接方式如图1所示，在此不再赘述。

继续参考图1，由于误差放大器EA的钳位作用，使得V_X与V_Y两点的电压基本相等，即V_X=V_Y=V_BE2；同时，两边电路中的电流也相等，即

I_{X} = I_{Y} = \frac{V_{BE 2} - V_{BE 1}}{R_{1}} = \frac{V_{T} \ln N}{R_{1}} . - - - (1)

在公式（1）中，R1指的是电阻R11的阻值，由于

则电流为正比于绝对温度（Proporational To Absolute Temperature，PTAT）电流，此电流经过电流镜的镜像之后成为整个芯片的偏置电流。

根据公式（1）可以得出，带隙电压

V_{BG} = I_{X} R_{2} = \frac{R_{2}}{R_{1}} V_{T} \ln N + V_{BE 2} . - - - (2)

公式（2）中，R2指的是电阻R12的阻值，由于VT为正温度系数，且V_BE2为负温度系数，合理的调节系数

的大小，便可以在一定温度下实现基准随温度的变化为零，从而为整个芯片提供一个随温度变化很小的基准参考电压。

但是图1所示的带隙基准源具有很大的噪声，其并不能很好的抑制基准源电路本身所具有噪声，特别是器件的闪烁噪声（或者说1/f噪声）。

发明内容

本发明解决的问题是提供一种具有极低噪声的低噪声带隙基准电路和基准源产生***。

为解决上述问题，本发明提供一种低噪声带隙基准电路，包括：启动电路、钳位电路、温度系数补偿电路和输出电路；

所述启动电路用于向其他电路提供启动电压，并在其他电路启动后关闭；

所述钳位电路包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；所述第一PMOS管的栅极与漏极相连，源极耦接第一基准电压，漏极连接第一NMOS管的漏极；所述第一NMOS管的源极连接所述温度系数补偿电路，栅极连接第二NMOS管的栅极；所述第二PMOS管的栅极连接所述第一PMOS管的栅极，源极耦接第一基准电压，漏极连接第二NMOS管的漏极；所述第二NMOS管的栅极连接漏极并连接至所述启动电路，源极连接所述温度系数补偿电路；

所述温度系数补偿电路用于对钳位电路输出的电压进行温度系数补偿，并产生与温度无关的基准电压；

所述输出电路连接所述温度系数补偿电路，用于接收所述与温度无关的基准电压并输出第二基准电压。

可选地，所述钳位电路还包括第一电阻和第二电阻，所述第一电阻的第一端连接第一基准电压，第二端连接第一PMOS管的源极；所述第二电阻的第一端连接第一基准电压，第二端连接第二PMOS管的源极。

可选地，所述温度系数补偿电路包括：第三PMOS管、第三电阻、第四电阻、第一PNP晶体管、第二PNP晶体管、第三PNP晶体管和第四PMOS管；

所述第三PMOS管的源极耦接第一基准电压，栅极连接第一PMOS管的栅极，漏极连接第三电阻的第一端并输出启动电路的关断电压；

所述第三电阻的第二端连接第一PNP晶体管的发射极；

所述第一PNP晶体管的基极与集电极相连并连接至负向电压；

第四电阻的第一端连接第一NMOS管的源极，第二端连接第二PNP晶体管的发射极；

所述第二PNP晶体管的基极与集电极相连并连接至负向电压；

所述第三PNP晶体管的发射极连接所述第二NMOS管的源极，基极与集电极相连并连接负向电压；

所述第四PMOS管的栅极连接所述第三PMOS管的栅极，源极耦接第一基准电压，漏极作为所述温度系数补偿电路的输出端输出与温度无关的基准电压。

可选地，所述第三电阻为可变电阻。

可选地，所述第一PNP晶体管的面积与第三PNP晶体管的面积相同，且所述第一PNP晶体管的面积与第二PNP晶体管的面积之间的比值为8：1。

可选地，所述温度系数补偿电路还包括第五电阻和第六电阻，所述第五电阻的第一端连接第一基准电压，第二端连接第三PMOS管的源极；所述第六电阻的第一端连接第一基准电压，第二端连接所述第四PMOS管的源极。

可选地，所述启动电路包括：第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；

所述第五PMOS管的栅极接收启动控制信号，源极连接第一基准电压，漏极连接第六PMOS管的源极；

所述第六PMOS管的栅极连接第七PMOS管的栅极，漏极连接第七PMOS管的源极；

所述第七PMOS管的栅极连接负向电压，漏极连接第三NMOS管的漏极；

所述第三NMOS管的栅极接收温度系数补偿电路输出的关断电压，源极连接负向电压；

所述第四NMOS管的栅极接收启动控制信号，源极连接负向电压，漏极连接第三NMOS管的漏极；

所述第五NMOS管的栅极连接第四NMOS管的漏极，漏极连接第一基准电压，源极连接第六NMOS管的漏极，并作为启动电路的输出端，输出启动电压；

所述第六NMOS管的栅极接收启动控制信号，源极连接负向电压。

可选地，所述输出电路包括：第八PMOS管、第七NMOS管和第八NMOS管；

所述第七NMOS管的栅极连接漏极，源极连接负向电压，漏极接收温度系数补偿电路输出的与温度无关的基准电压；

所述第八NMOS管的栅极连接第七NMOS管的栅极，源极连接负向电压，漏极连接第八PMOS管的漏极；

所述第八PMOS管的栅极作为所述输出电路的控制端接收输出控制信号，源极作为输出端输出第二基准电压。

可选地，所述输出电路还包括第九NMOS管，所述第九NMOS管的栅极连接第八PMOS管的源极，源极与漏极相连并连接至负向电压。

可选地，所述输出电路还包第六电阻；所述第六电阻的第一端连接第一基准电压，第二端连接第四PMOS管的源极。

可选地，所述第一基准电压在1KHz~100KHz频率范围内的电源抑制比大于或等于40dB。

为解决上述问题，本发明还提供一种基准源产生***，包括：带隙基准产生电路、低压差线性稳压电路以及上述任一项低噪声带隙基准电路；

所述带隙基准产生电路，用于产生第三基准电压；

所述低压差线性稳压电路，连接所述带隙基准产生电路，用于根据所述第三基准电压和电源电压产生第一基准电压；

所述低噪声带隙基准电路连接所述低压差线性稳压电路，用于根据所述第一基准电压产生第二基准电压。

可选地，所述第三基准电压在1KHz~100KHz频率范围内的电源抑制比大于或等于40dB；所述第一基准电压在1KHz~100KHz频率范围内的电源抑制比大于或等于40dB。

可选地，所述低压差线性稳压电路包括：比较放大器、调整晶体管、第七电阻和第八电阻；

所述调整晶体管的源极连接电源电压，漏极连接所述第七电阻的第一端，栅极连接所述比较放大器的输出端；

所述第七电阻的第二端作为所述低压差线性稳压电路的输出端，用于输出第一基准电压；

所述第八电阻的第一端连接所述第七电阻的第二端和所述比较放大器的第二输入端，第二端接地；

所述比较放大器的第一输入端连接所述带隙基准产生电路，用于接收所述第三基准电压。

可选地，所述低压差线性稳压电路还包括第一电容，所述第一电容的一端连接所述第七电阻的第二端，另一端接地。

与现有技术相比，本发明技术方案至少具有以下优点：

本发明技术方案低噪声带隙基准电路中的钳位电路包括四个MOS管，并且这四个MOS管采用电流镜的结构连接，从而可以实现钳位作用，并且由于MOS管本身产生的噪声比误差放大器产生的噪声要小得多，因此，本发明可以有效地抑制电路本身所具有噪声，避免对后续电路的不良影响。

可选方案中，第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极还增加了第一电阻、第二电阻、第五电阻和第六电阻。通过增加电阻可以进一步地抑制电路中器件的噪声，这是因为通过源极负反馈使得这四个MOS管的跨导（gm）减小，从而进一步抑制了PMOS管的噪声。

可选方案中，所述低噪声带隙基准电路采用第一基准电压作为电压源，所述第一基准电压的电源在1KHz～100KHz频率范围内的电源抑制比大于或等于40dB。也就是说所述第一基准电压的电源抑制比高。采用具有较高电源抑制比的第一基准电压作为电压源之后，所述低噪声带隙基准电路不仅具有极低噪声而且还具有高电源抑制比。

本发明技术方案的基准源产生***中包括了上述低噪声带隙基准电路，因此该***也具有优秀的噪声性能，即该***可以有效地抑制电路中器件的噪声，避免对后续电路的不良影响。

另外，所述基准源产生***还包括带隙基准产生电路和低压差线性稳压电路。所述带隙基准产生电路用于产生具有较高电源抑制比的第三基准电压，所述低压差线性稳压电路根据所述第三基准电压产生更高电源抑制比的第一基准电压。通过所述低压差线性稳压电路可以更加有效地提高***的电源抑制比，进而使得该***既具有很高的电源抑制比又具有优秀的噪声性能。

附图说明

图1是现有技术中带隙基准源的示意图；

图2是本发明基准源产生***一实施方式的示意图；

图3是图2中低压差线性稳压电路一实施例的示意图；

图4是图2中低噪声带隙基准电路实施例一的示意图；

图5是图2中低噪声带隙基准电路实施例二的示意图；

图6是图4中温度系数补偿电路的一实施例的示意图；

图7是图4中启动电路的一实施例的示意图；

图8是图4中输出电路的一实施例的示意图。

具体实施方式

正如背景技术中所述，现有技术的带隙基准源并不能很好的抑制噪声，特别是器件本身的闪烁噪声，从而对后续电路造成不良影响。

发明人通过研究后发现由于芯片的面积与芯片管脚有限等原因导致图1所示带隙基准源具有较大的噪声。另外，图1所示的带隙基准源中的误差放大器EA本身也会产生很大的噪声，从而使得整个带隙基准源中的噪声过大。

在现有技术中，虽然可以通过增加一片外电容的方式来降低图1所示电路的噪声，但是增加片外电容后会增加芯片的引脚，从而增大芯片的封装难度且增大了芯片的面积，不利于芯片集成；另外，增加片外电容也会导致制造芯片成本的上升，不利于节约成本。

本发明技术方案的基准源产生***包括了带隙基准产生电路、低压差线性稳压电路以及低噪声带隙基准电路。所述低噪声带隙基准电路采用钳位电路来代替误差放大器，所述钳位电路只包括四个MOS晶体管，并且该四个MOS晶体管构成电流镜结构，这样就可以在实现钳位作用的同时大大降低由于器件本身所引起的噪声。

在可选方案中，还可以在钳位电路中的PMOS晶体管的源级连接有电阻，从而通过源级负反馈进一步降低PMOS晶体管的跨导，进而抑制电流噪声。另外，通过采用低压差线性稳压电路和带隙其产生电路还有效地提高了***的电源抑制比（Power Supply Rejection Ratio，PSRR）。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

图2示出了本发明基准源产生***一实施方式的示意图。参考图2，所述基准源产生***，包括：带隙基准产生电路100、低压差线性稳压电路200和低噪声带隙基准电路300。

所述带隙基准产生电路100，用于产生第三基准电压Vbg。较佳地，所述第三基准电压Vbg在1KHz~100KHz频率范围内的电源抑制比大于或等于40dB。

所述带隙基准产生电路100可以采用现有技术中的电路结构来实现，只要其产生的第三基准电压Vbg的电源抑制比在100KHz以内保证40dB以上即可，在此不再赘述。

所述低压差线性稳压电路200，连接所述带隙基准产生电路100，用于根据所述第三基准电压Vbg和电源电压VDDA产生第一基准电压VDDi。

较佳地，所述第一基准电压VDDi在1KHz～100KHz频率范围内的电源抑制比大于或等于40dB；所述第三基准电压Vbg在1KHz~100KHz频率范围内的电源抑制比也大于或等于40dB。

所述低噪声带隙基准电路300，连接所述低压差线性稳压电路200，用于根据所述第一基准电压VDDi产生第二基准电压Vref。

发明人通过实验验证，本实施方式低噪声带隙基准电路300的电源抑制比可以达到30dB~40dB，而所述基准源产生***的电源抑制比可以达到70dB~80dB，与现有技术相比，本实施方式的基准源产生***具有更高的电源抑制比。

图3为图2中低压差线性稳压电路的一种实施例。参考图3，所述低压差线性稳压电路包括：比较放大器OP、调整晶体管MP、第七电阻Rf1和第八电阻Rf2。

所述调整晶体管MP的源极连接电源电压VDDA，漏极连接所述第七电阻Rf1的第一端，栅极连接所述比较放大器OP的输出端。

所述第七电阻Rf1的第二端作为所述低压差线性稳压电路的输出端，用于输出第一基准电压VDDi。

所述第八电阻Rf2的第一端连接所述第七电阻Rf1的第二端和所述比较放大器OP的第二输入端，第二端接地GND。

所述比较放大器OP的第一输入端连接所述带隙基准产生电路100，用于接收所述第三基准电压Vbg。

具体地，所述第七电阻Rf1和第八电阻Rf2作为分压单元，用于对调整晶体管MP的漏极电压进行分压，并将分压后的电压输出至比较放大器OP。所述比较放大器OP对第三基准电压Vbg和分压电压进行比对，并将比较结果发送至调整晶体管MP的栅极。所述调整晶体管MP根据所述比较结果调整输出的第一基准电压VDDi。

图3所示的低压差线性稳压电路使用具有高电源抑制比的带隙基准产生电路100产生的第三基准电压Vbg来产生后续电路所需要的第一基准电压VDDi。所述第一基准电压VDDi具有较大的驱动能力，并且由于所述第一基准电压VDDi与所述第三基准电压Vbg相关，在所述第三基准电压Vbg具有较高电源抑制比的情况下，所述第一基准电压VDDi也具有较高电源抑制比。

在本实施方式，所述第一基准电压VDDi用于提供给低噪声带隙基准电路300。因此，在发明技术方案的基准源产生***具有较高的电源抑制比。

继续参考图3，所述低压差线性稳压电路还可以包括第一电容C1。所述第一电容的一端连接第七电阻Rf1的第二端，另一端接地GND。所述第一电容C1用于对第一基准电压VDDi进行滤波，以减小其输出纹波。另外，所述第一电容C1还可以提高所述低压差线性稳压电路的工作频率，使得该电路在高频（10MHz及其以上）时仍具有较高的电源抑制比。

另外，需要说明的是，本实施例的低压差线性稳压电路还可以作为其他电路的电源，为其他类型的电路提供干净的第一基准电压VDDi。

图3所示的低压差线性稳压电路仅为一种举例说明，在其他实施例中，还可以采用其他结构的电路来实现，其不应限制本发明的保护范围。

图4示出了图2中低噪声带隙基准电路一实施例的示意图。参考图4，所述低噪声带隙基准电路包括：启动电路10、钳位电路20、温度系数补偿电路30和输出电路40。

所述启动电路10用于向其他电路（即钳位电路20、温度系数补偿电路30和输出电路40）提供启动电压，并在其他电路启动后关闭。

具体地，如图4所示，所述启动电路10连接所述钳位电路20，向钳位电路20提供一启动电压Vstart，在所述钳位电路20启动之后，再依次启动温度系数补偿电路30和输出电路40。当所述钳位电路20、温度系数补偿电路30和输出电路40均正常工作之后，所述启动电路10将关闭，以减小电路中的功耗。

所述钳位电路20基于启动电路10提供的启动电压Vstart启动之后，对第一基准电压VDDi进行钳位，并将钳位后的两路相同电压输出至温度系数补偿电路30。

继续参考图4，所述钳位电路20包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2。

所述第一PMOS管MP1的栅极与漏极相连，源极耦接第一基准电压VDDi，漏极连接第一NMOS管MN1的漏极。

所述第一NMOS管MN1的源极连接所述温度系数补偿电路30，栅极连接第二NMOS管MN2的栅极。

所述第二PMOS管MP2的栅极连接所述第一PMOS管MP1的栅极，源极耦接第一基准电压VDDi，漏极连接第二NMOS管MN2的漏极。

所述第二NMOS管MN2的栅极连接漏极并连接至所述启动电路10，源极连接所述温度系数补偿电路30。

所述第一PMOS管MP1和第二PMOS管MP1采用电流镜结构连接，所述第一NMOS管MN1和第二NMOS管MN2也采用电流镜结构连接。在这四个MOS管均导通之后，流经这四个MOS管中的电流保持相同，从而使得第一NMOS管MN1的源极电压与第二NMOS管MN2的源极电压保持相同。这样，经过钳位电路20之后，提供给温度系数补偿电路30的两路电压也保持相同，从而实现了钳位作用。

所述温度系数补偿电路30用于对钳位电路20输出的电压进行温度系数补偿，并产生与温度无关的基准电压Vref1；

所述输出电路40连接所述温度系数补偿电路30，用于接收所述与温度无关的基准电压Vref1并输出所述第二基准电压Vref。

本实施例中，所述低噪声带隙基准电路采用四个MOS管来代替误差放大器，该四个MOS管采用电流镜的连接方式，在实现钳位作用的基础上降低了由于误差放大器本身所引起的器件噪声。因此，本实施例的低噪声带隙基准电路具有更佳的噪声抑制性能，避免了对后续电路的不良影响。

并且，由于采用的MOS晶体管数目少（只有四个），其结构更加简单。与现有技术中采用误差放大器不同，在本实施例中不用考虑电路稳定性的问题，从而可以使得该四MOS晶体管做到较大的面积。由于MOS晶体管1/f闪烁噪声与其面积成反比，从而可以极大的降低其1/f闪烁噪声。

另外，在本实施例中，所述第一基准电压VDDi的电源抑制比在（40dB以上）范围内。也就是说，所述第一基准电压VDDi具有较高的电源抑制比，与现有技术中采用电源电压VDD相比，本实施例采用具有较高电源抑制比的第一基准电压VDDi可以有效地提高本发明电路的电源抑制比。因此，本实施例的低噪声带隙基准电路不仅具有极低的噪声，而且还可以具有较高的电源抑制比。

参考图5和图6，在其他实施例中，所述钳位电路20还可以包括第一电阻R1和第二电阻R2。具体地，所述第一电阻R1的第一端连接第一基准电压VDDi，第二端连接第一PMOS管MP1的源极；所述第二电阻R2的第一端连接第一基准电压VDDi，第二端连接第二PMOS管MP2的源极。

所述第一PMOS管MP1和第二PMOS管MP2的噪声体现在关断电压Vbg_In上是受其跨导影响的，所述第一PMOS管MP1和第二PMOS管MP2的噪声电流被第三PMOS管MP3所镜像，最终在所述第三PMOS管MP3漏极节点的电容上进行积分转换为噪声电压，而第一PMOS管MP1与第二PMOS管MP2的跨导越小则噪声电流越小。

在所述第一PMOS管MP1的源极增加第一电阻R1，并且在第二PMOS管MP2的源极增加第二电阻R2之后，在第一PMOS管MP1和第二PMOS管MP2的源极增加了一负反馈，而这个源极负反馈可以减小这两个PMOS管的跨导gm，从而进一步抑制这两个PMOS管的电流噪声，因此也进一步地降低了整体电路的噪声。

图6示出了图4中所示温度系数补偿电路一实施例的示意图。参考图6，所述温度系数补偿电路30包括：第三PMOS管MP3、第三电阻R3、第四电阻R4、第一PNP晶体管Q1、第二PNP晶体管Q2、第三PNP晶体管Q3和第四PMOS管MP4。

所述第三PMOS管MP3的源极耦接第一基准电压VDDi，栅极连接第一PMOS管MP1的栅极，漏极连接第三电阻R3的第一端并输出启动电路的关断电压Vbg_In。所述第三电阻R3的第二端连接第一PNP晶体管Q1的发射极。

所述第一PNP晶体管Q1的基极与集电极相连并连接至负向电压VSS。

第四电阻R4的第一端连接第一NMOS管MN1的源极，第二端连接第二PNP晶体管Q2的发射极。

所述第二PNP晶体管Q2的基极与集电极相连并连接至负向电压VSS。

所述第三PNP晶体管Q3的发射极连接所述第二NMOS管MN2的源极，基极与集电极相连并连接负向电压VSS。

所述第四PMOS管MP4的栅极连接所述第三PMOS管MP3的栅极，源极耦接第一基准电压VDDi，漏极作为所述温度系数补偿电路30的输出端输出与温度无关的基准电压Vref1。

在本实施例中，所述第三电阻R3为可变电阻。与图1所示的带隙基准源相类似，图6所示的温度系数补偿电路30的作用在于产生一与温度无关的基准电压。为了实现上述目的，可以通过调整第三电阻R3的阻值以及合理地设置第一PNP晶体管Q1、第二PNP晶体管Q2和第三PNP晶体管Q3的面积来实现。

具体地，在本实施例中，发明人根据实际需求和相关经验将所述第一PNP晶体管Q1的面积与第三PNP晶体管Q3的面积设置为相同，并且将所述第一PNP晶体管Q1的面积与第二PNP晶体管Q2的面积之间的比值设置为8：1。

图6所示温度系数补偿电路的补偿原理与现有技术中的相类似，且为本领域技术人员所熟知，故在此不再赘述。

另外，在本实施例中，所述温度系数补偿电路30还包括第五电阻R5和第六电阻R6。所述第五电阻R5的第一端连接第一基准电压VDDi，第二端连接所述第三PMOS管MP3的源极。所述第六电阻R6的第一端连接第一基准电压VDDi，第二端连接所述第四PMOS管MP4的源极。

通过在第三PMOS管的源极增加所述第五电阻R5以及在第四PMOS管MP4的源极增加第六电阻R6，可以进一步的抑制所述第三PMOS管MP3和第四PMOS管MP4的噪声，从而进一步降低整体电路的噪声。

需要说明的是，所述第三PMOS管MP3在漏极输出启动电路10的关断电压Vbg_In，所述关断电压Vbg_In被反馈至启动电路10（图中未示出）。

具体地，启动电路10首先产生一启动电压Vstart，以使得所述钳位电路20、温度系数补偿电路30以及输出电路均开始工作。当所述温度系数补偿电路30正常启动之后，由所述第三PMOS管MP3输出一高电压，即所述关断电压Vbg_In。在所述关断电压Vbg_In的控制下，所述启动电路10关闭，切换与其他电路的联系。

下面再结合图7，对上述启动电路的工作过程做进一步说明。

参考图7，所述启动电路包括：第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6。

具体地，所述第五PMOS管MP5的栅极接收启动控制信号Pd，源极连接第一基准电压VDDi，漏极连接第六PMOS管MP6的源极。

所述第六PMOS管MP6的栅极连接第七PMOS管MP7的栅极，漏极连接第七PMOS管MP7的源极。

第七PMOS管MP7的栅极连接负向电压VSS，漏极连接第三NMOS管MN3的漏极。

第三NMOS管MN3的栅极接收温度系数补偿电路30输出的关断电压Vbg_In，源极连接负向电压VSS。

第四NMOS管MN4的栅极接收启动控制信号Pd，源极连接负向电压VSS，漏极连接第三NMOS管MN3的漏极。

第五NMOS管MN5的栅极连接第四NMOS管MN4的漏极，漏极连接第一基准电压VDDi，源极连接第六NMOS管MN6的漏极，并作为启动电路的输出端，输出启动电压Vstart。

第六NMOS管MN6的栅极接收启动控制信号Pd，源极连接负向电压VSS。

在初始状态时，启动控制信号为低，从而使得第五PMOS管MP5和第六PMOS管MP6和第七PMOS管MP7依次导通，所述第七PMOS管MP7的漏极电压升高，进而使得第五NMOS管MN5导通，这时所述第五NMOS管MN5的源极输出启动电压Vstart。

参考图6，在启动电路10输出启动电压Vstart之后，钳位电路20中的第一NMOS管MN1和第二NMOS管MN2在启动电压Vstart的作用下导通，进而使得第一PMOS管MP1和第二PMOS管MP2导通。这样所述钳位电路20即完成启动。相应地，温度系数补偿电路30也相继完成启动。

当所述温度系数补偿电路30启动之后，其中第三PMOS管MP3漏极电压会相应升高，从而输出关断电压Vbg_In。

再参考图7，所述关断电压Vbg_In由启动电路中第三NMOS管MN3的栅极接收，从而使得所述第三NMOS管MN3导通，进而将所述第三NMOS管MN3的漏极电压拉低，所述第五NMOS管MN5随之关闭。这样，所述启动电路在后续电路正常启动之后关闭，也即切断了与后续电路的联系。

需要说明的是，图7仅示出了启动电路的一种实施例，其不应限制本发明的保护范围，本领域技术人员还可以对所述启动电路做相应的修改或变形。

图8示出了图4中所示输出电路的一种实施例。参考图8，所述输出电路包括：第八PMOS管MP8、第七NMOS管MN7、第八NMOS管MN8和第九NMOS管MN9。

具体地，所述第七NMOS管MN7的栅极连接漏极，源极连接负向电压VSS，漏极接收温度系数补偿电路输出的与温度无关的基准电压Vref1。

所述第八NMOS管MN8的栅极连接第七NMOS管MN7的栅极，源极连接负向电压VSS，漏极连接第八PMOS管MP8的漏极。

所述第八PMOS管MP8的栅极作为所述输出电路的控制端接收输出控制信号Vbais，源极连接第九NMOS管MP9的栅极并作为输出电路的输出端输出第二基准电压Vref。

通常地，所述输出控制信号Vbais为一低电压，从而使得所述第八PMOS管MP8处于导通状态，进而输出第二基准电压Vref。但是，在某些特殊情况下，可能需要将输出电路关闭，这时只需要将第八PMOS管MP8的栅极电压升高，也即调整Vbais的值就可以使第八PMOS管MP8关闭，进而实现输出电路的关闭。通过这种方式可以方便灵活地输出第二基准电压Vref，从而提高了电路的灵活性和实用性。

第九NMOS管MN9的源极和漏极均连接负向电压VSS，并作为输出电路的输出电容。所述第九NMOS管MN9作为输出电容，可以有效提高输出电路的稳定性，进而提高带隙基准电路的可靠性。

需要说明的是，图8所示电路仅为输出电路的一种实施例，其不应限制本发明的保护范围。本领域技术人员还可以根据实际需要对其做相应的变形或简单替换。

综上，本发明技术方案的低噪声带隙基准电路由四个MOS管替换了现有技术中的误差放大器，从而有效地减小了电路的噪声；此外，本技术方案中，还在电路中增加了第一电阻、第二电阻、第五电阻和第六电阻，从而可以进一步地减小电路中的噪声。

本发明技术方案的基准源产生***包括上述低噪声带隙基准电路、低压差线性稳压电路和带隙基准产生电路。由前述内容可知，所述低噪声带隙基准电路具有极低的噪声，因此该基准源产生***也具有优秀的噪声性能。

另外，所述带隙基准电路产生的第三基准电压本身即具有较高的电源抑制比；所述第三基准电压经过所述低压差线性稳压电路之后被转换为第一基准电压，从而所述第一基准电压也具有高电源抑制比。该具有高电源抑制比的第一基准电压用作低噪声带隙基准电路的电源电压。这样使得该***不仅有效地消除了电路中的噪声还具有较高的电源抑制比。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种低噪声带隙基准电路，其特征在于，包括：启动电路、钳位电路、温度系数补偿电路和输出电路；

2.如权利要求1所述的低噪声带隙基准电路，其特征在于，所述钳位电路还包括第一电阻和第二电阻，所述第一电阻的第一端连接第一基准电压，第二端连接第一PMOS管的源极；所述第二电阻的第一端连接第一基准电压，第二端连接第二PMOS管的源极。

3.如权利要求1所述的低噪声带隙基准电路，其特征在于，所述温度系数补偿电路包括：第三PMOS管、第三电阻、第四电阻、第一PNP晶体管、第二PNP晶体管、第三PNP晶体管和第四PMOS管；

所述第三电阻的第二端连接第一PNP晶体管的发射极；

所述第一PNP晶体管的基极与集电极相连并连接至负向电压；

所述第二PNP晶体管的基极与集电极相连并连接至负向电压；

4.如权利要求3所述的低噪声带隙基准电路，其特征在于，所述第三电阻为可变电阻。

5.如权利要求3所述的低噪声带隙基准电路，其特征在于，所述第一PNP晶体管的面积与第三PNP晶体管的面积相同，且所述第一PNP晶体管的面积与第二PNP晶体管的面积之间的比值为8：1。

6.如权利要求3所述的低噪声带隙基准电路，其特征在于，所述温度系数补偿电路还包括第五电阻和第六电阻，所述第五电阻的第一端连接第一基准电压，第二端连接第三PMOS管的源极；所述第六电阻的第一端连接第一基准电压，第二端连接所述第四PMOS管的源极。

7.如权利要求1所述的低噪声带隙基准电路，其特征在于，所述启动电路包括：第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；

8.如权利要求1所述的低噪声带隙基准电路，其特征在于，所述输出电路包括：第八PMOS管、第七NMOS管和第八NMOS管；

9.如权利要求8所述的低噪声带隙基准电路，其特征在于，所述输出电路还包括第九NMOS管，所述第九NMOS管的栅极连接第八PMOS管的源极，源极与漏极相连并连接至负向电压。

10.如权利要求9所述的低噪声带隙基准电路，其特征在于，所述输出电路还包第六电阻；所述第六电阻的第一端连接第一基准电压，第二端连接第四PMOS管的源极。

11.如权利要求1所述的低噪声带隙基准电路，其特征在于，所述第一基准电压在1KHz~100KHz频率范围内的电源抑制比大于或等于40dB。

12.一种基准源产生***，其特征在于，包括：带隙基准产生电路、低压差线性稳压电路以及如权利要求1~11任一项所述的低噪声带隙基准电路；

所述带隙基准产生电路，用于产生第三基准电压；

13.如权利要求12所述的基准源产生***，其特征在于，所述第三基准电压在1KHz~100KHz频率范围内的电源抑制比大于或等于40dB；所述第一基准电压在1KHz~100KHz频率范围内的电源抑制比大于或等于40dB。

14.如权利要求12所述的基准源产生***，其特征在于，所述低压差线性稳压电路包括：比较放大器、调整晶体管、第七电阻和第八电阻；

15.如权利要求14所述的基准源产生***，其特征在于，所述低压差线性稳压电路还包括第一电容，所述第一电容的一端连接所述第七电阻的第二端，另一端接地。