CN107918432A - 一种高电源抑制比基准电压源 - Google Patents
一种高电源抑制比基准电压源 Download PDFInfo
- Publication number
- CN107918432A CN107918432A CN201711472109.5A CN201711472109A CN107918432A CN 107918432 A CN107918432 A CN 107918432A CN 201711472109 A CN201711472109 A CN 201711472109A CN 107918432 A CN107918432 A CN 107918432A
- Authority
- CN
- China
- Prior art keywords
- transistor
- coupled
- control terminal
- circuit
- reference cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种模拟集成电路领域的高电源抑制比基准电压源，该基准电压源具有启动电路、基准单元和反馈电路，包括控制端、电源端、偏置端、基准提供端和接地端，其控制端接收控制信号VCON，其电源端耦接至外部电源VCC，其偏置端提供偏置电压VBA，其基准提供端提供一基准电压VREF。该基准电压源具有很高的电源抑制比。
Description
技术领域
本发明属于模拟电路技术领域，更具体但并非排它地涉及一种带隙基准电压源。
背景技术
带隙基准电压源设计对模拟集成电路的发展极为重要。其作用是为电路的其他模块提供稳定的参考电压。带隙基准源温度系数低，因而被广泛应用到集成工艺中。工艺上要求其具有高稳定、高精度等特性，这促使了技术人员对该技术领域的深入研究。
为保证集成电路产品工作的稳定性和一致性，要求电压基准源对电源电压变化不敏感，即要求设计高电源抑制比(power supply rejection ratio，PSRR)的电压基准源以满足***性能，这也是当今技术人员在不断创新、开发解决的问题。
发明内容
考虑到现有技术中的一个或多个问题，本发明提供了一种高抑制比基准电压源，包括：启动电路，具有第一控制端、第一偏置端、第二偏置端、电源输入端和电源提供端，其第一控制端接收控制信号，其电源输入端耦接至外部电源；基准单元，具有电源端、接地端、第一偏置端、第二偏置端和基准提供端，其电源端耦接至所述启动电路的电源提供端，其接地端耦接至地，其第一偏置端耦接至所述启动电路的第二偏置端、其第二偏置端提供偏置电压，其基准提供端提供一基准电压；反馈电路，具有电源输入端、接地端、偏置端、控制端和电源提供端，其电源输入端耦接至所述外部电源，其接地端耦接至地，其偏置端耦接至所述基准单元的第二偏置端，其控制端耦接至所述启动电路的第一偏置端，其电源提供端耦接至所述基准单元电源端，其中所述基准单元启动前，所述启动电路为所述基准单元供电；基准单元启动后，所述反馈电路控制所述启动电路停止为所述基准单元供电，所述反馈电路为所述基准单元供电。
基准电压源具有低功耗(启动电路在基准电压源启动后关闭)、高电源抑制比(反馈电路提供一级高抑制比的内部电源，启动电路关闭以阻止电源噪声通过启动电路传导至基准单元)等优点，可工作于1.8V 低电压下(内部采用了低功耗结构)。
附图说明
下面将参考附图详细说明本发明的具体实施方式，其中相同的附图标记表示相同的部件或特征。
图1为根据本发明一个实施例的高电源抑制比基准电压源电路 100。
图2为根据本发明一个实施例的高电源抑制比基准电压源电路 200。
图3为根据本发明一个实施例的高电源抑制比基准电压源电路 300。
具体实施方式
在下文的特定实施例代表本发明的示例性实施例，并且本质上仅为示例说明而非限制。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：这些特定细节对于本发明而言不是必需的。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在说明书中，提及“一个实施例”或者“实施例”意味着结合该实施例所描述的特定特征、结构或者特性包括在本发明的至少一个实施例中。术语“在一个实施例中”在说明书中各个位置出现并不全部涉及相同的实施例，也不是相互排除其他实施例或者可变实施例。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。应当理解，当称“元件”“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。当称“元件”“接收”某一信号时，可以使直接接收，也可以通过开关、电阻、电平位移器、信号处理单元等接收。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1为根据本发明一个实施例的高电源抑制比基准电压源电路 100，包括启动电路101、基准单元102和反馈电路103。
启动电路101，具有第一控制端、第一偏置端、第二偏置端、电源输入端和电源提供端，其第一控制端接收控制信号VCON，其电源输入端耦接至外部电源VCC。
基准单元102，具有电源端、接地端、第一偏置端、第二偏置端和基准提供端，其电源端耦接至启动电路的电源提供端，其接地端耦接至地，其第一偏置端耦接至启动电路第二偏置端、其第二偏置端耦接至反馈电路偏置端提供偏置电压VB，其基准提供端提供一基准电压VREF。
反馈电路103，具有电源输入端、接地端、偏置端、控制端和电源提供端，其电源输入端耦接至外部电源VCC，其接地端耦接至地，其偏置端耦接至基准单元第二偏置端，其控制端耦接至启动电路第一偏置端，其电源提供端耦接至基准单元电源端以提供内部电源VINT，其中基准单元102启动前，启动电路101为基准单元102供电；基准单元102启动后，反馈电路103控制启动电路101停止为基准单元102 供电以减小功耗，反馈电路103开始为基准单元102供电。由于反馈电路103具有反馈功能，当外部电源VCC发生变化或抖动时，其电源提供端提供的内部电源VINT基本不发生变化，故而增大了基准电压源100的电源抑制比。即，基准单元102提供了电源抑制功能(VINT 到VREF)同时，反馈电路103还提供了电源抑制功能(VCC到VINT)，从而使得基准电压源100获得更高的电源抑制比。
图2为根据本发明一个实施例的高电源抑制比基准电压源电路200。包括启动电路201、基准单元202(包括PTAT电流产生电路2021 和基准电压产生电路2022)和反馈电路203。基准电压源电路200可以看作基准电压源电路100的一个具体实施例。
启动电路201包括：
第一晶体管M1，具有第一端、第二端和控制端，其第一端耦接至地，其控制端耦接至启动电路的第一控制端；第一电阻R1，具有第一端和第二端，其第一端耦接至第一晶体管M1的第二端；第二晶体管M2，具有第一端、第二端和控制端，其第一端耦接至第一电阻R1 的第二端，其控制端耦接至第二晶体管M2的第一端，其第二端耦接至启动电路的电源输入端；第三晶体管M3，具有第一端、第二端和控制端，其第一端耦接至启动电路的第二偏置端，其第二端耦接至启动电路电源的输入端VCC，其控制端耦接至第二晶体管M2的控制端；第五晶体管M5，具有第一端、第二端和控制端，其第二端耦接至启动电路的电源输入端，其控制端耦接至第二晶体管M2的控制端，其第一端耦接至启动电路的电源提供端。
基准单元202包括PTAT(proportional to absolute temperature,与绝对温度成正比)电流产生电路2021，用以产生PTAT电流；以及基准电压产生电路2022，镜像PTAT电流，并产生基准电压VREF。
PTAT电流产生电路2021包括：
第六晶体管M6，具有第一端、第二端和控制端，其第二端耦接至基准单元的电源端；第二电阻R2，具有第一端和第二端，其第二端耦接至第六晶体管M6的第一端，其第一端耦接至第六晶体管M6的控制端；第七晶体管M7，具有第一端、第二端和控制端，其第二端耦接至基准单元的电源端，其控制端耦接至第六晶体管M6的控制端；第三电阻R3，具有第一端和第二端，其第二端耦接至第七晶体管M7 的第一端；第八晶体管M8，具有第一端、第二端和控制端，其第二端耦接至第二电阻R2的第一端，其控制端耦接至启动电路第二偏置端；第九晶体管M9，具有第一端、第二端和控制端，其第二端耦接至第三电阻R3的第一端，其控制端耦接至第八晶体管M8控制端和第三电阻R3的第二端；第四电阻R4，具有第一端和第二端，其第二端耦接至第八晶体管M8的第一端；第十晶体管Q10，具有第一端、第二端和控制端，其第一端和控制端耦接至地，其第二端耦接至第四电阻R4的第一端；第十一晶体管Q11，具有第一端、第二端和控制端，其第一端和控制端耦接至地，其第二端耦接至第九晶体管M9的第一端；第十四晶体管M14，具有第一端、第二端和控制端，其第一端耦接至地，其第二端耦接至基准单元的电源端，其控制端耦接至第九晶体管M9的第二端。
PTAT电流产生电路2021采用了低电压结构，在不使用运算放大器情况下，即可产生PTAT电流。尤其是，电阻R2和电阻R3的引入，可以进一步降低基准单元202的最低工作电压，从而降低整个基准电压源200的最低工作电压。因此，PTAT电流产生电路2021也可以称为低电压基准源电路，用以产生PTAT电流或与基准电压产生电路 2022组合以产生基准电压源。
基准电压产生电路2022包括：
第十五晶体管M15，具有第一端、第二端和控制端，其第二端耦接至基准单元的电源端，其第一端耦接至基准单元的基准提供端，其控制端耦接至第六晶体管M6的控制端；第五电阻R5，具有第一端和第二端，其第二端耦接至第十五晶体管M15的第一端，以及耦接至基准单元的基准提供端；第十六晶体管Q16，具有第一端、第二端和控制端，其第一端和控制端耦接至地，其第二端耦接至第五电阻R5第一端。
反馈电路203包括：
第十七晶体管M17，具有第一端、第二端和控制端，其第一端配置为反馈电路的控制端并耦接至启动电路第一偏置端，其第二端耦接至反馈电路的电源输入端；第十八晶体管M18，具有第一端、第二端和控制端，其第二端耦接至反馈电路的电源输入端，其控制端耦接至第十七晶体管M17的控制端；第十九晶体管M19，具有第一端、第二端和控制端，其第二端耦接至反馈电路的电源输入端，其控制端耦接至第十七晶体管M17的控制端；第二十晶体管M20，具有第一端、第二端和控制端，其第二端耦接至第十八晶体管M18的第一端，其第一端配置为反馈电路电源提供端以提供内部电源VINT；第二十一晶体管M21，具有第一端、第二端和控制端，其第二端耦接至第十九晶体管M19的第一端，其第二端耦接至第十九晶体管M19的控制端，其控制端耦接至第二十晶体管M20的控制端；第二十二晶体管M22，具有第一端、第二端和控制端，其第二端耦接至第二十晶体管M20 的第一端，其控制端耦接至反馈电路偏置端；第二十三晶体管M23，具有第一端、第二端和控制端，其第一端耦接至地，其第二端耦接至第二十二晶体管M22的第一端，其控制端耦接至第二十三晶体管M23 的第二端；第二十四晶体管M24，具有第一端、第二端和控制端，其第一端耦接至地，其第二端耦接至第二十一晶体管M21第一端，其控制端耦至第二十三晶体管M23的控制端；第二十五晶体管M25，具有第一端、第二端和控制端，其第一端耦接至接地端，其控制端耦接至第二十三晶体管M23的控制端；第二十六晶体管M26，具有第一端、第二端和控制端，其第一端耦接至第二十五晶体管M25的第二端，其控制端耦接至第二十六晶体管M26的第一端和第二十晶体管的控制端，其第二端耦接至反馈电路的电源输入端。
电路工作原理如下：
启动电路包括M1、M2、M3、M5和R1，若EN高电压使能， M1导通，在M2上产生电流，M2、M3、M5工作，M3为基准单元提供偏置，M5为基准单元模块供电。基准单元模块包括M6、M7、M8、M9、Q10、Q11、R2、R3和R4。核心单元开始工作后，M6和 M7所在的两条支路导通，产生PTAT电流，并通过M15镜像至电阻 R5。电流IM15与电流IM8，IM9相等，M15、Q16、R5构成基准电压产生模块，Q10、Q11和Q16三者尺寸比为10:1:1(示例而非限制)。
基准电压值具体计算如下：
VREF＝VBE+KVT(2)
因此根据式(1)具体可得：
I1即为PTAT与绝对温度成正比的电流。
因为M8、M9匹配，
IM8＝IM9＝I1＝IM15 (4)
根据式(2)可知：
M6、M7导通后，M22产生电流，导致M23、M24和M25导通， M26、M21和M20(M18和M19)所在支路也导通，即M20所在支路开始为PTAT电流产生电路2021供电。M18和M19导通后，M17上开始流过电流，导致M2栅极电压升高，进而导致M2～M5关断， M5不再为基准单元202提供电源，基准单元2021主要靠M20所在支路提供电流。即，基准单元202启动前，启动电路201为基准单元 202供电；基准单元202启动后，反馈电路203控制启动电路201停止为基准单元202供电(节省能耗同时避免电源VCC的噪声通过M5 直接传递给基准单元202)，反馈电路203为基准单元供电。基准单元 202启动后，供电主要靠反馈电路203，由于反馈单元203具有反馈功能，基准电压VREF的电源抑制比得到提高。即，基准单元202提供了电源抑制功能(VINT到VREF)同时，反馈电路203还提供了电源抑制功能(VCC到VINT)，从而使得基准电压源200获得更高的电源抑制比。
图3为根据本发明一个实施例的高电源抑制比基准电压源电路300。包括启动电路301、基准单元302(包括PTAT电流产生电路3021 和基准电压产生电路3022)和反馈电路303。与图2所示的电路200 相比，电路300的主要改进在于：
启动电路301进一步包括：第二十七晶体管M27，具有第一端、第二端和控制端，其第一端耦接至启动电路第三偏置端，其第二端耦接至启动电路301电源输入端，其控制端耦接至启动电路301第二偏置端；
反馈电路303进一步包括：第二十八晶体管M28，具有第一端、第二端和控制端，其控制端耦接至第二十晶体管M20的控制端，其第二端耦接至反馈电路的电源输入端；第二十九晶体管M29，具有第一端、第二端和控制端，其第一端耦接至反馈电路接地端，其第二端耦接至第二十八晶体管M28的第一端和第二十七晶体管M27的第一端，其控制端耦接至第二十九晶体管M29的第二端。
第三十晶体管M30，具有第一端、第二端和控制端，其第二端耦接至第二十二晶体管M22的第一端，其控制端耦接至第二十九晶体管 M29的控制端；第三十一晶体管M31，具有第一端、第二端和控制端，其第二端耦接至第十八晶体管M18的控制端，其控制端耦接第二十九晶体管M29的控制端。
第二十三晶体管M23，其第一端耦接至反馈电路接地端，其第二端耦接至第三十晶体管M30的第一端，其控制端耦接至第三十晶体管 M30第二端；第二十四晶体管M24，其第一端耦接至接地端，其第二端耦接至第三十一晶体管M31的第一端，其控制端耦接至第二十三晶体管M23的控制端。
改进后反馈电路300，采用了折叠共源共栅结构(M30和M23， M31和M24)，因而提供了相比于基准电压源200更高的电源抑制比。
根据本发明一个实施例，第一晶体管、第八晶体管、第九晶体管、第二十三晶体管、第二十四晶体管、第二十五晶体管、第二十九晶体管、第三十晶体管以及第三十一晶体管为NMOS晶体管；第十晶体管、第十一晶体管、第十六晶体管为PNP晶体管；第二晶体管、第三晶体管、第五晶体管、第六晶体管、第七晶体管、第十四晶体管、第十五晶体管、第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管、第二十六晶体管、第二十七晶体管以及第二十八晶体管为PMOS晶体管。
附图中器件旁的“1”用来表示该器件的第一端，但这仅是一种示例，用以方便本领域技术人员对照附图阅读说明书。
在本公开内容中所使用的量词“一个”、“一种”等不排除复数。文中的“第一”、“第二”等仅表示在实施例的描述中出现的先后顺序，以便于区分类似部件。“第一”、“第二”在权利要求书中的出现仅为了便于对权利要求的快速理解而不是为了对其进行限制。权利要求书中的任何附图标记都不应解释为对范围的限制。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非对其进行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。
Claims (10)
1.一种高电源抑制比基准电压源，包括：
启动电路，具有第一控制端、第一偏置端、第二偏置端、电源输入端和电源提供端，其第一控制端接收控制信号，其电源输入端耦接至外部电源；
基准单元，具有电源端、接地端、第一偏置端、第二偏置端和基准提供端，其电源端耦接至所述启动电路的电源提供端，其接地端耦接至地，其第一偏置端耦接至所述启动电路的第二偏置端、其第二偏置端提供偏置电压，其基准提供端提供一基准电压；
反馈电路，具有电源输入端、接地端、偏置端、控制端和电源提供端，其电源输入端耦接至所述外部电源，其接地端耦接至地，其偏置端耦接至所述基准单元的第二偏置端，其控制端耦接至所述启动电路的第一偏置端，其电源提供端耦接至所述基准单元电源端，其中
所述基准单元启动前，所述启动电路为所述基准单元供电；基准单元启动后，所述反馈电路控制所述启动电路停止为所述基准单元供电，所述反馈电路为所述基准单元供电。
2.如权利要求1所述的基准电压源，其特征在于，所述启动电路包括：
第一晶体管，具有第一端、第二端和控制端，其第一端耦接至地，其控制端耦接至所述启动电路的第一控制端；
第一电阻，具有第一端和第二端，其第一端耦接至所述第一晶体管的第二端；
第二晶体管，具有第一端、第二端和控制端，其第一端耦接至所述第一电阻的第二端，其控制端耦接至所述第二晶体管的第一端，其第二端耦接至所述启动电路的电源输入端；
第三晶体管，具有第一端、第二端和控制端，其第一端耦接至所述启动电路的第二偏置端，其第二端耦接至启动电路的电源输入端，其控制端耦接至所述第二晶体管的控制端；以及
第五晶体管，具有第一端、第二端和控制端，其第一端耦接至所述启动电路的电源提供端，其第二端耦接至所述启动电路的电源输入端，其控制端耦接至所述第二晶体管的控制端。
3.如权利要求1所述的基准电压源，其特征在于，所述基准单元包括：
第六晶体管，具有第一端、第二端和控制端，其第二端耦接至所述基准单元的电源端；
第二电阻，具有第一端和第二端，其第二端耦接至所述第六晶体管的第一端，其第一端耦接至所述第六晶体管的控制端；
第七晶体管，具有第一端、第二端和控制端，其第二端耦接至所述基准单元的电源端，其控制端耦接至所述第六晶体管的控制端；
第三电阻，具有第一端和第二端，其第二端耦接至所述第七晶体管的第一端；
第八晶体管，具有第一端、第二端和控制端，其第二端耦接至所述第二电阻的第一端，其控制端耦接至所述启动电路的第二偏置端；
第九晶体管，具有第一端、第二端和控制端，其第二端耦接至所述第三电阻的第一端，其控制端耦接至所述第八晶体管的控制端和所述第三电阻的第二端；
第四电阻，具有第一端和第二端，其第二端耦接至所述第八晶体管的第一端；
第十晶体管，具有第一端、第二端和控制端，其第一端和控制端耦接至所述基准单元的接地端，其第二端耦接至所述第四电阻的第一端；
第十一晶体管，具有第一端、第二端和控制端，其第一端和控制端耦接至所述基准单元的接地端，其第二端耦接至所述第九晶体管第一端；
第十四晶体管，具有第一端、第二端和控制端，其第一端耦接至所述基准单元的接地端，其第二端耦接至所述基准单元的电源端，其控制端耦接至所述第九晶体管的第二端；
第十五晶体管，具有第一端、第二端和控制端，其第二端耦接至所述基准单元的电源端，其第一端耦接至所述基准单元的基准提供端，其控制端耦接至所述第六晶体管的控制端；
第五电阻，具有第一端和第二端，其第二端耦接至第十五晶体管的第一端；以及
第十六晶体管，具有第一端、第二端和控制端，其第一端和控制端耦接至接地端，其第二端耦接至第五电阻的第一端。
4.如权利要求1所述的基准电压源，其特征在于，所述反馈电路包括：
第十七晶体管，具有第一端、第二端和控制端，其第一端耦接至所述反馈电路的控制端，其第二端耦接至所述反馈电路的电源输入端；
第十八晶体管，具有第一端、第二端和控制端，其第二端耦接至所述反馈电路的电源输入端，其控制端耦接至所述第十七晶体管的控制端；
第十九晶体管，具有第一端、第二端和控制端，其第二端耦接至所述反馈电路的电源输入端，其控制端耦接至所述第十七晶体管的控制端；
第二十晶体管，具有第一端、第二端和控制端，其第二端耦接至所述第十八晶体管的第一端，其第一端耦接至所述反馈电路电源的提供端；
第二十一晶体管，具有第一端、第二端和控制端，其第二端耦接至所述第十九晶体管的第一端，其第一端耦接至所述第十九晶体管的控制端，其控制端耦接至所述第二十晶体管的控制端；
第二十二晶体管，具有第一端、第二端和控制端，其第二端耦接至所述第二十晶体管的第一端，其控制端耦接至所述反馈电路的偏置端；
第二十三晶体管，具有第一端、第二端和控制端，其第一端耦接至接地端，其控制端耦至所述第二十三晶体管的第二端，其第二端耦接所述第二十二晶体管的第一端；
第二十四晶体管，具有第一端、第二端和控制端，其第一端耦接至接地端，其控制端耦至所述第二十三晶体管的控制端，其第二端耦接至所述第二十一晶体管的第一端；
第二十五晶体管，具有第一端、第二端和控制端，其第一端耦接至接地端，其控制端耦接至所述第二十三晶体管的控制端；以及
第二十六晶体管，具有第一端、第二端和控制端，其第一端耦接至第二十五晶体管的第二端，其控制端耦接至所述第二十六晶体管的第一端和所述第二十晶体管的控制端，其第二端耦接至所述反馈电路的电源输入端。
5.如权利要求4所述的基准电压源，其特征在于，
所述启动电路进一步包括第三偏置端，所述启动电路包括：
第二十七晶体管，具有第一端、第二端和控制端，其第一端耦接至所述启动电路第三偏置端，其第二端耦接至所述启动电路电源输入端，其控制端耦接至所述启动电路第一偏置端；
所述反馈电路进一步包括：
第二十八晶体管，具有第一端、第二端和控制端，其控制端耦接至所述第二十晶体管控制端，其第二端耦接至所述反馈电路的电源输入端；
第二十九晶体管，具有第一端、第二端和控制端，其第一端耦接至所述反馈电路接地端，其第二端耦接至所述第二十八晶体管的第一端和第二十七晶体管第一端，其控制端耦接至所述第二十九晶体管的第二端。
第三十晶体管，具有第一端、第二端和控制端，其第二端耦接至所述第二十二晶体管的第一端，其控制端耦接至所述第二十九晶体管的控制端；
第三十一晶体管，具有第一端、第二端和控制端，其第二端耦接至所述第十八晶体管的控制端，其控制端耦接所述第二十九晶体管的控制端；
所述第二十三晶体管，其第一端耦接至所述反馈电路接地端，其第二端耦接至第三十晶体管的第一端，其控制端耦接至第三十晶体管第二端；
所述第二十四晶体管，其第一端耦接至接地端，其第二端耦接至所述第三十一晶体管的第一端，其控制端耦接至所述第二十三晶体管的控制端。
6.如权利要求1所述的基准电压源，其特征在于，所述启动电路包括：
第一电阻，具有第一端和第二端，其第一端耦接至地电势；
第二晶体管，具有第一端、第二端和控制端，其第一端耦接至所述第一电阻的第二端，其控制端耦接至所述第二晶体管的第一端，其第二端耦接至所述启动电路的电源输入端；
第三晶体管，具有第一端、第二端和控制端，其第二端耦接至启动电路的电源输入端，其控制端耦接至所述第二晶体管的控制端；以及
第五晶体管，具有第一端、第二端和控制端，其第一端耦接至所述启动电路的电源提供端，其第二端耦接至所述启动电路的电源输入端，其控制端耦接至所述第二晶体管的控制端。
7.如权利要求1所述的基准电压源，其特征在于，所述基准单元包括：
PTAT电流产生电路，用以产生PTAT电流；以及
基准电压产生电路，镜像PTAT电流，并产生基准电压。
8.如权利要求2所述的基准电压源，其特征在于，所述第一晶体管为NMOS晶体管；所述第二晶体管、所述第三晶体管和所述第五晶体管为PMOS晶体管。
9.如权利要求3所述的基准电压源，其特征在于，所述第八晶体管和所述第九晶体管、为NMOS晶体管；所述第十晶体管、所述第十一晶体管和所述第十六晶体管为PNP晶体管；所述第六晶体管、所述第七晶体管、所述第十四晶体管和所述第十五晶体管为PMOS晶体管。
10.如权利要求5所述的基准电压源，其特征在于，所述第二十三晶体管、所述第二十四晶体管、所述第二十五晶体管、所述第二十九晶体管、所述第三十晶体管以及所述第三十一晶体管为NMOS晶体管；所述第十七晶体管、所述第十八晶体管、所述第十九晶体管、所述第二十晶体管、所述第二十一晶体管以及所述第二十六晶体管为PMOS晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711472109.5A CN107918432B (zh) | 2017-12-29 | 2017-12-29 | 一种高电源抑制比基准电压源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711472109.5A CN107918432B (zh) | 2017-12-29 | 2017-12-29 | 一种高电源抑制比基准电压源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107918432A true CN107918432A (zh) | 2018-04-17 |
| CN107918432B CN107918432B (zh) | 2023-07-04 |
Family
ID=61894483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711472109.5A Active CN107918432B (zh) | 2017-12-29 | 2017-12-29 | 一种高电源抑制比基准电压源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107918432B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107967020A (zh) * | 2017-12-29 | 2018-04-27 | 成都信息工程大学 | 一种低电压基准源电路 |
| CN108563280A (zh) * | 2018-05-25 | 2018-09-21 | 成都信息工程大学 | 一种提升电源抑制比的带隙基准源 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677808B1 (en) * | 2002-08-16 | 2004-01-13 | National Semiconductor Corporation | CMOS adjustable bandgap reference with low power and low voltage performance |
| US20040095186A1 (en) * | 2002-11-15 | 2004-05-20 | Bernard Frederic J. | Low power bandgap voltage reference circuit |
| KR100790476B1 (ko) * | 2006-12-07 | 2008-01-03 | 한국전자통신연구원 | 저전압 밴드갭 기준전압 발생기 |
| CN201097250Y (zh) * | 2007-09-20 | 2008-08-06 | 华中科技大学 | 高电源抑制的带隙基准源 |
| US20080315855A1 (en) * | 2007-06-19 | 2008-12-25 | Sean Xiao | Low power bandgap voltage reference circuit having multiple reference voltages with high power supply rejection ratio |
| CN102183991A (zh) * | 2011-03-18 | 2011-09-14 | 清华大学 | 一种极低功耗带隙基准源 |
| CN102393786A (zh) * | 2011-10-28 | 2012-03-28 | 中国兵器工业集团第二一四研究所苏州研发中心 | 高阶温度补偿cmos带隙基准电压源 |
| CN102681584A (zh) * | 2012-05-30 | 2012-09-19 | 昆山锐芯微电子有限公司 | 低噪声带隙基准电路和基准源产生*** |
| US20120293149A1 (en) * | 2011-05-17 | 2012-11-22 | Stmicroelectronics (Rousset) Sas | Device for Generating an Adjustable Bandgap Reference Voltage with Large Power Supply Rejection Rate |
| CN103558890A (zh) * | 2013-09-18 | 2014-02-05 | 中国矿业大学 | 一种具有高增益高抑制比的带隙基准电压源设计 |
| CN104122918A (zh) * | 2013-04-26 | 2014-10-29 | 中国科学院深圳先进技术研究院 | 带隙基准电路 |
| CN107340796A (zh) * | 2017-08-22 | 2017-11-10 | 成都信息工程大学 | 一种无电阻式高精度低功耗基准源 |
| CN207611302U (zh) * | 2017-12-29 | 2018-07-13 | 成都信息工程大学 | 一种高电源抑制比基准电压源 |
-
2017
- 2017-12-29 CN CN201711472109.5A patent/CN107918432B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677808B1 (en) * | 2002-08-16 | 2004-01-13 | National Semiconductor Corporation | CMOS adjustable bandgap reference with low power and low voltage performance |
| US20040095186A1 (en) * | 2002-11-15 | 2004-05-20 | Bernard Frederic J. | Low power bandgap voltage reference circuit |
| KR100790476B1 (ko) * | 2006-12-07 | 2008-01-03 | 한국전자통신연구원 | 저전압 밴드갭 기준전압 발생기 |
| US20080315855A1 (en) * | 2007-06-19 | 2008-12-25 | Sean Xiao | Low power bandgap voltage reference circuit having multiple reference voltages with high power supply rejection ratio |
| CN201097250Y (zh) * | 2007-09-20 | 2008-08-06 | 华中科技大学 | 高电源抑制的带隙基准源 |
| CN102183991A (zh) * | 2011-03-18 | 2011-09-14 | 清华大学 | 一种极低功耗带隙基准源 |
| US20120293149A1 (en) * | 2011-05-17 | 2012-11-22 | Stmicroelectronics (Rousset) Sas | Device for Generating an Adjustable Bandgap Reference Voltage with Large Power Supply Rejection Rate |
| CN102393786A (zh) * | 2011-10-28 | 2012-03-28 | 中国兵器工业集团第二一四研究所苏州研发中心 | 高阶温度补偿cmos带隙基准电压源 |
| CN102681584A (zh) * | 2012-05-30 | 2012-09-19 | 昆山锐芯微电子有限公司 | 低噪声带隙基准电路和基准源产生*** |
| CN104122918A (zh) * | 2013-04-26 | 2014-10-29 | 中国科学院深圳先进技术研究院 | 带隙基准电路 |
| CN103558890A (zh) * | 2013-09-18 | 2014-02-05 | 中国矿业大学 | 一种具有高增益高抑制比的带隙基准电压源设计 |
| CN107340796A (zh) * | 2017-08-22 | 2017-11-10 | 成都信息工程大学 | 一种无电阻式高精度低功耗基准源 |
| CN207611302U (zh) * | 2017-12-29 | 2018-07-13 | 成都信息工程大学 | 一种高电源抑制比基准电压源 |
Non-Patent Citations (1)
| Title |
|---|
| 米磊 等: "一种无运放低温系数带隙基准源", 成都信息工程大学学报, vol. 32, no. 1, pages 41 - 43 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107967020A (zh) * | 2017-12-29 | 2018-04-27 | 成都信息工程大学 | 一种低电压基准源电路 |
| CN108563280A (zh) * | 2018-05-25 | 2018-09-21 | 成都信息工程大学 | 一种提升电源抑制比的带隙基准源 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107918432B (zh) | 2023-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107305403B (zh) | 一种低功耗电压产生电路 | |
| KR100790476B1 (ko) | 저전압 밴드갭 기준전압 발생기 | |
| CN108037791B (zh) | 一种无运放的带隙基准电路 | |
| TWI692923B (zh) | 電壓基準源電路及低功耗電源系統 | |
| CN207586786U (zh) | 一种高电源抑制比ptat电流源 | |
| CN111610812B (zh) | 一种带隙基准电源产生电路及集成电路 | |
| Ng et al. | A Sub-1 V, 26$\mu $ W, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode | |
| CN106055002A (zh) | 低压输出的带隙基准电路 | |
| CN207611302U (zh) | 一种高电源抑制比基准电压源 | |
| CN112181036B (zh) | 一种用于抗辐射场景的电压和电流基准电路 | |
| CN207731181U (zh) | 新型cmos结构的ldo线性稳压器 | |
| CN107918432A (zh) | 一种高电源抑制比基准电压源 | |
| CN108021169A (zh) | 一种ldo电路 | |
| CN105320198B (zh) | 一种低功耗高psrr带隙基准源 | |
| Xu et al. | A low-power bandgap reference voltage source for smart grid sensor system on chip | |
| CN107967020A (zh) | 一种低电压基准源电路 | |
| CN107992142A (zh) | 一种高电源抑制比ptat电流源 | |
| Lee et al. | A low power bandgap voltage reference for Low-Dropout Regulator | |
| CN210534613U (zh) | 一种低压差线性稳压电路和集成电路 | |
| CN101414197A (zh) | 宽输入cmos带隙基准电路结构 | |
| CN108563280A (zh) | 一种提升电源抑制比的带隙基准源 | |
| CN104820460A (zh) | 一种带隙基准电压源电路 | |
| CN114637362A (zh) | 带隙基准模块、过温保护模块、ldo电路及超声波流量计 | |
| CN101364122A (zh) | 同时提供精准电压与精准电流的参考电路 | |
| Koh et al. | Low power CMOS bandgap reference circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230602 Address after: 201203 Pudong New Area, Shanghai, China (Shanghai) free trade trial area, No. 3, 1 1, Fang Chun road. Applicant after: SHANGHAI CHIPSTAR MICROELECTRONICS Ltd. Address before: 610225, No. 24, Section 1, Xuefu Road, Southwest Economic Development Zone, Shuangliu County, Sichuan, Chengdu Applicant before: CHENGDU University OF INFORMATION TECHNOLOGY Applicant before: SICHUAN HAICHUANG TIANXIN TECHNOLOGY CO.,LTD. Applicant before: SICHUAN YOUFU TECHNOLOGY CO.,LTD. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |