CN109491432A - 一种超低压超低功耗的电压基准电路 - Google Patents

一种超低压超低功耗的电压基准电路 Download PDF

Info

Publication number
CN109491432A
CN109491432A CN201811363674.2A CN201811363674A CN109491432A CN 109491432 A CN109491432 A CN 109491432A CN 201811363674 A CN201811363674 A CN 201811363674A CN 109491432 A CN109491432 A CN 109491432A
Authority
CN
China
Prior art keywords
tube
nmos tube
voltage
grid
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811363674.2A
Other languages
English (en)
Inventor
罗萍
王远飞
彭定明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201811363674.2A priority Critical patent/CN109491432A/zh
Publication of CN109491432A publication Critical patent/CN109491432A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种超低压超低功耗的电压基准电路，属于集成电路技术领域。包括启动电路模块、电流源模块、高低电压产生模块和双N管电压差分模块，启动电路模块在电源建立时使所述电压基准电路脱离零状态，在启动完成后退出；电流源模块用于产生偏置电流；高低电压产生模块用于产生一个高电压和一个低电压；利用双N管电压差分模块将高电压和低电压之差输出，作为基准电压，同时通过调节MOS管的尺寸，来调整电压基准电路的温度系数。本发明提出的一种超低压超低功耗的电压基准电路，解决了现有带隙基准电路在电源电压低于0.7V开启电压时不能工作的问题，能够工作在更低的电源电压下；且本发明的功耗仅为几纳瓦，远远低于传统的带隙基准的功耗。

Description

一种超低压超低功耗的电压基准电路
技术领域
本发明属于集成电路技术领域，具体的说是涉及一种超低压超低功耗的电压基准电路。
背景技术
电压基准电路是所有电子***中不可或缺的一部分，在一些特殊的环境中不仅要求电压基准电路产生的电压不随电源电压和温度的变化而变化，同时还要求其以极低功耗工作在超低电源电压下。传统的带隙基准使用最为广泛，但是受其开启电压限制，不能工作在超低电源电压下，一般在低于0.7V时就不能正常工作。
发明内容
针对上述传统带隙基准不能工作在超低电源电压的不足之处，本发明提出了一种基于阈值差的超低压超低功耗的电压基准电路。
本发明的技术方案为：
一种超低压超低功耗的电压基准电路，包括：
启动电路模块，在电源建立时使所述电压基准电路脱离零状态，在启动完成后退出；
电流源模块，用于产生偏置电流；
所述电压基准电路还包括高低电压产生模块和双N管电压差分模块，
所述高低电压产生模块包括第六PMOS管MP6、第七PMOS管MP7、第六NMOS管MN6和第十NMOS管MNHV2，其中第十NMOS管MNHV2为高阈值NMOS管，第六NMOS管MN6和第十NMOS管MNHV2均工作在亚阈值区；第六PMOS管MP6的栅极连接第七PMOS管MP7的栅极，其源极连接第七PMOS管MP7的源极并连接电源电压，其漏极连接第六NMOS管MN6的栅极和漏极并输出低电压；第十NMOS管MNHV2的栅极连接其漏极和第七PMOS管MP7的漏极并输出高电压，其源极连接第六NMOS管MN6的源极并接地；第六PMOS管MP6和第七PMOS管MP7与所述电流源模块中的开关管构成电流镜，用于将所述偏置电流镜像到第六PMOS管MP6和第七PMOS管MP7所在支路；
所述双N管电压差分模块包括第七NMOS管MN7和第八NMOS管MN8，其中第七NMOS管MN7和第八NMOS管MN8均为低阈值NMOS管且均工作在亚阈值区；第七NMOS管MN7的栅漏短接并连接所述高电压，其源极连接第八NMOS管MN8的漏极并作为所述电压基准电路的输出端；第八NMOS管MN8的栅极连接所述低电压，其源极接地。
具体的，所述电流源模块包括工作在亚阈值区的第四NMOS管MN4、第五NMOS管MN5、第九NMOS管MNHV1、第四PMOS管MP4和第五PMOS管MP5；第四PMOS管MP4的栅漏短接并连接第五PMOS管MP5的栅极和第四NMOS管MN4的漏极以及所述高低电压产生模块中第六PMOS管MP6和第七PMOS管MP7的栅极，其源极连接第五PMOS管MP5的源极并连接电源电压；第五NMOS管MN5的栅漏短接并连接第五PMOS管MP5的漏极和第九NMOS管MNHV1的栅极，其源极连接第四NMOS管MN4的栅极和第九NMOS管MNHV1的漏极；第四NMOS管MN4和第九NMOS管MNHV1的源极接地。
具体的，所述启动电路模块包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3；第一PMOS管MP1的栅极连接所述电流源模块中第四PMOS管MP4的栅极，其源极连接第二PMOS管MP2的源极并连接电源电压，其漏极连接第一NMOS管MN1的栅极和漏极以及第三PMOS管MP3和第二NMOS管MN2的栅极；第三PMOS管MP3的源极连接第二PMOS管MP2的栅极和漏极，其漏极连接第二NMOS管MN2的漏极和第三NMOS管MN3的栅极；第二NMOS管MN2的源极连接第一NMOS管MN1的源极并接地；第三NMOS管MN3的漏极连接所述电流源模块中第四PMOS管MP4的栅极，其源极连接所述电流源模块中第五NMOS管MN5的栅极。
本发明的有益效果为：本发明提出的一种超低压超低功耗的电压基准电路，解决了现有带隙基准电路在电源电压低于0.7V开启电压时不能工作的问题，能够工作在更低的电源电压下；且本发明的功耗仅为几个纳瓦，远远低于传统的带隙基准的功耗。
附图说明
图1是本发明提出的一种超低压超低功耗的电压基准电路的整体结构框图。
图2是实施例中启动电路模块的电路结构图。
图3是实施例中电流源模块的电路结构图。
图4是本发明提出的一种超低压超低功耗的电压基准电路中高低电压产生模块的电路结构图。
图5是本发明提出的一种超低压超低功耗的电压基准电路中双N管电压差分模块的电路结构图。
图6是将本发明提出的一种超低压超低功耗的电压基准电路经过Hspice仿真得到的仿真图。
具体实施方式
下面结合附图和具体实施例对本发明的具体实施方式进行描述。
本发明提出的一种超低压超低功耗的电压基准电路总体结构框图如图1所示，包括启动电路模块、电流源模块、高低电压产生模块和双N管电压差分模块，利用双N管电压差分模块将高低电压之差输出，作为电压基准值，同时通过调节MOS管的尺寸，来调整电压基准电路的温度系数。本发明提出的电压基准电路可以采用标准CMOS工艺制作成集成电路。下面分别描述模块的电路结构及连接关系。
启动电路模块用于在电源建立时使电压基准电路脱离零状态，在启动完成后退出；如图2所示给出了启动电路模块的一种电路实现形式，包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3；第一PMOS管MP1的栅极连接偏置电压Vbias，其源极连接第二PMOS管MP2的源极并连接电源电压VDD，其漏极连接第一NMOS管MN1的栅极和漏极以及第三PMOS管MP3和第二NMOS管MN2的栅极，偏置电压Vbias由电流源模块提供；第三PMOS管MP3的源极连接第二PMOS管MP2的栅极和漏极，其漏极连接第二NMOS管MN2的漏极和第三NMOS管MN3的栅极；第二NMOS管MN2的源极连接第一NMOS管MN1的源极并接地VSS；第三NMOS管MN3的漏极连接节点Vup，其源极连接节点Vdown，节点Vup和节点Vdown连接到电流源模块，用于使能电流源模块。
启动电路模块中第三PMOS管MP3和第二NMOS管MN2构成一个反相器结构，初始阶段整个电路不存在偏置电流，此时反相器输入为零，输出高电平使得第三NMOS管MN3开启，电流源模块产生电流，此时反相器输入存在电压，输出低电平使得第三NMOS管MN3关闭，启动过程结束。
电流源模块由启动电路模块使能，用于产生偏置电流并提供给启动电路模块和高低电压产生模块；如图3所示给出了电流源模块的一种电路实现形式，包括第四NMOS管MN4、第五NMOS管MN5、第九NMOS管MNHV1、第四PMOS管MP4和第五PMOS管MP5；第四PMOS管MP4的栅漏短接并输出偏置电压Vbias连接第五PMOS管MP5的栅极和第四NMOS管MN4的漏极以及高低电压产生模块中第六PMOS管MP6和第七PMOS管MP7的栅极，其源极连接第五PMOS管MP5的源极并连接电源电压VDD；第五NMOS管MN5的栅漏短接并连接第五PMOS管MP5的漏极和第九NMOS管MNHV1的栅极，其源极连接第四NMOS管MN4的栅极和第九NMOS管MNHV1的漏极；第四NMOS管MN4和第九NMOS管MNHV1的源极接地VSS。
节点Vup连接第四PMOS管MP4的栅极，节点Vdown连接第五NMOS管MN5的栅极，电路启动后，启动电路模块中第三NMOS管MN3开启后，控制电流源模块产生偏置电流。第四NMOS管MN4、第五NMOS管MN5、第九NMOS管MNHV1、第四PMOS管MP4和第五PMOS管MP5均工作在亚阈值区。第四PMOS管MP4和第五PMOS管MP5构成电流镜，电流之比与宽长比之比相关，偏置电流Ibias由第四NMOS管MN4、第五NMOS管MN5以及第九NMOS管MNHV1产生，第一PMOS管分别与启动电路模块中第一PMOS管、高低电压产生模块中的第六PMOS管MP6和第七PMOS管MP7构成电流镜，将镜像电流镜像到对应的支路。
如图4所示是高低电压产生模块的结构示意图，包括第六PMOS管MP6、第七PMOS管MP7、第六NMOS管MN6和第十NMOS管MNHV2；第六PMOS管MP6的栅极连接第七PMOS管MP7的栅极，其源极连接第七PMOS管MP7的源极并连接电源电压VDD，其漏极连接第六NMOS管MN6的栅极和漏极并输出低电压VGS1；第十NMOS管MNHV2的栅极连接其漏极和第七PMOS管MP7的漏极并输出高电压VGS2，其源极连接第六NMOS管MN6的源极并接地VSS；第六PMOS管MP6和第七PMOS管MP7与电流源模块中的开关管构成电流镜，用于将偏置电流镜像到第六PMOS管MP6和第七PMOS管MP7所在支路。
第六PMOS管MP6和第七PMOS管MP7用于提供电流，第六NMOS管MN6的其阈值电压为VTH1，第十NMOS管MNHV2为高阈值NMOS，其阈值电压为VTH2，第六NMOS管MN6和第十NMOS管MNHV2均工作在亚阈值区，它们的栅源电压VGS1、VGS2有以下关系：
其中m是亚阈值斜率因子，VT是热电压，μn是电子迁移率，Cox为栅氧化电容值，k1、k2分别是第三PMOS管MP3和第四PMOS管MP4提供的电流与偏置电流的倍数，(W/L)1、(W/L)2分别为第六NMOS管MN6和第十NMOS管MNHV2的宽长比。
如图5所示是双N管电压差分模块的结构示意图，包括第七NMOS管MN7和第八NMOS管MN8，其中第七NMOS管MN7和第八NMOS管MN8均为低阈值NMOS管且均工作在亚阈值区；第七NMOS管MN7的栅漏短接并连接高电压VGS2，其源极连接第八NMOS管MN8的漏极并作为电压基准电路的输出端；第八NMOS管MN8的栅极连接低电压VGS1，其源极接地。
第七NMOS管MN7的栅源电压VGS7可表示为：
第四NMOS管MN4的栅源电压VGS8可表示为：
可得基准电压VREF：
由于阈值电压可分别表示为：
VTH1(T)＝VTH1(T0)+Kth1(T-T0)
VTH2(T)＝VTH2(T0)+Kth2(T-T0)
则进一步化简得：
对上式求一阶导数，即可得到不随温度变化而变化的电压。双N管电压差分模块将高电压VGS2和低电压VGS1之差输出，作为电压基准值VREF，同时通过调节MOS管的尺寸，来调整电压基准电路的温度系数。
本发明所提出的一种超低压超低功耗的电压基准电路，通过Hspice仿真得到如图6所示的仿真图，仿真表明在温度范围从-40℃至80℃，标准工艺角(tt corner)下产生的基准电压VREF温度系数仅为32ppm/℃。典型情况下(tt corner，27℃)，电源电压VDD＝0.5V，总的电流消耗为19nA，总功耗为9.5nW。可见本发明在不需要使用双极型晶体管和电阻的情况下，使工作的最低电压小于0.7V，相比传统基准源能够工作在更低电源电压下；同时工作的功耗仅为几纳瓦，能实现更低的功耗，可为低功耗的医疗电子产品提供稳定可靠的基准电压源。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围之内。

Claims (3)

1.一种超低压超低功耗的电压基准电路，包括：
启动电路模块，在电源建立时使所述电压基准电路脱离零状态，在启动完成后退出；
电流源模块，用于产生偏置电流；
其特征在于，所述电压基准电路还包括高低电压产生模块和双N管电压差分模块，
所述高低电压产生模块包括第六PMOS管、第七PMOS管MP7、第六NMOS管和第十NMOS管，其中第十NMOS管为高阈值NMOS管，第六NMOS管和第十NMOS管均工作在亚阈值区；第六PMOS管的栅极连接第七PMOS管的栅极，其源极连接第七PMOS管的源极并连接电源电压，其漏极连接第六NMOS管的栅极和漏极并输出低电压；第十NMOS管的栅极连接其漏极和第七PMOS管的漏极并输出高电压，其源极连接第六NMOS管的源极并接地；第六PMOS管和第七PMOS管MP7与所述电流源模块中的开关管构成电流镜，用于将所述偏置电流镜像到第六PMOS管和第七PMOS管MP7所在支路；
所述双N管电压差分模块包括第七NMOS管和第八NMOS管，其中第七NMOS管和第八NMOS管均为低阈值NMOS管且均工作在亚阈值区；第七NMOS管的栅漏短接并连接所述高电压，其源极连接第八NMOS管的漏极并作为所述电压基准电路的输出端；第八NMOS管的栅极连接所述低电压，其源极接地。
2.根据权利要求1所述的超低压超低功耗的电压基准电路，其特征在于，所述电流源模块包括工作在亚阈值区的第四NMOS管、第五NMOS管、第九NMOS管、第四PMOS管和第五PMOS管；第四PMOS管的栅漏短接并连接第五PMOS管的栅极和第四NMOS管的漏极以及所述高低电压产生模块中第六PMOS管和第七PMOS管MP7的栅极，其源极连接第五PMOS管的源极并连接电源电压；第五NMOS管的栅漏短接并连接第五PMOS管的漏极和第九NMOS管的栅极，其源极连接第四NMOS管的栅极和第九NMOS管的漏极；第四NMOS管和第九NMOS管的源极接地。
3.根据权利要求2所述的超低压超低功耗的电压基准电路，其特征在于，所述启动电路模块包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管和第三PMOS管；第一PMOS管的栅极连接所述电流源模块中第四PMOS管的栅极，其源极连接第二PMOS管的源极并连接电源电压，其漏极连接第一NMOS管的栅极和漏极以及第三PMOS管和第二NMOS管的栅极；第三PMOS管的源极连接第二PMOS管的栅极和漏极，其漏极连接第二NMOS管的漏极和第三NMOS管的栅极；第二NMOS管的源极连接第一NMOS管的源极并接地；第三NMOS管的漏极连接所述电流源模块中第四PMOS管的栅极，其源极连接所述电流源模块中第五NMOS管的栅极。
CN201811363674.2A 2018-11-16 2018-11-16 一种超低压超低功耗的电压基准电路 Pending CN109491432A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811363674.2A CN109491432A (zh) 2018-11-16 2018-11-16 一种超低压超低功耗的电压基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811363674.2A CN109491432A (zh) 2018-11-16 2018-11-16 一种超低压超低功耗的电压基准电路

Publications (1)

Publication Number Publication Date
CN109491432A true CN109491432A (zh) 2019-03-19

Family

ID=65694961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811363674.2A Pending CN109491432A (zh) 2018-11-16 2018-11-16 一种超低压超低功耗的电压基准电路

Country Status (1)

Country Link
CN (1) CN109491432A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110502056A (zh) * 2019-08-22 2019-11-26 成都飞机工业（集团）有限责任公司 一种阈值电压基准电路
CN110568894A (zh) * 2019-08-22 2019-12-13 成都飞机工业（集团）有限责任公司 一种四管电压基准电路
CN112394766A (zh) * 2019-08-19 2021-02-23 圣邦微电子（北京）股份有限公司 低电压下能降低功耗和提高精度的cmos低压带隙基准电压源

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107943183A (zh) * 2017-12-06 2018-04-20 电子科技大学 一种超低功耗的电压基准电路
CN108415503A (zh) * 2018-05-30 2018-08-17 丹阳恒芯电子有限公司 一种低压低功耗基准电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107943183A (zh) * 2017-12-06 2018-04-20 电子科技大学 一种超低功耗的电压基准电路
CN108415503A (zh) * 2018-05-30 2018-08-17 丹阳恒芯电子有限公司 一种低压低功耗基准电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王志功、景为平: "《集成电路设计九天EDA工具应用》", 30 August 2004, 东南大学出版社 *
王玉伟，张鸿，张瑞智: "一种超低功耗的低电压全金属氧化物半导体基准电压源", 《西安交通大学学报》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112394766A (zh) * 2019-08-19 2021-02-23 圣邦微电子（北京）股份有限公司 低电压下能降低功耗和提高精度的cmos低压带隙基准电压源
CN110502056A (zh) * 2019-08-22 2019-11-26 成都飞机工业（集团）有限责任公司 一种阈值电压基准电路
CN110568894A (zh) * 2019-08-22 2019-12-13 成都飞机工业（集团）有限责任公司 一种四管电压基准电路

Similar Documents

Publication Publication Date Title
CN106527572B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN102385407B (zh) 一种带隙基准电压源
CN107992156B (zh) 一种亚阈值低功耗无电阻式基准电路
CN102289243B (zh) Cmos带隙基准源
CN107340796B (zh) 一种无电阻式高精度低功耗基准源
CN102681584B (zh) 低噪声带隙基准电路和基准源产生***
CN107390757B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN107390767B (zh) 一种具有温度补偿的宽温度全mos电压基准源
CN108205353B (zh) 一种cmos亚阈值基准电压源
CN109375688B (zh) 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN102541149B (zh) 基准电源电路
CN105912066B (zh) 一种低功耗高psrr的带隙基准电路
CN105468085B (zh) 一种无Bipolar晶体管的CMOS基准电压源
CN107272818B (zh) 一种高压带隙基准电路结构
CN109491432A (zh) 一种超低压超低功耗的电压基准电路
CN103309392A (zh) 一种二阶温度补偿的无运放全cmos基准电压源
CN110502056A (zh) 一种阈值电压基准电路
CN101571728A (zh) 一种非带隙的高精度基准电压源
CN105094207A (zh) 消除体效应的带隙基准源
CN108415503A (zh) 一种低压低功耗基准电路
CN101149628B (zh) 一种基准电压源电路
CN109828630B (zh) 一种与温度无关的低功耗基准电流源
KR102542290B1 (ko) 영의 온도 계수를 가지는 nA급 기준전류 생성 회로
CN107908216B (zh) 一种非带隙无电阻基准源
CN205620849U (zh) 一种全cmos基准电压源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190319