CN103853223B - 带隙基准源的钳位电路 - Google Patents

带隙基准源的钳位电路 Download PDF

Info

Publication number
CN103853223B
CN103853223B CN201210496253.3A CN201210496253A CN103853223B CN 103853223 B CN103853223 B CN 103853223B CN 201210496253 A CN201210496253 A CN 201210496253A CN 103853223 B CN103853223 B CN 103853223B
Authority
CN
China
Prior art keywords
nmos
band gap
gap reference
clamping circuit
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210496253.3A
Other languages
English (en)
Other versions
CN103853223A (zh
Inventor
周宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210496253.3A priority Critical patent/CN103853223B/zh
Publication of CN103853223A publication Critical patent/CN103853223A/zh
Application granted granted Critical
Publication of CN103853223B publication Critical patent/CN103853223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种带隙基准源的钳位电路，是在带隙基准源的电源电压与外部电源电压之间串接一钳位电路，所述钳位电路可有效抑制电源电压的瞬间跳变，为带隙基准源提供相对稳定的电源电压，使其输出稳定的基准电压，从而抑制电源电压瞬间跳变对基准电压的影响。

Description

带隙基准源的钳位电路
技术领域
本发明涉及半导体集成电路领域，特别是指一种带隙基准源的钳位电路。
背景技术
典型的带隙基准源电路，其工作电压直接由外部电压提供，同时偏置电流源为带隙基准源提供工作电流，如图1所示，具有偏置电流源及带隙基准源。带隙基准源的输出为两参考电压（基准电压）Vref、Vref1,以及两参考电流（基准电流）Iref1、Iref2。这种直接的接法，在电源电压的跳变时，电压的波动直接对带隙基准源的输出基准电压有较大的影响。图4中曲线b则显示了采用该直接接法的带隙基准源的输出受电源输出波动（曲线a）的影响，很明显，电源电压Vpwr5的波动也造成了带隙基准源的输出产生了震荡。通常的应用中对基准电压的稳定性要求很高。
发明内容
本发明所要解决的技术问题在于提供一种带隙基准源的钳位电路，可抑制电源电压的跳变对带隙基准源的影响。
为解决上述问题，本发明提供一种带隙基准源的钳位电路，串接于偏置电流源与带隙基准源之间，对带隙基准源的输入电压进行钳位稳压，包含2个PMOS组成输入级，以及6只NMOS构成钳位稳压电路；
两PMOS的两源极并联以及两栅极并联后,形成两输入端，并联的源极连接电源输入电压，并联的栅极连接偏置电流源，以形成偏置电流源的镜像电流；
第五NMOS的栅极与漏极短接后连接第一PMOS的漏极，第五NMOS的源极接地；
第六NMOS的栅漏短接后连接第二PMOS的漏极，第一NMOS的栅漏短接后连接第六NMOS的源极，第一NMOS的源极接地；
第二NMOS的栅极连接第二PMOS的漏极，其漏极连接第二PMOS的源极；
第三NMOS的栅极与第四NMOS的栅极并联后连接第五NMOS的漏极，第三NMOS的源极与第四NMOS的漏极连接，第四NMOS的源极接地，第三NMOS的漏极与第二NMOS的源极连接并引出所述钳位电路的稳压输出端。
进一步地，所述第二NMOS为N型本征晶体管。
进一步地，所述钳位电路的工作电流是由偏置电流源提供，不需额外的电流产生电路。
本发明所述的带隙基准源的钳位电路，在带隙基准源电路输入级之前加入了一个钳位电路，在外部电源电压有较大的上冲或下冲时，经过该钳位电路使电源电压的过冲幅度减小，输出一个相对稳定的电压给带隙基准源供电，从而抑制带隙基准电压源的输出电压受电源电压跳变的影响，使基准电压更稳定，提高电路性能。
附图说明
图1是传统的带隙基准源应用示意图；
图2是本发明钳位电路的结构图；
图3是本发明的应用示意图；
图4是使用本发明后的仿真效果图。
附图标记说明
Ma是第一PMOS,Mb是第二PMOS,M1～M6分别是第一～第六NMOS。
具体实施方式
本发明所述的带隙基准源的钳位电路，串接于偏置电流源与带隙基准源之间，包含2个PMOS组成输入级，以及6只NMOS构成钳位稳压电路；如图2所示：
两PMOS Ma、Mb的两源极并联以及两栅极并联后，组成两输入端，并联的源极连接电源输入电压，并联的栅极连接偏置电流源，以形成偏置电流源的镜像电流，第五NMOSM5的栅极与漏极短接后连接第一PMOS Ma的漏极，第五NMOS M5的源极接地；
第六NMOS M6的栅漏短接后连接第二PMOS Mb的漏极，第一NMOS M1的栅漏短接后连接第六NMOS M6的源极，第一NMOS M1的源极接地；
第二NMOS M2的栅极连接第二PMOS Mb的漏极，其漏极连接第二PMOS Mb的源极；
第三NMOS M3的栅极与第四NMOS M4的栅极连接，第三NMOS M3的源极与第四NMOSM4的漏极连接，第四NMOS M4的源极接地，第三NMOS M3的漏极与第二NMOS M2的源极连接并引出所述钳位电路的稳压输出端。
图3显示了本发明的一实施例，在外部电源电压与带隙基准源电路之间串接所述钳位电路，其工作电流由偏置电流源电路产生。
电流产生电路，即偏置电流源，是图3中左侧虚线框内部分，其作用是为钳位电路和带隙基准源中的运放提供偏置电流（图3中偏置电流源为带隙基准源运放提供电流的连接未示出）。带隙基准源主体电路，如图3中右侧虚线框内电路所示。
钳位电路，如图3中间虚线框内电路所示，该电路包括6只NMOS M1、M2、M3、M4、M5、M6晶体管，其中NMOS M1、M3、M4、M5、M6为N型晶体管，M2为N型本征晶体管。
偏置电流源和钳位电路的工作电压都是由偏置电源提供（即电压vpwr5），偏置电流源的电流输出提供给钳位电路。
如图3，该电路通过偏置电流源电路提供工作电流I1和I2，第五NMOS M5是二极管接法的NMOS晶体管，该管子的Vgs为NMOS M3、M4提供偏置电压，NMOS M6和M1也是二极管接法，NMOS M2工作成源跟随器的形式，其衬底是自阱接法，可减小其Vgs，钳位电压为（Vgs6+Vgs1-Vgs2），即所述钳位电路的钳位电压是由NMOS M6、M1和M2的Vgs决定，钳位电压可根据需要设置。NMOS M2通常选取阈值电压较小的本征晶体管。通过选取管子个数、管子类型和调整管子尺寸可获得需要的钳位电压，该钳位电压即为带隙基准主体电路的工作电压。由于该电路是开环结构，其稳定性可以保证。
当外部电源电压上冲时，只要高过该钳位电路的钳位电压，该钳位电路的节点vpwr5_o会钳位在（Vgs6+Vgs1-Vgs2），从而减小电源电压上冲的幅度，为带隙基准主体电路提供一个稳定的工作电压；当外部电源电压下冲时，下冲到低于钳位电压，该钳位电路的节点vpwr5_o会输出一个低于电源电压几十毫伏的跟随电压，只要该跟随电压大于带隙基准源的最低工作电压，就能保证带隙基准源正常工作。通过这种方法减小带隙基准源工作电压的上冲和下冲的幅度，使其输出的基准电压更稳定，显著提高了带隙基准源抗电源跳变的能力，而且该钳位电路的工作电流是由偏置电流源电路提供，功耗小，整个钳位电路只有几个管子组成，结构简单。
图4显示的是使用本发明所述的钳位电路后的效果仿真图，其中a曲线是电源电压vpwr5，曲线b是未使用钳位电路的带隙基准源输出曲线，曲线c是使用了本钳位电路后的带隙基准源的输出曲线。在电源电压vpwr5有波动时，对比该3条曲线可知，本钳位电路对稳定带隙基准源的输出具有很明显的效果。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种带隙基准源的钳位电路，对带隙基准源的输入电压进行钳位稳压，其特征在于：包含2个PMOS组成输入级，以及6只NMOS构成钳位稳压电路；
两PMOS的两源极并联以及两栅极并联后,形成两输入端，并联的源极连接电源输入电压，并联的栅极连接偏置电流源，以形成偏置电流源的镜像电流；
第五NMOS的栅极与漏极短接后连接第一PMOS的漏极，第五NMOS的源极接地；
第六NMOS的栅漏短接后连接第二PMOS的漏极，第一NMOS的栅漏短接后连接第六NMOS的源极，第一NMOS的源极接地；
第二NMOS的栅极连接第二PMOS的漏极，第二NMOS的漏极连接第二PMOS的源极；
第三NMOS的栅极与第四NMOS的栅极并联后连接第五NMOS的漏极，第三NMOS的源极与第四NMOS的漏极连接，第四NMOS的源极接地，第三NMOS的漏极与第二NMOS的源极连接并引出所述钳位电路的稳压输出端。
2.如权利要求1所述的带隙基准源的钳位电路，其特征在于：所述第二NMOS为N型本征晶体管。
3.如权利要求1所述的带隙基准源的钳位电路，其特征在于：所述钳位电路的工作电流是由偏置电流源提供。
CN201210496253.3A 2012-11-28 2012-11-28 带隙基准源的钳位电路 Active CN103853223B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210496253.3A CN103853223B (zh) 2012-11-28 2012-11-28 带隙基准源的钳位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210496253.3A CN103853223B (zh) 2012-11-28 2012-11-28 带隙基准源的钳位电路

Publications (2)

Publication Number Publication Date
CN103853223A CN103853223A (zh) 2014-06-11
CN103853223B true CN103853223B (zh) 2015-08-19

Family

ID=50861011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210496253.3A Active CN103853223B (zh) 2012-11-28 2012-11-28 带隙基准源的钳位电路

Country Status (1)

Country Link
CN (1) CN103853223B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1963715A (zh) * 2005-11-09 2007-05-16 恩益禧电子股份有限公司 基准电压发生器
CN101494445A (zh) * 2008-01-23 2009-07-29 台湾类比科技股份有限公司 箝位电路及其内部的组合电路
US7633334B1 (en) * 2005-01-28 2009-12-15 Marvell International Ltd. Bandgap voltage reference circuit working under wide supply range
CN102681584A (zh) * 2012-05-30 2012-09-19 昆山锐芯微电子有限公司 低噪声带隙基准电路和基准源产生***

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633334B1 (en) * 2005-01-28 2009-12-15 Marvell International Ltd. Bandgap voltage reference circuit working under wide supply range
CN1963715A (zh) * 2005-11-09 2007-05-16 恩益禧电子股份有限公司 基准电压发生器
CN101494445A (zh) * 2008-01-23 2009-07-29 台湾类比科技股份有限公司 箝位电路及其内部的组合电路
CN102681584A (zh) * 2012-05-30 2012-09-19 昆山锐芯微电子有限公司 低噪声带隙基准电路和基准源产生***

Also Published As

Publication number Publication date
CN103853223A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
CN103941798B (zh) 低压差线性稳压器
CN105940609B (zh) 缓冲器电路和方法
CN102866721B (zh) 一种基准电压源电路
CN104216455B (zh) 用于4g通信芯片的低功耗基准电压源电路
CN106774574B (zh) 一种带隙基准源电路
CN104460799B (zh) Cmos基准电压源电路
CN108874008A (zh) 一种具有双反馈的ldo电路
CN106168827B (zh) 电压调节器
CN104793678A (zh) 稳压器
CN107390758B (zh) 低电压带隙基准源电路
CN104777870B (zh) 带隙基准电路
CN103324232A (zh) 基准电压电路
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
CN104881071A (zh) 低功耗基准电压源
CN104181971B (zh) 一种基准电压源
CN105577165B (zh) 一种io接口电平转换电路及io接口电平转换方法
CN105676929B (zh) 一种防输出过冲ldo启动电路
CN103631310B (zh) 带隙基准电压源
CN108549455A (zh) 一种具有宽输入范围的降压电路
CN209297190U (zh) 一种低压降镜像电流源电路
CN103853223B (zh) 带隙基准源的钳位电路
CN103163927B (zh) 电压调整电路
CN105807831A (zh) 一种线性稳压器及防止过冲的线性稳压***
CN205377794U (zh) 双负反馈前馈共栅结构的差分跨阻放大器电路
CN108196615A (zh) 一种高精度、低功耗电源装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant