CN101799697B - 稳压器 - Google Patents

Abstract

本发明提供过冲时的响应特性优良的稳压器。设置检测输出端子的过冲的晶体管(303)和连接到晶体管(303)的电流镜电路，若检测到晶体管(303)过冲，则控制晶体管(16)导通而使输出端子的电压放电。

Description

稳压器

技术领域

本发明涉及在输出端子连接了负载电容的稳压器。

背景技术

对传统的稳压器进行说明。图6是表示传统稳压器的电路图。

在稳压器中为了提高调节动作的稳定性及过渡响应特性而一般在输出部连接电容器，在本例中也有连接负载电容95。电源单元91输出电源电压VDD。稳压器92基于电源电压VDD，输出一定的电压即输出电压Vout。电压检测电路93基于电源电压VDD，对NMOS晶体管94进行导通/截止控制。

若电源单元91关闭(shut-down)，则电源电压VDD降低，输出电压Vout也降低。若电源电压VDD低于规定电压，则电压检测电路93控制NMOS晶体管94，以使NMOS晶体管94导通，从而NMOS晶体管94导通。这样，稳压器92的输出端子与接地端子连接，因此负载电容95强制放电，输出电压Vout也通过NMOS晶体管94降低。这时，负载电容95的放电速度是存在NMOS晶体管94时快于不存在NMOS晶体管94的情况(例如，参照专利文献1：日本特开2000-152497号公报)。

例如，若负载急剧成为轻负载，且输出电压Vout过冲(overshoot)，则输出电压Vout稳定到一定的电压为止的时间变长，稳压器的响应特性变差。因而，为缩短这时间使响应特性优良而寻求传统功能以外还寻求过冲应付功能。

发明内容

本发明鉴于上述课题构思而成，提供能够使过冲时的响应特性优良且在关闭时能够使负载电容迅速放电的稳压器。

具备：第一晶体管，用于检测输出端子的过冲；第二晶体管，该第二晶体管的栅极和漏极连接到所述第一晶体管的漏极；第三晶体管，该第三晶体管的栅极连接到所述第二晶体管的栅极；以及第四晶体管，该第四晶体管的漏极连接到所述第三晶体管的漏极，而栅极连接到基准电压端子，且阈值低于所述第一晶体管。

(发明效果)

在本发明中，若稳压器的输出电压高于检测电压，则控制晶体管导通，从而使负载电容放电。因而，稳压器的输出电压急剧降低，所以缩短了稳压器的输出电压自高于检测电压后稳定到一定的电压为止的时间，使稳压器的响应特性优良。因此，即使负载急剧成为轻负载且输出电压过冲而输出电压高于检测电压，稳压器的响应特性也变得优良。

此外，关闭时通过被输入从外部输入的外部信号，控制晶体管也导通，使负载电容放电。因而，能够在过冲时使负载电容迅速放电，并且能够使稳压器的输出电压快速成为接地电压。

附图说明

图1是表示本发明的稳压器的电路图。

图2是表示第一实施方式的稳压器的电路图。

图3是表示第二实施方式的稳压器的电路图。

图4是表示第三实施方式的稳压器的电路图。

图5是表示第四实施方式的稳压器的电路图。

图6是表示传统稳压器的电路图。

具体实施方式

图1是表示本发明的稳压器的电路图。

稳压器具备输出晶体管11、分压电路12、放大器13、电压检测电路14、“或(OR)”电路15、控制晶体管16及导通/截止电路17。此外，在稳压器的输出端子上连接有负载电容21。

输出晶体管11的栅极与放大器13的输出端子连接，而源极与电源端子连接，且漏极经由分压电路12连接到接地端子。放大器13的非反相输入端子与分压电路12的输出端子连接，而反相输入端子与基准电压输入端子连接。

电压检测电路14的输入端子与稳压器的输出端子连接且输出端子与“或”电路15的第一输入端子连接。导通/截止电路17的输入端子与稳压器的导通/截止控制端子V2连接，且输出端子与“或”电路15的第二输入端子连接。控制晶体管16的栅极与“或”电路15的输出端子连接，源极与接地端子连接，漏极与稳压器的输出端子连接。此外，负载电容21设置在稳压器的输出端子与接地端子之间。

输出晶体管11基于放大器13的输出电压及电源电压VDD，将输出电压Vout输出。分压电路12对输出电压Vout进行分压，输出分压电压Vfb。放大器13比较分压电压Vfb和基准电压Vref，控制输出晶体管11，以使输出电压Vout成为一定的电压。

电压检测电路14在设定比上述的一定的电压高的检测电压，且检测出输出电压Vout高于检测电压的情况下，输出检测信号。导通/截止电路17是这样的电路，即，在关闭时被输入从外部输入的外部信号，输出使各要素电路过冲的信号，且具有迟滞(hysteresis)特性，以应付相对外部信号的振动(chattering)或噪声。“或”电路15在被输入检测信号或外部信号时，使控制晶体管16导通。控制晶体管16通过导通来使负载电容21放电。

接着，对于稳压器的动作进行说明。

若输出电压Vout高于规定电压，即，分压电压Vfb高于基准电压Vref，则放大器13的输出电压(输出晶体管11的栅极电压)升高，输出晶体管11截止下去，且输出电压Vout降低。此外，若输出电压Vout低于规定电压，则如上所述，输出电压Vout升高。即，输出电压Vout成为一定。

在负载急剧成为轻负载的情况下，有时输出电压Vout会过冲。这时输出电压Vout成为比检测电压高。

若输出电压Vout高于检测电压，则输出电压V1成为高电平。即，电压检测电路14会输出检测信号。这样“或”电路15的输出电压也成为高电平，控制晶体管16导通，且电容21放电。这样输出电压Vout就会急剧降低，因此输出电压Vout自高于检测电压后稳定到一定的电压为止的时间变短，且稳压器的响应特性变得优良。

在温度升高，且输出晶体管11的泄漏电流增多的情况下，输出电压Vout有时会高于检测电压。

若输出电压Vout高于检测电压，则输出电压V1成为高电平。即，电压检测电路14会输出检测信号。这样，“或”电路15的输出电压也成为高电平，控制晶体管16导通，且电容21放电。这样输出电压Vout就会急剧降低，因此输出电压Vout难以成为检测电压以上，抑制输出电压Vout上升到检测电压以上。

然后，通过泄漏电流，输出电压Vout再次升高时，如上所述，输出电压Vout再次降低，会间歇地进行电容21的放电。

在关闭时，稳压器从外部进行控制，以使导通/截止控制端子V2的输入电压成为高电平。“或”电路15的输出电压成为高电平，控制晶体管16导通，且电容21放电。这样在关闭时能够使负载电容21迅速放电。

以下，参照附图，就本发明稳压器的详细的实施方式进行说明。

[第一实施方式]

图2是第一实施方式的稳压器的电路图。

第一实施方式的稳压器具备输出晶体管11、分压电路12、放大器13、电压检测电路部351、“或”电路15、以及控制晶体管16。分压电路12具备电阻321和电阻322。电压检测电路部321具备PMOS晶体管301、PMOS晶体管302、NMOS晶体管303、NMOS晶体管304、反相器305、以及反相器306。

放大器13的输出与输出晶体管11的栅极连接，且非反相输入端子与节点312连接，而反相输入端子与节点311连接。输出晶体管11的漏极与输出端子313连接，而源极与电源端子314连接。分压电路12的一端与输出端子313连接，另一端与接地端子315连接，而输出与节点312和电压检测电路部321的NMOS晶体管303的栅极连接。电压检测电路部321的输出与“或”电路15连接。“或”电路15的一个输入端子与电压检测电路部321的输出连接，另一输入端子与ONOFFB端子316连接，而输出与控制晶体管16的栅极连接。控制晶体管16的源极与接地端子315连接，而漏极与输出端子313连接。

分压电路12中，电阻321和电阻322的连接点与节点312连接，电阻321的另一端与输出端子313连接，电阻322的另一端与接地端子315连接。

电压检测电路部351中，NMOS晶体管303的漏极与PMOS晶体管301的漏极及栅极和PMOS晶体管302的栅极连接，而源极与接地端子315连接。PMOS晶体管301的源极与输出端子313连接。PMOS晶体管302的漏极与反相器305的输入端子及NMOS晶体管304的漏极连接，而源极与输出端子313连接。NMOS晶体管304的栅极与基准电压端子311连接，源极与接地端子315连接。反相器306的输入与反相器305的输出端子连接，输出与“或”电路15的输入端子连接。

接着对稳压器的动作进行说明。

ONOFFB端子316上被输入低电平的信号，在正常动作状态下，NMOS晶体管304导通且节点317成为低电平。这样“或”电路15的输出成为低电平，使控制晶体管16截止，不进行输出端子313的电压Vout的控制。

若连接在输出端子313的负载从重负载急剧变化到轻负载，则在输出端子313的电压Vout上发生过冲。这样，因PMOS晶体管302的漏极-源极间的寄生电容而节点317的电压就会瞬间成为高电平。然后“或”电路15的输出成为高电平，使控制晶体管16导通。这样使输出端子313的电压减少，并使过冲减少。然后，在节点312的电压中也同样发生过冲，因此NMOS晶体管303检测出过冲并导通，有电流流过PMOS晶体管301。PMOS晶体管301和302成为电流镜(current mirror)，因此电流也流过PMOS晶体管302，节点317成为高电平。又，“或”电路15的输出成为高电平，使控制晶体管16导通。这样减少输出端子313的电压，并减少过冲。

如上述那样构成的电压检测电路部351，刚在电压Vout上出现过冲后，通过PMOS晶体管302的漏极-源极间的寄生电容来使控制晶体管16立即导通，降低Vout的电压，其后直至过冲减少的期间，NMOS晶体管303检测出过冲，从而使控制晶体管16导通并降低Vout的电压。在NMOS晶体管303和NMOS晶体管304的阈值中，使NMOS晶体管304的阈值低于NMOS晶体管303的阈值。该阈值差成为检测过冲时的检测电压，仅在发生过冲而节点312的电压大到阈值差以上时NMOS303导通，能够使Vout的电压降低。此外，虽然未作图示，但PMOS晶体管301和PMOS晶体管302的源极连接到电源端子314也可。

如以上说明的那样，依据第一实施方式的稳压器，当输出端子313上发生了过冲时，使控制晶体管16导通，从而能够减少过冲。

[第二实施方式]

图3是第二实施方式的稳压器的电路图。

与图2的不同点在于利用电阻601、602、603设定过冲的检测电压，并利用NMOS晶体管604使解除电压迟滞(hysteresis)。其连接方式是，电阻601和电阻602的连接点连接到NMOS晶体管303的栅极，电阻601的另一端连接至输出端子313。电阻602和电阻603的连接点连接至NMOS晶体管604的漏极，电阻603的另一端连接至接地端子315。NMOS晶体管604中栅极与反相器305的输出连接，而源极与接地端子315连接。

接着对第二实施方式的稳压器的动作进行说明。

若在输出端子313的电压Vout发生过冲，则在节点612的电压也同样发生过冲。这样检测出该过冲而NMOS晶体管303导通，有电流流过PMOS晶体管301。PMOS晶体管301和302成为电流镜，因此在PMOS晶体管302中也有电流流过，使节点317成为高电平。然后“或”电路15的输出成为高电平，使控制晶体管16导通。这样使输出端子313的电压减少，并使过冲减少。检测过冲的电压是由电阻601、602、603的比值来决定的。因此，通过调节该比值，可以任意调节检测电压。此外，虽然未作图示，但是在使电阻601、602、603可调的情况下，也可以进行考虑了工序偏差的微调。

若在输出端子313上发生过冲，则节点317成为高电平，控制晶体管16导通而减少输出端子313的过冲。其后当过冲趋于减少时，反相器305的输出为低电平，因此NMOS晶体管604截止且电阻的比值改变，使解除电压降低。因此，利用低于检测电压的解除电压使NMOS晶体管303截止，可以使节点317的电压从高电平反相至低电平并使控制晶体管16截止。如此通过使节点312的检测电压与解除电压具有差距，控制晶体管16重复在检测电压附近的导通/截止，能够防止发生噪声。此外，虽然未作图示，但PMOS晶体管301和PMOS晶体管302的源极连接至电源端子314也可。

如以上说明的那样，依据第二实施方式的稳压器，当输出端子313上发生了过冲时，能够使控制晶体管16导通而减少过冲。此外，可通过电阻来任意调整过冲的检测电压和解除电压，并且利用迟滞性使控制晶体管16导通/截止，从而能够防止噪声发生。

[第三实施方式]

图4是第三实施方式的稳压器的电路图。

与图2的不同点在于追加NMOS晶体管401和NMOS晶体管402，使过冲的检测电压和解除电压具有迟滞性。其连接方式是，NMOS晶体管401中栅极与节点311连接，而漏极与节点317连接，且源极与NMOS晶体管402的漏极连接。NMOS晶体管402中栅极与反相器305的输出连接，而源极与接地端子315连接。

接着对第三实施方式的稳压器的动作进行说明。

若在输出端子313发生过冲，则节点317成为高电平，控制晶体管16导通而使输出端子313的过冲减少下去。其后当过冲趋于减少时，反相器305的输出为低电平，因此NMOS晶体管402截止，且节点317的反相电平变低。这与节点312的解除电压降低的情形相同。然后，当过冲减少且节点312的电压趋于下降时，利用比节点312的检测电压低的解除电压来使NMOS晶体管303截止，使节点317的电压从高电平反相至低电平，且使控制晶体管16截止。如此通过使节点312的检测电压和解除电压有差距，使控制晶体管16重复进行检测电压附近的导通/截止并能防止发生噪声。再者，虽然未作图示，但是PMOS晶体管301和PMOS晶体管302的源极连接到电源端子314也可。

如以上说明的那样，依据第三实施方式的稳压器，当输出端子313上发生了过冲时，能够使控制晶体管16导通而减少过冲。此外，使过冲的检测电压和解除电压具有迟滞性，使控制晶体管16导通/截止，从而能够防止发生噪声。

[第四实施方式]

图5是第四实施方式的稳压器的电路图。

与图2的不同点在于利用Nch耗尽型晶体管502和NMOS晶体管501检测输出电压的过冲。其连接方式是，NMOS晶体管501中栅极与节点312连接，而漏极与节点317连接，且源极与接地端子315连接。Nch耗尽型晶体管502中栅极及源极与节点317连接，而漏极与电源端子314连接。

接着对第四实施方式的稳压器的动作进行说明。

ONOFFB端子316上被输入低电平的信号，且在正常动作状态下，NMOS晶体管504截止且节点317成为高电平。这样“或”电路15的输出就会成为低电平，并使控制晶体管16截止，不进行输出端子313的电压Vout的控制。

若连接至输出端子313的负载由重负载急剧变化到轻负载，则在输出端子313的电压Vout发生过冲。这样在节点312的电压上也同样发生过冲，检测出该过冲而NMOS晶体管501导通。若NMOS晶体管501导通，则节点317成为低电平，且“或”电路15的输出成为高电平，使控制晶体管16导通。这样使输出端子313的电压减少，并使过冲减少。

如以上说明的那样，依据第四实施方式的稳压器，当在输出端子313上发生了过冲时，可以使控制晶体管16导通而减少过冲。此外，由于使用的晶体管少，能够减小布局面积。

(符号说明)

11    输出晶体管

12    分压电路

13    放大器

14    电压检测电路

15    “或”电路

16    控制晶体管

17    导通/截止电路

21    负载电容

311   基准电压端子

313   输出端子

314   电源端子

315   接地端子

316   ONOFFB端子

351、451、551、651  电压检测电路部

Claims (2)

1.一种稳压器，其中输出端子上连接有负载电容，且检测所述输出端子的过冲的电压检测电路部控制连接至所述输出端子的控制晶体管，从而减少所述输出端子的过冲，其特征在于，

所述电压检测电路部具备：

第一晶体管，用于检测所述输出端子的过冲；

第二晶体管，该第二晶体管的栅极及漏极与所述第一晶体管的漏极连接，而源极与所述输出端子连接；

第三晶体管，该第三晶体管的栅极与所述第二晶体管的栅极连接，而源极与所述输出端子连接；以及

第四晶体管，该第四晶体管的漏极与所述第三晶体管的漏极连接，而栅极与基准电压端子连接，且阈值低于所述第一晶体管，

在所述第一晶体管检测出所述输出端子的过冲之前，通过所述第三晶体管的漏极-源极间的寄生电容来检测所述输出端子的过冲，

使连接到所述输出端子的第一电阻和第二电阻的连接点，与所述第一晶体管的栅极连接，

所述第二电阻由多个电阻构成，并且设有第五晶体管，该第五晶体管通过所述电压检测电路部的输出来切换所述第二电阻的电阻值。

2.如权利要求1所述的稳压器，其特征在于，

所述电压检测电路部还具备：

第六晶体管，该第六晶体管的漏极与所述第三晶体管的漏极连接，而栅极与所述基准电压端子连接，且阈值低于所述第一晶体管，以及

第七晶体管，该第七晶体管的栅极与反相器的输出端子连接以使所述过冲的检测电压和解除电压具有迟滞性，漏极与所述第六晶体管的源极连接。