WO2015136680A1 - 電圧制御回路及び半導体記憶装置 - Google Patents
電圧制御回路及び半導体記憶装置 Download PDFInfo
- Publication number
- WO2015136680A1 WO2015136680A1 PCT/JP2014/056807 JP2014056807W WO2015136680A1 WO 2015136680 A1 WO2015136680 A1 WO 2015136680A1 JP 2014056807 W JP2014056807 W JP 2014056807W WO 2015136680 A1 WO2015136680 A1 WO 2015136680A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- node
- line
- voltage
- control circuit
- potential
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Definitions
- Embodiments described herein relate generally to a voltage control circuit and a semiconductor memory device.
- the step-down voltage control circuit steps down the voltage input to the input node and outputs the stepped down voltage from the output node. At this time, it is desired to stabilize the level of the voltage to be output from the output node.
- a voltage control circuit having a first NMOS transistor, a second NMOS transistor, an operational amplifier, and a regulation circuit.
- the first NMOS transistor has a drain connected to the first node on the input node side, a source connected to the second node on the output node side, and a gate connected to the first node via the third node. It is connected.
- the second NMOS transistor has a drain connected to the third node and a source connected to the first reference potential.
- the operational amplifier has a non-inverting input terminal connected to a reference node between the second node and the second reference potential, an inverting input terminal connected to the reference potential, and an output terminal connected to the gate of the second NMOS transistor. Has been.
- the adjustment circuit forms a discharge path from the first line to the second line when the potential of the output node exceeds the target value.
- the first line is a line connecting the source of the first NMOS transistor and the second node.
- the second line is a line connecting the third node and the drain of the second NMOS transistor.
- the figure which shows the structure of the voltage control circuit concerning the other modification of embodiment. 1 is a diagram showing a configuration of a semiconductor memory device to which a voltage control circuit according to a basic mode is applied.
- the voltage control circuit 40 according to the basic form is a step-down voltage control circuit.
- the present invention is applied to a semiconductor memory device 1 as shown in FIGS.
- FIG. 6 is a diagram showing a configuration of the semiconductor memory device 1 to which the voltage control circuit 40 is applied.
- FIG. 7 is a diagram showing a configuration of the memory cell array 2 in the semiconductor memory device 1.
- the semiconductor memory device 1 stores data in a nonvolatile manner, and is a NAND flash memory, for example.
- the semiconductor memory device 1 includes a memory cell array 2, a row decoder 3, a sense amplifier (S / A) block 4, a column decoder 5, a controller 6, a high voltage generator (HV GEN) 7, a CG driver 8, an address register 9, and An I / O buffer 10 is provided.
- the memory cell array 2 includes a plurality of memory cells.
- the plurality of memory cells constitute a plurality of rows and a plurality of columns.
- the memory cell array 2 includes n (n is a positive integer) blocks BLK-0 to BLK- (n ⁇ 1).
- n is a positive integer
- blocks BLK-0 to BLK- (n ⁇ 1) for example, as shown in FIG. 7, a plurality of NAND strings NS-0 to NS- (p ⁇ 1) are arranged.
- the plurality of NAND strings NS-0 to NS- (p-1) extend in the column direction, for example.
- the plurality of NAND strings NS-0 to NS- (p-1) are arranged in the row (row) direction.
- Each of the NAND strings NS-0 to NS- (p-1) includes, for example, a plurality of memory cells MT-0 to MT- (k-1) connected in series to each other and two connected to each of the two ends. Select gates ST and DT are included (see FIG. 7).
- a plurality of word lines extend in the row direction.
- a plurality of word lines are arranged in the column direction.
- the plurality of word lines WL-0 to WL- (k-1) extend in the row direction.
- the plurality of word lines WL-0 to WL- (k-1) are arranged in the column direction. That is, the plurality of word lines WL-0 to WL- (k ⁇ 1) intersect with the plurality of NAND strings NS-0 to NS- (p ⁇ 1).
- the plurality of word lines WL-0 to WL- (k-1) are connected to the control electrode of the memory cell.
- the two select gate lines SGD and SGS extend in the row direction. Select gate lines SGD and SGS are arranged at both ends of a plurality of word lines in the column direction. The two select gate lines SGD and SGS are connected to the control electrodes of the select gates DT and ST, respectively.
- the multiple bit lines extend in the column direction.
- the plurality of bit lines are arranged in the row (row) direction.
- the plurality of bit lines BL-0 to BL- (p-1) extend in the column direction.
- the plurality of bit lines BL-0 to BL- (p-1) are arranged in the row direction. That is, the plurality of bit lines BL-0 to BL- (p-1) correspond to the plurality of NAND strings NS-0 to NS- (p-1).
- Each NAND string NS is connected to a common source line via a corresponding select gate ST.
- Each NAND string NS is connected to a corresponding bit line BL via a corresponding select gate DT.
- the high voltage generator 7 boosts the power supply voltage under the control of the controller 6 and supplies a voltage corresponding to the boosted voltage to the CG driver 8.
- the high voltage generator 7 includes high voltage generation circuits 71 and 72 and a voltage control circuit 40 (see FIG. 8).
- the high voltage generation circuit 72 boosts the power supply voltage, and generates a first voltage Vout-1 for setting the program potential Vpgm (for example, about 18 V) to the selected word line corresponding to the selected memory cell at the time of writing.
- the CG driver 8 is supplied.
- the high voltage generation circuit 71 boosts the power supply voltage and supplies the boosted voltage to the voltage control circuit 40 and other circuits (not shown).
- the voltage control circuit 40 generates a second voltage Vout ⁇ 2 for setting a transfer potential Vpass (for example, about 10V) on a non-selected word line corresponding to a non-selected memory cell by using a boosted voltage at the time of writing.
- Vpass for example, about 10V
- the high voltage generator 7 has a plurality of well regions (for example, n well and p well) corresponding to the blocks BLK-0 to BLK- (n-1) according to the operation mode (write, read, erase, etc.).
- a control signal WELL for controlling the potential of the double well region) and the potential of the source line is generated and supplied to the row decoder 3.
- the CG driver 8 generates a voltage for driving each word line using the voltage received from the high voltage generator 7 under the control of the controller 6. For example, the CG driver 8 generates the first voltage Vout-1 'so that the level becomes substantially equal to the first voltage Vout-1 at the time of writing. The CG driver 8 generates the second voltage Vout-2 'so that the level is substantially equal to the second voltage Vout-2 at the time of writing. The CG driver 8 supplies the generated voltage CG (for example, the first voltage or the second voltage) to the row decoder 3.
- the row decoder 3 is connected to each word line WL-0 to WL- (k-1) connected to the control electrode of each memory cell MT in the NAND string NS.
- the row decoder 3 decodes the row address transferred from the address register 9 and determines the addresses of the selected word line and the unselected word line among the plurality of word lines WL-0 to WL- (k ⁇ 1). To do.
- the row decoder 3 sets the potential of the selected word line to the program potential Vpgm (for example, about 18 V) by applying the first voltage to the selected word line, and applies the second voltage to the non-selected word line.
- the potential of the unselected word line is set to the transfer potential Vpass (for example, about 10 V).
- the sense amplifier block 4 has a plurality of pairs of sense amplifiers and data latches corresponding to the plurality of bit lines BL-0 to BL- (p-1). Each pair of sense amplifiers and data latches are connected to corresponding NAND strings NS and bit lines BL via a select gate AT. The read data detected by the sense amplifier is held in a data latch paired with the sense amplifier, for example, as binary data.
- the column decoder 5 decodes the column address from the address register 9. Further, the column decoder 5 determines whether or not to transfer the data held in the data latch circuit to the data bus based on the decoded result.
- the I / O buffer 10 buffers the address, data, and command input from the I / O terminal.
- the I / O buffer 10 transfers an address to the address register 9, transfers a command to the command register, and transfers data to the data bus.
- FIG. 8 is a diagram showing a configuration relating to the connection between the voltage control circuit 40 and the word lines WL-0 to WL- (k ⁇ 1).
- FIG. 9 is a diagram showing temporal changes in the potentials of the word lines WL-0 to WL-2.
- the high voltage generation circuit 72 generates a first voltage Vout-1 corresponding to a voltage for setting a program potential Vpgm (for example, about 18 V) in a selected word line corresponding to the selected memory cell at the time of writing to generate a CG driver 8 is supplied.
- the CG driver 8 generates and outputs a first voltage Vout-1 'so that the level is substantially equal to the first voltage Vout-1 generated by the high voltage generation circuit 72.
- the first voltage Vout-1 ' is a voltage for setting the program potential Vpgm (for example, about 18 V) to the selected word line corresponding to the selected memory cell at the time of writing, for example.
- the high voltage generation circuit 71 supplies a boosted voltage to the voltage control circuit 40.
- the voltage control circuit 40 receives the boosted voltage generated by the high voltage generation circuit 71 as the input voltage Vin-2.
- the voltage control circuit 40 is a step-down voltage control circuit that steps down the input voltage Vin-2 from the input node and outputs the stepped down voltage from the output node as an output voltage (second voltage) Vout-2. .
- the CG driver 8 generates and outputs an output voltage Vout-2 'so that the level is substantially equal to the second voltage Vout-2.
- the output voltage Vout-2 ' is a voltage for setting a transfer potential Vpass (for example, about 10 V) to an unselected word line corresponding to an unselected memory cell at the time of writing, for example.
- the row decoder 3 has a plurality of select gates WT1-0 to WT1- (k-1), WT2-0 to WT2- (k-1).
- the plurality of select gates WT1-0 to WT1- (k-1) correspond to the high voltage generation circuit 72 and electrically connect the output node of the voltage control circuit 30 to the selected word line WL according to the decoding result of the row address.
- the plurality of select gates WT2-0 to WT2- (k-1) correspond to the voltage control circuit 40 and electrically connect the output node of the voltage control circuit 40 to the unselected word line WL according to the decoding result of the row address. Connecting.
- the row decoder 3 transfers the first voltage Vout ⁇ 1 ′ (Vpgm) from the high voltage generation circuit 72 to the selected word line WL, and the first voltage Vout ⁇ 1 ′ from the voltage control circuit 40. 2 voltage Vout-2 ′ (Vpass) is transferred to the unselected word line WL.
- Vpgm voltage
- Vpass voltage
- the output voltage of the voltage control circuit 40 electrically connected to the non-selected word line WL Overshoot is likely to occur in the waveform.
- the select gates WT1-1, WT2-0, WT2-2 in the row decoder 3 are turned on.
- the first voltage Vout-1 ′ (Vpgm) from the high voltage generation circuit 72 is transferred to the selected word line WL-1
- the second voltage Vout-2 ′ (Vpass) from the voltage control circuit 40 is not set.
- the data is transferred to the selected word lines WL-0 and WL-2.
- the potential of the non-selected word lines WL-0 and WL-2 is easily raised by capacitive coupling between the selected word line WL-1 and the non-selected word lines WL-0 and WL-2.
- overshoot occurs in the waveform of the output voltage of the voltage control circuit 40 electrically connected to ⁇ 0 and WL ⁇ 2.
- a read operation voltage may be generated or generated.
- the potential of the non-selected word lines WL-0 and WL-2 is easily raised by capacitive coupling between the selected word line WL-1 and the non-selected word lines WL-0 and WL-2.
- overshoot occurs in the waveform of the output voltage of the voltage control circuit 40 electrically connected to WL-0 and WL-2.
- FIG. 10 is a diagram illustrating a configuration of the voltage control circuit 40.
- the voltage control circuit 40 is a step-down voltage control circuit, and is stepped down and stepped down so that the voltage Vin input to the input node Nin substantially matches the potential of the target value Vt.
- the voltage Vout is output from the output node Nout.
- the voltage control circuit 40 includes an NMOS transistor (first NMOS transistor) 41, an NMOS transistor (second NMOS transistor) 42, an operational amplifier 43, and resistance elements R1 to R3.
- the NMOS transistor 41 is arranged between the node N1 on the input node Nin side and the node N2 on the output node Nout side.
- the NMOS transistor 41 controls the current flowing from the input node Nin to the output node Nout when the voltage control circuit 40 steps down the voltage Vin.
- the NMOS transistor 41 has a drain connected to the input node Nin via the node N1, a source connected to the output node Nout via the node N2, and a gate connected to the input node via the node N3, the resistance element R3, and the node N1. Connected to Nin.
- the NMOS transistor 42 is arranged between the node N1 on the input node Nin side and the reference potential (first reference potential) Vr1.
- the NMOS transistor 42 controls the gate voltage Vgate of the NMOS transistor 41 when the voltage control circuit 40 steps down the voltage Vin. That is, the NMOS transistor 42 controls the drain current to control the voltage drop amount by the resistance element R3 with respect to the voltage Vin at the input node Nin, thereby controlling the gate voltage Vgate of the NMOS transistor 41 (the voltage at the node N3).
- the NMOS transistor 42 has a drain connected to the input node Nin via the node N3, the resistor element R3, and the node N1, a source connected to the reference potential Vr1, and a gate connected to the output terminal 433 of the operational amplifier 43.
- the reference potential Vr1 is a potential corresponding to the gate voltage Vgate that turns off the NMOS transistor 41 when the NMOS transistor 42 is strongly turned on, for example, the ground potential GND.
- the operational amplifier 43 adjusts the bias voltage of the gate of the NMOS transistor 42 so that the potential of the output node Nout substantially matches the target value Vt when the voltage control circuit 40 steps down the voltage Vin. That is, the operational amplifier 43 adjusts the bias voltage of the gate of the NMOS transistor 42 so that the difference between the potential of the reference node Nf and the reference potential Vref substantially matches zero.
- the operational amplifier 43 has a non-inverting input terminal (+) 431 connected to the reference node Nf, an inverting input terminal ( ⁇ ) 432 connected to the reference potential Vref, and an output terminal 433 connected to the gate of the NMOS transistor 42.
- the reference node Nf is a node between the node N2 and the reference potential Vr2.
- the reference potential Vr2 is lower than the target value Vt and the reference potential Vref, and is, for example, the ground potential GND.
- Resistive elements R1 and R2 divide the voltage of output node Nout by the ratio of the resistance values to obtain the potential of reference node Nf.
- the resistance element R1 has one end connected to the reference potential Vr2 and the other end connected to the reference node Nf.
- the resistance element R2 has one end connected to the reference node Nf and the other end connected to the output node Nout via the node N2.
- the resistance element R3 defines the voltage drop amount of the node N3 with respect to the voltage Vin of the input node Nin together with the drain current of the NMOS transistor 42 by its resistance value.
- the resistor element R3 has one end connected to the gate of the NMOS transistor 41 and the drain of the NMOS transistor 42 via the node N3, and the other end connected to the output node Nin and the drain of the NMOS transistor 41 via the node N1.
- FIG. 11 is a waveform diagram showing the operation of the voltage control circuit 40.
- the input voltage Vin starts to rise from the reference level (GND level).
- the gate voltage Vgate of the NMOS transistor 41 begins to rise, the NMOS transistor 41 enters a half-on state, equivalently functions as a resistor, and its drain current begins to rise gradually.
- the drain current of the NMOS transistor 41 is shunted at the node N2, and a part of the drain current is charged to the output node Nout, so that the potential (output voltage Vout) of the output node Nout increases.
- the drain current of the NMOS transistor 41 increases as the gate voltage Vgate of the NMOS transistor 41 increases. Therefore, the limiting current Ilim also increases, and the potential Ilim ⁇ R1 of the reference node Nf increases from the reference potential Vr2 so as to approach the reference potential Vref. That is, since the potential of the reference node Nf at this time is Ilim ⁇ R1 ⁇ Vref, the limiting current is Ilim ⁇ Vref / (R1).
- the bias voltage supplied from the output terminal 433 of the operational amplifier 43 to the gate of the NMOS transistor 42 becomes an intermediate potential from the reference level (ground level). Begins to rise as it approaches.
- the NMOS transistor 42 is in a half-on state and equivalently functions as a resistor, and its drain current begins to rise gradually.
- the gate voltage Vgate of the NMOS transistor 41 in the period from timing t0 to timing t2 so as to follow the operation in which the input voltage Vin increases from the reference level (GND level) to the target value Vt0.
- the output voltage Vout and the limit current Ilim continue to rise.
- the bias voltage supplied from the output terminal 433 of the operational amplifier 43 to the gate of the NMOS transistor 42 rises to an intermediate potential
- the gate voltage Vgate of the NMOS transistor 41 rises
- the drain current of the NMOS transistor 41 increases. Accordingly, the amount of charge charged in the output node Nout increases, the potential of the output node Nout (output voltage Vout) increases to the target value Vt, and the limiting current Ilim increases.
- the amount of voltage drop due to the resistance element R3 increases remarkably and the gate voltage Vgate of the NMOS transistor 41 rapidly decreases, so that the NMOS transistor 41 is turned off.
- the electric charge charged in the output node Nout is discharged to the reference potential Vr2 via the resistance element R2, the reference node Nf, and the resistance element R1, so that the limit current Ilim further increases.
- the NMOS transistor 41 returns to the half-on state.
- the output node Nout is charged with a charge whose potential reaches the target value Vt, and surplus charge is discharged to the reference potential Vr2 via the resistor element R2, the reference node Nf, and the resistor element R1.
- the limit current Ilim is stabilized at a level substantially equal to the value Vref / (R1), and the output voltage Vout is stabilized in a state substantially matching the target value Vt.
- the discharge time T from the occurrence of overshoot at timing t2 until the output voltage Vout stabilizes at the target value Vt at timing t4 is the resistance value of the resistance elements R1 and R2. Since the time constant depends on the parasitic capacitance Cout of the output node Nout, the output node Nout tends to be longer. This tendency becomes more prominent because the time constant increases and the discharge current decreases as the resistance values of the resistance elements R1 and R2 increase.
- the time constant can be reduced and the discharge current can be increased, so that the length of the discharge time T can be shortened.
- the voltage control circuit 40 Since the value of the limit current Ilim necessary for setting the potential of the output node Nout (output voltage Vout) to the target value Vt during the steady operation after the overshoot has stopped, the voltage control circuit 40 There is a high possibility that the power consumption will increase. That is, it is difficult to achieve both reduction in discharge time and reduction in power consumption.
- FIG. 1 is a diagram showing a configuration of the voltage control circuit 40i. Below, it demonstrates centering on a different part from a basic form.
- the voltage control circuit 40i further includes an adjustment circuit 44i.
- the adjustment circuit 44i electrically forms a discharge path 446 from the first line 444 to the second line 445 when the potential of the output node Nout exceeds the target value Vt.
- the first line 444 is a line connecting the source of the NMOS transistor 41 and the node N2.
- the second line 445 connects the node N3 and the drain of the NMOS transistor 42.
- the adjustment circuit 44i electrically cuts off the discharge path 446 from the first line 444 to the second line 445 when the potential of the output node Nout is equal to or lower than the target value Vt.
- the adjustment circuit 44i has a plurality of rectifying transistors 441 to 443.
- the plurality of rectifying transistors 441 to 443 are connected in series with each other between the first line 444 and the second line 445.
- Each of the rectifying transistors 441 to 443 is diode-connected so that the first line 444 side functions as an anode and the second line 445 side functions as a cathode.
- the rectifying transistor 441 has a drain connected to the gate and the first line 444, and a source connected to the drain of the rectifying transistor 442.
- the drain of the rectifying transistor 442 is connected to the gate and the source of the rectifying transistor 441, and the source is connected to the drain of the rectifying transistor 443.
- the rectifying transistor 443 has a drain connected to the gate and the source of the rectifying transistor 442, and a source connected to the second line 445.
- each of the rectifying transistors 441 to 443 in the adjustment circuit 44i is turned on in response to a rapid decrease in the gate voltage Vgate of the NMOS transistor 41. That is, the adjustment circuit 44 i electrically forms a discharge path 446 from the first line 444 to the second line 445. In response to this, the charge charged at the output node Nout is discharged as the discharge current Idis to the reference potential Vr1 via the plurality of rectifying transistors 441 to 443 and the NMOS transistor 42.
- the gate voltage Vgate of the NMOS transistor 41 is rapidly decreased, the NMOS transistor 41 is turned off. In response to this, the charge charged in the output node Nout is discharged as the limiting current Ilim to the reference potential Vr2 via the resistor element R2, the reference node Nf, and the resistor element R1.
- the output node Nout ⁇ node N2 ⁇ rectifying transistor 441 ⁇ rectifying transistor 442 ⁇ rectifying transistor 443 ⁇ NMOS transistor 42 ⁇ second discharge path of reference potential Vr1 is secured. Since the first discharge path and the second discharge path are secured, the discharge current can be easily increased.
- each of the rectifying transistors 441 to 443 in the adjustment circuit 44i returns to the off state. That is, the adjustment circuit 44i returns to a state where the discharge path 446 from the first line 444 to the second line 445 is electrically cut off.
- the NMOS transistor 42 returns from the strongly turned-on state to the half-on state, and the drain current returns to the same value as the timing t2i.
- the amount of voltage drop due to the resistor element R3 returns to the same value as at the timing t2i, and the gate voltage Vgate of the NMOS transistor 41 returns to the same value as at the timing t2i, so that the NMOS transistor 41 returns to the half-on state.
- the output node Nout is charged with a charge whose potential reaches the target value Vt, and surplus charge is discharged to the reference potential Vr2 via the resistor element R2, the reference node Nf, and the resistor element R1.
- the limit current Ilim is stabilized at a level substantially equal to the value Vref / (R1), and the output voltage Vout is stabilized in a state substantially matching the target value Vt.
- the adjustment circuit 44i causes the first line 444 to the second line when the potential of the output node Nout (output voltage Vout) exceeds the target value Vt.
- a discharge path 446 to 445 is electrically formed.
- the adjustment circuit 44i electrically cuts off the discharge path 446 from the first line 444 to the second line 445 when the potential of the output node Nout (output voltage Vout) is equal to or lower than the target value Vt.
- the value of the limit current Ilim necessary for setting the potential of the output node Nout (output voltage Vout) to the target value Vt can be suppressed during steady operation after the overshoot is suppressed. Power consumption can be reduced.
- a plurality of rectifying transistors 441 to 443 are connected in series between the first line 444 and the second line 445.
- Each of the rectifying transistors 441 to 443 is diode-connected so that the first line 444 side functions as an anode and the second line 445 side functions as a cathode.
- the discharge path 446 from the first line 444 to the second line 445 is electrically formed, and the potential of the output node Nout.
- the adjustment circuit 44i can be configured to electrically cut off the discharge path 446 from the first line 444 to the second line 445 when the (output voltage Vout) is equal to or lower than the target value Vt.
- FIG. 1 exemplarily shows the case where the number of rectifying transistors 441 to 443 in the adjustment circuit 44i is three, but the number of rectifying transistors 441 to 443 may be two or less, or four or more. But you can.
- the potential of the reference node Nf may be defined by capacitive elements C1 and C2 as shown in FIG. 3 instead of the resistance elements R1 and R2.
- Capacitance elements C1 and C2 divide the voltage of output node Nout by the ratio of the capacitance values to obtain the potential of reference node Nf.
- the capacitive element C1 has one end connected to the reference potential Vr2 and the other end connected to the reference node Nf.
- the capacitive element C2 has one end connected to the reference node Nf and the other end connected to the output node Nout via the node N2.
- the electric charge charged in the output node Nout is discharged to the capacitive elements C1 and C2, so that the operation equivalent to the case where the limiting current Ilim flows through the resistance elements R1 and R2 is equivalently performed. realizable.
- the bias transistors BT1 and BT2 as shown in FIG. 4 may be used instead of the resistance elements R1 and R2 to define the potential of the reference node Nf.
- a bias transistor BT3 may be used instead of the resistance element R3.
- the bias transistors BT1, BT2, and BT3 are supplied to the gates with bias voltages adjusted so as to function equivalently as resistance elements R1, R2, and R3, respectively.
- the bias transistor BT1 has a source connected to the reference potential Vr2 and a drain connected to the reference node Nf.
- the bias transistor BT2 has a source connected to the reference node Nf and a drain connected to the output node Nout via the node N2.
- the bias transistor BT3 has a source connected to the node N3 and a drain connected to the node N1.
- the adjustment circuit 44j may include a plurality of diodes 441j to 443j instead of the plurality of rectifying transistors 441 to 443 (see FIG. 1).
- the plurality of diodes 441j to 443j are connected in series between the first line 444 and the second line 445.
- Each diode 441j to 443j has an anode connected to the first line 444 side and a cathode connected to the second line 445 side.
- the diode 441j has an anode connected to the first line 444 and a cathode connected to the diode 442j.
- the diode 442j has an anode connected to the diode 441j and a cathode connected to the diode 443j.
- the diode 443j has an anode connected to the diode 442j and a cathode connected to the second line 445.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
実施形態によれば、第1 のNMOS トランジスタ(41)と第2 のNMOS トランジスタ(42)とオペアンプ(43)と調整回路(44i)を有する降圧型の電圧制御回路が提供される。調整回路は、第1 のNMOS トランジスタのソースと第2 のノード(N2)を接続する第1 のライン(444)と、第2 のNMOS トランジスタのドレインと第3 のノード(N3)を接続する第2 のライン(445)との間に接続され、オーバーシュートが発生し出力ノード(Nout)の電位が目標値を超えた場合に出力ノード側の第2 のノードから第2 のNMOS トランジスタを介して第1 の基準電位(Vr1,GND)への放電パス(446)を形成し、出力ノードの電位が目標値以下である場合には放電パスを遮断する。
Description
本発明の実施形態は、電圧制御回路及び半導体記憶装置に関する。
降圧型の電圧制御回路は、入力ノードに入力された電圧を降圧し、降圧された電圧を出力ノードから出力する。このとき、出力ノードから出力されるべき電圧のレベルを安定させることが望まれる。
1つの実施形態によれば、第1のNMOSトランジスタと第2のNMOSトランジスタとオペアンプと調整回路とを有する電圧制御回路が提供される。第1のNMOSトランジスタは、ドレインが入力ノード側の第1のノードに接続され、ソースが出力ノード側の第2のノードに接続され、ゲートが第3のノードを介して前記第1のノードに接続されている。第2のNMOSトランジスタは、ドレインが第3のノードに接続され、ソースが第1の基準電位に接続されている。オペアンプは、非反転入力端子が第2のノードと第2の基準電位との間の参照ノードに接続され、反転入力端子が参照電位に接続され、出力端子が第2のNMOSトランジスタのゲートに接続されている。調整回路は、出力ノードの電位が目標値を超えた場合に第1のラインから第2のラインへの放電パスを形成する。第1のラインは、第1のNMOSトランジスタのソース及び第2のノードを接続するラインである。第2のラインは、第3のノード及び第2のNMOSトランジスタのドレインを接続するラインである。
以下に添付図面を参照して、実施形態にかかる電圧制御回路を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
(実施形態)
実施形態にかかる電圧制御回路40iについて説明する前に、基本の形態にかかる電圧制御回路40について説明する。基本の形態にかかる電圧制御回路40は、降圧型の電圧制御回路である。例えば、図6及び図7に示すような半導体記憶装置1に適用される。図6は、電圧制御回路40が適用される半導体記憶装置1の構成を示す図である。図7は、半導体記憶装置1におけるメモリセルアレイ2の構成を示す図である。
実施形態にかかる電圧制御回路40iについて説明する前に、基本の形態にかかる電圧制御回路40について説明する。基本の形態にかかる電圧制御回路40は、降圧型の電圧制御回路である。例えば、図6及び図7に示すような半導体記憶装置1に適用される。図6は、電圧制御回路40が適用される半導体記憶装置1の構成を示す図である。図7は、半導体記憶装置1におけるメモリセルアレイ2の構成を示す図である。
半導体記憶装置1は、データを不揮発的に記憶し、例えばNAND型フラッシュメモリである。半導体記憶装置1は、メモリセルアレイ2、ロウデコーダ3、センスアンプ(S/A)ブロック4、カラムデコーダ5、コントローラ6、高電圧発生器(HV GEN)7、CGドライバ8、アドレスレジスタ9、及びI/Oバッファ10を有する。
メモリセルアレイ2は、複数のメモリセルを備える。複数のメモリセルは複数の行及び複数の列を構成する。メモリセルアレイ2には、n(nは正の整数)個のブロックBLK-0~BLK-(n-1)が含まれる。各ブロックBLK-0~BLK-(n-1)には、例えば図7に示すように、複数のNANDストリングNS-0~NS-(p-1)が配置されている。複数のNANDストリングNS-0~NS-(p-1)は、例えば、列(カラム)方向にそれぞれ延びる。複数のNANDストリングNS-0~NS-(p-1)は、行(ロウ)方向に配列されている。各NANDストリングNS-0~NS-(p-1)は、例えば、互いに直列接続された複数のメモリセルMT-0~MT-(k-1)とその両端に1つずつ接続された2つのセレクトゲートST、DTとを含む(図7参照)。
複数のワードラインは、行(ロウ)方向にそれぞれ延びる。複数のワードライン、列(カラム)方向に配列されている。例えば図7に示すように、複数のワードラインWL-0~WL-(k-1)は、行(ロウ)方向にそれぞれ延びる。複数のワードラインWL-0~WL-(k-1)は、列(カラム)方向に配列されている。すなわち、複数のワードラインWL-0~WL-(k-1)は、複数のNANDストリングNS-0~NS-(p-1)と交差している。複数のワードラインWL-0~WL-(k-1)は、メモリセルの制御電極に接続されている。
2つのセレクトゲートラインSGD,SGSは、行(ロウ)方向にそれぞれ延びる。セレクトゲートラインSGD,SGSは、列(カラム)方向における複数のワードラインの両端に配されている。2つのセレクトゲートラインSGD,SGSは、それぞれ、セレクトゲートDT、STの制御電極に接続されている。
複数のビットラインは、列(カラム)方向にそれぞれ延びる。複数のビットラインは、行(ロウ)方向に配列されている。例えば図7に示すように、複数のビットラインBL-0~BL-(p-1)は、列(カラム)方向にそれぞれ延びる。複数のビットラインBL-0~BL-(p-1)は、行(ロウ)方向に配列されている。すなわち、複数のビットラインBL-0~BL-(p-1)は、複数のNANDストリングNS-0~NS-(p-1)に対応している。
各NANDストリングNSは、対応するセレクトゲートSTを介して、共通のソースラインに接続されている。また各NANDストリングNSは、対応するセレクトゲートDTを介して、対応するビットラインBLに接続されている。
高電圧発生器7は、コントローラ6による制御のもと、電源電圧を昇圧し、昇圧電圧に応じた電圧をCGドライバ8へ供給する。例えば、高電圧発生器7は、高電圧発生回路71,72、及び電圧制御回路40(図8参照)を有する。高電圧発生回路72は、電源電圧を昇圧し、ライト時に、選択メモリセルに対応した選択ワードラインにプログラム電位Vpgm(例えば約18V)を設定するための第1の電圧Vout-1を生成してCGドライバ8へ供給する。高電圧発生回路71は、電源電圧を昇圧し、電圧制御回路40及び他の回路(図示せず)へそれぞれ昇圧電圧を供給する。電圧制御回路40は、ライト時に、昇圧電圧を用いて、非選択メモリセルに対応した非選択ワードラインに転送電位Vpass(例えば約10V)を設定するための第2の電圧Vout-2を生成してCGドライバ8へ供給する。
また、高電圧発生器7は、動作モード(ライト、リード、消去等)に応じて、ブロックBLK-0~BLK-(n-1)に対応する複数のウェル領域(例えば、nウェルとpウェルからなるダブルウェル領域)の電位、及びソースラインの電位をそれぞれ制御するための制御信号WELLを生成してロウデコーダ3へ供給する。
CGドライバ8は、コントローラ6による制御のもと、高電圧発生器7から受けた電圧を用いて、各ワードラインを駆動するための電圧を生成する。例えば、CGドライバ8は、ライト時に、第1の電圧Vout-1に略均等なレベルになるように第1の電圧Vout-1’を生成する。CGドライバ8は、ライト時に、第2の電圧Vout-2に略均等なレベルになるように第2の電圧Vout-2’を生成する。CGドライバ8は、生成された電圧CG(例えば、第1の電圧又は第2の電圧)をロウデコーダ3へ供給する。
ロウデコーダ3は、NANDストリングNS内の各メモリセルMTの制御電極に接続される各ワードラインWL-0~WL-(k-1)に接続されている。ロウデコーダ3は、アドレスレジスタ9から転送されてきたロウアドレスをデコードして、複数のワードラインWL-0~WL-(k-1)のうち選択ワードライン及び非選択ワードラインのアドレスをそれぞれ決定する。そして、ロウデコーダ3は、選択ワードラインに第1の電圧を印加することで選択ワードラインの電位をプログラム電位Vpgm(例えば約18V)に設定し、非選択ワードラインに第2の電圧を印加することで非選択ワードラインの電位を転送電位Vpass(例えば約10V)に設定する。
センスアンプブロック4は、複数のビットラインBL-0~BL-(p-1)に対応した複数対のセンスアンプ及びデータラッチを有している。各対のセンスアンプ及びデータラッチは、対応する各NANDストリングNS及びビットラインBLにセレクトゲートATを介して接続されている。センスアンプで検出されたリードデータは、例えば2値データとしてセンスアンプと対になっているデータラッチに保持される。
カラムデコーダ5は、アドレスレジスタ9からのカラムアドレスをデコードする。またカラムデコーダ5は、このデコードした結果に基づいて、データラッチ回路に保持されたデータをデータバスに転送するか否かを決定する。
I/Oバッファ10は、I/O端子から入力されたアドレス、データおよびコマンドをバッファリングする。またI/Oバッファ10は、アドレスをアドレスレジスタ9に転送し、コマンドをコマンドレジスタに転送し、データをデータバスに転送する。
次に、電圧制御回路40と各ワードラインWL-0~WL-(k-1)との関係について図8及び図9を用いて説明する。図8は、電圧制御回路40とワードラインWL-0~WL-(k-1)との接続に関する構成を示す図である。図9は、ワードラインWL-0~WL-2の電位の時間的な変化を示す図である。
高電圧発生回路72は、ライト時に、選択メモリセルに対応した選択ワードラインにプログラム電位Vpgm(例えば約18V)を設定するための電圧に対応した第1の電圧Vout-1を生成してCGドライバ8へ供給する。CGドライバ8は、高電圧発生回路72で発生された第1の電圧Vout-1に略均等なレベルになるように第1の電圧Vout-1’を生成して出力する。第1の電圧Vout-1’は、例えば、ライト時に、選択メモリセルに対応した選択ワードラインにプログラム電位Vpgm(例えば約18V)を設定するための電圧である。
高電圧発生回路71は、電圧制御回路40へ昇圧電圧を供給する。電圧制御回路40は、高電圧発生回路71で発生された昇圧電圧を入力電圧Vin-2として受ける。電圧制御回路40は、降圧型の電圧制御回路であり、入力ノードからの入力電圧Vin-2を降圧し、降圧された電圧を出力ノードから出力電圧(第2の電圧)Vout-2として出力する。CGドライバ8は、第2の電圧Vout-2に略均等なレベルになるように出力電圧Vout-2’を生成して出力する。出力電圧Vout-2’は、例えば、ライト時に、非選択メモリセルに対応した非選択ワードラインに転送電位Vpass(例えば約10V)を設定するための電圧である。
ロウデコーダ3は、複数のセレクトゲートWT1-0~WT1-(k-1),WT2-0~WT2-(k-1)を有する。複数のセレクトゲートWT1-0~WT1-(k-1)は、高電圧発生回路72に対応し、ロウアドレスのデコード結果に応じて電圧制御回路30の出力ノードを選択ワードラインWLに電気的に接続する。複数のセレクトゲートWT2-0~WT2-(k-1)は、電圧制御回路40に対応し、ロウアドレスのデコード結果に応じて電圧制御回路40の出力ノードを非選択ワードラインWLに電気的に接続する。
すなわち、半導体記憶装置1におけるライト動作時に、ロウデコーダ3は、高電圧発生回路72からの第1の電圧Vout-1’(Vpgm)を選択ワードラインWLに転送し、電圧制御回路40からの第2の電圧Vout-2’(Vpass)を非選択ワードラインWLに転送する。このとき、選択ワードラインWLと非選択ワードラインWLとの容量結合により非選択ワードラインWLの電位が引き上げられやすいので、非選択ワードラインWLに電気的に接続された電圧制御回路40の出力電圧の波形にオーバーシュートが生じやすい。
例えば、図9に示す場合、半導体記憶装置1におけるライト動作時に、ロウデコーダ3におけるセレクトゲートWT1-1,WT2-0,WT2-2をオンする。すると、高電圧発生回路72からの第1の電圧Vout-1’(Vpgm)が選択ワードラインWL-1に転送され、電圧制御回路40からの第2の電圧Vout-2’(Vpass)が非選択ワードラインWL-0,WL-2に転送される。このとき、選択ワードラインWL-1と非選択ワードラインWL-0,WL-2との容量結合により非選択ワードラインWL-0,WL-2の電位が引き上げられやすいので、非選択ワードラインWL-0,WL-2に電気的に接続された電圧制御回路40の出力電圧の波形にオーバーシュートが生じる可能性がある。
なお、上記では、高電圧発生回路71,72及び電圧制御回路40でライト動作用の電圧を発生または生成させる代わりにリード動作用の電圧を発生または生成させてもよい。この場合も、選択ワードラインWL-1と非選択ワードラインWL-0,WL-2との容量結合により非選択ワードラインWL-0,WL-2の電位が引き上げられやすいので、非選択ワードラインWL-0,WL-2に電気的に接続された電圧制御回路40の出力電圧の波形にオーバーシュートが生じる可能性がある。
電圧制御回路40の出力電圧の波形に顕著なオーバーシュートが発生すると、非選択ワードラインWL-0,WL-2に接続されたメモリセルMTに不要なストレスを印加することになり、メモリセルMTの劣化を早めてしまう可能性がある。そのため、このオーバーシュートを抑制してメモリセルMTへの不要なストレスの印加を抑制することが望まれる。
基本の形態では、オーバーシュートが発生した場合、図10に示す電圧制御回路40における制限電流Ilimによって出力ノードNoutの電荷が放電され、出力電圧Voutは目標値に向う。図10は、電圧制御回路40の構成を示す図である。
具体的には、電圧制御回路40は、降圧型の電圧制御回路であり、入力ノードNinに入力された電圧Vinを目標値Vtの電位に実質的に一致するように降圧して、降圧された電圧Voutを出力ノードNoutから出力する。電圧制御回路40は、NMOSトランジスタ(第1のNMOSトランジスタ)41、NMOSトランジスタ(第2のNMOSトランジスタ)42、オペアンプ43、及び抵抗素子R1~R3を有する。
NMOSトランジスタ41は、入力ノードNin側のノードN1と出力ノードNout側のノードN2との間に配されている。NMOSトランジスタ41は、電圧制御回路40が電圧Vinを降圧する際に、入力ノードNinから出力ノードNoutへ流れる電流を制御する。NMOSトランジスタ41は、ドレインがノードN1を介して入力ノードNinに接続され、ソースがノードN2を介して出力ノードNoutに接続され、ゲートがノードN3、抵抗素子R3、及びノードN1を介して入力ノードNinに接続されている。
NMOSトランジスタ42は、入力ノードNin側のノードN1と基準電位(第1の基準電位)Vr1との間に配されている。NMOSトランジスタ42は、電圧制御回路40が電圧Vinを降圧する際に、NMOSトランジスタ41のゲート電圧Vgateを制御する。すなわち、NMOSトランジスタ42は、そのドレイン電流を制御することで入力ノードNinの電圧Vinに対する抵抗素子R3による電圧降下量を制御し、それによりNMOSトランジスタ41のゲート電圧Vgate(ノードN3の電圧)を制御する。NMOSトランジスタ42は、ドレインがノードN3、抵抗素子R3、及びノードN1を介して入力ノードNinに接続され、ソースが基準電位Vr1に接続され、ゲートがオペアンプ43の出力端子433に接続されている。基準電位Vr1は、NMOSトランジスタ42が強くオンした際にNMOSトランジスタ41をオフさせるゲート電圧Vgateに対応した電位であり、例えばグランド電位GNDである。
オペアンプ43は、電圧制御回路40が電圧Vinを降圧する際に、出力ノードNoutの電位が目標値Vtに実質的に一致するように、NMOSトランジスタ42のゲートのバイアス電圧を調節する。すなわち、オペアンプ43は、参照ノードNfの電位と基準電位Vrefとの差分が0に実質的に一致するようにNMOSトランジスタ42のゲートのバイアス電圧を調節する。オペアンプ43は、非反転入力端子(+)431が参照ノードNfに接続され、反転入力端子(-)432が参照電位Vrefに接続され、出力端子433がNMOSトランジスタ42のゲートに接続されている。参照ノードNfは、ノードN2と基準電位Vr2との間のノードである。基準電位Vr2は、目標値Vt及び基準電位Vrefより低い電位であり、例えばグランド電位GNDである。
抵抗素子R1,R2は、その抵抗値の比により出力ノードNoutの電圧を分圧して参照ノードNfの電位とする。抵抗素子R1は、一端が基準電位Vr2に接続され、他端が参照ノードNfに接続されている。抵抗素子R2は、一端が参照ノードNfに接続され、他端がノードN2を介して出力ノードNoutに接続されている。
抵抗素子R3は、その抵抗値により、NMOSトランジスタ42のドレイン電流とともに、入力ノードNinの電圧Vinに対するノードN3の電圧降下量を規定する。抵抗素子R3は、一端がノードN3を介してNMOSトランジスタ41のゲート及びNMOSトランジスタ42のドレインに接続され、他端がノードN1を介して出力ノードNin及びNMOSトランジスタ41のドレインに接続されている。
図10に示す構成では、図11に示すように、出力電圧Voutのオーバーシュートが発生した場合、出力ノードNoutの電荷が抵抗素子R1,R2を介して放電され、出力電圧Voutが目標値Vtに実質的に一致した際に安定する。図11は、電圧制御回路40の動作を示す波形図である。
図11に示すタイミングt0において、例えば半導体記憶装置1におけるライト動作が開始すると、入力電圧Vinが基準レベル(GNDレベル)から上昇し始める。それとともに、NMOSトランジスタ41のゲート電圧Vgateが上昇し始め、NMOSトランジスタ41がハーフオン状態になり等価的に抵抗として機能し、そのドレイン電流が徐々に上昇し始める。
NMOSトランジスタ41のドレイン電流はノードN2で分流され、ドレイン電流の一部が出力ノードNoutに充電されるので、出力ノードNoutの電位(出力電圧Vout)が上昇していく。
また、ドレイン電流の他の一部が、出力ノードNoutの電位を目標値Vtに制限するための制限電流Ilimとして抵抗素子R2、参照ノードNf、及び抵抗素子R1経由で基準電位Vr2へ流れ出す。このとき、NMOSトランジスタ41のゲート電圧Vgateの上昇に伴いNMOSトランジスタ41のドレイン電流が増加していく。よって、制限電流Ilimも増加していき、参照ノードNfの電位Ilim×R1は基準電位Vr2から参照電位Vrefに近づくように上昇していく。すなわち、このときの参照ノードNfの電位はIlim×R1<Vrefであるので、制限電流はIlim<Vref/(R1)である。
参照ノードNfの電位Ilim×R1が参照電位Vrefに近づくように上昇していくと、オペアンプ43の出力端子433からNMOSトランジスタ42のゲートに供給されるバイアス電圧が基準レベル(グランドレベル)から中間電位に近づくように上昇し始める。バイアス電圧が上昇し始めると、NMOSトランジスタ42がハーフオン状態になり等価的に抵抗として機能し、そのドレイン電流が徐々に上昇し始める。
タイミングt0~タイミングt1の期間において、入力電圧Vinが基準レベル(GNDレベル)から目標値Vt0に上昇する動作に追従するように、タイミングt0~タイミングt2の期間において、NMOSトランジスタ41のゲート電圧Vgate、出力電圧Vout、制限電流Ilimがそれぞれ上昇し続ける。
すなわち、オペアンプ43の出力端子433からNMOSトランジスタ42のゲートに供給されるバイアス電圧が中間電位まで上昇し、NMOSトランジスタ41のゲート電圧Vgateが上昇し、NMOSトランジスタ41のドレイン電流が増加する。よって、出力ノードNoutに充電される電荷量が増加して出力ノードNoutの電位(出力電圧Vout)が目標値Vtまで上昇していくとともに、制限電流Ilimが増加していく。
タイミングt2において、出力ノードNoutの電位(出力電圧Vout)が目標値Vtを超えるオーバーシュートが発生すると、制限電流Ilimが値Vref/(R1)を超え、参照ノードNfの電位がIlim×R1>Vrefとなるので、オペアンプ43の出力端子433からNMOSトランジスタ42のゲートに供給されるバイアス電圧が中間電位から大幅に上昇する。これに応じて、NMOSトランジスタ42がハーフオン状態から強くオンされた状態になり、そのドレイン電流が大幅に増加する。これにより、抵抗素子R3による電圧降下量が顕著に増加しNMOSトランジスタ41のゲート電圧Vgateが急激に減少するので、NMOSトランジスタ41はオフされた状態になる。これに応じて、出力ノードNoutに充電された電荷が抵抗素子R2、参照ノードNf、及び抵抗素子R1経由で基準電位Vr2へ放電されていくので、制限電流Ilimがさらに増加していく。
タイミングt3において、出力ノードNoutの電荷の放電が進んでいくと、放電による電圧の下降量がオーバーシュートによる電圧の上昇量(図9参照)を上回るようになり、出力ノードNoutの電位(出力電圧Vout)が徐々に減少し始める。このとき、NMOSトランジスタ42は引き続き強くオンされた状態である。NMOSトランジスタ41のゲート電圧Vgateは基準電位Vr1近傍に維持されているが、制限電流Ilimは出力電圧Voutの減少に伴い徐々に減少していく。
タイミングt4において、出力ノードNoutの電位(出力電圧Vout)が目標値Vtまで減少すると、制限電流Ilimが値Vref/(R1)に略等しくなり、参照ノードNfの電位がIlim×R1≒Vrefとなる。よって、オペアンプ43の出力端子433からNMOSトランジスタ42のゲートに供給されるバイアス電圧が大幅に減少して中間電位に戻る。これに応じて、NMOSトランジスタ42が強くオンされた状態からハーフオン状態に戻り、そのドレイン電流がタイミングt2と同様の値に戻る。これにより、抵抗素子R3による電圧降下量がタイミングt2と同様の値に戻りNMOSトランジスタ41のゲート電圧Vgateがタイミングt2と同様の値に戻る。よって、NMOSトランジスタ41はハーフオン状態に戻る。これに応じて、出力ノードNoutにはその電位が目標値Vtになる程度の電荷が充電されるとともに余剰の電荷が抵抗素子R2、参照ノードNf、及び抵抗素子R1経由で基準電位Vr2へ放電されていく。これにより、制限電流Ilimが値Vref/(R1)に略等しいレベルで安定するとともに、出力電圧Voutが目標値Vtに実質的に一致した状態で安定する。
基本の形態では、図11に示すように、タイミングt2でオーバーシュートが発生してからタイミングt4で出力電圧Voutが目標値Vtに安定するまでの放電時間Tは、抵抗素子R1,R2の抵抗値及び出力ノードNoutの寄生容量Coutに依存した時定数で決まるため、長くなる傾向にある。この傾向は、抵抗素子R1,R2の抵抗値が大きくなるほど、時定数が大きくなり放電電流が小さくなるので顕著になる。
一方、抵抗素子R1,R2の抵抗値を大幅に小さくすると、時定数を小さくでき放電電流を大きくできるので、放電時間Tの長さを短縮することができる。しかし、オーバーシュートがおさまった後の定常動作時において、出力ノードNoutの電位(出力電圧Vout)を目標値Vtにするために必要な制限電流Ilimの値が顕著に増加するので、電圧制御回路40の消費電力が増大する可能性が高い。すなわち、放電時間の短縮と消費電力の低減とは両立が困難な傾向にある。
そこで、本実施形態では、図1に示すように、電圧制御回路40iにおいて、出力ノードの電位が目標値を超えた場合に放電パスを形成し出力ノードの電位が目標値以下である場合に放電パスを遮断する調整回路を設ける。よってで、放電時間の短縮と消費電力の低減とを両立させる。図1は、電圧制御回路40iの構成を示す図である。以下では、基本の形態と異なる部分を中心に説明する。
具体的には、電圧制御回路40iは、調整回路44iをさらに有する。調整回路44iは、出力ノードNoutの電位が目標値Vtを超えた場合に、第1のライン444から第2のライン445への放電パス446を電気的に形成する。第1のライン444は、NMOSトランジスタ41のソース及びノードN2を接続するラインである。第2のライン445は、ノードN3及びNMOSトランジスタ42のドレインを接続するラインである。調整回路44iは、出力ノードNoutの電位が目標値Vt以下である場合に、第1のライン444から第2のライン445への放電パス446を電気的に遮断する。
調整回路44iは、複数の整流用トランジスタ441~443を有する。複数の整流用トランジスタ441~443は、第1のライン444と第2のライン445との間に互いに直列に接続されている。各整流用トランジスタ441~443は、第1のライン444側がアノードとして機能し第2のライン445側がカソードとして機能するようにダイオード接続されている。整流用トランジスタ441は、ドレインがゲート及び第1のライン444に接続され、ソースが整流用トランジスタ442のドレインに接続されている。整流用トランジスタ442は、ドレインがゲート及び整流用トランジスタ441のソースに接続され、ソースが整流用トランジスタ443のドレインに接続されている。整流用トランジスタ443は、ドレインがゲート及び整流用トランジスタ442のソースに接続され、ソースが第2のライン445に接続されている。
また、本実施形態では、図2に示すように、次の点で基本の形態と異なる動作が行われる。
タイミングt2iより前の期間において、調整回路44iにおける各整流用トランジスタ441~443は、いずれもオフしている。すなわち、調整回路44iは、第1のライン444から第2のライン445への放電パス446を電気的に遮断している。
タイミングt2iにおいて、出力ノードNoutの電位(出力電圧Vout)が目標値Vtを超えるオーバーシュートが発生すると、制限電流Ilimが値Vref/(R1)を超え、参照ノードNfの電位がIlim×R1>Vrefとなるので、オペアンプ43の出力端子433からNMOSトランジスタ42のゲートに供給されるバイアス電圧が中間電位から大幅に上昇する。これに応じて、NMOSトランジスタ42がハーフオン状態から強くオンされた状態になり、そのドレイン電流が大幅に増加する。これにより、抵抗素子R3による電圧降下量が顕著に増加しNMOSトランジスタ41のゲート電圧Vgateが急激に減少する。
このとき、調整回路44iにおける各整流用トランジスタ441~443は、NMOSトランジスタ41のゲート電圧Vgateが急激に減少したことに応じて、いずれもオンする。すなわち、調整回路44iは、第1のライン444から第2のライン445への放電パス446を電気的に形成する。これに応じて、出力ノードNoutに充電された電荷が複数の整流用トランジスタ441~443及びNMOSトランジスタ42経由で基準電位Vr1へ放電電流Idisとして放電されていく。
また、NMOSトランジスタ41のゲート電圧Vgateが急激に減少するので、NMOSトランジスタ41はオフされた状態になる。これに応じて、出力ノードNoutに充電された電荷が抵抗素子R2、参照ノードNf、及び抵抗素子R1経由で基準電位Vr2へ制限電流Ilimとして放電されていく。
すなわち、出力ノードNoutに充電された電荷の放電経路として、出力ノードNout→ノードN2→抵抗素子R2→参照ノードNf→抵抗素子R1→基準電位Vr2の第1の放電経路に加えて、出力ノードNout→ノードN2→整流用トランジスタ441→整流用トランジスタ442→整流用トランジスタ443→NMOSトランジスタ42→基準電位Vr1の第2の放電経路が確保されている。第1の放電経路及び第2の放電経路が確保されていることにより、放電電流を容易に大きくすることができる。
タイミングt3iにおいて、出力ノードNoutの電荷の放電が進んでいくと、放電による電圧の下降量がオーバーシュートによる電圧の上昇量(図9参照)を上回るようになり、出力ノードNoutの電位(出力電圧Vout)が徐々に減少し始める。このとき、NMOSトランジスタ42は引き続き強くオンされた状態でありNMOSトランジスタ41のゲート電圧Vgateが基準電位Vr1近傍に維持されているが、放電電流Idis及び制限電流Ilimのそれぞれは出力電圧Voutの減少に伴い徐々に減少していく。
タイミングt4iにおいて、出力ノードNoutの電位(出力電圧Vout)が目標値Vtまで減少すると、制限電流Ilimが値Vref/(R1)に略等しくなり、参照ノードNfの電位がIlim×R1≒Vrefとなるので、オペアンプ43の出力端子433からNMOSトランジスタ42のゲートに供給されるバイアス電圧が大幅に減少して中間電位に戻る。
これに応じて、調整回路44iにおける各整流用トランジスタ441~443は、いずれもオフした状態に戻る。すなわち、調整回路44iは、第1のライン444から第2のライン445への放電パス446を電気的に遮断した状態に戻る。
また、NMOSトランジスタ42が強くオンされた状態からハーフオン状態に戻り、そのドレイン電流がタイミングt2iと同様の値に戻る。これにより、抵抗素子R3による電圧降下量がタイミングt2iと同様の値に戻りNMOSトランジスタ41のゲート電圧Vgateがタイミングt2iと同様の値に戻るので、NMOSトランジスタ41はハーフオン状態に戻る。これに応じて、出力ノードNoutにはその電位が目標値Vtになる程度の電荷が充電されるとともに余剰の電荷が抵抗素子R2、参照ノードNf、及び抵抗素子R1経由で基準電位Vr2へ放電されていく。これにより、制限電流Ilimが値Vref/(R1)に略等しいレベルで安定するとともに、出力電圧Voutが目標値Vtに実質的に一致した状態で安定する。
以上のように、本実施形態では、電圧制御回路40iにおいて、調整回路44iは、出力ノードNoutの電位(出力電圧Vout)が目標値Vtを超えた場合に第1のライン444から第2のライン445への放電パス446を電気的に形成する。これにより、出力電圧Voutにオーバーシュートが発生した場合、出力ノードNoutに充電された電荷の放電経路として、基本の形態と同様の放電経路に加えて放電パス446を含む複数の放電経路を確保でき、放電電流を容易に大きくすることができる。この結果、抵抗素子R1,R2の抵抗値を大幅に小さくすることなく、放電時間T’を基本の形態の放電時間Tに比べて大幅に短縮することができる。
また、調整回路44iは、出力ノードNoutの電位(出力電圧Vout)が目標値Vt以下である場合に、第1のライン444から第2のライン445への放電パス446を電気的に遮断する。これにより、オーバーシュートがおさまった後の定常動作時において、出力ノードNoutの電位(出力電圧Vout)を目標値Vtにするために必要な制限電流Ilimの値を抑制できるので、電圧制御回路40iの消費電力を低減できる。
したがって、本実施形態によれば、放電時間の短縮と消費電力の低減とを両立できる。
また、本実施形態では、調整回路44iにおいて、複数の整流用トランジスタ441~443が第1のライン444と第2のライン445との間に互いに直列に接続されている。各整流用トランジスタ441~443は、第1のライン444側がアノードとして機能し第2のライン445側がカソードとして機能するようにダイオード接続されている。これにより、出力ノードNoutの電位(出力電圧Vout)が目標値Vtを超えた場合に第1のライン444から第2のライン445への放電パス446を電気的に形成し、出力ノードNoutの電位(出力電圧Vout)が目標値Vt以下である場合に、第1のライン444から第2のライン445への放電パス446を電気的に遮断するように、調整回路44iを構成できる。
なお、図1では、調整回路44iにおける整流用トランジスタ441~443の数が3つの場合について例示的に示しているが、整流用トランジスタ441~443の数は2つ以下でもよいし、4つ以上でもよい。
あるいは、参照ノードNfの電位を規定するのは、抵抗素子R1,R2に代えて、図3に示すような容量素子C1,C2であってもよい。容量素子C1,C2は、その容量値の比により出力ノードNoutの電圧を分圧して参照ノードNfの電位とする。容量素子C1は、一端が基準電位Vr2に接続され、他端が参照ノードNfに接続されている。容量素子C2は、一端が参照ノードNfに接続され、他端がノードN2を介して出力ノードNoutに接続されている。図3に示す構成では、出力ノードNoutに充電された電荷が容量素子C1,C2側に放電されることで、等価的に、抵抗素子R1,R2に制限電流Ilimが流れる場合と同様の動作を実現できる。
あるいは、参照ノードNfの電位を規定するのは、抵抗素子R1,R2に代えて、図4に示すようなバイアストランジスタBT1,BT2であってもよい。さらに、抵抗素子R3に代えてバイアストランジスタBT3が用いられてもよい。バイアストランジスタBT1,BT2,BT3は、それぞれ、等価的に抵抗素子R1,R2,R3として機能するように調整されたバイアス電圧がゲートに供給されている。バイアストランジスタBT1は、ソースが基準電位Vr2に接続され、ドレインが参照ノードNfに接続されている。バイアストランジスタBT2は、ソースが参照ノードNfに接続され、ドレインがノードN2を介して出力ノードNoutに接続されている。バイアストランジスタBT3は、ソースがノードN3に接続され、ドレインがノードN1に接続されている。
あるいは、電圧制御回路40jにおいて、調整回路44jは、複数の整流用トランジスタ441~443(図1参照)に代えて、複数のダイオード441j~443jを有してもよい。複数のダイオード441j~443jは、第1のライン444と第2のライン445との間に互いに直列に接続されている。各ダイオード441j~443jは、第1のライン444側にアノードが接続され第2のライン445側にカソードが接続されている。ダイオード441jは、アノードが第1のライン444に接続され、カソードがダイオード442jに接続されている。ダイオード442jは、アノードがダイオード441jに接続され、カソードがダイオード443jに接続されている。ダイオード443jは、アノードがダイオード442jに接続され、カソードが第2のライン445に接続されている。これにより、出力ノードNoutの電位(出力電圧Vout)が目標値Vtを超えた場合に第1のライン444から第2のライン445への放電パス446を電気的に形成し、出力ノードNoutの電位(出力電圧Vout)が目標値Vt以下である場合に、第1のライン444から第2のライン445への放電パス446を電気的に遮断するように、調整回路44jを構成できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。
Claims (9)
- ドレインが入力ノード側の第1のノードに接続され、ソースが出力ノード側の第2のノードに接続され、ゲートが第3のノードを介して前記第1のノードに接続された第1のNMOSトランジスタと、
ドレインが前記第3のノードに接続され、ソースが第1の基準電位に接続された第2のNMOSトランジスタと、
非反転入力端子が前記第2のノードと第2の基準電位との間の参照ノードに接続され、反転入力端子が参照電位に接続され、出力端子が前記第2のNMOSトランジスタのゲートに接続されたオペアンプと、
前記出力ノードの電位が目標値を超えた場合に前記第1のNMOSトランジスタのソース及び前記第2のノードを接続する第1のラインから前記第3のノード及び前記第2のNMOSトランジスタのドレインを接続する第2のラインへの放電パスを形成する調整回路と、
を備えた電圧制御回路。 - 前記第1の基準電位は、前記第1のNMOSトランジスタがオフするゲート電位に対応しており、
前記第2の基準電位は、前記参照電位より低く、
前記参照電位は、前記目標値に対応している
請求項1に記載の電圧制御回路。 - 前記調整回路は、前記出力ノードの電位が前記目標値以下である場合に、前記第1のラインから前記第2のラインへの放電パスを遮断する
請求項1に記載の電圧制御回路。 - 前記調整回路は、
前記第1のライン側がアノードとして機能し前記第2のライン側がカソードとして機能するようにダイオード接続された整流用トランジスタを含む
請求項1に記載の電圧制御回路。 - 前記調整回路は、
前記第1のラインと前記第2のラインとの間に互いに直列に接続された複数の前記整流用トランジスタを含む
請求項4に記載の電圧制御回路。 - 前記調整回路は、
アノードが前記第1のライン側に接続され、カソードが前記第2のライン側に接続されたダイオードを含む
請求項1に記載の電圧制御回路。 - 前記調整回路は、前記第1のラインと前記第2のラインとの間に互いに直列に接続された複数の前記ダイオードを含む
請求項6に記載の電圧制御回路。 - 複数のワードラインに接続された複数のメモリセルと、
前記複数のワードラインにおける少なくとも一部のワードラインの電位を制御する請求項1に記載の電圧制御回路と、
を備えた半導体記憶装置。 - 前記入力ノードに接続された高電圧発生器と、
前記出力ノードと前記ワード線との間に、前記ワードラインを駆動するための電圧を生成するCGドライバと、
をさらに備えた請求項8に記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/056807 WO2015136680A1 (ja) | 2014-03-13 | 2014-03-13 | 電圧制御回路及び半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/056807 WO2015136680A1 (ja) | 2014-03-13 | 2014-03-13 | 電圧制御回路及び半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2015136680A1 true WO2015136680A1 (ja) | 2015-09-17 |
Family
ID=54071157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2014/056807 WO2015136680A1 (ja) | 2014-03-13 | 2014-03-13 | 電圧制御回路及び半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2015136680A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080211470A1 (en) * | 2007-03-03 | 2008-09-04 | Richtek Technology Corporation | Auto discharge linear regulator and method for the same |
JP2010211788A (ja) * | 2009-02-10 | 2010-09-24 | Seiko Instruments Inc | ボルテージレギュレータ |
-
2014
- 2014-03-13 WO PCT/JP2014/056807 patent/WO2015136680A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080211470A1 (en) * | 2007-03-03 | 2008-09-04 | Richtek Technology Corporation | Auto discharge linear regulator and method for the same |
JP2010211788A (ja) * | 2009-02-10 | 2010-09-24 | Seiko Instruments Inc | ボルテージレギュレータ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9614439B2 (en) | Semiconductor device | |
US7643347B2 (en) | Semiconductor memory device | |
US10079066B2 (en) | Booster circuit capable of reducing noise in an output voltage generated thereby | |
US8902678B2 (en) | Voltage regulator | |
US20080304349A1 (en) | Voltage supply circuit and semiconductor memory | |
JP2011065693A (ja) | 不揮発性半導体記憶装置 | |
US10957403B2 (en) | Semiconductor device including a voltage generation circuit configured with first and second current circuits for increasing voltages of first, second, and third output nodes | |
JP2007293545A (ja) | 電圧発生回路及びこれを備える半導体記憶装置 | |
US8406057B2 (en) | Nonvolatile semiconductor storage device | |
JP4989927B2 (ja) | 負電位放電回路 | |
JP2013157053A (ja) | 電圧発生回路及び半導体記憶装置 | |
US10083755B2 (en) | Discharge circuit and semiconductor memory device | |
US20100085114A1 (en) | High-voltage generation circuit and semiconductor storage device provided therewith and semiconductor integrated device | |
US8699270B2 (en) | System and method for controlling voltage ramping for an output operation in a semiconductor memory device | |
US10726927B2 (en) | Semiconductor memory device | |
WO2015136680A1 (ja) | 電圧制御回路及び半導体記憶装置 | |
JP2014187838A (ja) | 半導体集積回路 | |
US9330774B2 (en) | Semiconductor memory device | |
KR20130037065A (ko) | 반도체 장치 | |
TW201541464A (zh) | 電壓控制電路及半導體記憶裝置 | |
JP2012203931A (ja) | 半導体記憶装置 | |
US8138741B2 (en) | High voltage generator in semiconductor memory | |
US20110242902A1 (en) | Nonvolatile semiconductor memory device | |
JP2020102293A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14885769 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 14885769 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |