JP2003029855A - 定電圧回路装置 - Google Patents
定電圧回路装置Info
- Publication number
- JP2003029855A JP2003029855A JP2001214163A JP2001214163A JP2003029855A JP 2003029855 A JP2003029855 A JP 2003029855A JP 2001214163 A JP2001214163 A JP 2001214163A JP 2001214163 A JP2001214163 A JP 2001214163A JP 2003029855 A JP2003029855 A JP 2003029855A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- circuit device
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 定電圧回路装置において、出力トランジスタ
に漏れ電流が発生した際にも安定な出力電圧の供給がで
き、安全なオフ状態を得るようにする。 【解決手段】 電源端子１（または接地端子）と出力端
子６との間に接続されたＰｃｈ−ＭＯＳトランジスタ５
の出力インピーダンスを制御するオペレーションアンプ
３を備え、出力端子１と接地端子１５（または電源端
子）との間に接続された抵抗８，９，１０により出力電
圧値を設定する定電圧回路装置において、Ｐｃｈ−ＭＯ
Ｓトランジスタ５に対し直列接続された出力電圧異常防
止Ｎｃｈ−ＭＯＳトランジスタ１２と、その出力インピ
ーダンスを制御する出力電圧検出オペレーションアンプ
１１を設ける。これにより、前記Ｐｃｈ−ＭＯＳトラン
ジスタ５の漏れ電流による出力電圧異常を検出し出力電
圧異常を補償する。
に漏れ電流が発生した際にも安定な出力電圧の供給がで
き、安全なオフ状態を得るようにする。 【解決手段】 電源端子１（または接地端子）と出力端
子６との間に接続されたＰｃｈ−ＭＯＳトランジスタ５
の出力インピーダンスを制御するオペレーションアンプ
３を備え、出力端子１と接地端子１５（または電源端
子）との間に接続された抵抗８，９，１０により出力電
圧値を設定する定電圧回路装置において、Ｐｃｈ−ＭＯ
Ｓトランジスタ５に対し直列接続された出力電圧異常防
止Ｎｃｈ−ＭＯＳトランジスタ１２と、その出力インピ
ーダンスを制御する出力電圧検出オペレーションアンプ
１１を設ける。これにより、前記Ｐｃｈ−ＭＯＳトラン
ジスタ５の漏れ電流による出力電圧異常を検出し出力電
圧異常を補償する。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話等に用い
る定電圧回路装置に関する。
る定電圧回路装置に関する。
【０００２】
【従来の技術】従来の定電圧回路装置の一例を図３に示
す。この回路装置は、電源端子１と出力端子６との間に
Ｐチャネル型ＭＯＳトランジスタ（以降Ｐｃｈ−ＭＯＳ
と略記する）５が接続され、このＰｃｈ−ＭＯＳ５の出
力インピーダンスを制御するオペレーションアンプ（以
降オペアンプと略記する）３が設けられている。このオ
ペアンプ３は非反転入力端子に基準電圧７が接続されて
おり、反転入力端子には出力端子６から接地端子１５に
対して接続された抵抗８，９により負帰還接続されてい
る。オペアンプ３とＰｃｈ−ＭＯＳ５はスイッチ端子４
によりオン／オフの制御がなされ、回路オン時は、接地
端子１５に対して出力端子６には（（基準電圧７÷抵抗
９）×（抵抗８＋抵抗９））なる電圧（＝第１の出力電
圧とする）が出力される。
す。この回路装置は、電源端子１と出力端子６との間に
Ｐチャネル型ＭＯＳトランジスタ（以降Ｐｃｈ−ＭＯＳ
と略記する）５が接続され、このＰｃｈ−ＭＯＳ５の出
力インピーダンスを制御するオペレーションアンプ（以
降オペアンプと略記する）３が設けられている。このオ
ペアンプ３は非反転入力端子に基準電圧７が接続されて
おり、反転入力端子には出力端子６から接地端子１５に
対して接続された抵抗８，９により負帰還接続されてい
る。オペアンプ３とＰｃｈ−ＭＯＳ５はスイッチ端子４
によりオン／オフの制御がなされ、回路オン時は、接地
端子１５に対して出力端子６には（（基準電圧７÷抵抗
９）×（抵抗８＋抵抗９））なる電圧（＝第１の出力電
圧とする）が出力される。
【０００３】この従来の定電圧回路装置において、スイ
ッチ端子４がＨレベル（電源端子１の電圧）である時、
Ｐｃｈ−ＭＯＳ２はオン状態、オペアンプ３もオン状態
であるので、定電圧回路装置はオン状態となる。この定
電圧回路装置のオン状態において、Ｐｃｈ−ＭＯＳ５に
漏れ電流が発生した場合、出力端子６は第１の出力電圧
を維持できず、電源端子１の電圧から第１の出力電圧ま
での間の電圧をとり得る。
ッチ端子４がＨレベル（電源端子１の電圧）である時、
Ｐｃｈ−ＭＯＳ２はオン状態、オペアンプ３もオン状態
であるので、定電圧回路装置はオン状態となる。この定
電圧回路装置のオン状態において、Ｐｃｈ−ＭＯＳ５に
漏れ電流が発生した場合、出力端子６は第１の出力電圧
を維持できず、電源端子１の電圧から第１の出力電圧ま
での間の電圧をとり得る。
【０００４】また、スイッチ端子４がＬレベル（接地端
子１５の電圧）である時には、Ｐｃｈ−ＭＯＳ２はオフ
状態、オペアンプ３もオフ状態であるので、定電圧回路
装置はオフ状態となる。この定電圧回路装置のオフ状態
において、Ｐｃｈ−ＭＯＳ５に漏れ電流が発生した場
合、出力端子６は抵抗８，９のプルダウンによる接地端
子１５の電圧レベルを維持できず、電源端子１の電圧か
ら接地端子１５の電圧までの間の電圧をとり得る。
子１５の電圧）である時には、Ｐｃｈ−ＭＯＳ２はオフ
状態、オペアンプ３もオフ状態であるので、定電圧回路
装置はオフ状態となる。この定電圧回路装置のオフ状態
において、Ｐｃｈ−ＭＯＳ５に漏れ電流が発生した場
合、出力端子６は抵抗８，９のプルダウンによる接地端
子１５の電圧レベルを維持できず、電源端子１の電圧か
ら接地端子１５の電圧までの間の電圧をとり得る。
【０００５】
【発明が解決しようとする課題】一般に、定電圧回路装
置は、他回路装置への電源または他集積回路装置への電
源となることが多い。図４に、ＭＯＳトランジスタの漏
れ電流とＭＯＳトランジスタのゲート長Ｌに関する参考
データを示す。ＭＯＳトランジスタのゲート長Ｌが１μ
ｍ以下になると漏れ電流が急激に多くなることが分か
る。図５にこのプロセスの基準となるゲート幅Ｗ，ゲー
ト長Ｌを備えたＭＯＳトランジスタの漏れ電流の大きさ
と温度依存性に関する参考データを示す。常温ではｐＡ
〜ｆＡオーダーの漏れ電流は周囲温度が約１５０℃にな
るとｎＡ〜μＡオーダーまで増加することが分かる。
置は、他回路装置への電源または他集積回路装置への電
源となることが多い。図４に、ＭＯＳトランジスタの漏
れ電流とＭＯＳトランジスタのゲート長Ｌに関する参考
データを示す。ＭＯＳトランジスタのゲート長Ｌが１μ
ｍ以下になると漏れ電流が急激に多くなることが分か
る。図５にこのプロセスの基準となるゲート幅Ｗ，ゲー
ト長Ｌを備えたＭＯＳトランジスタの漏れ電流の大きさ
と温度依存性に関する参考データを示す。常温ではｐＡ
〜ｆＡオーダーの漏れ電流は周囲温度が約１５０℃にな
るとｎＡ〜μＡオーダーまで増加することが分かる。
【０００６】定電圧回路装置は、出力負荷電流を大きく
取るため、または出力ＭＯＳトランジスタのオン時の抵
抗値を下げるために、出力ＭＯＳトランジスタのゲート
幅Ｗを最小ＭＯＳトランジスタサイズに比べて非常に大
きいものとすることが多い。ゲート幅Ｗが１００００μ
ｍのＭＯＳトランジスタを使用すると最小ＭＯＳトラン
ジスタの約数百倍のゲート幅Ｗを持つので漏れ電流も約
数百倍（周囲温度１５０℃にて約数十μＡ〜数百μＡ）
となる。
取るため、または出力ＭＯＳトランジスタのオン時の抵
抗値を下げるために、出力ＭＯＳトランジスタのゲート
幅Ｗを最小ＭＯＳトランジスタサイズに比べて非常に大
きいものとすることが多い。ゲート幅Ｗが１００００μ
ｍのＭＯＳトランジスタを使用すると最小ＭＯＳトラン
ジスタの約数百倍のゲート幅Ｗを持つので漏れ電流も約
数百倍（周囲温度１５０℃にて約数十μＡ〜数百μＡ）
となる。
【０００７】携帯電話に用いられる定電圧回路装置で
は、携帯電話機の待ち受け時間や通話時間延長の目的で
回路全体の消費電流を数μＡで設計することが多く、バ
イアス電流も数ｎＡ〜数μＡに設定されることが多い。
このような低消費電流型の定電圧回路装置において、出
力ＭＯＳトランジスタに数十μＡ〜数百μＡオーダーの
漏れ電流が生じると、出力端子には設計値とは異なった
異常電圧が生じる。この異常電圧の発生は、他回路装置
や他集積回路装置に過電圧、または電源電圧として動作
できない異常電圧を与えて破壊や異常動作を引き起こす
可能性がある。また定電圧回路装置のオフ設定時におい
ても、出力ＭＯＳトランジスタに漏れ電流が発生する
と、出力端子にはオン状態と同等またはその他の異常電
圧が供給されることとなり、定電圧回路装置としての役
割を果たせない。
は、携帯電話機の待ち受け時間や通話時間延長の目的で
回路全体の消費電流を数μＡで設計することが多く、バ
イアス電流も数ｎＡ〜数μＡに設定されることが多い。
このような低消費電流型の定電圧回路装置において、出
力ＭＯＳトランジスタに数十μＡ〜数百μＡオーダーの
漏れ電流が生じると、出力端子には設計値とは異なった
異常電圧が生じる。この異常電圧の発生は、他回路装置
や他集積回路装置に過電圧、または電源電圧として動作
できない異常電圧を与えて破壊や異常動作を引き起こす
可能性がある。また定電圧回路装置のオフ設定時におい
ても、出力ＭＯＳトランジスタに漏れ電流が発生する
と、出力端子にはオン状態と同等またはその他の異常電
圧が供給されることとなり、定電圧回路装置としての役
割を果たせない。
【０００８】本発明は、上記従来の課題を解決するもの
であり、トランジスタに漏れ電流が発生した際にも安定
な出力電圧供給と安全なオフ状態を得ることができる定
電圧回路装置を提供することを目的とする。
であり、トランジスタに漏れ電流が発生した際にも安定
な出力電圧供給と安全なオフ状態を得ることができる定
電圧回路装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明は、電源端子と出力端子との間に接続された
トランジスタ（ＭＯＳ、ＢＩＰ）と、前記トランジスタ
の出力インピーダンスを制御する出力電圧制御回路と、
前記出力端子と接地端子との間に接続され出力電圧値を
設定する抵抗とを備えた定電圧回路装置において、前記
トランジスタに対し直列接続された出力電圧異常防止ト
ランジスタ（ＭＯＳ、ＢＩＰ）と、前記出力電圧異常防
止トランジスタの出力インピーダンスを制御する制御回
路とを設けたことを特徴とする。
に、本発明は、電源端子と出力端子との間に接続された
トランジスタ（ＭＯＳ、ＢＩＰ）と、前記トランジスタ
の出力インピーダンスを制御する出力電圧制御回路と、
前記出力端子と接地端子との間に接続され出力電圧値を
設定する抵抗とを備えた定電圧回路装置において、前記
トランジスタに対し直列接続された出力電圧異常防止ト
ランジスタ（ＭＯＳ、ＢＩＰ）と、前記出力電圧異常防
止トランジスタの出力インピーダンスを制御する制御回
路とを設けたことを特徴とする。
【００１０】これにより、電源端子と出力端子との間に
接続されたトランジスタの漏れ電流による出力電圧異常
を検出し、出力電圧異常を補償する。
接続されたトランジスタの漏れ電流による出力電圧異常
を検出し、出力電圧異常を補償する。
【００１１】また、電源端子と出力端子との間に接続さ
れたトランジスタ（ＭＯＳ、ＢＩＰ）と、前記トランジ
スタの出力インピーダンスを制御する出力電圧制御回路
と、前記出力端子と接地端子との間に接続され出力電圧
値を設定する抵抗とを備えた定電圧回路装置において、
前記トランジスタに対し直列接続され、定電圧回路装置
のオフ時に動作する出力電圧異常防止トランジスタ（Ｍ
ＯＳ、ＢＩＰ）を設けたことを特徴とする。その出力電
圧異常防止トランジスタはダイオード接続されている。
れたトランジスタ（ＭＯＳ、ＢＩＰ）と、前記トランジ
スタの出力インピーダンスを制御する出力電圧制御回路
と、前記出力端子と接地端子との間に接続され出力電圧
値を設定する抵抗とを備えた定電圧回路装置において、
前記トランジスタに対し直列接続され、定電圧回路装置
のオフ時に動作する出力電圧異常防止トランジスタ（Ｍ
ＯＳ、ＢＩＰ）を設けたことを特徴とする。その出力電
圧異常防止トランジスタはダイオード接続されている。
【００１２】出力電圧異常防止トランジスタにより出力
端子と接地端子を短絡することで、前記電源端子と出力
端子との間に接続されたトランジスタの漏れ電流による
出力電圧異常を補償する。
端子と接地端子を短絡することで、前記電源端子と出力
端子との間に接続されたトランジスタの漏れ電流による
出力電圧異常を補償する。
【００１３】
【発明の実施の形態】以下、発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１４】（実施の形態１）図１は、本発明の実施の
形態１におけるＭＯＳトランジスタの漏れ電流による出
力電圧異常を補償する定電圧回路装置を示したものであ
る。なお、図１において、図３に示す構成部分と同じ構
成部分には同じ符号を付し、その説明を省略する。
形態１におけるＭＯＳトランジスタの漏れ電流による出
力電圧異常を補償する定電圧回路装置を示したものであ
る。なお、図１において、図３に示す構成部分と同じ構
成部分には同じ符号を付し、その説明を省略する。
【００１５】図１において、電源端子１と出力端子６と
の間にＰｃｈ−ＭＯＳ５が接続されており、このＰｃｈ
−ＭＯＳ５の出力インピーダンスを制御するオペアンプ
３を備えている。そのオペアンプ３の非反転入力端子に
は基準電圧７が接続され、反転入力端子には出力端子６
と接地端子１５との間に接続された抵抗８，９，１０に
より負帰還接続されている。
の間にＰｃｈ−ＭＯＳ５が接続されており、このＰｃｈ
−ＭＯＳ５の出力インピーダンスを制御するオペアンプ
３を備えている。そのオペアンプ３の非反転入力端子に
は基準電圧７が接続され、反転入力端子には出力端子６
と接地端子１５との間に接続された抵抗８，９，１０に
より負帰還接続されている。
【００１６】その定電圧回路装置は、スイッチ端子４の
信号によりオン／オフの制御が行われ、回路オン時は、
接地端子１５の電圧に対して出力端子６には（（基準電
圧７÷（抵抗９＋抵抗１０））×（抵抗８＋抵抗９＋抵
抗１０））なる電圧（＝第２の出力電圧とする）が出力
される。
信号によりオン／オフの制御が行われ、回路オン時は、
接地端子１５の電圧に対して出力端子６には（（基準電
圧７÷（抵抗９＋抵抗１０））×（抵抗８＋抵抗９＋抵
抗１０））なる電圧（＝第２の出力電圧とする）が出力
される。
【００１７】本発明の構成では、従来の定電圧回路装置
の出力Ｐｃｈ−ＭＯＳ５に対して直列接続された出力電
圧異常防止Ｎチャネル型ＭＯＳトランジスタ（以降Ｎｃ
ｈ−ＭＯＳと略記する）１２が設けられ、その出力イン
ピーダンスを制御する出力電圧検出オペアンプ１１を備
えている。前記出力電圧検出オペアンプ１１の非反転入
力端子には基準電圧７が接続され、反転入力端子には接
地端子１５に対して接続された抵抗９により負帰還接続
される出力電圧検出回路装置を備えている。また、Ｐｃ
ｈ−ＭＯＳ５に対して直列接続され、スイッチ端子４に
よりオン／オフ制御される出力電圧異常防止Ｎｃｈ−Ｍ
ＯＳ１４も備えている。
の出力Ｐｃｈ−ＭＯＳ５に対して直列接続された出力電
圧異常防止Ｎチャネル型ＭＯＳトランジスタ（以降Ｎｃ
ｈ−ＭＯＳと略記する）１２が設けられ、その出力イン
ピーダンスを制御する出力電圧検出オペアンプ１１を備
えている。前記出力電圧検出オペアンプ１１の非反転入
力端子には基準電圧７が接続され、反転入力端子には接
地端子１５に対して接続された抵抗９により負帰還接続
される出力電圧検出回路装置を備えている。また、Ｐｃ
ｈ−ＭＯＳ５に対して直列接続され、スイッチ端子４に
よりオン／オフ制御される出力電圧異常防止Ｎｃｈ−Ｍ
ＯＳ１４も備えている。
【００１８】このように構成された本実施の形態１にお
いて、スイッチ端子４による回路装置オン時には、出力
Ｐｃｈ−ＭＯＳ５に漏れ電流が発生すると、出力端子６
は第２の出力電圧を維持できずに電源端子１の電圧に近
づくように、すなわち出力電圧の上昇を引き起こす。出
力電圧が上昇し、抵抗９の出力端子６側の電圧が基準電
圧７と同等の電圧になると、出力電圧検出オペアンプ１
１が出力電圧上昇を検出し、出力電圧異常防止Ｎｃｈ−
ＭＯＳ１２をオンにして、出力Ｐｃｈ−ＭＯＳ５の漏れ
電流を相殺し、出力端子６の電圧上昇を抑制する。
いて、スイッチ端子４による回路装置オン時には、出力
Ｐｃｈ−ＭＯＳ５に漏れ電流が発生すると、出力端子６
は第２の出力電圧を維持できずに電源端子１の電圧に近
づくように、すなわち出力電圧の上昇を引き起こす。出
力電圧が上昇し、抵抗９の出力端子６側の電圧が基準電
圧７と同等の電圧になると、出力電圧検出オペアンプ１
１が出力電圧上昇を検出し、出力電圧異常防止Ｎｃｈ−
ＭＯＳ１２をオンにして、出力Ｐｃｈ−ＭＯＳ５の漏れ
電流を相殺し、出力端子６の電圧上昇を抑制する。
【００１９】本発明の定電圧回路装置のオン時に、出力
Ｐｃｈ−ＭＯＳ５の漏れ電流により出力端子６の電圧が
上昇し、出力電圧検出回路装置が動作している時に、出
力端子６には接地端子１５に対して（（基準電圧７÷抵
抗９）×（抵抗８＋抵抗９＋抵抗１０））なる電圧（＝
第３の出力電圧とする）が出力される。第２の出力電圧
と第３の出力電圧との差電圧は抵抗１０により設定さ
れ、第３の出力電圧−第２の出力電圧＝（（（基準電圧
７÷（抵抗９＋抵抗１０））×抵抗１０）である。ある
温度において、出力Ｐｃｈ−ＭＯＳ５に漏れ電流が発生
し、出力電圧の上昇が起きても、出力端子６は第３の出
力電圧以上に上昇しないように出力電圧検出回路装置が
制御する。
Ｐｃｈ−ＭＯＳ５の漏れ電流により出力端子６の電圧が
上昇し、出力電圧検出回路装置が動作している時に、出
力端子６には接地端子１５に対して（（基準電圧７÷抵
抗９）×（抵抗８＋抵抗９＋抵抗１０））なる電圧（＝
第３の出力電圧とする）が出力される。第２の出力電圧
と第３の出力電圧との差電圧は抵抗１０により設定さ
れ、第３の出力電圧−第２の出力電圧＝（（（基準電圧
７÷（抵抗９＋抵抗１０））×抵抗１０）である。ある
温度において、出力Ｐｃｈ−ＭＯＳ５に漏れ電流が発生
し、出力電圧の上昇が起きても、出力端子６は第３の出
力電圧以上に上昇しないように出力電圧検出回路装置が
制御する。
【００２０】また、スイッチ端子４による回路装置オフ
時に、出力Ｐｃｈ−ＭＯＳ５に漏れ電流が発生すると、
出力端子６は抵抗８，９，１０による接地端子１５の電
圧を維持できずに電源端子１の電圧に近づくように、す
なわち出力電圧の上昇を引き起こす。この出力電圧の上
昇を防止するために、回路装置のオフ設定時には出力端
子６と接地端子１５を出力電圧異常防止Ｎｃｈ−ＭＯＳ
１４により短絡することで出力Ｐｃｈ−ＭＯＳ５の漏れ
電流を相殺し、出力端子６の電圧上昇を抑制する。
時に、出力Ｐｃｈ−ＭＯＳ５に漏れ電流が発生すると、
出力端子６は抵抗８，９，１０による接地端子１５の電
圧を維持できずに電源端子１の電圧に近づくように、す
なわち出力電圧の上昇を引き起こす。この出力電圧の上
昇を防止するために、回路装置のオフ設定時には出力端
子６と接地端子１５を出力電圧異常防止Ｎｃｈ−ＭＯＳ
１４により短絡することで出力Ｐｃｈ−ＭＯＳ５の漏れ
電流を相殺し、出力端子６の電圧上昇を抑制する。
【００２１】図１の本実施の形態１の構成において、抵
抗１６，１７は定電圧回路装置と出力電圧検出回路装置
が同時に動作した際に、電源端子１から接地端子１５に
対して貫通電流が必要以上に流れないように制限するた
めの制限抵抗であり省略することもできる。
抗１６，１７は定電圧回路装置と出力電圧検出回路装置
が同時に動作した際に、電源端子１から接地端子１５に
対して貫通電流が必要以上に流れないように制限するた
めの制限抵抗であり省略することもできる。
【００２２】（実施の形態２）図２は、本発明の実施の
形態２における定電圧回路装置を示したものである。電
源端子１と出力端子６との間に接続されたＰｃｈ−ＭＯ
Ｓ５の出力インピーダンスを制御するオペレーションア
ンプ３を備え、このオペレーションアンプ３の非反転入
力端子には基準電圧７が接続され、反転入力端子には出
力端子６と接地端子１５との間に接続される抵抗により
負帰還接続されている。さらに、出力Ｐｃｈ−ＭＯＳ５
に対して出力電圧異常防止Ｎｃｈ−ＭＯＳ１８が直列接
続され、これにより出力電圧の上昇を抑制する。出力電
圧異常防止Ｎｃｈ−ＭＯＳ１８はドレイン端子が出力端
子６に接続され、ゲート端子とソース端子，バルク端子
が接地端子１５に接続されている。
形態２における定電圧回路装置を示したものである。電
源端子１と出力端子６との間に接続されたＰｃｈ−ＭＯ
Ｓ５の出力インピーダンスを制御するオペレーションア
ンプ３を備え、このオペレーションアンプ３の非反転入
力端子には基準電圧７が接続され、反転入力端子には出
力端子６と接地端子１５との間に接続される抵抗により
負帰還接続されている。さらに、出力Ｐｃｈ−ＭＯＳ５
に対して出力電圧異常防止Ｎｃｈ−ＭＯＳ１８が直列接
続され、これにより出力電圧の上昇を抑制する。出力電
圧異常防止Ｎｃｈ−ＭＯＳ１８はドレイン端子が出力端
子６に接続され、ゲート端子とソース端子，バルク端子
が接地端子１５に接続されている。
【００２３】この出力電圧異常防止Ｎｃｈ−ＭＯＳ１８
は、通常の定電圧回路動作時には動作しない。出力電圧
異常防止Ｎｃｈ−ＭＯＳ１８のトランジスタサイズを、
定電圧回路装置の出力Ｐｃｈ−ＭＯＳ５のトランジスタ
と同等のトランジスタサイズに設定することで、あらゆ
る温度に対してそれぞれ同等の漏れ電流が生じ、発生し
た漏れ電流は電源端子１から接地端子１５に対して流れ
るため、出力端子６の電圧上昇を抑制することができ
る。
は、通常の定電圧回路動作時には動作しない。出力電圧
異常防止Ｎｃｈ−ＭＯＳ１８のトランジスタサイズを、
定電圧回路装置の出力Ｐｃｈ−ＭＯＳ５のトランジスタ
と同等のトランジスタサイズに設定することで、あらゆ
る温度に対してそれぞれ同等の漏れ電流が生じ、発生し
た漏れ電流は電源端子１から接地端子１５に対して流れ
るため、出力端子６の電圧上昇を抑制することができ
る。
【００２４】なお、電源端子１と出力端子６との間に接
続される出力Ｐｃｈ−ＭＯＳ５をＮｃｈ−ＭＯＳまたは
ＮＰＮトランジスタ若しくはＰＮＰトランジスタ等のバ
イポーラトランジスタとしても、同様の効果が得られ
る。また接地端子１５と出力端子６との間に接続される
トランジスタも、Ｐｃｈ−ＭＯＳまたはＮｃｈ−ＭＯＳ
あるいはＮＰＮトランジスタまたはＰＮＰトランジスタ
としても同様の効果を得ることができる。
続される出力Ｐｃｈ−ＭＯＳ５をＮｃｈ−ＭＯＳまたは
ＮＰＮトランジスタ若しくはＰＮＰトランジスタ等のバ
イポーラトランジスタとしても、同様の効果が得られ
る。また接地端子１５と出力端子６との間に接続される
トランジスタも、Ｐｃｈ−ＭＯＳまたはＮｃｈ−ＭＯＳ
あるいはＮＰＮトランジスタまたはＰＮＰトランジスタ
としても同様の効果を得ることができる。
【００２５】本発明に係る定電圧回路装置の構成におい
て、出力電圧異常防止Ｎｃｈ−ＭＯＳ１２、１４をＰｃ
ｈ−ＭＯＳまたはＮＰＮトランジスタ，ＰＮＰトランジ
スタを用いて構成しても同様の効果を得ることができ
る。なお出力電圧異常防止トランジスタは定電圧回路装
置の出力トランジスタの漏れ電流と同等の漏れ電流が期
待できるもので構成することが必要である。
て、出力電圧異常防止Ｎｃｈ−ＭＯＳ１２、１４をＰｃ
ｈ−ＭＯＳまたはＮＰＮトランジスタ，ＰＮＰトランジ
スタを用いて構成しても同様の効果を得ることができ
る。なお出力電圧異常防止トランジスタは定電圧回路装
置の出力トランジスタの漏れ電流と同等の漏れ電流が期
待できるもので構成することが必要である。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
定電圧回路装置において出力トランジスタに漏れ電流が
生じた際の出力電圧異常を防止することができる。
定電圧回路装置において出力トランジスタに漏れ電流が
生じた際の出力電圧異常を防止することができる。
【図１】本発明の実施の形態１におけるＭＯＳトランジ
スタの漏れ電流による出力電圧の上昇を抑制する定電圧
回路装置の回路図
スタの漏れ電流による出力電圧の上昇を抑制する定電圧
回路装置の回路図
【図２】本発明の実施の形態２におけるＭＯＳトランジ
スタの漏れ電流による出力電圧の上昇を抑制する定電圧
回路装置の回路図
スタの漏れ電流による出力電圧の上昇を抑制する定電圧
回路装置の回路図
【図３】従来のＭＯＳトランジスタ出力による定電圧回
路装置の回路図
路装置の回路図
【図４】ＭＯＳトランジスタのゲート長と漏れ電流との
関係を示す図
関係を示す図
【図５】ゲート幅Ｗ，ゲート長Ｌを有するＭＯＳトラン
ジスタの温度変化に対する漏れ電流の大きさを示す図
ジスタの温度変化に対する漏れ電流の大きさを示す図
１ 電源端子
２ Ｐチャネル型ＭＯＳトランジスタ（Ｐｃｈ−ＭＯ
Ｓ） ３ オペレーションアンプ ４ スイッチ端子 ５ Ｐチャネル型ＭＯＳトランジスタ（Ｐｃｈ−ＭＯ
Ｓ） ６ 出力端子 ７ 基準電圧 ８ 抵抗 ９ 抵抗 １０ 抵抗 １１ 出力電圧検出オペレーションアンプ １２ Ｎチャネル型ＭＯＳトランジスタ（Ｎｃｈ−ＭＯ
Ｓ） １３ インバータ １４ Ｎチャネル型ＭＯＳトランジスタ（Ｎｃｈ−ＭＯ
Ｓ） １５ 接地端子 １６ 制限抵抗 １７ 制限抵抗 １８ Ｎチャネル型ＭＯＳトランジスタ（Ｎｃｈ−ＭＯ
Ｓ）
Ｓ） ３ オペレーションアンプ ４ スイッチ端子 ５ Ｐチャネル型ＭＯＳトランジスタ（Ｐｃｈ−ＭＯ
Ｓ） ６ 出力端子 ７ 基準電圧 ８ 抵抗 ９ 抵抗 １０ 抵抗 １１ 出力電圧検出オペレーションアンプ １２ Ｎチャネル型ＭＯＳトランジスタ（Ｎｃｈ−ＭＯ
Ｓ） １３ インバータ １４ Ｎチャネル型ＭＯＳトランジスタ（Ｎｃｈ−ＭＯ
Ｓ） １５ 接地端子 １６ 制限抵抗 １７ 制限抵抗 １８ Ｎチャネル型ＭＯＳトランジスタ（Ｎｃｈ−ＭＯ
Ｓ）
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H430 BB03 BB09 BB11 BB20 EE06
FF02 FF13 HH03 JJ07 LA02
LA12 LB06
Claims (3)
- 【請求項１】 電源端子と出力端子との間に接続された
トランジスタと、前記トランジスタの出力インピーダン
スを制御する出力電圧制御回路と、前記出力端子と接地
端子との間に接続され出力電圧値を設定する抵抗とを備
えた定電圧回路装置において、前記トランジスタに対し
直列接続された出力電圧異常防止トランジスタと、前記
出力電圧異常防止トランジスタの出力インピーダンスを
制御する制御回路とを設けたことを特徴とする定電圧回
路装置。 - 【請求項２】 電源端子と出力端子との間に接続された
トランジスタと、前記トランジスタの出力インピーダン
スを制御する出力電圧制御回路と、前記出力端子と接地
端子との間に接続され出力電圧値を設定する抵抗とを備
えた定電圧回路装置において、前記トランジスタに対し
直列接続され、当該定電圧回路装置のオフ時に動作する
出力電圧異常防止トランジスタを設けたことを特徴とす
る定電圧回路装置。 - 【請求項３】 出力電圧異常防止トランジスタはダイオ
ード接続されていることを特徴とする請求項２記載の定
電圧回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214163A JP2003029855A (ja) | 2001-07-13 | 2001-07-13 | 定電圧回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214163A JP2003029855A (ja) | 2001-07-13 | 2001-07-13 | 定電圧回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003029855A true JP2003029855A (ja) | 2003-01-31 |
Family
ID=19049030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001214163A Withdrawn JP2003029855A (ja) | 2001-07-13 | 2001-07-13 | 定電圧回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003029855A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293802A (ja) * | 2005-04-13 | 2006-10-26 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2007115083A (ja) * | 2005-10-21 | 2007-05-10 | Denso Corp | 電源回路 |
| JP2007249644A (ja) * | 2006-03-16 | 2007-09-27 | Fuji Electric Device Technology Co Ltd | シリーズレギュレータ回路 |
| JP2007317203A (ja) * | 2006-05-26 | 2007-12-06 | Samsung Electro-Mechanics Co Ltd | 供給電圧変換装置 |
| JP2010211788A (ja) * | 2009-02-10 | 2010-09-24 | Seiko Instruments Inc | ボルテージレギュレータ |
| CN102681579A (zh) * | 2011-03-10 | 2012-09-19 | 株式会社东芝 | 稳压器 |
| KR101223422B1 (ko) | 2003-04-14 | 2013-01-17 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | 저 정지 전류 전압 레귤레이터를 형성하는 방법 및 그 구조 |
| KR20150043973A (ko) * | 2013-10-15 | 2015-04-23 | 세이코 인스트루 가부시키가이샤 | 전압 레귤레이터 |
| CN111435152A (zh) * | 2019-01-14 | 2020-07-21 | 南京苏梦电子科技有限公司 | 一种电池电压的检测电路及电池组的电池电压检测模块 |
-
2001
- 2001-07-13 JP JP2001214163A patent/JP2003029855A/ja not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101223422B1 (ko) | 2003-04-14 | 2013-01-17 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | 저 정지 전류 전압 레귤레이터를 형성하는 방법 및 그 구조 |
| JP2006293802A (ja) * | 2005-04-13 | 2006-10-26 | Renesas Technology Corp | 半導体集積回路装置 |
| JP4711287B2 (ja) * | 2005-04-13 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP2007115083A (ja) * | 2005-10-21 | 2007-05-10 | Denso Corp | 電源回路 |
| JP4626480B2 (ja) * | 2005-10-21 | 2011-02-09 | 株式会社デンソー | 電源回路 |
| JP2007249644A (ja) * | 2006-03-16 | 2007-09-27 | Fuji Electric Device Technology Co Ltd | シリーズレギュレータ回路 |
| JP2007317203A (ja) * | 2006-05-26 | 2007-12-06 | Samsung Electro-Mechanics Co Ltd | 供給電圧変換装置 |
| JP4562750B2 (ja) * | 2006-05-26 | 2010-10-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 供給電圧変換装置 |
| US7939883B2 (en) | 2006-05-26 | 2011-05-10 | Samsung Electro-Mechanics Co., Ltd. | Voltage regulating apparatus having a reduced current consumption and settling time |
| JP2010211788A (ja) * | 2009-02-10 | 2010-09-24 | Seiko Instruments Inc | ボルテージレギュレータ |
| KR101401131B1 (ko) | 2009-02-10 | 2014-05-29 | 세이코 인스트루 가부시키가이샤 | 전압 조정기 |
| JP2012190216A (ja) * | 2011-03-10 | 2012-10-04 | Toshiba Corp | 定電圧電源回路 |
| CN102681579A (zh) * | 2011-03-10 | 2012-09-19 | 株式会社东芝 | 稳压器 |
| US8754628B2 (en) | 2011-03-10 | 2014-06-17 | Kabushiki Kaisha Toshiba | Voltage regulator for high speed switching of voltages |
| KR20150043973A (ko) * | 2013-10-15 | 2015-04-23 | 세이코 인스트루 가부시키가이샤 | 전압 레귤레이터 |
| KR102229236B1 (ko) * | 2013-10-15 | 2021-03-17 | 에이블릭 가부시키가이샤 | 전압 레귤레이터 |
| CN111435152A (zh) * | 2019-01-14 | 2020-07-21 | 南京苏梦电子科技有限公司 | 一种电池电压的检测电路及电池组的电池电压检测模块 |
| CN111435152B (zh) * | 2019-01-14 | 2022-06-21 | 无锡有容微电子有限公司 | 一种电池电压的检测电路及电池组的电池电压检测模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8253404B2 (en) | Constant voltage circuit | |
| US5814995A (en) | Voltage detector for battery operated device | |
| US6856190B2 (en) | Leak current compensating device and leak current compensating method | |
| US10061334B2 (en) | Voltage regulator | |
| JP5279544B2 (ja) | ボルテージレギュレータ | |
| US20140084994A1 (en) | Current Limiting Circuitry and Method for Pass Elements and Output Stages | |
| JP3526267B2 (ja) | 安定化電源回路 | |
| CN108664067B (zh) | 具有高带宽和电源抑制的低泄漏低压差稳压器 | |
| JP2003029855A (ja) | 定電圧回路装置 | |
| JP3822781B2 (ja) | 安定化電源回路 | |
| JP4920305B2 (ja) | 過熱検出回路および該過熱検出回路を内蔵した半導体装置および電子機器 | |
| JP2001306163A (ja) | アナログｍｏｓによる過電流保護機能付きレギュレータ回路 | |
| US10613562B2 (en) | Voltage regulator including fault detection circuit | |
| US5619160A (en) | Control circuit for setting a bias source at partial stand-by | |
| JP2016139247A (ja) | 定電流駆動回路 | |
| US7116537B2 (en) | Surge current prevention circuit and DC power supply | |
| JPH1124764A (ja) | 直流安定化電源装置 | |
| CN112242823B (zh) | 一种差分输入电路及其控制方法以及差分放大器 | |
| CN115903992A (zh) | 电压生成电路及半导体装置 | |
| JP4286763B2 (ja) | 過電流保護回路および電圧生成回路 | |
| JP2001267899A (ja) | 負荷駆動回路 | |
| JP2021096554A (ja) | 定電流回路 | |
| JP4465330B2 (ja) | 安定化電源回路の動作制御方法 | |
| JP2004064132A (ja) | 演算増幅器 | |
| US9471073B2 (en) | Linear power regulator with device driver for driving both internal and external pass devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070306 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070731 |