JP3833440B2 - 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 - Google Patents
電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 Download PDFInfo
- Publication number
- JP3833440B2 JP3833440B2 JP2000138489A JP2000138489A JP3833440B2 JP 3833440 B2 JP3833440 B2 JP 3833440B2 JP 2000138489 A JP2000138489 A JP 2000138489A JP 2000138489 A JP2000138489 A JP 2000138489A JP 3833440 B2 JP3833440 B2 JP 3833440B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- output
- power supply
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、定電圧を出力するＩＣ化された電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器に関する。
【０００２】
【従来の技術】
従来から、負荷回路への基準電圧となる定電圧を出力する電圧発生回路や、所定値に調整された電圧を出力するボルテージレギュレータが、例えば携帯端末機器の電源などに広く使用されている。
【０００３】
従来の、例えば半導体メモリの内部降圧に用いる基準電圧を発生する基準電圧発生回路の一般的な構成例を図１１に示す。図１１で、基準電圧発生回路１１０は、誤差増幅器１、Ｐ型の出力トランジスタＱ１、抵抗Ｒ１から構成されており、基準電圧発生源である内部基準電圧回路８から内部基準電圧Ｖｒｅｆを電圧指令値として受けるとともに、容量Ｃを含む負荷回路９に出力電圧Ｖｏｕｔを出力する。
【０００４】
この出力トランジスタＱ１のゲートは誤差増幅器１の出力に接続され、ソースは電源端子へ、ドレインは抵抗Ｒ１を介してグランドに接地されると共に、誤差増幅器１の非反転入力端子へ接続され、一方、出力端子として負荷回路９に接続される。また、誤差増幅器１の反転入力端子へは内部基準電圧回路８より内部基準電圧Ｖｒｅｆが入力される。
【０００５】
この構成において出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄが誤差増幅器１によって内部基準電圧Ｖｒｅｆと比較され、ドレイン電圧Ｖｑ１ｄすなわち出力電圧Ｖｏｕｔの変動に従って出力トランジスタＱ１のゲート電位を上下させ、トランジスタＱ１のオン抵抗を制御する事で出力電圧Ｖｏｕｔを定電圧化するようにしている。即ち、Ｖｏｕｔ＝Ｖｒｅｆ。
【０００６】
一方、対ノイズ特性を改善した基準電圧発生回路（特開平５−１１４２９１号公報）の構成を図１２に示す。図１２では、２種類の内部基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を出力する内部基準電圧回路８’、基準電圧発生回路１２０、容量Ｃを含む負荷回路９からなり、基準電圧発生回路１２０は誤差増幅器１、２、駆動能力の異なるＰ型出力トランジスタＱ１、Ｑ２と抵抗Ｒ１から構成されている。内部基準電圧回路８’からは内部基準電圧Ｖｒｅｆ２（＝３．０Ｖ）とそれより少し低い内部基準電圧Ｖｒｅｆ１（＝２．７Ｖ）が出力され、夫々誤差増幅器１及び２の反転入力端子に入力される。出力トランジスタＱ１のゲートは誤差増幅器１の出力に、出力トランジスタＱ２のゲートは誤差増幅器２の出力に接続され、両トランジスタのソースは電源端子Ｖｄｄに、ドレインは抵抗Ｒ１を介してグランドＶｓｓに接地される。この時出力トランジスタＱ２の電流駆動能力は抵抗Ｒ１の電流の２倍程度に小さくされ、出力トランジスタＱ１の電流駆動能力は十分大きく設計されている。また、両トランジスタＱ１、Ｑ２の共通ドレインは、本基準電圧発生回路１２０の出力端子として負荷回路９が接続されると共に、誤差増幅器１及び２の非反転入力端子に接続される。
【０００７】
この構成によると、出力電圧が２．７Ｖに達するまでは両出力トランジスタＱ１，Ｑ２を使って短時間に出力電圧を引き上げ、２．７Ｖに達すると出力トランジスタＱ１がオフして出力トランジスタＱ２のみで出力を３．０Ｖまで引き上げる様に働く。
【０００８】
このように、電源立ち上げ時には駆動能力の大きなトランジスタを動作させて電流能力を確保し、定常的には出力電圧を引き下げる能力と同程度に駆動能力を抑えた出力トランジスタを用いて回路を動作させることにより、ノイズなどにより出力電圧が過剰に変動しないようにしている。
【０００９】
また、図１３に、所定の電圧を出力するボルテージレギュレータの構成例を示す（特許２９５３８８７号明細書）。図１３で、ボルテージレギュレータ１３０は、誤差増幅器１、２、Ｐ型トランジスタＱ１、Ｎ型トランジスタＱ２、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３から構成されている。
【００１０】
トランジスタＱ１のゲートは誤差増幅器１の出力に接続され、そのソースは電源端子Ｖｄｄへ接続され、ドレインは抵抗Ｒ１、Ｒ２、Ｒ３を直列に介してグランドＶｓｓへ接続されると共に本ボルテージレギュレータ１３０の出力端子となる。また、誤差増幅器１の反転入力端子には内部基準電圧Ｖｒｅｆが入力され、非反転入力端子には抵抗Ｒ１と抵抗Ｒ２の接続点の分圧電位を入力させている。一方Ｎ型トランジスタＱ２のゲートは誤差増幅器２の出力に接続され、そのソースはグランドＶｓｓへ、ドレインは出力端子に接続されている。また、誤差増幅器２の反転入力端子には内部基準電圧Ｖｒｅｆが入力され、非反転入力端子には抵抗Ｒ２と抵抗Ｒ３の接続点の分圧電位を入力させている。
【００１１】
この構成によると、内部基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔの関係は、
Ｖｏｕｔ＝Ｖｒｅｆ＊（Ｒ１／（Ｒ２＋Ｒ３）＋１）
となり、出力電圧Ｖｏｕｔを定電圧化している。
【００１２】
また、定常状態においては誤差増幅器２には抵抗Ｒ２による電圧降下分ＶＡ（略数十ｍＶ）だけ低い電圧が帰還されているため、Ｎ型トランジスタＱ２はカットオフ状態にある。ここで、出力端子が無負荷状態で高温になった場合、Ｐ型トランジスタＱ１のオフリーク電流が指数関数的に増加し出力電圧を上昇させる。この時、誤差増幅器２へ帰還される電圧がΔＶＡ上昇すると、誤差増幅器２の出力がハイゲインになりＮ型トランジスタＱ２をオンさせて出力電圧の上昇を抑制する。これにより、Ｐ型トランジスタＱ１のオフリーク電流による出力電圧の上昇を防止している。
【００１３】
【発明が解決しようとする課題】
図１１のような従来の基準電圧発生回路１１０では出力トランジスタＱ１のドレインとグランドＶｓｓ間に接続される抵抗Ｒ１に流れる電流は定常的な漏れ電流として全体の消費電流に影響を与えるため、携帯端末機器等のシステムにおいては抵抗Ｒ１は数ＭΩ〜数十ＭΩオーダーの値が選定されるのが一般的である。また、出力トランジスタＱ１の電流駆動能力は、基準電圧発生回路１１０の立ち上がり特性を向上することや、負荷回路９が必要とする電流供給能力の最大値で決定されるため、大きな駆動能力が得られるように設計され、システムによっては数十ｍＡ〜数百ｍＡのオーダーに達する。
【００１４】
この様に定常的な消費電流を抑えること、高い電流供給能力を維持すること、という二つの要求を満たすために高抵抗値の抵抗Ｒ１と駆動能力の高い出力トランジスタＱ１を組合せる方法が従来から採られてきている。一方、基準電圧発生回路１１０の出力電圧配線には配線容量が寄生し、また出力端子にはその性格上からノイズ成分除去のため負荷回路の一部として安定化容量Ｃが接続される事も多い。
【００１５】
ここで、以上の様なシステムにおいて、抵抗Ｒ１と出力トランジスタＱ１の電流駆動能力に大きな差があることによって、出力端子に接続された容量Ｃにより過渡応答性が著しく悪化するという問題を生じる。
【００１６】
すなわち、電源Ｖｄｄに突発的なノイズが重畳されたり、内部基準電圧Ｖｒｅｆに正ノイズが発生したりすると、出力電圧Ｖｏｕｔが規定値より高くなる。また、負荷回路９の動作により出力電流が急激に減少する際に、ドレイン電圧Ｖｑ１ｄ-誤差増幅器１-出力トランジスタＱ１の制御ループの動作遅れによって出力電圧Ｖｏｕｔがオーバーシュートを起こす。この状態を図１４の一点鎖線で示している。この図１４のように、出力トランジスタＱ１の高い駆動能力により容量Ｃに電荷が充電され、一度このような電荷が充電されると、今度は電荷を放電するパスが高抵抗値の抵抗Ｒ１しか存在しないために、容量Ｃに充電された電荷により長時間にわたり出力電圧Ｖｏｕｔが高く維持されるという現象を生じる。また、この様な出力電圧を上昇させる外的要因が短い周期で加わると出力電圧Ｖｏｕｔが恒常的に上昇するという問題が生じる。
【００１７】
これらの問題に対処すべく、図１２（特開平５−１１４２９１号公報）では、電流駆動能力の違う出力トランジスタＱ１，Ｑ２を二つ用意し、基準電圧Ｖｒｅｆ近くまでを両トランジスタで立ち上げ、定常的には高抵抗値の抵抗Ｒ１の２倍程度の駆動能力の低い出力トランジスタＱ２を使用することを提案している。しかし、この構成では、内部基準電圧Ｖｒｅｆにのみノイズが重畳し、且つ出力電流が微小で出力トランジスタＱ２の駆動能力範囲で動作している場合には有効に働くものの、出力電流が大きく変動する様なシステムには対応不可能である。
【００１８】
すなわち、図１４に破線で示すように、出力電流が駆動能力の低い出力トランジスタＱ２の電流駆動能力を超えて変動する場合には出力電圧が設定した閾値幅まで変動する事を許容してしまい、駆動能力の高い出力トランジスタＱ１を導通させるから、負荷電流停止時の出力電圧のオーバーシュートが発生する。従って、変動量がこの範囲に達する状況においては出力電圧が上昇したまま長時間戻らないという既存の問題を回避できない。また、これを抑制するには結局、抵抗Ｒ１の電流駆動能力を増して漏れ電流の増大を容認する、或いは出力トランジスタの電流駆動能力を増やして電流を引いた時の出力電圧の降下が下側の閾値を越えない程度に設定する等の対策を採らざるを得ず、ノイズに対する効果も消滅してしまう。
【００１９】
また、従来から提案されている構成の基準電圧発生回路、ボルテージレギュレータにおいては、出力電流が微小な状態や無負荷状態で高温になった場合に、出力トランジスタのオフリーク電流の増加によって出力電圧が上昇するという問題があった。図１３（特許２９５３８８７号で提案された回路）では、このオフリーク電流の発生に伴いある閾値を越えて出力が上昇した場合に、出力トランジスタのドレイン、グランド間に抵抗と並列に設けた逆導電チャネルのトランジスタをオンさせる事により回避しているが、これでは抵抗による閾値幅までは出力電圧の上昇を許容するという問題が内在する。
【００２０】
また、この図１３の回路では、付加的な効果として、出力電圧の過渡応答性については、閾値を越えた段階で出力電圧の上昇を制限する事が可能であるので出力電圧の上昇を伴う過渡変動において一定の効力を発揮する事が考えられるが、その効果は閾値幅の設定に大きく左右される。
【００２１】
そこで、本発明は、定常的な漏れ電流を犠牲にすることなく、大きな電流供給能力を要求されるシステムに適用可能で且つ出力電圧の高速な過渡応答性を有する電圧発生回路、ボルテージレギュレータ及びそれらを用いた携帯端末機器を提供することを目的とする。
【００２２】
また、本発明の他の目的は閾値の設定に影響されないオフリーク電流の影響による出力電圧の上昇を回避可能な電圧発生回路、ボルテージレギュレータ及びそれらを用いた携帯端末機器を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明の請求項１記載の電圧発生回路は、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に接続された第１抵抗Ｒ１と、内部基準電圧Ｖｒｅｆが反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に接続された第２抵抗Ｒ２と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧Ｖｒｅｆが反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とする。
【００４６】
請求項１の電圧発生回路によれば、低入力抵抗定電圧発生手段を設け、出力電圧が上昇した場合に、出力電位点を低入力抵抗定電圧発生手段に接続することにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。また、出力変動の閾値を設ける必要がないため、設計が容易になるとともに、閾値の設定によって過度特性がトレードオフされる要因を含まない。
さらに、低入力抵抗定電圧発生手段を、高抵抗値の抵抗，Ｎ型のトランジスタ，第２の誤差増幅器で構成しているから、Ｐ型の出力トランジスタ、高抵抗値の抵抗、第１の誤差増幅器と、同じように回路を組めるから回路構成が容易である。また、スイッチ手段の構成とも関係するが、通常の電子回路手段で全ての回路を構成することができ、モノリシック化が容易である。
【００４７】
本発明の請求項２記載の電圧発生回路は、請求項１記載の電圧発生回路において、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器３と、この比較器の出力により駆動されるスイッチＳＷ１から構成されることを特徴とする。
【００４８】
本発明の請求項３記載の電圧発生回路は、請求項２記載の電圧発生回路において、比較器の出力により駆動されるスイッチが、トランジスタスイッチＱ３であることを特徴とする。
【００４９】
本発明の請求項４記載の電圧発生回路は、請求項１記載の電圧発生回路において、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードＤ１であることを特徴とする。
【００５０】
本発明の請求項５記載の電圧発生回路は、請求項１記載の電圧発生回路において、スイッチ手段が、逆並列接続されたダイオードであることを特徴とする。
【００５１】
請求項２，３，４，５の電圧発生回路によれば、請求項１の電圧発生回路と同様の効果を奏するほか、スイッチ手段を比較器３とスイッチＳＷ１とで構成しているから、誤差増幅器などの極く小さなオフセットを比較器にて吸収して動作点を決めることができるので、より安定した制御動作が可能になる。
また、比較器出力によりトランジスタスイッチＱ３がオン・オフ制御され、そのオン抵抗は電圧降下上問題ない低抵抗であり、またその寄生ダイオードＤ３の働きにより、順方向電圧のオフセットを含むもののトランジスタスイッチＱ３のいずれの側で出力異常が発生しても収束させることが可能であり、且つこのスイッチを含めモノリシック化に有利である。
また、スイッチ手段が、出力端子から定電位点に向けて導通するようにダイオードＤ１が設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。
また、スイッチ手段が、出力端子と定電位点との間に逆並列のダイオードが設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、ＩＣ化したときの必要面積を小さくすることができる。また、スイッチ手段のいずれの側で出力異常が発生しても、しかるべく速やかに収束させることが可能である。
【００５２】
本発明の請求項６記載の電圧発生回路は、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に接続された第１抵抗Ｒ１と、内部基準電圧Ｖｒｅｆが反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に接続された第２抵抗Ｒ２と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧ＶｒｅｆがダイオードＤ３を介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられたダイオードＤ１と、を有することを特徴とする。
【００５３】
本発明の請求項７記載の電圧発生回路は、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に接続された第１抵抗Ｒ１と、内部基準電圧Ｖｒｅｆが反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に接続された第２抵抗Ｒ２と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧ＶｒｅｆがダイオードＤ３を介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、導通するように設けられた逆並列接続されたダイオードＤ１，Ｄ２と、を有することを特徴とする。
【００５４】
請求項６、７の電圧発生回路によれば、スイッチ手段としてのダイオードＤ１の順方向電圧Ｖｆ１による誤差成分をキャンセルするために、内部基準電圧回路からの基準電圧Ｖｒｅｆの入力を、ダイオードＤ３を介して第２誤差増幅器２の反転入力端子へ供給している。これにより、出力トランジスタＱ１のドレイン電圧と、トランジスタＱ２のドレイン電圧との電圧差は、スイッチ手段としてのダイオードＤ１の順方向電圧Ｖｆ１と等しく保たれることになるので、このダイオードの順方向電圧による機能制限を無くすことができる。
【００５５】
このほか、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる、或いは、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。スイッチ手段のいずれの側で出力異常が発生しても、しかるべく速やかに収束させることが可能である、という効果を奏する。
【００５６】
本発明の請求項８記載の電圧発生回路は、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に接続された第１抵抗Ｒ１と、内部基準電圧Ｖｒｅｆが反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に直列に接続された、ゲート抵抗Ｒ２´、第２抵抗Ｒ２及び第１電源端子Ｖｄｄから定電位点Ｖｑ２ｄの方向に導通する第４ダイオードＤ４と、ゲート抵抗Ｒ２´と第２抵抗Ｒ２の直列回路に並列に接続され、ゲートがゲート抵抗Ｒ２´と第２抵抗Ｒ２との接続点に接続された第１導電型トランジスタＱ４と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧Ｖｒｅｆが第３ダイオードＤ３を介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点Ｖｑ２ｄとの間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点Ｖｑ２ｄに向けて導通するように設けられた第１ダイオードＤ１と、第２抵抗Ｒ２と第４ダイオードＤ４の接続点と出力端子との間に接続され、第２抵抗Ｒ２と第４ダイオードＤ４の接続点から出力端子に向けて導通するように設けられた第２ダイオードＤ２と、を有することを特徴とする。
【００５７】
請求項８の電圧発生回路によれば、請求項７の電圧発生回路と同様の効果を奏するほか、第１ダイオードＤ１と第２ダイオードＤ２とを、第４ダイオードＤ４を介して接続することで、定常時の第２ダイオードＤ２の電位差を順方向電圧Ｖｆ１と等しくしているから、ダイオードＤ２の順方向電圧による機能制限をも無くすことができる。
【００５８】
また、ゲート抵抗Ｒ２´と第２抵抗Ｒ２の直列回路に並列に接続した第１導電型トランジスタＱ４のゲートを、ゲート抵抗Ｒ２´と第２抵抗Ｒ２との接続点に接続することにより、出力電圧Ｖｏｕｔが設定電圧より一時的に降下した瞬間だけ第１導電型トランジスタＱ４がオンするから、時間遅れなく出力電圧Ｖｏｕｔの降下を抑制することができる。
【００５９】
本発明の請求項９記載の電圧発生回路は、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に接続された第１抵抗Ｒ１と、内部基準電圧Ｖｒｅｆが反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に直列に接続された第２抵抗Ｒ２及び第１電源端子Ｖｄｄから定電位点Ｖｑ２ｄの方向に導通する第４ダイオードＤ４と、第２抵抗Ｒ２に並列に接続され、ゲートがゲート抵抗Ｒ４を介して第１電源端子Ｖｄｄに接続され、またゲートがゲートコンデンサＣ４を介して第２抵抗Ｒ２と第４ダイオードＤ４の接続点に接続された第１導電型トランジスタＱ４と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧Ｖｒｅｆが第３ダイオードＤ３を介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点Ｖｑ２ｄとの間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点Ｖｑ２ｄに向けて導通するように設けられた第１ダイオードＤ１と、第２抵抗Ｒ２と第４ダイオードＤ４の接続点と出力端子との間に接続され、第２抵抗Ｒ２と第４ダイオードＤ４の接続点から出力端子に向けて導通するように設けられた第２ダイオードＤ２と、を有することを特徴とする。
【００６０】
請求項９の電圧発生回路によれば、請求項７の電圧発生回路と同様の効果を奏するほか、第１ダイオードＤ１と第２ダイオードＤ２とを、第４ダイオードＤ４を介して接続することで、定常時の第２ダイオードＤ２の電位差を順方向電圧Ｖｆ１と等しくしているから、ダイオードＤ２の順方向電圧による機能制限をも無くすことができる。
【００６１】
そして、第２抵抗Ｒ２と並列に接続した第１導電型トランジスタＱ４のゲートを、ゲート抵抗Ｒ４、ゲートコンデンサＣ４を介して第１電源端子Ｖｄｄと出力端子に接続することにより、電源電圧の変動の影響を受けることなく、出力電圧Ｖｏｕｔが設定電圧より一時的に降下した瞬間だけ、さらに安定して第１導電型トランジスタＱ４がオンするから、時間遅れなく出力電圧Ｖｏｕｔの降下を抑制することができる。
【００７２】
本発明の請求項１０記載のボルテージレギュレータは、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に直列接続された第１抵抗及び第２抵抗と、内部基準電圧Ｖｒｅｆが反転入力に、第１抵抗Ｒ１１及び第２抵抗Ｒ１２の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと第２電源端子Ｖｓｓ間に直列接続された第３抵抗Ｒ２、第４抵抗Ｒ２１及び第５抵抗Ｒ２２と、第３抵抗及び第４抵抗の接続点と第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧Ｖｒｅｆが反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点となる第３抵抗及び第４抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とする。
【００７３】
本発明の請求項１１記載のボルテージレギュレータは、請求項１０記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器３と、この比較器の出力により駆動されるスイッチＳＷ１から構成されることを特徴とする。
【００７４】
本発明の請求項１２記載のボルテージレギュレータは、請求項１１記載のボルテージレギュレータにおいて、比較器の出力により駆動されるスイッチが、トランジスタスイッチＱ３であることを特徴とする。
【００７５】
本発明の請求項１３記載のボルテージレギュレータは、請求項１０記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードＤ１であることを特徴とする。
【００７６】
本発明の請求項１４記載のボルテージレギュレータは、請求項１０記載のボルテージレギュレータにおいて、スイッチ手段が、逆並列接続されたダイオードＤ１，Ｄ２であることを特徴とする。
【００７７】
本発明の請求項１５記載のボルテージレギュレータは、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に直列接続された第１抵抗Ｒ１１及び第２抵抗Ｒ１２と、内部基準電圧Ｖｒｅｆが反転入力に、第１抵抗及び第２抵抗の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと第２電源端子Ｖｓｓ間に直列接続された第３抵抗Ｒ２、第４抵抗Ｒ２１及び第５抵抗Ｒ２２と、第３抵抗及び第４抵抗の接続点と第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧Ｖｒｅｆがダイオードを介して反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点となる第３抵抗及び第４抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられたダイオードＤ１と、を有することを特徴とする。
【００７８】
本発明の請求項１６記載のボルテージレギュレータは、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に直列接続された第１抵抗Ｒ１１及び第２抵抗Ｒ１２と、内部基準電圧Ｖｒｅｆが反転入力に、第１抵抗及び第２抵抗の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと第２電源端子Ｖｓｓ間に直列接続された第３抵抗Ｒ２、第４抵抗Ｒ２１及び第５抵抗Ｒ２２と、第３抵抗及び第４抵抗の接続点と第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧Ｖｒｅｆがダイオードを介して反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点となる第３抵抗及び第４抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、導通するように設けられた逆並列接続されたダイオードＤ１，Ｄ２と、を有することを特徴とする。
【００７９】
本発明の請求項１７記載のボルテージレギュレータは、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に直列接続された第１抵抗Ｒ１１及び第２抵抗Ｒ１２と、内部基準電圧Ｖｒｅｆが反転入力に、第１抵抗Ｒ１１及び第２抵抗Ｒ１２の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に直列に接続された、ゲート抵抗Ｒ２´、第３抵抗Ｒ２及び第１電源端子Ｖｄｄから定電位点Ｖｑ２ｄの方向に導通する第４ダイオードＤ４と、ゲート抵抗Ｒ２´と第３抵抗Ｒ２の直列回路に並列に接続され、ゲートがゲート抵抗Ｒ２´と第３抵抗Ｒ２との接続点に接続された第１導電型トランジスタＱ４と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、この第２導電型トランジスタＱ２に並列に接続された、直列の第４抵抗Ｒ２１及び第５抵抗Ｒ２２と、内部基準電圧Ｖｒｅｆが第３ダイオードＤ３を介して反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点Ｖｑ２ｄとの間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点Ｖｑ２ｄに向けて導通するように設けられた第１ダイオードＤ１と、第３抵抗Ｒ２と第４ダイオードＤ４の接続点と出力端子との間に接続され、第３抵抗Ｒ２と第４ダイオードＤ４の接続点から出力端子に向けて導通するように設けられた第２ダイオードＤ２と、を有することを特徴とする。
【００８０】
本発明の請求項１８記載のボルテージレギュレータは、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に直列接続された第１抵抗Ｒ１１及び第２抵抗Ｒ１２と、内部基準電圧Ｖｒｅｆが反転入力に、第１抵抗Ｒ１１及び第２抵抗Ｒ１２の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に直列に接続された第３抵抗Ｒ２及び第１電源端子Ｖｄｄから定電位点Ｖｑ２ｄの方向に導通する第４ダイオードＤ４と、第３抵抗Ｒ２に並列に接続され、ゲートがゲート抵抗Ｒ４を介して第１電源端子Ｖｄｄに接続され、またゲートがゲートコンデンサＣ４を介して第３抵抗Ｒ２と第４ダイオードＤ４の接続点に接続された第１導電型トランジスタＱ４と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、この第２導電型トランジスタＱ２に並列に接続された、直列の第４抵抗Ｒ２１及び第５抵抗Ｒ２２と、内部基準電圧Ｖｒｅｆが第３ダイオードＤ３を介して反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点Ｖｑ２ｄとの間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点Ｖｑ２ｄに向けて導通するように設けられた第１ダイオードＤ１と、第３抵抗Ｒ２と第４ダイオードＤ４の接続点と出力端子との間に接続され、第３抵抗Ｒ２と第４ダイオードＤ４の接続点から出力端子に向けて導通するように設けられた第２ダイオードＤ２と、を有することを特徴とする。
【００８１】
請求項１０〜１８のボルテージレギュレータによれば、定常的には出力トランジスタのドレイン電位は誤差増幅器によって内部基準電圧Ｖｒｅｆとの比較により２つの高抵抗値の抵抗による分圧比に応じた値に制御され、出力電圧が決定される。また、過渡現象における作用・効果は請求項１〜９の電圧発生回路と同様なものである。このことから、請求項１０〜１８のボルテージレギュレータは、請求項１〜９の基準電圧発生回路と同様な効果を奏することができる。
【００８２】
本発明の請求項１９記載の携帯端末機器は、請求項１〜９記載の電圧発生回路、または請求項１０〜１８記載のボルテージレギュレータを有することを特徴とする。
【００８３】
請求項１９の携帯端末機器は、内部の電源装置として、請求項１〜９の電圧発生回路のいずれか、または請求項１０〜１８のボルテージレギュレータのいずれかを含んで構成されるから、立ち上がり特性が高速で駆動能力に優れ、負荷変動などによる過度特性が良好で、安定な電圧を発生でき、かつ消費電力の少ない電源を確保することができる。
【００８４】
【発明の実施の形態】
本発明の実施例について、図を参照して説明する。
【００８５】
図１は本発明の第１の実施例に係る電圧発生回路を基準電圧発生回路として示す図である。図１において、基準電圧発生回路１０は、基準電圧発生源である内部基準電圧回路８から内部基準電圧Ｖｒｅｆを電圧指令値として受けるとともに、容量Ｃを含む負荷回路９に出力電圧Ｖｏｕｔを出力する。内部基準電圧回路８は、電流容量は少ないが、正確な電圧を基準電圧として出力するもので、例えばＮチャンネルのデプレッション型ＭＯＳトランジスタを電源側に、Ｎチャンネルのエンハンスメント型ＭＯＳトランジスタをグランド側にして直列接続し、それぞれのゲートをその接続点に短絡したトランジスタ回路で構成できる。また、その他、電源とダイオードでも構成することが可能である。負荷回路９は、定電圧を必要とし、任意の時点で電力消費をするものであり、例えば半導体メモリなどが想定される。
【００８６】
基準電圧発生回路１０は、誤差増幅器１、低入力抵抗定電圧発生手段４、比較器３、Ｐ型の出力トランジスタＱ１、抵抗Ｒ１、スイッチＳＷ１から構成されている。
【００８７】
出力トランジスタＱ１は、基準電圧発生回路１０の立ち上がり特性を向上することや、負荷回路９が必要とする電流供給能力を補償するため、その電流駆動能力を大きく設定しており、また抵抗Ｒ１は定常的な漏れ電流を少なくして全体の消費電力を低減するために、例えば数ＭΩ〜数十ＭΩオーダーの高抵抗値が選定される。
【００８８】
さて、出力トランジスタＱ１のゲートは誤差増幅器１の出力端子が接続され、そのソースは電源端子Ｖｄｄへ接続され、ドレインは抵抗Ｒ１を介してグランドＶｓｓに接地されると共に誤差増幅器１の非反転入力端子に接続されている。また、出力トランジスタＱ１のドレインにはこの基準電圧発生回路１０の出力端子として負荷回路９が接続される。誤差増幅回路１の反転入力端子には内部基準電圧回路８により内部基準電圧Ｖｒｅｆが入力される。
【００８９】
低入力抵抗定電圧発生手段４は、内部基準電圧回路８の内部基準電圧Ｖｒｅｆと同じ電圧Ｖｒｅｆを出力するものであり、且つその出力側から見た入力抵抗が低い値にされており、その出力端子は定電位点を形成する。
【００９０】
この低入力抵抗定電圧発生手段４としては、所定電圧Ｖｒｅｆに充電されている、充電可能な電池またはコンデンサで構成することができる。この場合、その容量に応じたチャージ供給能力を持つとともに、電圧Ｖｒｅｆを出力し、この電圧Ｖｒｅｆより高い電圧が供給されたときにはその電圧を所定電圧Ｖｒｅｆに収束させるように動作する。
【００９１】
比較器３は、例えば演算増幅器などで構成されており、低入力抵抗定電圧発生手段４の出力電圧Ｖｒｅｆと出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄを２つの入力端子に受け、両入力電圧Ｖｒｅｆ、Ｖｑ１ｄを比較する。そして、両入力電圧Ｖｒｅｆ、Ｖｑ１ｄ間に差が生じたときに比較動作出力を発生し、スイッチＳＷ１に指令信号を出す。なお、比較器３の動作を単方向性、つまり出力トランジスタＱ１のドレイン電位Ｖｑ１ｄが低入力抵抗定電圧発生手段４の出力電圧Ｖｒｅｆより高いときだけ動作するようにしてもよく、この場合でも目的は概ね達成することができる。
【００９２】
この低入力抵抗定電圧発生手段４の出力とトランジスタＱ１のドレインがスイッチＳＷ１を介して接続される。出力トランジスタＱ１のドレイン電位Ｖｑ１ｄ、と低入力抵抗定電圧発生手段４の出力電圧Ｖｒｅｆを比較器３に入力し、両電位に差が生じればスイッチＳＷ１をオン状態に、電位差を生じなければオフ状態に制御する。
【００９３】
ところで、ＣＭＯＳモノリシックＩＣで演算増幅器を構成する場合に、その内部の差動増幅用トランジスタ等の特性に留意しつつ設計することにより、そのオフセット電圧の絶対ばらつきを低い値（例えば±１０ｍＶ未満）に抑えることは容易である。低入力抵抗定電圧発生手段（充電可能なバッテリー等）４の出力電圧を基準電圧Ｖｒｅｆに高精度に選択できれば、本発明の基準電圧発生回路１０における調整手段は比較器３に軽微なオフセット調整回路を加えるだけで十分である。即ち、誤差増幅器１の誤差、及び低入力抵抗低電圧発生手段２の誤差を含めて比較器３の誤差と見なせるから、このオフセット電圧を補正するだけで、かなり高精度な調整が可能である。
【００９４】
この様な構成において定常的には、トランジスタＱ１のドレイン電位Ｖｑ１ｄは、誤差増幅器１によって内部基準電圧Ｖｒｅｆとの比較によりそのゲート電位を上下して出力トランジスタＱ１のオン抵抗を調整し、内部基準電圧Ｖｒｅｆと等しく定電圧化される。
【００９５】
さて、出力電圧Ｖｏｕｔ即ちドレイン電位Ｖｑ１ｄが降下した場合には、出力トランジスタＱ１の電流駆動能力が大きく設定されているから、誤差増幅器１の作用により出力トランジスタＱ１のオン抵抗が小さくなり、速やかにドレイン電位Ｖｑ１ｄは回復する。
【００９６】
逆に、電源Ｖｄｄへの突発的なノイズの重畳や、内部基準電圧Ｖｒｅｆへの正ノイズの発生、或いは、負荷回路９の動作により出力電流が急激に減少する際のドレイン電圧Ｖｄｑ１-誤差増幅器１-出力トランジスタＱ１の制御ループの動作遅れによるオーバーシュート等により、また、無負荷時や高温度時に懸念される出力トランジスタＱ１のオフリーク電流などにより、出力電圧Ｖｏｕｔが規定値より高くなった場合には、抵抗Ｒ１が高抵抗とされているから、抵抗Ｒ１を介しての電荷の速やかな放電は期待できない。
【００９７】
しかし、本発明では、出力電圧Ｖｏｕｔの上昇を比較器３により検出してスイッチＳＷ１をオン状態にすることにより、負荷容量Ｃに蓄積されている電荷を、低入力抵抗定電圧発生手段４の低抵抗特性により吸収させて、速やかに出力電圧Ｖｏｕｔを所定値Ｖｒｅｆに収束させる。
【００９８】
この間の動作状況を、図２の特性図に示している。図２は横軸に時間を、縦軸に出力電圧（左目盛り）、電流（右目盛り）を採っており、図中実線が本発明回路による特性図である。なお、図中の一点鎖線と破線が対比のために示した従来の回路の特性図である。
【００９９】
図２の特性図を参照すると、最初は、負荷電流をとっていないため出力電圧Ｖｏｕｔは基準電圧Ｖｒｅｆに等しい値（３Ｖ）にある。大きな負荷電流（約３０ｍＡ）をとると、その瞬間、出力電圧は降下しようとするが、ドレイン電圧Ｖｑ１ｄ-誤差増幅器１-出力トランジスタＱ１の制御ループにより出力電圧Ｖｏｕｔは一定に保たれる。なお、負荷電流の流れている間、出力電圧Ｖｏｕｔが少し低い値に留まっているのは配線抵抗等での電圧降下によるものである。
【０１００】
そして、負荷電流が無くなると、ドレイン電圧Ｖｑ１ｄが上昇を始めるので、これを検出してドレイン電圧Ｖｑ１ｄ-誤差増幅器１-出力トランジスタＱ１の制御ループにより出力電圧Ｖｏｕｔを規定電圧Ｖｒｅｆにしようとするが、その制御ループの遅れによって出力電圧Ｖｏｕｔがオーバーシュート（約３．１Ｖ）してしまう。この出力電圧Ｖｏｕｔがオーバーシュートすることは、本発明の基準電圧発生回路においても、従来回路（図１１）においても同様である。
【０１０１】
しかし、本発明においては、出力電圧Ｖｏｕｔ即ちドレイン電圧Ｖｑ１ｄの電圧上昇を、比較器３が検出し、スイッチ１を閉じる。これにより、負荷容量Ｃに蓄積されている電荷がスイッチＳＷ１を通って低入力抵抗定電圧発生手段４に吸収され、図２に示されるように出力電圧Ｖｏｕｔは速やかに規定電圧Ｖｒｅｆに復帰する。これを従来回路（図１１，図１２）の特性と比べると、その改善効果の大きいことが分かる。なお当然のことではあるが、出力電圧Ｖｏｕｔが規定電圧Ｖｒｅｆに復帰すると、比較器３の検出出力が無くなるから、スイッチＳＷ１は開放される。
【０１０２】
このように、本実施例の基準電圧発生回路によれば、低入力抵抗定電圧発生手段４を設け、出力電圧Ｖｏｕｔが上昇した場合に、出力電位点を低入力抵抗定電圧発生手段に接続することにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。
【０１０３】
また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。
【０１０４】
また、出力変動の閾値を設ける必要がないため、設計が容易になるとともに、閾値の設定によって過度特性がトレードオフされる要因を含まない。
【０１０５】
さらに、低入力抵抗定電圧発生手段４を充電可能な電池またはコンデンサで構成することにより、過剰電荷を吸収することができる。特に、充電可能な電池の場合には、電池が吸収した電荷により充電されるから、本来無駄に消費していた過剰電荷を電池のエネルギーとして再利用することができ、省エネルギー化を図ることができる。また、出力電力が降下したとき、低入力抵抗定電圧発生手段４の電池またはコンデンサから一時的に電力を供給することができるから、供給電力は小さいが多少とも出力電圧の立ち上がりを早める補助作用を果たすことができる。
【０１０６】
図３は、本発明の第２の実施例に係る基準電圧発生回路を示す図である。この図３において、第１実施例の図１とは、図１の低入力抵抗定電圧発生手段４を、高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成している点で異なっている。その他の構成は図１の実施例と同様であり、対応する構成要素には同一の符号を付している。
【０１０７】
高抵抗値の抵抗Ｒ２とＮ型トランジスタＱ２とが、抵抗Ｒ２が電源端子Ｖｄｄ側に、Ｎ型トランジスタＱ２がグランドＶｓｓ側になるように直列接続されている。このトランジスタＱ２のゲートに誤差増幅器２の出力端子が接続され、そのソースはグランドＶｓｓに接地され、そのドレインは抵抗Ｒ２を介して電源端子へ接続されると共に誤差増幅器２の非反転入力端子に接続されている。また、誤差増幅器２の反転入力端子には内部基準電圧回路により内部基準電圧Ｖｒｅｆが入力される。
【０１０８】
このように、出力トランジスタＱ１と抵抗Ｒ１、及び抵抗Ｒ２とトランジスタＱ２が、互いに逆極性になるように構成され、かつ出力トランジスタＱ１と抵抗Ｒ１との接続点電位Ｖｑ１ｄは基準電圧Ｖｒｅｆと等しくなるように制御され、また抵抗Ｒ２とトランジスタＱ２の接続点電位Ｖｑ２ｄも同じく基準電圧Ｖｒｅｆと等しくなるように制御される。そして、出力トランジスタＱ１のドレインと、トランジスタＱ２のドレインとはスイッチＳＷ１を介して接続され、各ドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄを比較器３に入力し、両ドレイン電位に差が生じればスイッチＳＷ１をオン状態に、電位差を生じなければオフ状態に制御するように構成されている。
【０１０９】
この様な構成において定常的にはトランジスタＱ１、Ｑ２の各ドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄは誤差増幅器１、２によって内部基準電圧Ｖｒｅｆとの比較によりそのゲート電位を上下して各トランジスタのオン抵抗を調整し、内部基準電圧Ｖｒｅｆと等しく定電圧化される。
【０１１０】
この実施例における、両トランジスタＱ１，Ｑ２の各ドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄの、負荷変動時等による過渡的な誤差増幅器の出力に対する各トランジスタのドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄの応答特性を図４に示す。トランジスタＱ１のドレイン電位Ｖｑ１ｄについては、図中実線で示すように、出力トランジスタＱ１の大きな駆動能力により正方向の応答や電源投入時、つまり電圧が目標値より低いときには、非常に高速な立ち上がり特性を示す反面、負方向の応答に対しては高抵抗値の抵抗Ｒ１を介しているため応答が遅れる。また、トランジスタＱ２のドレイン電位Ｖｑ２ｄでは、正方向の応答あるいは、電源投入時においては高抵抗Ｒ２を介しているため立ち上がりが遅いが、負方向の応答、つまり高電圧から低電圧への応答には高速に反応するという特徴を有する。
【０１１１】
この図３の基準電圧発生回路でも、図１におけると同様に、比較器３とスイッチＳＷ１を利用して両ドレイン電位に差が生じた瞬間だけ短絡状態にするため、定常的な漏れ電流を高抵抗Ｒ１、Ｒ２により抑えながら、出力電圧の高速な収束性が必要とされる過渡状態においては従来回路では不可能だった応答速度の緩慢な部分を補完する事が可能となる。よって、大きな負荷容量を接続する様なシステムにおいて負荷変動により過渡的に充電された過剰な電荷を高速に充放電可能ならしめ、出力電圧の高速な収束性を得る事が出来る。
【０１１２】
また、本実施例においても、出力端子の無負荷状態や高温時に出力トランジスタＱ１のオフリーク電流が増加し、そのドレイン電位が上昇する様な場合には、オフリーク電流の増加分をスイッチＳＷ１を介してトランジスタＱ２により引き込む事が可能なため出力電圧は一定に保たれる。
【０１１３】
また、高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で低入力抵抗定電圧発生手段４を構成するから、高抵抗値の抵抗Ｒ１，Ｐ型のトランジスタＱ１，第１の誤差増幅器１と同様に構成することができ、回路構成が容易である。
【０１１４】
図５は、本発明の第３の実施例に係る基準電圧発生回路を示す図である。この図５において、第２実施例の図３とは、図３のスイッチＳＷ１を、Ｐ型トランジスタＱ３としたものである。なお、Ｄ３は寄生ダイオードである。その他の構成は図３の第２実施例におけると同様であり、対応する構成要素には同一の符号を付している。
【０１１５】
図５において、出力変動を伴う過渡状態にあって、出力トランジスタＱ１のドレイン電位Ｖｑ１ｄがトランジスタＱ２のドレイン電位Ｖｑ２ｄに対して上昇している状態ではトランジスタＱ３を強くオンさせ、負荷容量Ｃの蓄積電荷を高速に放電し、出力電圧Ｖｏｕｔを正規の出力値Ｖｒｅｆに収束し得る。また、この構成ではトランジスタＱ３の寄生ダイオードＤ３を有するから、その寄生ダイオードＤ３のオン電圧をＶｆとすると、トランジスタＱ２のドレイン電位Ｖｑ２ｄが出力トランジスタＱ１のＶｑ１ｄより上昇した場合、即ちＶｑ２ｄ＞（Ｖｑ１ｄ+Ｖｆ）の場合には、寄生ダイオードＤ３の作用により、トランジスタＱ２のドレイン電位Ｖｑ２ｄは時間遅れなく降下する。したがって、トランジスタＱ３のいずれの側で出力異常が発生しても、収束させることが可能である。
【０１１６】
この図５の第３の実施例に係る基準電圧発生回路では、図３の第２実施例と同様の効果を奏するほか、さらに、低入力抵抗定電圧発生手段として、高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成し、比較器３として差動増幅器を使用し、スイッチ手段としてＰ型トランジスタＱ３を使用することで、通常の電子回路手段で全ての回路を構成することができ、モノリシック化が容易である。
【０１１７】
図６は、本発明の第４の実施例に係る基準電圧発生回路を示す図である。この図６において、第２実施例の図３或いは第３実施例の図５とは、図３のスイッチＳＷ１、或いは図５のＰ型トランジスタＱ３を、逆並列ダイオードＤ１，Ｄ２としたものである。その他の構成は図３の第２実施例におけると同様であり、対応する構成要素には同一の符号を付している。
【０１１８】
図６において、逆並列ダイオードＤ１，Ｄ２は、できるだけ低い順方向電圧Ｖｆ１で立ち上がる特性のダイオードを利用する。実際には順方向電圧が約０．２Ｖ程度のものが利用できるから、この順方向電圧の大きさが問題とならないような出力電圧の基準電圧発生回路への適用が有効である。
【０１１９】
この図６では、出力変動を伴う過渡状態にあって、出力トランジスタＱ１のドレイン電位Ｖｑ１ｄがトランジスタＱ２のドレイン電位Ｖｑ２ｄに対して、ダイオードＤ１の順方向電圧Ｖｆ１分以上上昇している状態ではダイオードＤ１をオンさせ、負荷容量Ｃの蓄積電荷を高速に放電し、出力電圧Ｖｏｕｔを正規の出力値Ｖｒｅｆに収束するように動作する。ただ、この場合、ダイオードＤ１の順方向電圧分だけのオフセット分が残ることとなる。この残ったオフセット分の電圧は抵抗Ｒ１を介して放電されることになる。
【０１２０】
また、この構成ではダイオードＤ２が設けられていることにより、そのオン電圧をＶｆ１とすると、トランジスタＱ２のドレイン電位Ｖｑ２ｄが出力トランジスタＱ１のＶｑ１ｄより上昇した場合、即ちＶｑ２ｄ＞（Ｖｑ１ｄ+Ｖｆ１）の場合には、ダイオードＤ２の作用により、トランジスタＱ２のドレイン電位Ｖｑ２ｄは時間遅れなく降下する。したがって、逆並列接続されたダイオードＤ１，Ｄ２のいずれの側で出力異常が発生しても、収束させることが可能である。
【０１２１】
また、この図６の第４の実施例に係る基準電圧発生回路の変形例として、ダイオードＤ２を削除し、ダイオードＤ１のみをスイッチ素子として用いることができる。この場合にも、出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄ、即ち出力電圧Ｖｏｕｔが高くなったときに、急速にその電圧を降下させる基本的な機能は有しており、本発明の目的は概ね達成することができる。
【０１２２】
この図６の第４の実施例に係る基準電圧発生回路では、図３の第２実施例と同様の効果を奏するほか、スイッチ手段がダイオードＤ１、Ｄ２またはダイオードＤ１のみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。
【０１２３】
図７は、本発明の第５の実施例に係る基準電圧発生回路７０を示す図である。この図７において、内部基準電圧回路８からの基準電圧Ｖｒｅｆの入力を、ダイオードＤ３と抵抗Ｒ３を介して接地し、その分圧点電位を第２誤差増幅器２の反転入力端子へ供給するようにしている。その他の構成は図６の第４実施例におけると同様であり、対応する構成要素には同一の符号を付している。なお、抵抗Ｒ３は誤差増幅器２の内に含ませることができる。
【０１２４】
図７において、内部基準電圧回路８からの基準電圧Ｖｒｅｆの入力を、ダイオードＤ３を介して第２誤差増幅器２の反転入力端子へ供給している。これは、図６の第４実施例におけるダイオードＤ１の順方向電圧Ｖｆ１による誤差成分をキャンセルするためのものである。一般に、ＣＭＯＳモノリシックＩＣ内で相対的にペア性の取れた素子を形成することは容易であり、本実施例回路においても、ダイオードＤ３の特性とダイオードＤ１の特性を揃ったものとし、両ダイオードＤ１，Ｄ３の順方向電圧をほぼ等しい値Ｖｆ１になるように設定する。
【０１２５】
これにより、第２誤差増幅器２の反転入力端子へ供給される電圧は、基準電圧ＶｒｅｆからダイオードＤ３の順方向電圧Ｖｆ１を引いた電圧（＝Ｖｒｅｆ−Ｖｆ１）となる。従って、トランジスタＱ２のドレイン電圧Ｖｑ２ｄは、Ｖｒｅｆ−Ｖｆ１に制御されることになる。
【０１２６】
この結果、出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄとトランジスタＱ２のドレイン電圧Ｖｑ２ｄとの電圧差は、ダイオードＤ１の順方向電圧Ｖｆ１と等しく保たれることになるので、ダイオードＤ１の順方向電圧による機能制限を無くすことができる。
【０１２７】
また、この実施例においても、ダイオードＤ１と逆並列に接続されたダイオードＤ２を削除し、ダイオードＤ１のみをスイッチ素子として用いることができる。この場合にも、出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄ、即ち出力電圧Ｖｏｕｔが高くなったときに、急速にその電圧を降下させる基本的な機能は有しており、本発明の目的は概ね達成することができる。
【０１２８】
この図７の第５の実施例に係る基準電圧発生回路では、図６の第４実施例と同様の効果を奏するほか、第２誤差増幅器２の反転入力端子へ供給される電圧をダイオードＤ１の順方向電圧だけ降下させることで、スイッチ手段としてのダイオードの順方向電圧の影響を無くすことができ、出力電圧Ｖｏｕｔの過電圧吸収をより高精度に行うことができる。
【０１２９】
ところで、演算増幅器で構成される誤差増幅器のオフセット電圧分の処理について、図１の第１実施例で説明した。その考え方は、第２実施例以降の各実施例においても同様である。ただ、スイッチ手段としてダイオードを用いたり、調整手段を他に設けたくない場合には、予めオフセット電圧の最大ばらつき分だけ誤差増幅器２への帰還電圧を低く設定すればよい。具体的には、例えば、誤差増幅器２への帰還電圧を抵抗分圧などの手段により調整することができる。この結果、定常的にはトランジスタＱ２のドレイン電圧Ｖｑ２ｄが出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄよりわずかに高く出力されるので本発明の目的は十分に達成できる。
【０１３０】
以上のように、基準電圧発生回路について、いくつかの実施例について具体的に説明したが、本発明の基準電圧発生回路としては、これらに限ることなく種々の実施回路を構成することができる。即ち、低入力抵抗定電圧発生手段として、充電可能な電池またはコンデンサで構成すること、高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成すること、及び高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成し、第２の誤差増幅器２の入力をダイオードを介して供給すること、等が選択できる。また、スイッチ手段として、スイッチと比較器で構成すること、トランジスタスイッチと比較器で構成すること、単方向のダイオードで構成すること、及び逆並列ダイオードで構成すること、等が選択できる。従って、これらの構成を選択し組み合わせることにより、種々の回路構成の基準電圧発生回路が形成できる。
【０１３１】
図８は、本発明の第６の実施例に係る基準電圧発生回路８０を示す図である。この図８において、図７の第５の実施例と同様に、内部基準電圧回路８からの基準電圧Ｖｒｅｆの入力を、第３ダイオードＤ３と抵抗Ｒ３を介して接地し、その分圧点電位を第２誤差増幅器２の反転入力端子へ供給している。これに加えて、図８では、第１ダイオードＤ１と第２ダイオードＤ２とを、単に逆並列に接続するのでなく、電源端子ＶｄｄからグランドＶｓｓの方向に導通する２つのダイオードを直列接続した第４ダイオードＤ４を設けている。
【０１３２】
さらに、第２抵抗Ｒ２にゲート抵抗Ｒ２´を直列に接続するとともに、第２抵抗Ｒ２とゲート抵抗Ｒ２´に並列にＰ型のトランジスタＱ４を接続し、そのゲートを第２抵抗Ｒ２とゲート抵抗Ｒ２´との直列接続点に接続している。なお、ゲート抵抗Ｒ２´の抵抗値は、第２抵抗Ｒ２の抵抗値よりもかなり小さく設定されており、第２抵抗Ｒ２にタップ端子を設けて構成してもよい。これらの構成以外は、図７の第５の実施例におけると同様であり、対応する構成要素には同一の符号を付している。
【０１３３】
図８において、図７の第５の実施例におけると同様に、内部基準電圧回路８からの基準電圧Ｖｒｅｆの入力を、第３ダイオードＤ３を介して第２誤差増幅器２の反転入力端子へ供給している。第２誤差増幅器２の反転入力端子へ供給される電圧は、基準電圧Ｖｒｅｆから第３ダイオードＤ３の順方向電圧Ｖｆ１を引いた電圧（＝Ｖｒｅｆ−Ｖｆ１）となり、トランジスタＱ２のドレイン電圧Ｖｑ２ｄは、Ｖｒｅｆ−Ｖｆ１に制御されることになる。この結果、出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄとトランジスタＱ２のドレイン電圧Ｖｑ２ｄとの電圧差は、第１ダイオードＤ１の順方向電圧Ｖｆ１と等しく保たれることになるので、ダイオードＤ１の順方向電圧による機能制限を無くすことができる。
【０１３４】
さらに、第４ダイオードＤ４（直列の２つのダイオード）を設けることにより、第４ダイオードＤ４と第２抵抗Ｒ２との接続点の電圧は、トランジスタＱ２のドレイン電圧Ｖｑ２ｄ（＝Ｖｒｅｆ−Ｖｆ１）よりダイオード２個分の順方向電圧２Ｖｆ１だけ高い電圧（＝Ｖｒｅｆ＋Ｖｆ１）となる。この結果、第２ダイオードＤ２の両端間の電圧は、その順方向電圧Ｖｆ１と等しく保たれることになるので、ダイオードＤ２についても、順方向電圧による機能制限を無くすることができる。
【０１３５】
一方、第２抵抗Ｒ２及びゲート抵抗Ｒ２´に並列に接続されているＰ形トランジスタＱ４は、そのゲート電圧が通常状態においては電源電圧にごく近い値になるように設定されている。従って、通常状態ではＰ形トランジスタＱ４はカットオフの状態にあり、Ｎ型トランジスタＱ２への経路は高抵抗値の第２抵抗Ｒ２のみが有効となっている。
【０１３６】
この状態から、負荷電流が流れると、出力電圧Ｖｏｕｔが設定電圧より一時的に降下した瞬間だけ、ゲート抵抗Ｒ２´での電圧降下がＰ形トランジスタＱ４のスレッショールド電圧を超えるので、Ｐ形トランジスタＱ４がオンして出力電圧の降下を抑制するように働く。この実施例の回路によれば、制御ループの遅れもなく、出力電圧の降下も過上昇も起こさない、基準電圧発生回路を構成することができる。
【０１３７】
図９は、本発明の第７の実施例に係る基準電圧発生回路９０を示す図である。この図９において、図８の第６の実施例と異なる点は、高抵抗値の第２抵抗Ｒ２と並列に接続されるＰ形トランジスタＱ４のゲートが、ゲート抵抗Ｒ４を介して第１電源端子Ｖｄｄに接続され、ゲートコンデンサＣ４を介して第２抵抗Ｒ２と第４ダイオードＤ４の接続点に接続されている。つまり、Ｐ形トランジスタＱ４のゲート回路が、ゲート抵抗Ｒ４とゲートコンデンサＣ４とでハイパスフィルタを構成していることである。その他の事項は、図８の第６の実施例と同じであり、対応する構成要素には同一の符号を付している。
【０１３８】
図９において、Ｐ形トランジスタＱ４のゲート回路がハイパスフィルタを構成しているから、出力電圧Ｖｏｕｔが降下した瞬間、その降下が生じている分だけゲート抵抗Ｒ４に電圧が印加され、Ｐ形トランジスタＱ４をオンさせる。図８の回路ではＰ形トランジスタＱ４のゲート電圧が固定の分圧比で入力されるから、電源電圧の変動に影響を受けてしまうが、この図９の第７実施例ではそのような問題もなく、安定した動作がおこなわれる。
【０１３９】
図１０は、本発明の第８の実施例に係るボルテージレギュレータ１００を示す図である。この図１０において、出力トランジスタＱ１と直列に接続される抵抗が抵抗Ｒ１１と抵抗Ｒ１２との直列接続とされており、その２つの抵抗の接続点から第１誤差増幅器１の非反転入力端子にフィードバックしている。また、Ｎ型のトランジスタＱ２に並列に、抵抗Ｒ２１と抵抗Ｒ２２とが直列接続され、その２つの抵抗の接続点から第２誤差増幅器２の非反転入力端子にフィードバックしている。ここで、抵抗Ｒ２，Ｎ型のトランジスタＱ２、抵抗Ｒ２１，抵抗Ｒ２２、第２の誤差増幅器２が低入力抵抗定電圧発生手段を構成し、また、トランジスタＱ３，比較器３がスイッチ手段を構成している。その他の点は図５の第３実施例と同様であり、対応する構成要素には同一の符号を付している。
【０１４０】
このように、図１０の第８の実施例に係るボルテージレギュレータ１００では、誤差増幅器１の非反転入力端子にトランジスタＱ１のドレイン電位Ｖｑ１ｄを高抵抗値の抵抗Ｒ１１と抵抗Ｒ１２により分圧して帰還し、また同じく誤差増幅器２の非反転入力端子へトランジスタＱ２のドレイン、グランド間に接続された高抵抗値の抵抗Ｒ２１と抵抗Ｒ２２により、抵抗Ｒ１１及び抵抗Ｒ１２と等しく分圧されたトランジスタＱ２のドレイン電位Ｖｑ２ｄを帰還させる。
【０１４１】
この様な構成において定常的にはトランジスタＱ１、Ｑ２の各ドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄは誤差増幅器１及び２によって内部基準電圧Ｖｒｅｆとの比較により抵抗Ｒ１１、Ｒ１２及びＲ２１、Ｒ２２による分圧比に応じた値に制御される。すなわち本回路においては
Ｖｑ１ｄ＝Ｖｒｅｆ＊（Ｒ１１＋Ｒ１２）／Ｒ１２
Ｖｑ２ｄ＝Ｖｒｅｆ＊（Ｒ２１＋Ｒ２２）／Ｒ２２
Ｖｏｕｔ＝Ｖｑ１ｄ＝Ｖｑ２ｄ
で出力電圧が決定されるボルテージ・レギュレータを成す。
【０１４２】
本ボルテージレギュレータの過渡現象における効果は図５の第３実施例と同様である。
【０１４３】
また、この図１０のボルテージレギュレータの回路構成は例示的なものであり、これに限ることなく種々の実施回路を構成することができる。即ち、基準電圧発生回路におけると同様に、低入力抵抗定電圧発生手段として、充電可能な電池またはコンデンサで構成すること、高抵抗値の抵抗Ｒ２，Ｒ２１，Ｒ２２、Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成すること、及び高抵抗値の抵抗Ｒ２，Ｒ２１，Ｒ２２、Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成し、第２の誤差増幅器２の入力をダイオードを介して供給すること、等が選択できる。また、スイッチ手段として、スイッチと比較器で構成すること、トランジスタスイッチと比較器で構成すること、単方向のダイオードで構成すること、及び逆並列ダイオードで構成すること、等が選択できる。従って、これらの構成を選択し組み合わせることにより、種々の回路構成のボルテージレギュレータを構成することができる。
【０１４４】
さらに、図８，図９で、第６及び第７の実施例として示した基準電圧発生回路８０，９０における、出力電圧Ｖｏｕｔの降下を抑制する回路、を用いて同様に、ボルテージレギュレータを構成することができる。
【０１４５】
また、以上各実施例で説明した、基準電圧発生回路、及びボルテージレギュレータは、携帯電話、ＰＨＳ、ノートパソコン、ＰＤＡ、ディジタルカメラなどの携帯端末機器に内蔵して、或いは外部から接続することにより、その電源装置として利用する。これにより、携帯端末機器は、立ち上がり特性が高速で駆動能力に優れ、負荷変動などによる過度特性が良好で、安定な電圧を発生でき、かつ消費電力の少ない電源を確保することができる。
【０１４６】
【発明の効果】
請求項１の電圧発生回路によれば、低入力抵抗定電圧発生手段を設け、出力電圧が上昇した場合に、出力電位点を低入力抵抗定電圧発生手段に接続することにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。また、出力変動の閾値を設ける必要がないため、設計が容易になるとともに、閾値の設定によって過度特性がトレードオフされる要因を含まない。
さらに、低入力抵抗定電圧発生手段を、高抵抗値の抵抗，Ｎ型のトランジスタ，第２の誤差増幅器で構成しているから、Ｐ型の出力トランジスタ、高抵抗値の抵抗、第１の誤差増幅器と、同じように回路を組めるから回路構成が容易である。また、スイッチ手段の構成とも関係するが、通常の電子回路手段で全ての回路を構成することができ、モノリシック化が容易である。
【０１５８】
請求項２，３，４，５の電圧発生回路によれば、請求項１の電圧発生回路と同様の効果を奏するほか、スイッチ手段を比較器とスイッチとで構成しているから、誤差増幅器などの極く小さなオフセットを比較器にて吸収して動作点を決めることができるので、より安定した制御動作が可能になる。また、比較器出力によりトランジスタスイッチＱ３がオン・オフ制御され、そのオン抵抗は電圧降下上問題ない低抵抗であり、またその寄生ダイオードＤ３の働きにより順方向電圧のオフセットを含むもののトランジスタスイッチＱ３のいずれの側で出力異常が発生しても収束させることが可能であり、且つこのスイッチを含めモノリシック化に有利である。
また、スイッチ手段が、出力端子から定電位点に向けて導通するようにダイオードが設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。また、スイッチ手段が、出力端子と定電位点との間に逆並列のダイオードが設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、ＩＣ化したときの必要面積を小さくすることができる。また、スイッチ手段のいずれの側で出力異常が発生しても、速やかに吸収することができる。
【０１５９】
請求項６、７の電圧発生回路によれば、スイッチ手段としてのダイオードの順方向電圧Ｖｆ１による誤差成分をキャンセルするために、内部基準電圧回路からの基準電圧Ｖｒｅｆの入力を、ダイオードを介して第２誤差増幅器２の反転入力端子へ供給している。これにより、出力トランジスタのドレイン電圧と、トランジスタのドレイン電圧との電圧差は、スイッチ手段としてのダイオードの順方向電圧Ｖｆ１と等しく保たれることになるので、このダイオードの順方向電圧による機能制限を無くすことができる。
【０１６０】
このほか、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる、或いは、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。スイッチ手段のいずれの側で出力異常が発生しても、しかるべく速やかに収束させることが可能である、という効果を奏する。
【０１６１】
請求項８の電圧発生回路によれば、請求項７の電圧発生回路と同様の効果を奏するほか、第１ダイオードＤ１と第２ダイオードＤ２とを、第４ダイオードＤ４を介して接続することで、定常時の第２ダイオードＤ２の電位差を順方向電圧Ｖｆ１と等しくしているから、ダイオードＤ２の順方向電圧による機能制限をも無くすことができる。
【０１６２】
また、ゲート抵抗Ｒ２´と第２抵抗Ｒ２の直列回路に並列に接続した第１導電型トランジスタＱ４のゲートを、ゲート抵抗Ｒ２´と第２抵抗Ｒ２との接続点に接続することにより、出力電圧Ｖｏｕｔが設定電圧より一時的に降下した瞬間だけ第１導電型トランジスタＱ４がオンするから、時間遅れなく出力電圧Ｖｏｕｔの降下を抑制することができる。
【０１６３】
請求項９の電圧発生回路によれば、請求項７の電圧発生回路と同様の効果を奏するほか、第１ダイオードＤ１と第２ダイオードＤ２とを、第４ダイオードＤ４を介して接続することで、定常時の第２ダイオードＤ２の電位差を順方向電圧Ｖｆ１と等しくしているから、ダイオードＤ２の順方向電圧による機能制限をも無くすことができる。
【０１６４】
そして、第２抵抗Ｒ２と並列に接続した第１導電型トランジスタＱ４のゲートを、ゲート抵抗Ｒ４、ゲートコンデンサＣ４を介して第１電源端子Ｖｄｄと出力端子に接続することにより、電源電圧の変動の影響を受けることなく、出力電圧Ｖｏｕｔが設定電圧より一時的に降下した瞬間だけ、さらに安定して第１導電型トランジスタＱ４がオンするから、時間遅れなく出力電圧Ｖｏｕｔの降下を抑制することができる。
【０１６５】
請求項１０〜１８のボルテージレギュレータによれば、定常的には出力トランジスタのドレイン電位は誤差増幅器によって内部基準電圧Ｖｒｅｆとの比較により２つの高抵抗値の抵抗による分圧比に応じた値に制御され、出力電圧が決定される。また、過渡現象における作用・効果は請求項１〜９の電圧発生回路と同様なものである。このことから、請求項１０〜１８のボルテージレギュレータは、請求項１〜９の基準電圧発生回路と同様な効果を奏することができる。
【０１６６】
請求項１９の携帯端末機器は、内部の電源装置として、請求項１〜９の電圧発生回路のいずれか、または請求項１０〜１８のボルテージレギュレータのいずれかを含んで構成されるから、立ち上がり特性が高速で駆動能力に優れ、負荷変動などによる過度特性が良好で、安定な電圧を発生でき、かつ消費電力の少ない電源を確保することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る基準電圧発生回路を示す図。
【図２】本発明の基準電圧発生回路における動作状況を示す、特性図。
【図３】本発明の第２の実施例に係る基準電圧発生回路を示す図。
【図４】図３の各トランジスタのドレイン電位応答特性を示す図。
【図５】本発明の第３の実施例に係る基準電圧発生回路を示す図。
【図６】本発明の第４の実施例に係る基準電圧発生回路を示す図。
【図７】本発明の第５の実施例に係る基準電圧発生回路を示す図。
【図８】本発明の第６の実施例に係る基準電圧発生回路を示す図。
【図９】本発明の第７の実施例に係る基準電圧発生回路を示す図。
【図１０】本発明の第８の実施例に係るボルテージレギュレータの構成図。
【図１１】従来の基準電圧発生回路の一般的な構成例を示す図。
【図１２】従来の他の基準電圧発生回路の構成例を示す図。
【図１３】従来のボルテージレギュレータの構成例を示す図。
【図１４】従来の基準電圧発生回路における動作状況を示す、特性図。
【符号の説明】
Ｑ１ Ｐ型出力トランジスタ
Ｑ２ Ｎ型トランジスタ
Ｑ３，Ｑ４ Ｐ型トランジスタ
Ｒ１〜Ｒ３ 抵抗（高抵抗値）
Ｒ１１〜Ｒ２２ 抵抗（高抵抗値）
Ｄ１〜Ｄ４ ダイオード
Ｃ 負荷容量
１，２ 誤差増幅器
３ 比較器
４ 低入力抵抗定電圧発生手段
８ 内部基準電圧回路
９ 負荷回路
１０〜９０ 基準電圧回路
１００ ボルテージレギュレータ
【発明の属する技術分野】
本発明は、定電圧を出力するＩＣ化された電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器に関する。
【０００２】
【従来の技術】
従来から、負荷回路への基準電圧となる定電圧を出力する電圧発生回路や、所定値に調整された電圧を出力するボルテージレギュレータが、例えば携帯端末機器の電源などに広く使用されている。
【０００３】
従来の、例えば半導体メモリの内部降圧に用いる基準電圧を発生する基準電圧発生回路の一般的な構成例を図１１に示す。図１１で、基準電圧発生回路１１０は、誤差増幅器１、Ｐ型の出力トランジスタＱ１、抵抗Ｒ１から構成されており、基準電圧発生源である内部基準電圧回路８から内部基準電圧Ｖｒｅｆを電圧指令値として受けるとともに、容量Ｃを含む負荷回路９に出力電圧Ｖｏｕｔを出力する。
【０００４】
この出力トランジスタＱ１のゲートは誤差増幅器１の出力に接続され、ソースは電源端子へ、ドレインは抵抗Ｒ１を介してグランドに接地されると共に、誤差増幅器１の非反転入力端子へ接続され、一方、出力端子として負荷回路９に接続される。また、誤差増幅器１の反転入力端子へは内部基準電圧回路８より内部基準電圧Ｖｒｅｆが入力される。
【０００５】
この構成において出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄが誤差増幅器１によって内部基準電圧Ｖｒｅｆと比較され、ドレイン電圧Ｖｑ１ｄすなわち出力電圧Ｖｏｕｔの変動に従って出力トランジスタＱ１のゲート電位を上下させ、トランジスタＱ１のオン抵抗を制御する事で出力電圧Ｖｏｕｔを定電圧化するようにしている。即ち、Ｖｏｕｔ＝Ｖｒｅｆ。
【０００６】
一方、対ノイズ特性を改善した基準電圧発生回路（特開平５−１１４２９１号公報）の構成を図１２に示す。図１２では、２種類の内部基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を出力する内部基準電圧回路８’、基準電圧発生回路１２０、容量Ｃを含む負荷回路９からなり、基準電圧発生回路１２０は誤差増幅器１、２、駆動能力の異なるＰ型出力トランジスタＱ１、Ｑ２と抵抗Ｒ１から構成されている。内部基準電圧回路８’からは内部基準電圧Ｖｒｅｆ２（＝３．０Ｖ）とそれより少し低い内部基準電圧Ｖｒｅｆ１（＝２．７Ｖ）が出力され、夫々誤差増幅器１及び２の反転入力端子に入力される。出力トランジスタＱ１のゲートは誤差増幅器１の出力に、出力トランジスタＱ２のゲートは誤差増幅器２の出力に接続され、両トランジスタのソースは電源端子Ｖｄｄに、ドレインは抵抗Ｒ１を介してグランドＶｓｓに接地される。この時出力トランジスタＱ２の電流駆動能力は抵抗Ｒ１の電流の２倍程度に小さくされ、出力トランジスタＱ１の電流駆動能力は十分大きく設計されている。また、両トランジスタＱ１、Ｑ２の共通ドレインは、本基準電圧発生回路１２０の出力端子として負荷回路９が接続されると共に、誤差増幅器１及び２の非反転入力端子に接続される。
【０００７】
この構成によると、出力電圧が２．７Ｖに達するまでは両出力トランジスタＱ１，Ｑ２を使って短時間に出力電圧を引き上げ、２．７Ｖに達すると出力トランジスタＱ１がオフして出力トランジスタＱ２のみで出力を３．０Ｖまで引き上げる様に働く。
【０００８】
このように、電源立ち上げ時には駆動能力の大きなトランジスタを動作させて電流能力を確保し、定常的には出力電圧を引き下げる能力と同程度に駆動能力を抑えた出力トランジスタを用いて回路を動作させることにより、ノイズなどにより出力電圧が過剰に変動しないようにしている。
【０００９】
また、図１３に、所定の電圧を出力するボルテージレギュレータの構成例を示す（特許２９５３８８７号明細書）。図１３で、ボルテージレギュレータ１３０は、誤差増幅器１、２、Ｐ型トランジスタＱ１、Ｎ型トランジスタＱ２、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３から構成されている。
【００１０】
トランジスタＱ１のゲートは誤差増幅器１の出力に接続され、そのソースは電源端子Ｖｄｄへ接続され、ドレインは抵抗Ｒ１、Ｒ２、Ｒ３を直列に介してグランドＶｓｓへ接続されると共に本ボルテージレギュレータ１３０の出力端子となる。また、誤差増幅器１の反転入力端子には内部基準電圧Ｖｒｅｆが入力され、非反転入力端子には抵抗Ｒ１と抵抗Ｒ２の接続点の分圧電位を入力させている。一方Ｎ型トランジスタＱ２のゲートは誤差増幅器２の出力に接続され、そのソースはグランドＶｓｓへ、ドレインは出力端子に接続されている。また、誤差増幅器２の反転入力端子には内部基準電圧Ｖｒｅｆが入力され、非反転入力端子には抵抗Ｒ２と抵抗Ｒ３の接続点の分圧電位を入力させている。
【００１１】
この構成によると、内部基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔの関係は、
Ｖｏｕｔ＝Ｖｒｅｆ＊（Ｒ１／（Ｒ２＋Ｒ３）＋１）
となり、出力電圧Ｖｏｕｔを定電圧化している。
【００１２】
また、定常状態においては誤差増幅器２には抵抗Ｒ２による電圧降下分ＶＡ（略数十ｍＶ）だけ低い電圧が帰還されているため、Ｎ型トランジスタＱ２はカットオフ状態にある。ここで、出力端子が無負荷状態で高温になった場合、Ｐ型トランジスタＱ１のオフリーク電流が指数関数的に増加し出力電圧を上昇させる。この時、誤差増幅器２へ帰還される電圧がΔＶＡ上昇すると、誤差増幅器２の出力がハイゲインになりＮ型トランジスタＱ２をオンさせて出力電圧の上昇を抑制する。これにより、Ｐ型トランジスタＱ１のオフリーク電流による出力電圧の上昇を防止している。
【００１３】
【発明が解決しようとする課題】
図１１のような従来の基準電圧発生回路１１０では出力トランジスタＱ１のドレインとグランドＶｓｓ間に接続される抵抗Ｒ１に流れる電流は定常的な漏れ電流として全体の消費電流に影響を与えるため、携帯端末機器等のシステムにおいては抵抗Ｒ１は数ＭΩ〜数十ＭΩオーダーの値が選定されるのが一般的である。また、出力トランジスタＱ１の電流駆動能力は、基準電圧発生回路１１０の立ち上がり特性を向上することや、負荷回路９が必要とする電流供給能力の最大値で決定されるため、大きな駆動能力が得られるように設計され、システムによっては数十ｍＡ〜数百ｍＡのオーダーに達する。
【００１４】
この様に定常的な消費電流を抑えること、高い電流供給能力を維持すること、という二つの要求を満たすために高抵抗値の抵抗Ｒ１と駆動能力の高い出力トランジスタＱ１を組合せる方法が従来から採られてきている。一方、基準電圧発生回路１１０の出力電圧配線には配線容量が寄生し、また出力端子にはその性格上からノイズ成分除去のため負荷回路の一部として安定化容量Ｃが接続される事も多い。
【００１５】
ここで、以上の様なシステムにおいて、抵抗Ｒ１と出力トランジスタＱ１の電流駆動能力に大きな差があることによって、出力端子に接続された容量Ｃにより過渡応答性が著しく悪化するという問題を生じる。
【００１６】
すなわち、電源Ｖｄｄに突発的なノイズが重畳されたり、内部基準電圧Ｖｒｅｆに正ノイズが発生したりすると、出力電圧Ｖｏｕｔが規定値より高くなる。また、負荷回路９の動作により出力電流が急激に減少する際に、ドレイン電圧Ｖｑ１ｄ-誤差増幅器１-出力トランジスタＱ１の制御ループの動作遅れによって出力電圧Ｖｏｕｔがオーバーシュートを起こす。この状態を図１４の一点鎖線で示している。この図１４のように、出力トランジスタＱ１の高い駆動能力により容量Ｃに電荷が充電され、一度このような電荷が充電されると、今度は電荷を放電するパスが高抵抗値の抵抗Ｒ１しか存在しないために、容量Ｃに充電された電荷により長時間にわたり出力電圧Ｖｏｕｔが高く維持されるという現象を生じる。また、この様な出力電圧を上昇させる外的要因が短い周期で加わると出力電圧Ｖｏｕｔが恒常的に上昇するという問題が生じる。
【００１７】
これらの問題に対処すべく、図１２（特開平５−１１４２９１号公報）では、電流駆動能力の違う出力トランジスタＱ１，Ｑ２を二つ用意し、基準電圧Ｖｒｅｆ近くまでを両トランジスタで立ち上げ、定常的には高抵抗値の抵抗Ｒ１の２倍程度の駆動能力の低い出力トランジスタＱ２を使用することを提案している。しかし、この構成では、内部基準電圧Ｖｒｅｆにのみノイズが重畳し、且つ出力電流が微小で出力トランジスタＱ２の駆動能力範囲で動作している場合には有効に働くものの、出力電流が大きく変動する様なシステムには対応不可能である。
【００１８】
すなわち、図１４に破線で示すように、出力電流が駆動能力の低い出力トランジスタＱ２の電流駆動能力を超えて変動する場合には出力電圧が設定した閾値幅まで変動する事を許容してしまい、駆動能力の高い出力トランジスタＱ１を導通させるから、負荷電流停止時の出力電圧のオーバーシュートが発生する。従って、変動量がこの範囲に達する状況においては出力電圧が上昇したまま長時間戻らないという既存の問題を回避できない。また、これを抑制するには結局、抵抗Ｒ１の電流駆動能力を増して漏れ電流の増大を容認する、或いは出力トランジスタの電流駆動能力を増やして電流を引いた時の出力電圧の降下が下側の閾値を越えない程度に設定する等の対策を採らざるを得ず、ノイズに対する効果も消滅してしまう。
【００１９】
また、従来から提案されている構成の基準電圧発生回路、ボルテージレギュレータにおいては、出力電流が微小な状態や無負荷状態で高温になった場合に、出力トランジスタのオフリーク電流の増加によって出力電圧が上昇するという問題があった。図１３（特許２９５３８８７号で提案された回路）では、このオフリーク電流の発生に伴いある閾値を越えて出力が上昇した場合に、出力トランジスタのドレイン、グランド間に抵抗と並列に設けた逆導電チャネルのトランジスタをオンさせる事により回避しているが、これでは抵抗による閾値幅までは出力電圧の上昇を許容するという問題が内在する。
【００２０】
また、この図１３の回路では、付加的な効果として、出力電圧の過渡応答性については、閾値を越えた段階で出力電圧の上昇を制限する事が可能であるので出力電圧の上昇を伴う過渡変動において一定の効力を発揮する事が考えられるが、その効果は閾値幅の設定に大きく左右される。
【００２１】
そこで、本発明は、定常的な漏れ電流を犠牲にすることなく、大きな電流供給能力を要求されるシステムに適用可能で且つ出力電圧の高速な過渡応答性を有する電圧発生回路、ボルテージレギュレータ及びそれらを用いた携帯端末機器を提供することを目的とする。
【００２２】
また、本発明の他の目的は閾値の設定に影響されないオフリーク電流の影響による出力電圧の上昇を回避可能な電圧発生回路、ボルテージレギュレータ及びそれらを用いた携帯端末機器を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明の請求項１記載の電圧発生回路は、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に接続された第１抵抗Ｒ１と、内部基準電圧Ｖｒｅｆが反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に接続された第２抵抗Ｒ２と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧Ｖｒｅｆが反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とする。
【００４６】
請求項１の電圧発生回路によれば、低入力抵抗定電圧発生手段を設け、出力電圧が上昇した場合に、出力電位点を低入力抵抗定電圧発生手段に接続することにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。また、出力変動の閾値を設ける必要がないため、設計が容易になるとともに、閾値の設定によって過度特性がトレードオフされる要因を含まない。
さらに、低入力抵抗定電圧発生手段を、高抵抗値の抵抗，Ｎ型のトランジスタ，第２の誤差増幅器で構成しているから、Ｐ型の出力トランジスタ、高抵抗値の抵抗、第１の誤差増幅器と、同じように回路を組めるから回路構成が容易である。また、スイッチ手段の構成とも関係するが、通常の電子回路手段で全ての回路を構成することができ、モノリシック化が容易である。
【００４７】
本発明の請求項２記載の電圧発生回路は、請求項１記載の電圧発生回路において、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器３と、この比較器の出力により駆動されるスイッチＳＷ１から構成されることを特徴とする。
【００４８】
本発明の請求項３記載の電圧発生回路は、請求項２記載の電圧発生回路において、比較器の出力により駆動されるスイッチが、トランジスタスイッチＱ３であることを特徴とする。
【００４９】
本発明の請求項４記載の電圧発生回路は、請求項１記載の電圧発生回路において、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードＤ１であることを特徴とする。
【００５０】
本発明の請求項５記載の電圧発生回路は、請求項１記載の電圧発生回路において、スイッチ手段が、逆並列接続されたダイオードであることを特徴とする。
【００５１】
請求項２，３，４，５の電圧発生回路によれば、請求項１の電圧発生回路と同様の効果を奏するほか、スイッチ手段を比較器３とスイッチＳＷ１とで構成しているから、誤差増幅器などの極く小さなオフセットを比較器にて吸収して動作点を決めることができるので、より安定した制御動作が可能になる。
また、比較器出力によりトランジスタスイッチＱ３がオン・オフ制御され、そのオン抵抗は電圧降下上問題ない低抵抗であり、またその寄生ダイオードＤ３の働きにより、順方向電圧のオフセットを含むもののトランジスタスイッチＱ３のいずれの側で出力異常が発生しても収束させることが可能であり、且つこのスイッチを含めモノリシック化に有利である。
また、スイッチ手段が、出力端子から定電位点に向けて導通するようにダイオードＤ１が設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。
また、スイッチ手段が、出力端子と定電位点との間に逆並列のダイオードが設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、ＩＣ化したときの必要面積を小さくすることができる。また、スイッチ手段のいずれの側で出力異常が発生しても、しかるべく速やかに収束させることが可能である。
【００５２】
本発明の請求項６記載の電圧発生回路は、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に接続された第１抵抗Ｒ１と、内部基準電圧Ｖｒｅｆが反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に接続された第２抵抗Ｒ２と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧ＶｒｅｆがダイオードＤ３を介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられたダイオードＤ１と、を有することを特徴とする。
【００５３】
本発明の請求項７記載の電圧発生回路は、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に接続された第１抵抗Ｒ１と、内部基準電圧Ｖｒｅｆが反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に接続された第２抵抗Ｒ２と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧ＶｒｅｆがダイオードＤ３を介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、導通するように設けられた逆並列接続されたダイオードＤ１，Ｄ２と、を有することを特徴とする。
【００５４】
請求項６、７の電圧発生回路によれば、スイッチ手段としてのダイオードＤ１の順方向電圧Ｖｆ１による誤差成分をキャンセルするために、内部基準電圧回路からの基準電圧Ｖｒｅｆの入力を、ダイオードＤ３を介して第２誤差増幅器２の反転入力端子へ供給している。これにより、出力トランジスタＱ１のドレイン電圧と、トランジスタＱ２のドレイン電圧との電圧差は、スイッチ手段としてのダイオードＤ１の順方向電圧Ｖｆ１と等しく保たれることになるので、このダイオードの順方向電圧による機能制限を無くすことができる。
【００５５】
このほか、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる、或いは、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。スイッチ手段のいずれの側で出力異常が発生しても、しかるべく速やかに収束させることが可能である、という効果を奏する。
【００５６】
本発明の請求項８記載の電圧発生回路は、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に接続された第１抵抗Ｒ１と、内部基準電圧Ｖｒｅｆが反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に直列に接続された、ゲート抵抗Ｒ２´、第２抵抗Ｒ２及び第１電源端子Ｖｄｄから定電位点Ｖｑ２ｄの方向に導通する第４ダイオードＤ４と、ゲート抵抗Ｒ２´と第２抵抗Ｒ２の直列回路に並列に接続され、ゲートがゲート抵抗Ｒ２´と第２抵抗Ｒ２との接続点に接続された第１導電型トランジスタＱ４と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧Ｖｒｅｆが第３ダイオードＤ３を介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点Ｖｑ２ｄとの間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点Ｖｑ２ｄに向けて導通するように設けられた第１ダイオードＤ１と、第２抵抗Ｒ２と第４ダイオードＤ４の接続点と出力端子との間に接続され、第２抵抗Ｒ２と第４ダイオードＤ４の接続点から出力端子に向けて導通するように設けられた第２ダイオードＤ２と、を有することを特徴とする。
【００５７】
請求項８の電圧発生回路によれば、請求項７の電圧発生回路と同様の効果を奏するほか、第１ダイオードＤ１と第２ダイオードＤ２とを、第４ダイオードＤ４を介して接続することで、定常時の第２ダイオードＤ２の電位差を順方向電圧Ｖｆ１と等しくしているから、ダイオードＤ２の順方向電圧による機能制限をも無くすことができる。
【００５８】
また、ゲート抵抗Ｒ２´と第２抵抗Ｒ２の直列回路に並列に接続した第１導電型トランジスタＱ４のゲートを、ゲート抵抗Ｒ２´と第２抵抗Ｒ２との接続点に接続することにより、出力電圧Ｖｏｕｔが設定電圧より一時的に降下した瞬間だけ第１導電型トランジスタＱ４がオンするから、時間遅れなく出力電圧Ｖｏｕｔの降下を抑制することができる。
【００５９】
本発明の請求項９記載の電圧発生回路は、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に接続された第１抵抗Ｒ１と、内部基準電圧Ｖｒｅｆが反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に直列に接続された第２抵抗Ｒ２及び第１電源端子Ｖｄｄから定電位点Ｖｑ２ｄの方向に導通する第４ダイオードＤ４と、第２抵抗Ｒ２に並列に接続され、ゲートがゲート抵抗Ｒ４を介して第１電源端子Ｖｄｄに接続され、またゲートがゲートコンデンサＣ４を介して第２抵抗Ｒ２と第４ダイオードＤ４の接続点に接続された第１導電型トランジスタＱ４と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧Ｖｒｅｆが第３ダイオードＤ３を介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点Ｖｑ２ｄとの間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点Ｖｑ２ｄに向けて導通するように設けられた第１ダイオードＤ１と、第２抵抗Ｒ２と第４ダイオードＤ４の接続点と出力端子との間に接続され、第２抵抗Ｒ２と第４ダイオードＤ４の接続点から出力端子に向けて導通するように設けられた第２ダイオードＤ２と、を有することを特徴とする。
【００６０】
請求項９の電圧発生回路によれば、請求項７の電圧発生回路と同様の効果を奏するほか、第１ダイオードＤ１と第２ダイオードＤ２とを、第４ダイオードＤ４を介して接続することで、定常時の第２ダイオードＤ２の電位差を順方向電圧Ｖｆ１と等しくしているから、ダイオードＤ２の順方向電圧による機能制限をも無くすことができる。
【００６１】
そして、第２抵抗Ｒ２と並列に接続した第１導電型トランジスタＱ４のゲートを、ゲート抵抗Ｒ４、ゲートコンデンサＣ４を介して第１電源端子Ｖｄｄと出力端子に接続することにより、電源電圧の変動の影響を受けることなく、出力電圧Ｖｏｕｔが設定電圧より一時的に降下した瞬間だけ、さらに安定して第１導電型トランジスタＱ４がオンするから、時間遅れなく出力電圧Ｖｏｕｔの降下を抑制することができる。
【００７２】
本発明の請求項１０記載のボルテージレギュレータは、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に直列接続された第１抵抗及び第２抵抗と、内部基準電圧Ｖｒｅｆが反転入力に、第１抵抗Ｒ１１及び第２抵抗Ｒ１２の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと第２電源端子Ｖｓｓ間に直列接続された第３抵抗Ｒ２、第４抵抗Ｒ２１及び第５抵抗Ｒ２２と、第３抵抗及び第４抵抗の接続点と第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧Ｖｒｅｆが反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点となる第３抵抗及び第４抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とする。
【００７３】
本発明の請求項１１記載のボルテージレギュレータは、請求項１０記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器３と、この比較器の出力により駆動されるスイッチＳＷ１から構成されることを特徴とする。
【００７４】
本発明の請求項１２記載のボルテージレギュレータは、請求項１１記載のボルテージレギュレータにおいて、比較器の出力により駆動されるスイッチが、トランジスタスイッチＱ３であることを特徴とする。
【００７５】
本発明の請求項１３記載のボルテージレギュレータは、請求項１０記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードＤ１であることを特徴とする。
【００７６】
本発明の請求項１４記載のボルテージレギュレータは、請求項１０記載のボルテージレギュレータにおいて、スイッチ手段が、逆並列接続されたダイオードＤ１，Ｄ２であることを特徴とする。
【００７７】
本発明の請求項１５記載のボルテージレギュレータは、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に直列接続された第１抵抗Ｒ１１及び第２抵抗Ｒ１２と、内部基準電圧Ｖｒｅｆが反転入力に、第１抵抗及び第２抵抗の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと第２電源端子Ｖｓｓ間に直列接続された第３抵抗Ｒ２、第４抵抗Ｒ２１及び第５抵抗Ｒ２２と、第３抵抗及び第４抵抗の接続点と第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧Ｖｒｅｆがダイオードを介して反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点となる第３抵抗及び第４抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられたダイオードＤ１と、を有することを特徴とする。
【００７８】
本発明の請求項１６記載のボルテージレギュレータは、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に直列接続された第１抵抗Ｒ１１及び第２抵抗Ｒ１２と、内部基準電圧Ｖｒｅｆが反転入力に、第１抵抗及び第２抵抗の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと第２電源端子Ｖｓｓ間に直列接続された第３抵抗Ｒ２、第４抵抗Ｒ２１及び第５抵抗Ｒ２２と、第３抵抗及び第４抵抗の接続点と第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、内部基準電圧Ｖｒｅｆがダイオードを介して反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点となる第３抵抗及び第４抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、導通するように設けられた逆並列接続されたダイオードＤ１，Ｄ２と、を有することを特徴とする。
【００７９】
本発明の請求項１７記載のボルテージレギュレータは、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に直列接続された第１抵抗Ｒ１１及び第２抵抗Ｒ１２と、内部基準電圧Ｖｒｅｆが反転入力に、第１抵抗Ｒ１１及び第２抵抗Ｒ１２の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に直列に接続された、ゲート抵抗Ｒ２´、第３抵抗Ｒ２及び第１電源端子Ｖｄｄから定電位点Ｖｑ２ｄの方向に導通する第４ダイオードＤ４と、ゲート抵抗Ｒ２´と第３抵抗Ｒ２の直列回路に並列に接続され、ゲートがゲート抵抗Ｒ２´と第３抵抗Ｒ２との接続点に接続された第１導電型トランジスタＱ４と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、この第２導電型トランジスタＱ２に並列に接続された、直列の第４抵抗Ｒ２１及び第５抵抗Ｒ２２と、内部基準電圧Ｖｒｅｆが第３ダイオードＤ３を介して反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点Ｖｑ２ｄとの間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点Ｖｑ２ｄに向けて導通するように設けられた第１ダイオードＤ１と、第３抵抗Ｒ２と第４ダイオードＤ４の接続点と出力端子との間に接続され、第３抵抗Ｒ２と第４ダイオードＤ４の接続点から出力端子に向けて導通するように設けられた第２ダイオードＤ２と、を有することを特徴とする。
【００８０】
本発明の請求項１８記載のボルテージレギュレータは、第１電源端子Ｖｄｄと出力端子間に接続された第１導電型出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に直列接続された第１抵抗Ｒ１１及び第２抵抗Ｒ１２と、内部基準電圧Ｖｒｅｆが反転入力に、第１抵抗Ｒ１１及び第２抵抗Ｒ１２の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器１と、第１電源端子Ｖｄｄと定電位点Ｖｑ２ｄとの間に直列に接続された第３抵抗Ｒ２及び第１電源端子Ｖｄｄから定電位点Ｖｑ２ｄの方向に導通する第４ダイオードＤ４と、第３抵抗Ｒ２に並列に接続され、ゲートがゲート抵抗Ｒ４を介して第１電源端子Ｖｄｄに接続され、またゲートがゲートコンデンサＣ４を介して第３抵抗Ｒ２と第４ダイオードＤ４の接続点に接続された第１導電型トランジスタＱ４と、定電位点Ｖｑ２ｄと第２電源端子Ｖｓｓ間に接続された第２導電型トランジスタＱ２と、この第２導電型トランジスタＱ２に並列に接続された、直列の第４抵抗Ｒ２１及び第５抵抗Ｒ２２と、内部基準電圧Ｖｒｅｆが第３ダイオードＤ３を介して反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器２と、出力端子と定電位点Ｖｑ２ｄとの間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点Ｖｑ２ｄに向けて導通するように設けられた第１ダイオードＤ１と、第３抵抗Ｒ２と第４ダイオードＤ４の接続点と出力端子との間に接続され、第３抵抗Ｒ２と第４ダイオードＤ４の接続点から出力端子に向けて導通するように設けられた第２ダイオードＤ２と、を有することを特徴とする。
【００８１】
請求項１０〜１８のボルテージレギュレータによれば、定常的には出力トランジスタのドレイン電位は誤差増幅器によって内部基準電圧Ｖｒｅｆとの比較により２つの高抵抗値の抵抗による分圧比に応じた値に制御され、出力電圧が決定される。また、過渡現象における作用・効果は請求項１〜９の電圧発生回路と同様なものである。このことから、請求項１０〜１８のボルテージレギュレータは、請求項１〜９の基準電圧発生回路と同様な効果を奏することができる。
【００８２】
本発明の請求項１９記載の携帯端末機器は、請求項１〜９記載の電圧発生回路、または請求項１０〜１８記載のボルテージレギュレータを有することを特徴とする。
【００８３】
請求項１９の携帯端末機器は、内部の電源装置として、請求項１〜９の電圧発生回路のいずれか、または請求項１０〜１８のボルテージレギュレータのいずれかを含んで構成されるから、立ち上がり特性が高速で駆動能力に優れ、負荷変動などによる過度特性が良好で、安定な電圧を発生でき、かつ消費電力の少ない電源を確保することができる。
【００８４】
【発明の実施の形態】
本発明の実施例について、図を参照して説明する。
【００８５】
図１は本発明の第１の実施例に係る電圧発生回路を基準電圧発生回路として示す図である。図１において、基準電圧発生回路１０は、基準電圧発生源である内部基準電圧回路８から内部基準電圧Ｖｒｅｆを電圧指令値として受けるとともに、容量Ｃを含む負荷回路９に出力電圧Ｖｏｕｔを出力する。内部基準電圧回路８は、電流容量は少ないが、正確な電圧を基準電圧として出力するもので、例えばＮチャンネルのデプレッション型ＭＯＳトランジスタを電源側に、Ｎチャンネルのエンハンスメント型ＭＯＳトランジスタをグランド側にして直列接続し、それぞれのゲートをその接続点に短絡したトランジスタ回路で構成できる。また、その他、電源とダイオードでも構成することが可能である。負荷回路９は、定電圧を必要とし、任意の時点で電力消費をするものであり、例えば半導体メモリなどが想定される。
【００８６】
基準電圧発生回路１０は、誤差増幅器１、低入力抵抗定電圧発生手段４、比較器３、Ｐ型の出力トランジスタＱ１、抵抗Ｒ１、スイッチＳＷ１から構成されている。
【００８７】
出力トランジスタＱ１は、基準電圧発生回路１０の立ち上がり特性を向上することや、負荷回路９が必要とする電流供給能力を補償するため、その電流駆動能力を大きく設定しており、また抵抗Ｒ１は定常的な漏れ電流を少なくして全体の消費電力を低減するために、例えば数ＭΩ〜数十ＭΩオーダーの高抵抗値が選定される。
【００８８】
さて、出力トランジスタＱ１のゲートは誤差増幅器１の出力端子が接続され、そのソースは電源端子Ｖｄｄへ接続され、ドレインは抵抗Ｒ１を介してグランドＶｓｓに接地されると共に誤差増幅器１の非反転入力端子に接続されている。また、出力トランジスタＱ１のドレインにはこの基準電圧発生回路１０の出力端子として負荷回路９が接続される。誤差増幅回路１の反転入力端子には内部基準電圧回路８により内部基準電圧Ｖｒｅｆが入力される。
【００８９】
低入力抵抗定電圧発生手段４は、内部基準電圧回路８の内部基準電圧Ｖｒｅｆと同じ電圧Ｖｒｅｆを出力するものであり、且つその出力側から見た入力抵抗が低い値にされており、その出力端子は定電位点を形成する。
【００９０】
この低入力抵抗定電圧発生手段４としては、所定電圧Ｖｒｅｆに充電されている、充電可能な電池またはコンデンサで構成することができる。この場合、その容量に応じたチャージ供給能力を持つとともに、電圧Ｖｒｅｆを出力し、この電圧Ｖｒｅｆより高い電圧が供給されたときにはその電圧を所定電圧Ｖｒｅｆに収束させるように動作する。
【００９１】
比較器３は、例えば演算増幅器などで構成されており、低入力抵抗定電圧発生手段４の出力電圧Ｖｒｅｆと出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄを２つの入力端子に受け、両入力電圧Ｖｒｅｆ、Ｖｑ１ｄを比較する。そして、両入力電圧Ｖｒｅｆ、Ｖｑ１ｄ間に差が生じたときに比較動作出力を発生し、スイッチＳＷ１に指令信号を出す。なお、比較器３の動作を単方向性、つまり出力トランジスタＱ１のドレイン電位Ｖｑ１ｄが低入力抵抗定電圧発生手段４の出力電圧Ｖｒｅｆより高いときだけ動作するようにしてもよく、この場合でも目的は概ね達成することができる。
【００９２】
この低入力抵抗定電圧発生手段４の出力とトランジスタＱ１のドレインがスイッチＳＷ１を介して接続される。出力トランジスタＱ１のドレイン電位Ｖｑ１ｄ、と低入力抵抗定電圧発生手段４の出力電圧Ｖｒｅｆを比較器３に入力し、両電位に差が生じればスイッチＳＷ１をオン状態に、電位差を生じなければオフ状態に制御する。
【００９３】
ところで、ＣＭＯＳモノリシックＩＣで演算増幅器を構成する場合に、その内部の差動増幅用トランジスタ等の特性に留意しつつ設計することにより、そのオフセット電圧の絶対ばらつきを低い値（例えば±１０ｍＶ未満）に抑えることは容易である。低入力抵抗定電圧発生手段（充電可能なバッテリー等）４の出力電圧を基準電圧Ｖｒｅｆに高精度に選択できれば、本発明の基準電圧発生回路１０における調整手段は比較器３に軽微なオフセット調整回路を加えるだけで十分である。即ち、誤差増幅器１の誤差、及び低入力抵抗低電圧発生手段２の誤差を含めて比較器３の誤差と見なせるから、このオフセット電圧を補正するだけで、かなり高精度な調整が可能である。
【００９４】
この様な構成において定常的には、トランジスタＱ１のドレイン電位Ｖｑ１ｄは、誤差増幅器１によって内部基準電圧Ｖｒｅｆとの比較によりそのゲート電位を上下して出力トランジスタＱ１のオン抵抗を調整し、内部基準電圧Ｖｒｅｆと等しく定電圧化される。
【００９５】
さて、出力電圧Ｖｏｕｔ即ちドレイン電位Ｖｑ１ｄが降下した場合には、出力トランジスタＱ１の電流駆動能力が大きく設定されているから、誤差増幅器１の作用により出力トランジスタＱ１のオン抵抗が小さくなり、速やかにドレイン電位Ｖｑ１ｄは回復する。
【００９６】
逆に、電源Ｖｄｄへの突発的なノイズの重畳や、内部基準電圧Ｖｒｅｆへの正ノイズの発生、或いは、負荷回路９の動作により出力電流が急激に減少する際のドレイン電圧Ｖｄｑ１-誤差増幅器１-出力トランジスタＱ１の制御ループの動作遅れによるオーバーシュート等により、また、無負荷時や高温度時に懸念される出力トランジスタＱ１のオフリーク電流などにより、出力電圧Ｖｏｕｔが規定値より高くなった場合には、抵抗Ｒ１が高抵抗とされているから、抵抗Ｒ１を介しての電荷の速やかな放電は期待できない。
【００９７】
しかし、本発明では、出力電圧Ｖｏｕｔの上昇を比較器３により検出してスイッチＳＷ１をオン状態にすることにより、負荷容量Ｃに蓄積されている電荷を、低入力抵抗定電圧発生手段４の低抵抗特性により吸収させて、速やかに出力電圧Ｖｏｕｔを所定値Ｖｒｅｆに収束させる。
【００９８】
この間の動作状況を、図２の特性図に示している。図２は横軸に時間を、縦軸に出力電圧（左目盛り）、電流（右目盛り）を採っており、図中実線が本発明回路による特性図である。なお、図中の一点鎖線と破線が対比のために示した従来の回路の特性図である。
【００９９】
図２の特性図を参照すると、最初は、負荷電流をとっていないため出力電圧Ｖｏｕｔは基準電圧Ｖｒｅｆに等しい値（３Ｖ）にある。大きな負荷電流（約３０ｍＡ）をとると、その瞬間、出力電圧は降下しようとするが、ドレイン電圧Ｖｑ１ｄ-誤差増幅器１-出力トランジスタＱ１の制御ループにより出力電圧Ｖｏｕｔは一定に保たれる。なお、負荷電流の流れている間、出力電圧Ｖｏｕｔが少し低い値に留まっているのは配線抵抗等での電圧降下によるものである。
【０１００】
そして、負荷電流が無くなると、ドレイン電圧Ｖｑ１ｄが上昇を始めるので、これを検出してドレイン電圧Ｖｑ１ｄ-誤差増幅器１-出力トランジスタＱ１の制御ループにより出力電圧Ｖｏｕｔを規定電圧Ｖｒｅｆにしようとするが、その制御ループの遅れによって出力電圧Ｖｏｕｔがオーバーシュート（約３．１Ｖ）してしまう。この出力電圧Ｖｏｕｔがオーバーシュートすることは、本発明の基準電圧発生回路においても、従来回路（図１１）においても同様である。
【０１０１】
しかし、本発明においては、出力電圧Ｖｏｕｔ即ちドレイン電圧Ｖｑ１ｄの電圧上昇を、比較器３が検出し、スイッチ１を閉じる。これにより、負荷容量Ｃに蓄積されている電荷がスイッチＳＷ１を通って低入力抵抗定電圧発生手段４に吸収され、図２に示されるように出力電圧Ｖｏｕｔは速やかに規定電圧Ｖｒｅｆに復帰する。これを従来回路（図１１，図１２）の特性と比べると、その改善効果の大きいことが分かる。なお当然のことではあるが、出力電圧Ｖｏｕｔが規定電圧Ｖｒｅｆに復帰すると、比較器３の検出出力が無くなるから、スイッチＳＷ１は開放される。
【０１０２】
このように、本実施例の基準電圧発生回路によれば、低入力抵抗定電圧発生手段４を設け、出力電圧Ｖｏｕｔが上昇した場合に、出力電位点を低入力抵抗定電圧発生手段に接続することにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。
【０１０３】
また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。
【０１０４】
また、出力変動の閾値を設ける必要がないため、設計が容易になるとともに、閾値の設定によって過度特性がトレードオフされる要因を含まない。
【０１０５】
さらに、低入力抵抗定電圧発生手段４を充電可能な電池またはコンデンサで構成することにより、過剰電荷を吸収することができる。特に、充電可能な電池の場合には、電池が吸収した電荷により充電されるから、本来無駄に消費していた過剰電荷を電池のエネルギーとして再利用することができ、省エネルギー化を図ることができる。また、出力電力が降下したとき、低入力抵抗定電圧発生手段４の電池またはコンデンサから一時的に電力を供給することができるから、供給電力は小さいが多少とも出力電圧の立ち上がりを早める補助作用を果たすことができる。
【０１０６】
図３は、本発明の第２の実施例に係る基準電圧発生回路を示す図である。この図３において、第１実施例の図１とは、図１の低入力抵抗定電圧発生手段４を、高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成している点で異なっている。その他の構成は図１の実施例と同様であり、対応する構成要素には同一の符号を付している。
【０１０７】
高抵抗値の抵抗Ｒ２とＮ型トランジスタＱ２とが、抵抗Ｒ２が電源端子Ｖｄｄ側に、Ｎ型トランジスタＱ２がグランドＶｓｓ側になるように直列接続されている。このトランジスタＱ２のゲートに誤差増幅器２の出力端子が接続され、そのソースはグランドＶｓｓに接地され、そのドレインは抵抗Ｒ２を介して電源端子へ接続されると共に誤差増幅器２の非反転入力端子に接続されている。また、誤差増幅器２の反転入力端子には内部基準電圧回路により内部基準電圧Ｖｒｅｆが入力される。
【０１０８】
このように、出力トランジスタＱ１と抵抗Ｒ１、及び抵抗Ｒ２とトランジスタＱ２が、互いに逆極性になるように構成され、かつ出力トランジスタＱ１と抵抗Ｒ１との接続点電位Ｖｑ１ｄは基準電圧Ｖｒｅｆと等しくなるように制御され、また抵抗Ｒ２とトランジスタＱ２の接続点電位Ｖｑ２ｄも同じく基準電圧Ｖｒｅｆと等しくなるように制御される。そして、出力トランジスタＱ１のドレインと、トランジスタＱ２のドレインとはスイッチＳＷ１を介して接続され、各ドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄを比較器３に入力し、両ドレイン電位に差が生じればスイッチＳＷ１をオン状態に、電位差を生じなければオフ状態に制御するように構成されている。
【０１０９】
この様な構成において定常的にはトランジスタＱ１、Ｑ２の各ドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄは誤差増幅器１、２によって内部基準電圧Ｖｒｅｆとの比較によりそのゲート電位を上下して各トランジスタのオン抵抗を調整し、内部基準電圧Ｖｒｅｆと等しく定電圧化される。
【０１１０】
この実施例における、両トランジスタＱ１，Ｑ２の各ドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄの、負荷変動時等による過渡的な誤差増幅器の出力に対する各トランジスタのドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄの応答特性を図４に示す。トランジスタＱ１のドレイン電位Ｖｑ１ｄについては、図中実線で示すように、出力トランジスタＱ１の大きな駆動能力により正方向の応答や電源投入時、つまり電圧が目標値より低いときには、非常に高速な立ち上がり特性を示す反面、負方向の応答に対しては高抵抗値の抵抗Ｒ１を介しているため応答が遅れる。また、トランジスタＱ２のドレイン電位Ｖｑ２ｄでは、正方向の応答あるいは、電源投入時においては高抵抗Ｒ２を介しているため立ち上がりが遅いが、負方向の応答、つまり高電圧から低電圧への応答には高速に反応するという特徴を有する。
【０１１１】
この図３の基準電圧発生回路でも、図１におけると同様に、比較器３とスイッチＳＷ１を利用して両ドレイン電位に差が生じた瞬間だけ短絡状態にするため、定常的な漏れ電流を高抵抗Ｒ１、Ｒ２により抑えながら、出力電圧の高速な収束性が必要とされる過渡状態においては従来回路では不可能だった応答速度の緩慢な部分を補完する事が可能となる。よって、大きな負荷容量を接続する様なシステムにおいて負荷変動により過渡的に充電された過剰な電荷を高速に充放電可能ならしめ、出力電圧の高速な収束性を得る事が出来る。
【０１１２】
また、本実施例においても、出力端子の無負荷状態や高温時に出力トランジスタＱ１のオフリーク電流が増加し、そのドレイン電位が上昇する様な場合には、オフリーク電流の増加分をスイッチＳＷ１を介してトランジスタＱ２により引き込む事が可能なため出力電圧は一定に保たれる。
【０１１３】
また、高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で低入力抵抗定電圧発生手段４を構成するから、高抵抗値の抵抗Ｒ１，Ｐ型のトランジスタＱ１，第１の誤差増幅器１と同様に構成することができ、回路構成が容易である。
【０１１４】
図５は、本発明の第３の実施例に係る基準電圧発生回路を示す図である。この図５において、第２実施例の図３とは、図３のスイッチＳＷ１を、Ｐ型トランジスタＱ３としたものである。なお、Ｄ３は寄生ダイオードである。その他の構成は図３の第２実施例におけると同様であり、対応する構成要素には同一の符号を付している。
【０１１５】
図５において、出力変動を伴う過渡状態にあって、出力トランジスタＱ１のドレイン電位Ｖｑ１ｄがトランジスタＱ２のドレイン電位Ｖｑ２ｄに対して上昇している状態ではトランジスタＱ３を強くオンさせ、負荷容量Ｃの蓄積電荷を高速に放電し、出力電圧Ｖｏｕｔを正規の出力値Ｖｒｅｆに収束し得る。また、この構成ではトランジスタＱ３の寄生ダイオードＤ３を有するから、その寄生ダイオードＤ３のオン電圧をＶｆとすると、トランジスタＱ２のドレイン電位Ｖｑ２ｄが出力トランジスタＱ１のＶｑ１ｄより上昇した場合、即ちＶｑ２ｄ＞（Ｖｑ１ｄ+Ｖｆ）の場合には、寄生ダイオードＤ３の作用により、トランジスタＱ２のドレイン電位Ｖｑ２ｄは時間遅れなく降下する。したがって、トランジスタＱ３のいずれの側で出力異常が発生しても、収束させることが可能である。
【０１１６】
この図５の第３の実施例に係る基準電圧発生回路では、図３の第２実施例と同様の効果を奏するほか、さらに、低入力抵抗定電圧発生手段として、高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成し、比較器３として差動増幅器を使用し、スイッチ手段としてＰ型トランジスタＱ３を使用することで、通常の電子回路手段で全ての回路を構成することができ、モノリシック化が容易である。
【０１１７】
図６は、本発明の第４の実施例に係る基準電圧発生回路を示す図である。この図６において、第２実施例の図３或いは第３実施例の図５とは、図３のスイッチＳＷ１、或いは図５のＰ型トランジスタＱ３を、逆並列ダイオードＤ１，Ｄ２としたものである。その他の構成は図３の第２実施例におけると同様であり、対応する構成要素には同一の符号を付している。
【０１１８】
図６において、逆並列ダイオードＤ１，Ｄ２は、できるだけ低い順方向電圧Ｖｆ１で立ち上がる特性のダイオードを利用する。実際には順方向電圧が約０．２Ｖ程度のものが利用できるから、この順方向電圧の大きさが問題とならないような出力電圧の基準電圧発生回路への適用が有効である。
【０１１９】
この図６では、出力変動を伴う過渡状態にあって、出力トランジスタＱ１のドレイン電位Ｖｑ１ｄがトランジスタＱ２のドレイン電位Ｖｑ２ｄに対して、ダイオードＤ１の順方向電圧Ｖｆ１分以上上昇している状態ではダイオードＤ１をオンさせ、負荷容量Ｃの蓄積電荷を高速に放電し、出力電圧Ｖｏｕｔを正規の出力値Ｖｒｅｆに収束するように動作する。ただ、この場合、ダイオードＤ１の順方向電圧分だけのオフセット分が残ることとなる。この残ったオフセット分の電圧は抵抗Ｒ１を介して放電されることになる。
【０１２０】
また、この構成ではダイオードＤ２が設けられていることにより、そのオン電圧をＶｆ１とすると、トランジスタＱ２のドレイン電位Ｖｑ２ｄが出力トランジスタＱ１のＶｑ１ｄより上昇した場合、即ちＶｑ２ｄ＞（Ｖｑ１ｄ+Ｖｆ１）の場合には、ダイオードＤ２の作用により、トランジスタＱ２のドレイン電位Ｖｑ２ｄは時間遅れなく降下する。したがって、逆並列接続されたダイオードＤ１，Ｄ２のいずれの側で出力異常が発生しても、収束させることが可能である。
【０１２１】
また、この図６の第４の実施例に係る基準電圧発生回路の変形例として、ダイオードＤ２を削除し、ダイオードＤ１のみをスイッチ素子として用いることができる。この場合にも、出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄ、即ち出力電圧Ｖｏｕｔが高くなったときに、急速にその電圧を降下させる基本的な機能は有しており、本発明の目的は概ね達成することができる。
【０１２２】
この図６の第４の実施例に係る基準電圧発生回路では、図３の第２実施例と同様の効果を奏するほか、スイッチ手段がダイオードＤ１、Ｄ２またはダイオードＤ１のみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。
【０１２３】
図７は、本発明の第５の実施例に係る基準電圧発生回路７０を示す図である。この図７において、内部基準電圧回路８からの基準電圧Ｖｒｅｆの入力を、ダイオードＤ３と抵抗Ｒ３を介して接地し、その分圧点電位を第２誤差増幅器２の反転入力端子へ供給するようにしている。その他の構成は図６の第４実施例におけると同様であり、対応する構成要素には同一の符号を付している。なお、抵抗Ｒ３は誤差増幅器２の内に含ませることができる。
【０１２４】
図７において、内部基準電圧回路８からの基準電圧Ｖｒｅｆの入力を、ダイオードＤ３を介して第２誤差増幅器２の反転入力端子へ供給している。これは、図６の第４実施例におけるダイオードＤ１の順方向電圧Ｖｆ１による誤差成分をキャンセルするためのものである。一般に、ＣＭＯＳモノリシックＩＣ内で相対的にペア性の取れた素子を形成することは容易であり、本実施例回路においても、ダイオードＤ３の特性とダイオードＤ１の特性を揃ったものとし、両ダイオードＤ１，Ｄ３の順方向電圧をほぼ等しい値Ｖｆ１になるように設定する。
【０１２５】
これにより、第２誤差増幅器２の反転入力端子へ供給される電圧は、基準電圧ＶｒｅｆからダイオードＤ３の順方向電圧Ｖｆ１を引いた電圧（＝Ｖｒｅｆ−Ｖｆ１）となる。従って、トランジスタＱ２のドレイン電圧Ｖｑ２ｄは、Ｖｒｅｆ−Ｖｆ１に制御されることになる。
【０１２６】
この結果、出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄとトランジスタＱ２のドレイン電圧Ｖｑ２ｄとの電圧差は、ダイオードＤ１の順方向電圧Ｖｆ１と等しく保たれることになるので、ダイオードＤ１の順方向電圧による機能制限を無くすことができる。
【０１２７】
また、この実施例においても、ダイオードＤ１と逆並列に接続されたダイオードＤ２を削除し、ダイオードＤ１のみをスイッチ素子として用いることができる。この場合にも、出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄ、即ち出力電圧Ｖｏｕｔが高くなったときに、急速にその電圧を降下させる基本的な機能は有しており、本発明の目的は概ね達成することができる。
【０１２８】
この図７の第５の実施例に係る基準電圧発生回路では、図６の第４実施例と同様の効果を奏するほか、第２誤差増幅器２の反転入力端子へ供給される電圧をダイオードＤ１の順方向電圧だけ降下させることで、スイッチ手段としてのダイオードの順方向電圧の影響を無くすことができ、出力電圧Ｖｏｕｔの過電圧吸収をより高精度に行うことができる。
【０１２９】
ところで、演算増幅器で構成される誤差増幅器のオフセット電圧分の処理について、図１の第１実施例で説明した。その考え方は、第２実施例以降の各実施例においても同様である。ただ、スイッチ手段としてダイオードを用いたり、調整手段を他に設けたくない場合には、予めオフセット電圧の最大ばらつき分だけ誤差増幅器２への帰還電圧を低く設定すればよい。具体的には、例えば、誤差増幅器２への帰還電圧を抵抗分圧などの手段により調整することができる。この結果、定常的にはトランジスタＱ２のドレイン電圧Ｖｑ２ｄが出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄよりわずかに高く出力されるので本発明の目的は十分に達成できる。
【０１３０】
以上のように、基準電圧発生回路について、いくつかの実施例について具体的に説明したが、本発明の基準電圧発生回路としては、これらに限ることなく種々の実施回路を構成することができる。即ち、低入力抵抗定電圧発生手段として、充電可能な電池またはコンデンサで構成すること、高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成すること、及び高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成し、第２の誤差増幅器２の入力をダイオードを介して供給すること、等が選択できる。また、スイッチ手段として、スイッチと比較器で構成すること、トランジスタスイッチと比較器で構成すること、単方向のダイオードで構成すること、及び逆並列ダイオードで構成すること、等が選択できる。従って、これらの構成を選択し組み合わせることにより、種々の回路構成の基準電圧発生回路が形成できる。
【０１３１】
図８は、本発明の第６の実施例に係る基準電圧発生回路８０を示す図である。この図８において、図７の第５の実施例と同様に、内部基準電圧回路８からの基準電圧Ｖｒｅｆの入力を、第３ダイオードＤ３と抵抗Ｒ３を介して接地し、その分圧点電位を第２誤差増幅器２の反転入力端子へ供給している。これに加えて、図８では、第１ダイオードＤ１と第２ダイオードＤ２とを、単に逆並列に接続するのでなく、電源端子ＶｄｄからグランドＶｓｓの方向に導通する２つのダイオードを直列接続した第４ダイオードＤ４を設けている。
【０１３２】
さらに、第２抵抗Ｒ２にゲート抵抗Ｒ２´を直列に接続するとともに、第２抵抗Ｒ２とゲート抵抗Ｒ２´に並列にＰ型のトランジスタＱ４を接続し、そのゲートを第２抵抗Ｒ２とゲート抵抗Ｒ２´との直列接続点に接続している。なお、ゲート抵抗Ｒ２´の抵抗値は、第２抵抗Ｒ２の抵抗値よりもかなり小さく設定されており、第２抵抗Ｒ２にタップ端子を設けて構成してもよい。これらの構成以外は、図７の第５の実施例におけると同様であり、対応する構成要素には同一の符号を付している。
【０１３３】
図８において、図７の第５の実施例におけると同様に、内部基準電圧回路８からの基準電圧Ｖｒｅｆの入力を、第３ダイオードＤ３を介して第２誤差増幅器２の反転入力端子へ供給している。第２誤差増幅器２の反転入力端子へ供給される電圧は、基準電圧Ｖｒｅｆから第３ダイオードＤ３の順方向電圧Ｖｆ１を引いた電圧（＝Ｖｒｅｆ−Ｖｆ１）となり、トランジスタＱ２のドレイン電圧Ｖｑ２ｄは、Ｖｒｅｆ−Ｖｆ１に制御されることになる。この結果、出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄとトランジスタＱ２のドレイン電圧Ｖｑ２ｄとの電圧差は、第１ダイオードＤ１の順方向電圧Ｖｆ１と等しく保たれることになるので、ダイオードＤ１の順方向電圧による機能制限を無くすことができる。
【０１３４】
さらに、第４ダイオードＤ４（直列の２つのダイオード）を設けることにより、第４ダイオードＤ４と第２抵抗Ｒ２との接続点の電圧は、トランジスタＱ２のドレイン電圧Ｖｑ２ｄ（＝Ｖｒｅｆ−Ｖｆ１）よりダイオード２個分の順方向電圧２Ｖｆ１だけ高い電圧（＝Ｖｒｅｆ＋Ｖｆ１）となる。この結果、第２ダイオードＤ２の両端間の電圧は、その順方向電圧Ｖｆ１と等しく保たれることになるので、ダイオードＤ２についても、順方向電圧による機能制限を無くすることができる。
【０１３５】
一方、第２抵抗Ｒ２及びゲート抵抗Ｒ２´に並列に接続されているＰ形トランジスタＱ４は、そのゲート電圧が通常状態においては電源電圧にごく近い値になるように設定されている。従って、通常状態ではＰ形トランジスタＱ４はカットオフの状態にあり、Ｎ型トランジスタＱ２への経路は高抵抗値の第２抵抗Ｒ２のみが有効となっている。
【０１３６】
この状態から、負荷電流が流れると、出力電圧Ｖｏｕｔが設定電圧より一時的に降下した瞬間だけ、ゲート抵抗Ｒ２´での電圧降下がＰ形トランジスタＱ４のスレッショールド電圧を超えるので、Ｐ形トランジスタＱ４がオンして出力電圧の降下を抑制するように働く。この実施例の回路によれば、制御ループの遅れもなく、出力電圧の降下も過上昇も起こさない、基準電圧発生回路を構成することができる。
【０１３７】
図９は、本発明の第７の実施例に係る基準電圧発生回路９０を示す図である。この図９において、図８の第６の実施例と異なる点は、高抵抗値の第２抵抗Ｒ２と並列に接続されるＰ形トランジスタＱ４のゲートが、ゲート抵抗Ｒ４を介して第１電源端子Ｖｄｄに接続され、ゲートコンデンサＣ４を介して第２抵抗Ｒ２と第４ダイオードＤ４の接続点に接続されている。つまり、Ｐ形トランジスタＱ４のゲート回路が、ゲート抵抗Ｒ４とゲートコンデンサＣ４とでハイパスフィルタを構成していることである。その他の事項は、図８の第６の実施例と同じであり、対応する構成要素には同一の符号を付している。
【０１３８】
図９において、Ｐ形トランジスタＱ４のゲート回路がハイパスフィルタを構成しているから、出力電圧Ｖｏｕｔが降下した瞬間、その降下が生じている分だけゲート抵抗Ｒ４に電圧が印加され、Ｐ形トランジスタＱ４をオンさせる。図８の回路ではＰ形トランジスタＱ４のゲート電圧が固定の分圧比で入力されるから、電源電圧の変動に影響を受けてしまうが、この図９の第７実施例ではそのような問題もなく、安定した動作がおこなわれる。
【０１３９】
図１０は、本発明の第８の実施例に係るボルテージレギュレータ１００を示す図である。この図１０において、出力トランジスタＱ１と直列に接続される抵抗が抵抗Ｒ１１と抵抗Ｒ１２との直列接続とされており、その２つの抵抗の接続点から第１誤差増幅器１の非反転入力端子にフィードバックしている。また、Ｎ型のトランジスタＱ２に並列に、抵抗Ｒ２１と抵抗Ｒ２２とが直列接続され、その２つの抵抗の接続点から第２誤差増幅器２の非反転入力端子にフィードバックしている。ここで、抵抗Ｒ２，Ｎ型のトランジスタＱ２、抵抗Ｒ２１，抵抗Ｒ２２、第２の誤差増幅器２が低入力抵抗定電圧発生手段を構成し、また、トランジスタＱ３，比較器３がスイッチ手段を構成している。その他の点は図５の第３実施例と同様であり、対応する構成要素には同一の符号を付している。
【０１４０】
このように、図１０の第８の実施例に係るボルテージレギュレータ１００では、誤差増幅器１の非反転入力端子にトランジスタＱ１のドレイン電位Ｖｑ１ｄを高抵抗値の抵抗Ｒ１１と抵抗Ｒ１２により分圧して帰還し、また同じく誤差増幅器２の非反転入力端子へトランジスタＱ２のドレイン、グランド間に接続された高抵抗値の抵抗Ｒ２１と抵抗Ｒ２２により、抵抗Ｒ１１及び抵抗Ｒ１２と等しく分圧されたトランジスタＱ２のドレイン電位Ｖｑ２ｄを帰還させる。
【０１４１】
この様な構成において定常的にはトランジスタＱ１、Ｑ２の各ドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄは誤差増幅器１及び２によって内部基準電圧Ｖｒｅｆとの比較により抵抗Ｒ１１、Ｒ１２及びＲ２１、Ｒ２２による分圧比に応じた値に制御される。すなわち本回路においては
Ｖｑ１ｄ＝Ｖｒｅｆ＊（Ｒ１１＋Ｒ１２）／Ｒ１２
Ｖｑ２ｄ＝Ｖｒｅｆ＊（Ｒ２１＋Ｒ２２）／Ｒ２２
Ｖｏｕｔ＝Ｖｑ１ｄ＝Ｖｑ２ｄ
で出力電圧が決定されるボルテージ・レギュレータを成す。
【０１４２】
本ボルテージレギュレータの過渡現象における効果は図５の第３実施例と同様である。
【０１４３】
また、この図１０のボルテージレギュレータの回路構成は例示的なものであり、これに限ることなく種々の実施回路を構成することができる。即ち、基準電圧発生回路におけると同様に、低入力抵抗定電圧発生手段として、充電可能な電池またはコンデンサで構成すること、高抵抗値の抵抗Ｒ２，Ｒ２１，Ｒ２２、Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成すること、及び高抵抗値の抵抗Ｒ２，Ｒ２１，Ｒ２２、Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成し、第２の誤差増幅器２の入力をダイオードを介して供給すること、等が選択できる。また、スイッチ手段として、スイッチと比較器で構成すること、トランジスタスイッチと比較器で構成すること、単方向のダイオードで構成すること、及び逆並列ダイオードで構成すること、等が選択できる。従って、これらの構成を選択し組み合わせることにより、種々の回路構成のボルテージレギュレータを構成することができる。
【０１４４】
さらに、図８，図９で、第６及び第７の実施例として示した基準電圧発生回路８０，９０における、出力電圧Ｖｏｕｔの降下を抑制する回路、を用いて同様に、ボルテージレギュレータを構成することができる。
【０１４５】
また、以上各実施例で説明した、基準電圧発生回路、及びボルテージレギュレータは、携帯電話、ＰＨＳ、ノートパソコン、ＰＤＡ、ディジタルカメラなどの携帯端末機器に内蔵して、或いは外部から接続することにより、その電源装置として利用する。これにより、携帯端末機器は、立ち上がり特性が高速で駆動能力に優れ、負荷変動などによる過度特性が良好で、安定な電圧を発生でき、かつ消費電力の少ない電源を確保することができる。
【０１４６】
【発明の効果】
請求項１の電圧発生回路によれば、低入力抵抗定電圧発生手段を設け、出力電圧が上昇した場合に、出力電位点を低入力抵抗定電圧発生手段に接続することにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。また、出力変動の閾値を設ける必要がないため、設計が容易になるとともに、閾値の設定によって過度特性がトレードオフされる要因を含まない。
さらに、低入力抵抗定電圧発生手段を、高抵抗値の抵抗，Ｎ型のトランジスタ，第２の誤差増幅器で構成しているから、Ｐ型の出力トランジスタ、高抵抗値の抵抗、第１の誤差増幅器と、同じように回路を組めるから回路構成が容易である。また、スイッチ手段の構成とも関係するが、通常の電子回路手段で全ての回路を構成することができ、モノリシック化が容易である。
【０１５８】
請求項２，３，４，５の電圧発生回路によれば、請求項１の電圧発生回路と同様の効果を奏するほか、スイッチ手段を比較器とスイッチとで構成しているから、誤差増幅器などの極く小さなオフセットを比較器にて吸収して動作点を決めることができるので、より安定した制御動作が可能になる。また、比較器出力によりトランジスタスイッチＱ３がオン・オフ制御され、そのオン抵抗は電圧降下上問題ない低抵抗であり、またその寄生ダイオードＤ３の働きにより順方向電圧のオフセットを含むもののトランジスタスイッチＱ３のいずれの側で出力異常が発生しても収束させることが可能であり、且つこのスイッチを含めモノリシック化に有利である。
また、スイッチ手段が、出力端子から定電位点に向けて導通するようにダイオードが設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。また、スイッチ手段が、出力端子と定電位点との間に逆並列のダイオードが設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、ＩＣ化したときの必要面積を小さくすることができる。また、スイッチ手段のいずれの側で出力異常が発生しても、速やかに吸収することができる。
【０１５９】
請求項６、７の電圧発生回路によれば、スイッチ手段としてのダイオードの順方向電圧Ｖｆ１による誤差成分をキャンセルするために、内部基準電圧回路からの基準電圧Ｖｒｅｆの入力を、ダイオードを介して第２誤差増幅器２の反転入力端子へ供給している。これにより、出力トランジスタのドレイン電圧と、トランジスタのドレイン電圧との電圧差は、スイッチ手段としてのダイオードの順方向電圧Ｖｆ１と等しく保たれることになるので、このダイオードの順方向電圧による機能制限を無くすことができる。
【０１６０】
このほか、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる、或いは、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。スイッチ手段のいずれの側で出力異常が発生しても、しかるべく速やかに収束させることが可能である、という効果を奏する。
【０１６１】
請求項８の電圧発生回路によれば、請求項７の電圧発生回路と同様の効果を奏するほか、第１ダイオードＤ１と第２ダイオードＤ２とを、第４ダイオードＤ４を介して接続することで、定常時の第２ダイオードＤ２の電位差を順方向電圧Ｖｆ１と等しくしているから、ダイオードＤ２の順方向電圧による機能制限をも無くすことができる。
【０１６２】
また、ゲート抵抗Ｒ２´と第２抵抗Ｒ２の直列回路に並列に接続した第１導電型トランジスタＱ４のゲートを、ゲート抵抗Ｒ２´と第２抵抗Ｒ２との接続点に接続することにより、出力電圧Ｖｏｕｔが設定電圧より一時的に降下した瞬間だけ第１導電型トランジスタＱ４がオンするから、時間遅れなく出力電圧Ｖｏｕｔの降下を抑制することができる。
【０１６３】
請求項９の電圧発生回路によれば、請求項７の電圧発生回路と同様の効果を奏するほか、第１ダイオードＤ１と第２ダイオードＤ２とを、第４ダイオードＤ４を介して接続することで、定常時の第２ダイオードＤ２の電位差を順方向電圧Ｖｆ１と等しくしているから、ダイオードＤ２の順方向電圧による機能制限をも無くすことができる。
【０１６４】
そして、第２抵抗Ｒ２と並列に接続した第１導電型トランジスタＱ４のゲートを、ゲート抵抗Ｒ４、ゲートコンデンサＣ４を介して第１電源端子Ｖｄｄと出力端子に接続することにより、電源電圧の変動の影響を受けることなく、出力電圧Ｖｏｕｔが設定電圧より一時的に降下した瞬間だけ、さらに安定して第１導電型トランジスタＱ４がオンするから、時間遅れなく出力電圧Ｖｏｕｔの降下を抑制することができる。
【０１６５】
請求項１０〜１８のボルテージレギュレータによれば、定常的には出力トランジスタのドレイン電位は誤差増幅器によって内部基準電圧Ｖｒｅｆとの比較により２つの高抵抗値の抵抗による分圧比に応じた値に制御され、出力電圧が決定される。また、過渡現象における作用・効果は請求項１〜９の電圧発生回路と同様なものである。このことから、請求項１０〜１８のボルテージレギュレータは、請求項１〜９の基準電圧発生回路と同様な効果を奏することができる。
【０１６６】
請求項１９の携帯端末機器は、内部の電源装置として、請求項１〜９の電圧発生回路のいずれか、または請求項１０〜１８のボルテージレギュレータのいずれかを含んで構成されるから、立ち上がり特性が高速で駆動能力に優れ、負荷変動などによる過度特性が良好で、安定な電圧を発生でき、かつ消費電力の少ない電源を確保することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る基準電圧発生回路を示す図。
【図２】本発明の基準電圧発生回路における動作状況を示す、特性図。
【図３】本発明の第２の実施例に係る基準電圧発生回路を示す図。
【図４】図３の各トランジスタのドレイン電位応答特性を示す図。
【図５】本発明の第３の実施例に係る基準電圧発生回路を示す図。
【図６】本発明の第４の実施例に係る基準電圧発生回路を示す図。
【図７】本発明の第５の実施例に係る基準電圧発生回路を示す図。
【図８】本発明の第６の実施例に係る基準電圧発生回路を示す図。
【図９】本発明の第７の実施例に係る基準電圧発生回路を示す図。
【図１０】本発明の第８の実施例に係るボルテージレギュレータの構成図。
【図１１】従来の基準電圧発生回路の一般的な構成例を示す図。
【図１２】従来の他の基準電圧発生回路の構成例を示す図。
【図１３】従来のボルテージレギュレータの構成例を示す図。
【図１４】従来の基準電圧発生回路における動作状況を示す、特性図。
【符号の説明】
Ｑ１ Ｐ型出力トランジスタ
Ｑ２ Ｎ型トランジスタ
Ｑ３，Ｑ４ Ｐ型トランジスタ
Ｒ１〜Ｒ３ 抵抗（高抵抗値）
Ｒ１１〜Ｒ２２ 抵抗（高抵抗値）
Ｄ１〜Ｄ４ ダイオード
Ｃ 負荷容量
１，２ 誤差増幅器
３ 比較器
４ 低入力抵抗定電圧発生手段
８ 内部基準電圧回路
９ 負荷回路
１０〜９０ 基準電圧回路
１００ ボルテージレギュレータ
Claims (19)
- 第１電源端子と出力端子間に接続された第１導電型出力トランジスタと、出力端子と第２電源端子間に接続された第１抵抗と、内部基準電圧が反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器と、第１電源端子と定電位点との間に接続された第２抵抗と、定電位点と第２電源端子間に接続された第２導電型トランジスタと、内部基準電圧が反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とする電圧発生回路。
- 請求項１記載の電圧発生回路において、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器と、この比較器の出力により駆動されるスイッチから構成されることを特徴とする電圧発生回路。
- 請求項２記載の電圧発生回路において、比較器の出力により駆動されるスイッチが、トランジスタスイッチであることを特徴とする電圧発生回路。
- 請求項１記載の電圧発生回路において、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードであることを特徴とする電圧発生回路。
- 請求項１記載の電圧発生回路において、スイッチ手段が、逆並列接続されたダイオードであることを特徴とする電圧発生回路。
- 第１電源端子と出力端子間に接続された第１導電型出力トランジスタと、出力端子と第２電源端子間に接続された第１抵抗と、内部基準電圧が反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器と、第１電源端子と定電位点との間に接続された第２抵抗と、定電位点と第２電源端子間に接続された第２導電型トランジスタと、内部基準電圧がダイオードを介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられたダイオードと、を有することを特徴とする電圧発生回路。
- 第１電源端子と出力端子間に接続された第１導電型出力トランジスタと、出力端子と第２電源端子間に接続された第１抵抗と、内部基準電圧が反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器と、第１電源端子と定電位点との間に接続された第２抵抗と、定電位点と第２電源端子間に接続された第２導電型トランジスタと、内部基準電圧がダイオードを介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、導通するように設けられた逆並列接続されたダイオードと、を有することを特徴とする電圧発生回路。
- 第１電源端子と出力端子間に接続された第１導電型出力トランジスタと、出力端子と第２電源端子間に接続された第１抵抗と、内部基準電圧が反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器と、第１電源端子と定電位点との間に直列に接続された、ゲート抵抗、第２抵抗Ｒ２及び第１電源端子から定電位点の方向に導通する第４ダイオードと、ゲート抵抗と第２抵抗の直列回路に並列に接続され、ゲートがゲート抵抗と第２抵抗との接続点に接続された第１導電型トランジスタと、定電位点と第２電源端子間に接続された第２導電型トランジスタと、内部基準電圧が第３ダイオードを介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられた第１ダイオードと、第２抵抗と第４ダイオードの接続点と出力端子との間に接続され、第２抵抗と第４ダイオードの接続点から出力端子に向けて導通するように設けられた第２ダイオードと、を有することを特徴とする電圧発生回路。
- 第１電源端子と出力端子間に接続された第１導電型出力トランジスタと、出力端子と第２電源端子間に接続された第１抵抗と、内部基準電圧が反転入力に、出力端子電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器と、第１電源端子と定電位点との間に直列に接続された第２抵抗及び第１電源端子から定電位点の方向に導通する第４ダイオードと、第２抵抗に並列に接続され、ゲートがゲート抵抗を介して第１電源端子に接続され、またゲートがゲートコンデンサを介して第２抵抗と第４ダイオードの接続点に接続された第１導電型トランジスタと、定電位点と第２電源端子間に接続された第２導電型トランジスタと、内部基準電圧が第３ダイオードを介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられた第１ダイオードと、第２抵抗と第４ダイオードの接続点と出力端子との間に接続され、第２抵抗と第４ダイオードの接続点から出力端子に向けて導通するように設けられた第２ダイオードと、を有することを特徴とする電圧発生回路。
- 第１電源端子と出力端子間に接続された第１導電型出力トランジスタと、出力端子と第２電源端子間に直列接続された第１抵抗及び第２抵抗と、内部基準電圧が反転入力に、第１抵抗及び第２抵抗の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器と、第１電源端子と第２電源端子間に直列接続された第３抵抗、第４抵抗及び第５抵抗と、第３抵抗及び第４抵抗の接続点と第２電源端子間に接続された第２導電型トランジスタと、内部基準電圧が反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器と、出力端子と定電位点となる第３抵抗及び第４抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とするボルテージレギュレータ。
- 請求項１０記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器と、この比較器の出力により駆動されるスイッチから構成されることを特徴とするボルテージレギュレータ。
- 請求項１１記載のボルテージレギュレータにおいて、比較器の出力により駆動されるスイッチが、トランジスタスイッチであることを特徴とするボルテージレギュレータ。
- 請求項１０記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードであることを特徴とするボルテージレギュレータ。
- 請求項１０記載のボルテージレギュレータにおいて、スイッチ手段が、逆並列接続されたダイオードであることを特徴とするボルテージレギュレータ。
- 第１電源端子と出力端子間に接続された第１導電型出力トランジスタと、出力端子と第２電源端子間に直列接続された第１抵抗及び第２抵抗と、内部基準電圧が反転入力に、第１抵抗及び第２抵抗の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器と、第１電源端子と第２電源端子間に直列接続された第３抵抗、第４抵抗及び第５抵抗と、第３抵抗及び第４抵抗の接続点と第２電源端子間に接続された第２導電型トランジスタと、内部基準電圧がダイオードを介して反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器と、出力端子と定電位点となる第３抵抗及び第４抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられたダイオードと、を有することを特徴とするボルテージレギュレータ。
- 第１電源端子と出力端子間に接続された第１導電型出力トランジスタと、出力端子と第２電源端子間に直列接続された第１抵抗及び第２抵抗と、内部基準電圧が反転入力に、第１抵抗及び第２抵抗の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器と、第１電源端子と第２電源端子間に直列接続された第３抵抗、第４抵抗及び第５抵抗と、第３抵抗及び第４抵抗の接続点と第２電源端子間に接続された第２導電型トランジスタと、内部基準電圧がダイオードを介して反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器と、出力端子と定電位点となる第３抵抗及び第４抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、導通するように設けられた逆並列接続されたダイオードと、を有することを特徴とするボルテージレギュレータ。
- 第１電源端子と出力端子間に接続された第１導電型出力トランジスタと、出力端子と第２電源端子間に直列接続された第１抵抗及び第２抵抗と、内部基準電圧が反転入力に、第１抵抗及び第２抵抗の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器と、第１電源端子と定電位点との間に直列に接続された、ゲート抵抗、第３抵抗及び第１電源端子から定電位点の方向に導通する第４ダイオードと、ゲート抵抗と第３抵抗の直列回路に並列に接続され、ゲートがゲート抵抗と第３抵抗との接続点に接続された第１導電型トランジスタと、定電位点と第２電源端子間に接続された第２導電型トランジスタと、この第２導電型トランジスタに並列に接続された、直列の第４抵抗及び第５抵抗と、内部基準電圧Ｖｒｅｆが第３ダイオードを介して反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられた第１ダイオードと、第３抵抗と第４ダイオードの接続点と出力端子との間に接続され、第３抵抗と第４ダイオードの接続点から出力端子に向けて導通するように設けられた第２ダイオードと、を有することを特徴とするボルテージレギュレータ。
- 第１電源端子と出力端子間に接続された第１導電型出力トランジスタと、出力端子と第２電源端子間に直列接続された第１抵抗及び第２抵抗と、内部基準電圧が反転入力に、第１抵抗及び第２抵抗の接続点電圧が非反転入力に入力され、出力が第１導電型出力トランジスタのゲートに接続される第１誤差増幅器と、第１電源端子と定電位点との間に直列に接続された第３抵抗及び第１電源端子から定電位点の方向に導通する第４ダイオードと、第３抵抗に並列に接続され、ゲートがゲート抵抗を介して第１電源端子に接続され、またゲートがゲートコンデンサを介して第３抵抗と第４ダイオードの接続点に接続された第１導電型トランジスタと、定電位点と第２電源端子間に接続された第２導電型トランジスタと、この第２導電型トランジスタに並列に接続された、直列の第４抵抗及び第５抵抗と、内部基準電圧が第３ダイオードを介して反転入力に、第４抵抗及び第５抵抗の接続点電圧が非反転入力に入力され、出力が第２導電型トランジスタのゲートに接続される第２誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられた第１ダイオードと、第３抵抗と第４ダイオードの接続点と出力端子との間に接続され、第３抵抗と第４ダイオードの接続点から出力端子に向けて導通するように設けられた第２ダイオードと、を有することを特徴とするボルテージレギュレータ。
- 電源装置として、請求項１〜９記載の電圧発生回路、または請求項１０〜１８記載のボルテージレギュレータを有することを特徴とする携帯端末機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000138489A JP3833440B2 (ja) | 2000-05-11 | 2000-05-11 | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000138489A JP3833440B2 (ja) | 2000-05-11 | 2000-05-11 | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006153937A Division JP4456091B2 (ja) | 2006-06-01 | 2006-06-01 | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001318724A JP2001318724A (ja) | 2001-11-16 |
| JP3833440B2 true JP3833440B2 (ja) | 2006-10-11 |
Family
ID=18646086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000138489A Expired - Fee Related JP3833440B2 (ja) | 2000-05-11 | 2000-05-11 | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3833440B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358709B2 (en) | 2006-02-01 | 2008-04-15 | Ricoh Company, Ltd. | Constant voltage regulator for generating a low voltage output |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4742455B2 (ja) * | 2001-06-26 | 2011-08-10 | 日本テキサス・インスツルメンツ株式会社 | レギュレータ回路 |
| JP4571070B2 (ja) * | 2005-12-14 | 2010-10-27 | ローム株式会社 | 電圧生成回路およびこれを用いた信号処理回路 |
| JP5421133B2 (ja) * | 2009-02-10 | 2014-02-19 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP5099059B2 (ja) * | 2009-03-25 | 2012-12-12 | 株式会社デンソー | 誘導性負荷駆動装置 |
| US8378658B2 (en) * | 2010-06-25 | 2013-02-19 | Micrel, Inc. | Load swtch for removing high frequency ripple, noise and/or spikes while providing power to subsystems |
| CN109586558A (zh) * | 2018-11-28 | 2019-04-05 | 武汉精立电子技术有限公司 | 一种电源关电波形编辑控制***及方法 |
-
2000
- 2000-05-11 JP JP2000138489A patent/JP3833440B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358709B2 (en) | 2006-02-01 | 2008-04-15 | Ricoh Company, Ltd. | Constant voltage regulator for generating a low voltage output |
| US7531994B2 (en) | 2006-02-01 | 2009-05-12 | Ricoh Company, Ltd. | Constant voltage regulator for generating a low voltage output |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001318724A (ja) | 2001-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100353381B1 (ko) | 직류안정화전원회로의출력드라이브회로 | |
| US8866341B2 (en) | Voltage regulator | |
| US8044653B2 (en) | Low drop-out voltage regulator | |
| US7375503B2 (en) | System for current sensing in switched DC-to-DC converters | |
| TWI437404B (zh) | Voltage regulator | |
| US6809504B2 (en) | Dual loop regulator | |
| US6522111B2 (en) | Linear voltage regulator using adaptive biasing | |
| US7064532B1 (en) | Voltage regulator | |
| US8044708B2 (en) | Reference voltage generator | |
| JP4031399B2 (ja) | 半導体集積回路装置 | |
| US7274176B2 (en) | Regulator circuit having a low quiescent current and leakage current protection | |
| JP2012022559A (ja) | 半導体回路及びそれを用いた定電圧回路 | |
| CN109814650B (zh) | 一种低压差线性稳压器用箝位晶体管结构 | |
| CN110320956B (zh) | 一种芯片内无片外电容的ldo调节电路 | |
| US7557556B2 (en) | Voltage control circuit | |
| US7414384B2 (en) | Series regulator circuit | |
| US20230236615A1 (en) | Low-dropout regulator having bidirectional current adjustment | |
| JP2017134743A (ja) | レギュレータ回路 | |
| KR100818105B1 (ko) | 내부 전압 발생 회로 | |
| US9886052B2 (en) | Voltage regulator | |
| JP3833440B2 (ja) | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 | |
| JP4456091B2 (ja) | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 | |
| JP5068631B2 (ja) | 定電圧回路 | |
| JP4552569B2 (ja) | 定電圧電源回路 | |
| JP6964585B2 (ja) | スイッチングレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040721 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |