JP3833440B2 - 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 - Google Patents
電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 Download PDFInfo
- Publication number
- JP3833440B2 JP3833440B2 JP2000138489A JP2000138489A JP3833440B2 JP 3833440 B2 JP3833440 B2 JP 3833440B2 JP 2000138489 A JP2000138489 A JP 2000138489A JP 2000138489 A JP2000138489 A JP 2000138489A JP 3833440 B2 JP3833440 B2 JP 3833440B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- output
- power supply
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、定電圧を出力するIC化された電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器に関する。
【0002】
【従来の技術】
従来から、負荷回路への基準電圧となる定電圧を出力する電圧発生回路や、所定値に調整された電圧を出力するボルテージレギュレータが、例えば携帯端末機器の電源などに広く使用されている。
【0003】
従来の、例えば半導体メモリの内部降圧に用いる基準電圧を発生する基準電圧発生回路の一般的な構成例を図11に示す。図11で、基準電圧発生回路110は、誤差増幅器1、P型の出力トランジスタQ1、抵抗R1から構成されており、基準電圧発生源である内部基準電圧回路8から内部基準電圧Vrefを電圧指令値として受けるとともに、容量Cを含む負荷回路9に出力電圧Voutを出力する。
【0004】
この出力トランジスタQ1のゲートは誤差増幅器1の出力に接続され、ソースは電源端子へ、ドレインは抵抗R1を介してグランドに接地されると共に、誤差増幅器1の非反転入力端子へ接続され、一方、出力端子として負荷回路9に接続される。また、誤差増幅器1の反転入力端子へは内部基準電圧回路8より内部基準電圧Vrefが入力される。
【0005】
この構成において出力トランジスタQ1のドレイン電圧Vq1dが誤差増幅器1によって内部基準電圧Vrefと比較され、ドレイン電圧Vq1dすなわち出力電圧Voutの変動に従って出力トランジスタQ1のゲート電位を上下させ、トランジスタQ1のオン抵抗を制御する事で出力電圧Voutを定電圧化するようにしている。即ち、Vout=Vref。
【0006】
一方、対ノイズ特性を改善した基準電圧発生回路(特開平5−114291号公報)の構成を図12に示す。図12では、2種類の内部基準電圧Vref1、Vref2を出力する内部基準電圧回路8’、基準電圧発生回路120、容量Cを含む負荷回路9からなり、基準電圧発生回路120は誤差増幅器1、2、駆動能力の異なるP型出力トランジスタQ1、Q2と抵抗R1から構成されている。内部基準電圧回路8’からは内部基準電圧Vref2(=3.0V)とそれより少し低い内部基準電圧Vref1(=2.7V)が出力され、夫々誤差増幅器1及び2の反転入力端子に入力される。出力トランジスタQ1のゲートは誤差増幅器1の出力に、出力トランジスタQ2のゲートは誤差増幅器2の出力に接続され、両トランジスタのソースは電源端子Vddに、ドレインは抵抗R1を介してグランドVssに接地される。この時出力トランジスタQ2の電流駆動能力は抵抗R1の電流の2倍程度に小さくされ、出力トランジスタQ1の電流駆動能力は十分大きく設計されている。また、両トランジスタQ1、Q2の共通ドレインは、本基準電圧発生回路120の出力端子として負荷回路9が接続されると共に、誤差増幅器1及び2の非反転入力端子に接続される。
【0007】
この構成によると、出力電圧が2.7Vに達するまでは両出力トランジスタQ1,Q2を使って短時間に出力電圧を引き上げ、2.7Vに達すると出力トランジスタQ1がオフして出力トランジスタQ2のみで出力を3.0Vまで引き上げる様に働く。
【0008】
このように、電源立ち上げ時には駆動能力の大きなトランジスタを動作させて電流能力を確保し、定常的には出力電圧を引き下げる能力と同程度に駆動能力を抑えた出力トランジスタを用いて回路を動作させることにより、ノイズなどにより出力電圧が過剰に変動しないようにしている。
【0009】
また、図13に、所定の電圧を出力するボルテージレギュレータの構成例を示す(特許2953887号明細書)。図13で、ボルテージレギュレータ130は、誤差増幅器1、2、P型トランジスタQ1、N型トランジスタQ2、抵抗R1、抵抗R2、抵抗R3から構成されている。
【0010】
トランジスタQ1のゲートは誤差増幅器1の出力に接続され、そのソースは電源端子Vddへ接続され、ドレインは抵抗R1、R2、R3を直列に介してグランドVssへ接続されると共に本ボルテージレギュレータ130の出力端子となる。また、誤差増幅器1の反転入力端子には内部基準電圧Vrefが入力され、非反転入力端子には抵抗R1と抵抗R2の接続点の分圧電位を入力させている。一方N型トランジスタQ2のゲートは誤差増幅器2の出力に接続され、そのソースはグランドVssへ、ドレインは出力端子に接続されている。また、誤差増幅器2の反転入力端子には内部基準電圧Vrefが入力され、非反転入力端子には抵抗R2と抵抗R3の接続点の分圧電位を入力させている。
【0011】
この構成によると、内部基準電圧Vrefと出力電圧Voutの関係は、
Vout=Vref*(R1/(R2+R3)+1)
となり、出力電圧Voutを定電圧化している。
【0012】
また、定常状態においては誤差増幅器2には抵抗R2による電圧降下分VA(略数十mV)だけ低い電圧が帰還されているため、N型トランジスタQ2はカットオフ状態にある。ここで、出力端子が無負荷状態で高温になった場合、P型トランジスタQ1のオフリーク電流が指数関数的に増加し出力電圧を上昇させる。この時、誤差増幅器2へ帰還される電圧がΔVA上昇すると、誤差増幅器2の出力がハイゲインになりN型トランジスタQ2をオンさせて出力電圧の上昇を抑制する。これにより、P型トランジスタQ1のオフリーク電流による出力電圧の上昇を防止している。
【0013】
【発明が解決しようとする課題】
図11のような従来の基準電圧発生回路110では出力トランジスタQ1のドレインとグランドVss間に接続される抵抗R1に流れる電流は定常的な漏れ電流として全体の消費電流に影響を与えるため、携帯端末機器等のシステムにおいては抵抗R1は数MΩ〜数十MΩオーダーの値が選定されるのが一般的である。また、出力トランジスタQ1の電流駆動能力は、基準電圧発生回路110の立ち上がり特性を向上することや、負荷回路9が必要とする電流供給能力の最大値で決定されるため、大きな駆動能力が得られるように設計され、システムによっては数十mA〜数百mAのオーダーに達する。
【0014】
この様に定常的な消費電流を抑えること、高い電流供給能力を維持すること、という二つの要求を満たすために高抵抗値の抵抗R1と駆動能力の高い出力トランジスタQ1を組合せる方法が従来から採られてきている。一方、基準電圧発生回路110の出力電圧配線には配線容量が寄生し、また出力端子にはその性格上からノイズ成分除去のため負荷回路の一部として安定化容量Cが接続される事も多い。
【0015】
ここで、以上の様なシステムにおいて、抵抗R1と出力トランジスタQ1の電流駆動能力に大きな差があることによって、出力端子に接続された容量Cにより過渡応答性が著しく悪化するという問題を生じる。
【0016】
すなわち、電源Vddに突発的なノイズが重畳されたり、内部基準電圧Vrefに正ノイズが発生したりすると、出力電圧Voutが規定値より高くなる。また、負荷回路9の動作により出力電流が急激に減少する際に、ドレイン電圧Vq1d-誤差増幅器1-出力トランジスタQ1の制御ループの動作遅れによって出力電圧Voutがオーバーシュートを起こす。この状態を図14の一点鎖線で示している。この図14のように、出力トランジスタQ1の高い駆動能力により容量Cに電荷が充電され、一度このような電荷が充電されると、今度は電荷を放電するパスが高抵抗値の抵抗R1しか存在しないために、容量Cに充電された電荷により長時間にわたり出力電圧Voutが高く維持されるという現象を生じる。また、この様な出力電圧を上昇させる外的要因が短い周期で加わると出力電圧Voutが恒常的に上昇するという問題が生じる。
【0017】
これらの問題に対処すべく、図12(特開平5−114291号公報)では、電流駆動能力の違う出力トランジスタQ1,Q2を二つ用意し、基準電圧Vref近くまでを両トランジスタで立ち上げ、定常的には高抵抗値の抵抗R1の2倍程度の駆動能力の低い出力トランジスタQ2を使用することを提案している。しかし、この構成では、内部基準電圧Vrefにのみノイズが重畳し、且つ出力電流が微小で出力トランジスタQ2の駆動能力範囲で動作している場合には有効に働くものの、出力電流が大きく変動する様なシステムには対応不可能である。
【0018】
すなわち、図14に破線で示すように、出力電流が駆動能力の低い出力トランジスタQ2の電流駆動能力を超えて変動する場合には出力電圧が設定した閾値幅まで変動する事を許容してしまい、駆動能力の高い出力トランジスタQ1を導通させるから、負荷電流停止時の出力電圧のオーバーシュートが発生する。従って、変動量がこの範囲に達する状況においては出力電圧が上昇したまま長時間戻らないという既存の問題を回避できない。また、これを抑制するには結局、抵抗R1の電流駆動能力を増して漏れ電流の増大を容認する、或いは出力トランジスタの電流駆動能力を増やして電流を引いた時の出力電圧の降下が下側の閾値を越えない程度に設定する等の対策を採らざるを得ず、ノイズに対する効果も消滅してしまう。
【0019】
また、従来から提案されている構成の基準電圧発生回路、ボルテージレギュレータにおいては、出力電流が微小な状態や無負荷状態で高温になった場合に、出力トランジスタのオフリーク電流の増加によって出力電圧が上昇するという問題があった。図13(特許2953887号で提案された回路)では、このオフリーク電流の発生に伴いある閾値を越えて出力が上昇した場合に、出力トランジスタのドレイン、グランド間に抵抗と並列に設けた逆導電チャネルのトランジスタをオンさせる事により回避しているが、これでは抵抗による閾値幅までは出力電圧の上昇を許容するという問題が内在する。
【0020】
また、この図13の回路では、付加的な効果として、出力電圧の過渡応答性については、閾値を越えた段階で出力電圧の上昇を制限する事が可能であるので出力電圧の上昇を伴う過渡変動において一定の効力を発揮する事が考えられるが、その効果は閾値幅の設定に大きく左右される。
【0021】
そこで、本発明は、定常的な漏れ電流を犠牲にすることなく、大きな電流供給能力を要求されるシステムに適用可能で且つ出力電圧の高速な過渡応答性を有する電圧発生回路、ボルテージレギュレータ及びそれらを用いた携帯端末機器を提供することを目的とする。
【0022】
また、本発明の他の目的は閾値の設定に影響されないオフリーク電流の影響による出力電圧の上昇を回避可能な電圧発生回路、ボルテージレギュレータ及びそれらを用いた携帯端末機器を提供することを目的とする。
【0023】
【課題を解決するための手段】
本発明の請求項1記載の電圧発生回路は、第1電源端子Vddと出力端子間に接続された第1導電型出力トランジスタQ1と、出力端子と第2電源端子Vss間に接続された第1抵抗R1と、内部基準電圧Vrefが反転入力に、出力端子電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器1と、第1電源端子Vddと定電位点Vq2dとの間に接続された第2抵抗R2と、定電位点Vq2dと第2電源端子Vss間に接続された第2導電型トランジスタQ2と、内部基準電圧Vrefが反転入力に、定電位点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器2と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とする。
【0046】
請求項1の電圧発生回路によれば、低入力抵抗定電圧発生手段を設け、出力電圧が上昇した場合に、出力電位点を低入力抵抗定電圧発生手段に接続することにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。また、出力変動の閾値を設ける必要がないため、設計が容易になるとともに、閾値の設定によって過度特性がトレードオフされる要因を含まない。
さらに、低入力抵抗定電圧発生手段を、高抵抗値の抵抗,N型のトランジスタ,第2の誤差増幅器で構成しているから、P型の出力トランジスタ、高抵抗値の抵抗、第1の誤差増幅器と、同じように回路を組めるから回路構成が容易である。また、スイッチ手段の構成とも関係するが、通常の電子回路手段で全ての回路を構成することができ、モノリシック化が容易である。
【0047】
本発明の請求項2記載の電圧発生回路は、請求項1記載の電圧発生回路において、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器3と、この比較器の出力により駆動されるスイッチSW1から構成されることを特徴とする。
【0048】
本発明の請求項3記載の電圧発生回路は、請求項2記載の電圧発生回路において、比較器の出力により駆動されるスイッチが、トランジスタスイッチQ3であることを特徴とする。
【0049】
本発明の請求項4記載の電圧発生回路は、請求項1記載の電圧発生回路において、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードD1であることを特徴とする。
【0050】
本発明の請求項5記載の電圧発生回路は、請求項1記載の電圧発生回路において、スイッチ手段が、逆並列接続されたダイオードであることを特徴とする。
【0051】
請求項2,3,4,5の電圧発生回路によれば、請求項1の電圧発生回路と同様の効果を奏するほか、スイッチ手段を比較器3とスイッチSW1とで構成しているから、誤差増幅器などの極く小さなオフセットを比較器にて吸収して動作点を決めることができるので、より安定した制御動作が可能になる。
また、比較器出力によりトランジスタスイッチQ3がオン・オフ制御され、そのオン抵抗は電圧降下上問題ない低抵抗であり、またその寄生ダイオードD3の働きにより、順方向電圧のオフセットを含むもののトランジスタスイッチQ3のいずれの側で出力異常が発生しても収束させることが可能であり、且つこのスイッチを含めモノリシック化に有利である。
また、スイッチ手段が、出力端子から定電位点に向けて導通するようにダイオードD1が設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またIC化したときの必要面積を小さくすることができる。
また、スイッチ手段が、出力端子と定電位点との間に逆並列のダイオードが設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、IC化したときの必要面積を小さくすることができる。また、スイッチ手段のいずれの側で出力異常が発生しても、しかるべく速やかに収束させることが可能である。
【0052】
本発明の請求項6記載の電圧発生回路は、第1電源端子Vddと出力端子間に接続された第1導電型出力トランジスタQ1と、出力端子と第2電源端子Vss間に接続された第1抵抗R1と、内部基準電圧Vrefが反転入力に、出力端子電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器1と、第1電源端子Vddと定電位点Vq2dとの間に接続された第2抵抗R2と、定電位点Vq2dと第2電源端子Vss間に接続された第2導電型トランジスタQ2と、内部基準電圧VrefがダイオードD3を介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器2と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられたダイオードD1と、を有することを特徴とする。
【0053】
本発明の請求項7記載の電圧発生回路は、第1電源端子Vddと出力端子間に接続された第1導電型出力トランジスタQ1と、出力端子と第2電源端子Vss間に接続された第1抵抗R1と、内部基準電圧Vrefが反転入力に、出力端子電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器1と、第1電源端子Vddと定電位点Vq2dとの間に接続された第2抵抗R2と、定電位点Vq2dと第2電源端子Vss間に接続された第2導電型トランジスタQ2と、内部基準電圧VrefがダイオードD3を介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器2と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、導通するように設けられた逆並列接続されたダイオードD1,D2と、を有することを特徴とする。
【0054】
請求項6、7の電圧発生回路によれば、スイッチ手段としてのダイオードD1の順方向電圧Vf1による誤差成分をキャンセルするために、内部基準電圧回路からの基準電圧Vrefの入力を、ダイオードD3を介して第2誤差増幅器2の反転入力端子へ供給している。これにより、出力トランジスタQ1のドレイン電圧と、トランジスタQ2のドレイン電圧との電圧差は、スイッチ手段としてのダイオードD1の順方向電圧Vf1と等しく保たれることになるので、このダイオードの順方向電圧による機能制限を無くすことができる。
【0055】
このほか、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またIC化したときの必要面積を小さくすることができる、或いは、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またIC化したときの必要面積を小さくすることができる。スイッチ手段のいずれの側で出力異常が発生しても、しかるべく速やかに収束させることが可能である、という効果を奏する。
【0056】
本発明の請求項8記載の電圧発生回路は、第1電源端子Vddと出力端子間に接続された第1導電型出力トランジスタQ1と、出力端子と第2電源端子Vss間に接続された第1抵抗R1と、内部基準電圧Vrefが反転入力に、出力端子電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器1と、第1電源端子Vddと定電位点Vq2dとの間に直列に接続された、ゲート抵抗R2´、第2抵抗R2及び第1電源端子Vddから定電位点Vq2dの方向に導通する第4ダイオードD4と、ゲート抵抗R2´と第2抵抗R2の直列回路に並列に接続され、ゲートがゲート抵抗R2´と第2抵抗R2との接続点に接続された第1導電型トランジスタQ4と、定電位点Vq2dと第2電源端子Vss間に接続された第2導電型トランジスタQ2と、内部基準電圧Vrefが第3ダイオードD3を介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器2と、出力端子と定電位点Vq2dとの間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点Vq2dに向けて導通するように設けられた第1ダイオードD1と、第2抵抗R2と第4ダイオードD4の接続点と出力端子との間に接続され、第2抵抗R2と第4ダイオードD4の接続点から出力端子に向けて導通するように設けられた第2ダイオードD2と、を有することを特徴とする。
【0057】
請求項8の電圧発生回路によれば、請求項7の電圧発生回路と同様の効果を奏するほか、第1ダイオードD1と第2ダイオードD2とを、第4ダイオードD4を介して接続することで、定常時の第2ダイオードD2の電位差を順方向電圧Vf1と等しくしているから、ダイオードD2の順方向電圧による機能制限をも無くすことができる。
【0058】
また、ゲート抵抗R2´と第2抵抗R2の直列回路に並列に接続した第1導電型トランジスタQ4のゲートを、ゲート抵抗R2´と第2抵抗R2との接続点に接続することにより、出力電圧Voutが設定電圧より一時的に降下した瞬間だけ第1導電型トランジスタQ4がオンするから、時間遅れなく出力電圧Voutの降下を抑制することができる。
【0059】
本発明の請求項9記載の電圧発生回路は、第1電源端子Vddと出力端子間に接続された第1導電型出力トランジスタQ1と、出力端子と第2電源端子Vss間に接続された第1抵抗R1と、内部基準電圧Vrefが反転入力に、出力端子電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器1と、第1電源端子Vddと定電位点Vq2dとの間に直列に接続された第2抵抗R2及び第1電源端子Vddから定電位点Vq2dの方向に導通する第4ダイオードD4と、第2抵抗R2に並列に接続され、ゲートがゲート抵抗R4を介して第1電源端子Vddに接続され、またゲートがゲートコンデンサC4を介して第2抵抗R2と第4ダイオードD4の接続点に接続された第1導電型トランジスタQ4と、定電位点Vq2dと第2電源端子Vss間に接続された第2導電型トランジスタQ2と、内部基準電圧Vrefが第3ダイオードD3を介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器2と、出力端子と定電位点Vq2dとの間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点Vq2dに向けて導通するように設けられた第1ダイオードD1と、第2抵抗R2と第4ダイオードD4の接続点と出力端子との間に接続され、第2抵抗R2と第4ダイオードD4の接続点から出力端子に向けて導通するように設けられた第2ダイオードD2と、を有することを特徴とする。
【0060】
請求項9の電圧発生回路によれば、請求項7の電圧発生回路と同様の効果を奏するほか、第1ダイオードD1と第2ダイオードD2とを、第4ダイオードD4を介して接続することで、定常時の第2ダイオードD2の電位差を順方向電圧Vf1と等しくしているから、ダイオードD2の順方向電圧による機能制限をも無くすことができる。
【0061】
そして、第2抵抗R2と並列に接続した第1導電型トランジスタQ4のゲートを、ゲート抵抗R4、ゲートコンデンサC4を介して第1電源端子Vddと出力端子に接続することにより、電源電圧の変動の影響を受けることなく、出力電圧Voutが設定電圧より一時的に降下した瞬間だけ、さらに安定して第1導電型トランジスタQ4がオンするから、時間遅れなく出力電圧Voutの降下を抑制することができる。
【0072】
本発明の請求項10記載のボルテージレギュレータは、第1電源端子Vddと出力端子間に接続された第1導電型出力トランジスタQ1と、出力端子と第2電源端子Vss間に直列接続された第1抵抗及び第2抵抗と、内部基準電圧Vrefが反転入力に、第1抵抗R11及び第2抵抗R12の接続点電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器1と、第1電源端子Vddと第2電源端子Vss間に直列接続された第3抵抗R2、第4抵抗R21及び第5抵抗R22と、第3抵抗及び第4抵抗の接続点と第2電源端子Vss間に接続された第2導電型トランジスタQ2と、内部基準電圧Vrefが反転入力に、第4抵抗及び第5抵抗の接続点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器2と、出力端子と定電位点となる第3抵抗及び第4抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とする。
【0073】
本発明の請求項11記載のボルテージレギュレータは、請求項10記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器3と、この比較器の出力により駆動されるスイッチSW1から構成されることを特徴とする。
【0074】
本発明の請求項12記載のボルテージレギュレータは、請求項11記載のボルテージレギュレータにおいて、比較器の出力により駆動されるスイッチが、トランジスタスイッチQ3であることを特徴とする。
【0075】
本発明の請求項13記載のボルテージレギュレータは、請求項10記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードD1であることを特徴とする。
【0076】
本発明の請求項14記載のボルテージレギュレータは、請求項10記載のボルテージレギュレータにおいて、スイッチ手段が、逆並列接続されたダイオードD1,D2であることを特徴とする。
【0077】
本発明の請求項15記載のボルテージレギュレータは、第1電源端子Vddと出力端子間に接続された第1導電型出力トランジスタQ1と、出力端子と第2電源端子Vss間に直列接続された第1抵抗R11及び第2抵抗R12と、内部基準電圧Vrefが反転入力に、第1抵抗及び第2抵抗の接続点電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器1と、第1電源端子Vddと第2電源端子Vss間に直列接続された第3抵抗R2、第4抵抗R21及び第5抵抗R22と、第3抵抗及び第4抵抗の接続点と第2電源端子Vss間に接続された第2導電型トランジスタQ2と、内部基準電圧Vrefがダイオードを介して反転入力に、第4抵抗及び第5抵抗の接続点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器2と、出力端子と定電位点となる第3抵抗及び第4抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられたダイオードD1と、を有することを特徴とする。
【0078】
本発明の請求項16記載のボルテージレギュレータは、第1電源端子Vddと出力端子間に接続された第1導電型出力トランジスタQ1と、出力端子と第2電源端子Vss間に直列接続された第1抵抗R11及び第2抵抗R12と、内部基準電圧Vrefが反転入力に、第1抵抗及び第2抵抗の接続点電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器1と、第1電源端子Vddと第2電源端子Vss間に直列接続された第3抵抗R2、第4抵抗R21及び第5抵抗R22と、第3抵抗及び第4抵抗の接続点と第2電源端子Vss間に接続された第2導電型トランジスタQ2と、内部基準電圧Vrefがダイオードを介して反転入力に、第4抵抗及び第5抵抗の接続点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器2と、出力端子と定電位点となる第3抵抗及び第4抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、導通するように設けられた逆並列接続されたダイオードD1,D2と、を有することを特徴とする。
【0079】
本発明の請求項17記載のボルテージレギュレータは、第1電源端子Vddと出力端子間に接続された第1導電型出力トランジスタQ1と、出力端子と第2電源端子Vss間に直列接続された第1抵抗R11及び第2抵抗R12と、内部基準電圧Vrefが反転入力に、第1抵抗R11及び第2抵抗R12の接続点電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器1と、第1電源端子Vddと定電位点Vq2dとの間に直列に接続された、ゲート抵抗R2´、第3抵抗R2及び第1電源端子Vddから定電位点Vq2dの方向に導通する第4ダイオードD4と、ゲート抵抗R2´と第3抵抗R2の直列回路に並列に接続され、ゲートがゲート抵抗R2´と第3抵抗R2との接続点に接続された第1導電型トランジスタQ4と、定電位点Vq2dと第2電源端子Vss間に接続された第2導電型トランジスタQ2と、この第2導電型トランジスタQ2に並列に接続された、直列の第4抵抗R21及び第5抵抗R22と、内部基準電圧Vrefが第3ダイオードD3を介して反転入力に、第4抵抗及び第5抵抗の接続点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器2と、出力端子と定電位点Vq2dとの間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点Vq2dに向けて導通するように設けられた第1ダイオードD1と、第3抵抗R2と第4ダイオードD4の接続点と出力端子との間に接続され、第3抵抗R2と第4ダイオードD4の接続点から出力端子に向けて導通するように設けられた第2ダイオードD2と、を有することを特徴とする。
【0080】
本発明の請求項18記載のボルテージレギュレータは、第1電源端子Vddと出力端子間に接続された第1導電型出力トランジスタQ1と、出力端子と第2電源端子Vss間に直列接続された第1抵抗R11及び第2抵抗R12と、内部基準電圧Vrefが反転入力に、第1抵抗R11及び第2抵抗R12の接続点電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器1と、第1電源端子Vddと定電位点Vq2dとの間に直列に接続された第3抵抗R2及び第1電源端子Vddから定電位点Vq2dの方向に導通する第4ダイオードD4と、第3抵抗R2に並列に接続され、ゲートがゲート抵抗R4を介して第1電源端子Vddに接続され、またゲートがゲートコンデンサC4を介して第3抵抗R2と第4ダイオードD4の接続点に接続された第1導電型トランジスタQ4と、定電位点Vq2dと第2電源端子Vss間に接続された第2導電型トランジスタQ2と、この第2導電型トランジスタQ2に並列に接続された、直列の第4抵抗R21及び第5抵抗R22と、内部基準電圧Vrefが第3ダイオードD3を介して反転入力に、第4抵抗及び第5抵抗の接続点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器2と、出力端子と定電位点Vq2dとの間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点Vq2dに向けて導通するように設けられた第1ダイオードD1と、第3抵抗R2と第4ダイオードD4の接続点と出力端子との間に接続され、第3抵抗R2と第4ダイオードD4の接続点から出力端子に向けて導通するように設けられた第2ダイオードD2と、を有することを特徴とする。
【0081】
請求項10〜18のボルテージレギュレータによれば、定常的には出力トランジスタのドレイン電位は誤差増幅器によって内部基準電圧Vrefとの比較により2つの高抵抗値の抵抗による分圧比に応じた値に制御され、出力電圧が決定される。また、過渡現象における作用・効果は請求項1〜9の電圧発生回路と同様なものである。このことから、請求項10〜18のボルテージレギュレータは、請求項1〜9の基準電圧発生回路と同様な効果を奏することができる。
【0082】
本発明の請求項19記載の携帯端末機器は、請求項1〜9記載の電圧発生回路、または請求項10〜18記載のボルテージレギュレータを有することを特徴とする。
【0083】
請求項19の携帯端末機器は、内部の電源装置として、請求項1〜9の電圧発生回路のいずれか、または請求項10〜18のボルテージレギュレータのいずれかを含んで構成されるから、立ち上がり特性が高速で駆動能力に優れ、負荷変動などによる過度特性が良好で、安定な電圧を発生でき、かつ消費電力の少ない電源を確保することができる。
【0084】
【発明の実施の形態】
本発明の実施例について、図を参照して説明する。
【0085】
図1は本発明の第1の実施例に係る電圧発生回路を基準電圧発生回路として示す図である。図1において、基準電圧発生回路10は、基準電圧発生源である内部基準電圧回路8から内部基準電圧Vrefを電圧指令値として受けるとともに、容量Cを含む負荷回路9に出力電圧Voutを出力する。内部基準電圧回路8は、電流容量は少ないが、正確な電圧を基準電圧として出力するもので、例えばNチャンネルのデプレッション型MOSトランジスタを電源側に、Nチャンネルのエンハンスメント型MOSトランジスタをグランド側にして直列接続し、それぞれのゲートをその接続点に短絡したトランジスタ回路で構成できる。また、その他、電源とダイオードでも構成することが可能である。負荷回路9は、定電圧を必要とし、任意の時点で電力消費をするものであり、例えば半導体メモリなどが想定される。
【0086】
基準電圧発生回路10は、誤差増幅器1、低入力抵抗定電圧発生手段4、比較器3、P型の出力トランジスタQ1、抵抗R1、スイッチSW1から構成されている。
【0087】
出力トランジスタQ1は、基準電圧発生回路10の立ち上がり特性を向上することや、負荷回路9が必要とする電流供給能力を補償するため、その電流駆動能力を大きく設定しており、また抵抗R1は定常的な漏れ電流を少なくして全体の消費電力を低減するために、例えば数MΩ〜数十MΩオーダーの高抵抗値が選定される。
【0088】
さて、出力トランジスタQ1のゲートは誤差増幅器1の出力端子が接続され、そのソースは電源端子Vddへ接続され、ドレインは抵抗R1を介してグランドVssに接地されると共に誤差増幅器1の非反転入力端子に接続されている。また、出力トランジスタQ1のドレインにはこの基準電圧発生回路10の出力端子として負荷回路9が接続される。誤差増幅回路1の反転入力端子には内部基準電圧回路8により内部基準電圧Vrefが入力される。
【0089】
低入力抵抗定電圧発生手段4は、内部基準電圧回路8の内部基準電圧Vrefと同じ電圧Vrefを出力するものであり、且つその出力側から見た入力抵抗が低い値にされており、その出力端子は定電位点を形成する。
【0090】
この低入力抵抗定電圧発生手段4としては、所定電圧Vrefに充電されている、充電可能な電池またはコンデンサで構成することができる。この場合、その容量に応じたチャージ供給能力を持つとともに、電圧Vrefを出力し、この電圧Vrefより高い電圧が供給されたときにはその電圧を所定電圧Vrefに収束させるように動作する。
【0091】
比較器3は、例えば演算増幅器などで構成されており、低入力抵抗定電圧発生手段4の出力電圧Vrefと出力トランジスタQ1のドレイン電圧Vq1dを2つの入力端子に受け、両入力電圧Vref、Vq1dを比較する。そして、両入力電圧Vref、Vq1d間に差が生じたときに比較動作出力を発生し、スイッチSW1に指令信号を出す。なお、比較器3の動作を単方向性、つまり出力トランジスタQ1のドレイン電位Vq1dが低入力抵抗定電圧発生手段4の出力電圧Vrefより高いときだけ動作するようにしてもよく、この場合でも目的は概ね達成することができる。
【0092】
この低入力抵抗定電圧発生手段4の出力とトランジスタQ1のドレインがスイッチSW1を介して接続される。出力トランジスタQ1のドレイン電位Vq1d、と低入力抵抗定電圧発生手段4の出力電圧Vrefを比較器3に入力し、両電位に差が生じればスイッチSW1をオン状態に、電位差を生じなければオフ状態に制御する。
【0093】
ところで、CMOSモノリシックICで演算増幅器を構成する場合に、その内部の差動増幅用トランジスタ等の特性に留意しつつ設計することにより、そのオフセット電圧の絶対ばらつきを低い値(例えば±10mV未満)に抑えることは容易である。低入力抵抗定電圧発生手段(充電可能なバッテリー等)4の出力電圧を基準電圧Vrefに高精度に選択できれば、本発明の基準電圧発生回路10における調整手段は比較器3に軽微なオフセット調整回路を加えるだけで十分である。即ち、誤差増幅器1の誤差、及び低入力抵抗低電圧発生手段2の誤差を含めて比較器3の誤差と見なせるから、このオフセット電圧を補正するだけで、かなり高精度な調整が可能である。
【0094】
この様な構成において定常的には、トランジスタQ1のドレイン電位Vq1dは、誤差増幅器1によって内部基準電圧Vrefとの比較によりそのゲート電位を上下して出力トランジスタQ1のオン抵抗を調整し、内部基準電圧Vrefと等しく定電圧化される。
【0095】
さて、出力電圧Vout即ちドレイン電位Vq1dが降下した場合には、出力トランジスタQ1の電流駆動能力が大きく設定されているから、誤差増幅器1の作用により出力トランジスタQ1のオン抵抗が小さくなり、速やかにドレイン電位Vq1dは回復する。
【0096】
逆に、電源Vddへの突発的なノイズの重畳や、内部基準電圧Vrefへの正ノイズの発生、或いは、負荷回路9の動作により出力電流が急激に減少する際のドレイン電圧Vdq1-誤差増幅器1-出力トランジスタQ1の制御ループの動作遅れによるオーバーシュート等により、また、無負荷時や高温度時に懸念される出力トランジスタQ1のオフリーク電流などにより、出力電圧Voutが規定値より高くなった場合には、抵抗R1が高抵抗とされているから、抵抗R1を介しての電荷の速やかな放電は期待できない。
【0097】
しかし、本発明では、出力電圧Voutの上昇を比較器3により検出してスイッチSW1をオン状態にすることにより、負荷容量Cに蓄積されている電荷を、低入力抵抗定電圧発生手段4の低抵抗特性により吸収させて、速やかに出力電圧Voutを所定値Vrefに収束させる。
【0098】
この間の動作状況を、図2の特性図に示している。図2は横軸に時間を、縦軸に出力電圧(左目盛り)、電流(右目盛り)を採っており、図中実線が本発明回路による特性図である。なお、図中の一点鎖線と破線が対比のために示した従来の回路の特性図である。
【0099】
図2の特性図を参照すると、最初は、負荷電流をとっていないため出力電圧Voutは基準電圧Vrefに等しい値(3V)にある。大きな負荷電流(約30mA)をとると、その瞬間、出力電圧は降下しようとするが、ドレイン電圧Vq1d-誤差増幅器1-出力トランジスタQ1の制御ループにより出力電圧Voutは一定に保たれる。なお、負荷電流の流れている間、出力電圧Voutが少し低い値に留まっているのは配線抵抗等での電圧降下によるものである。
【0100】
そして、負荷電流が無くなると、ドレイン電圧Vq1dが上昇を始めるので、これを検出してドレイン電圧Vq1d-誤差増幅器1-出力トランジスタQ1の制御ループにより出力電圧Voutを規定電圧Vrefにしようとするが、その制御ループの遅れによって出力電圧Voutがオーバーシュート(約3.1V)してしまう。この出力電圧Voutがオーバーシュートすることは、本発明の基準電圧発生回路においても、従来回路(図11)においても同様である。
【0101】
しかし、本発明においては、出力電圧Vout即ちドレイン電圧Vq1dの電圧上昇を、比較器3が検出し、スイッチ1を閉じる。これにより、負荷容量Cに蓄積されている電荷がスイッチSW1を通って低入力抵抗定電圧発生手段4に吸収され、図2に示されるように出力電圧Voutは速やかに規定電圧Vrefに復帰する。これを従来回路(図11,図12)の特性と比べると、その改善効果の大きいことが分かる。なお当然のことではあるが、出力電圧Voutが規定電圧Vrefに復帰すると、比較器3の検出出力が無くなるから、スイッチSW1は開放される。
【0102】
このように、本実施例の基準電圧発生回路によれば、低入力抵抗定電圧発生手段4を設け、出力電圧Voutが上昇した場合に、出力電位点を低入力抵抗定電圧発生手段に接続することにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。
【0103】
また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。
【0104】
また、出力変動の閾値を設ける必要がないため、設計が容易になるとともに、閾値の設定によって過度特性がトレードオフされる要因を含まない。
【0105】
さらに、低入力抵抗定電圧発生手段4を充電可能な電池またはコンデンサで構成することにより、過剰電荷を吸収することができる。特に、充電可能な電池の場合には、電池が吸収した電荷により充電されるから、本来無駄に消費していた過剰電荷を電池のエネルギーとして再利用することができ、省エネルギー化を図ることができる。また、出力電力が降下したとき、低入力抵抗定電圧発生手段4の電池またはコンデンサから一時的に電力を供給することができるから、供給電力は小さいが多少とも出力電圧の立ち上がりを早める補助作用を果たすことができる。
【0106】
図3は、本発明の第2の実施例に係る基準電圧発生回路を示す図である。この図3において、第1実施例の図1とは、図1の低入力抵抗定電圧発生手段4を、高抵抗値の抵抗R2,N型のトランジスタQ2,第2の誤差増幅器2で構成している点で異なっている。その他の構成は図1の実施例と同様であり、対応する構成要素には同一の符号を付している。
【0107】
高抵抗値の抵抗R2とN型トランジスタQ2とが、抵抗R2が電源端子Vdd側に、N型トランジスタQ2がグランドVss側になるように直列接続されている。このトランジスタQ2のゲートに誤差増幅器2の出力端子が接続され、そのソースはグランドVssに接地され、そのドレインは抵抗R2を介して電源端子へ接続されると共に誤差増幅器2の非反転入力端子に接続されている。また、誤差増幅器2の反転入力端子には内部基準電圧回路により内部基準電圧Vrefが入力される。
【0108】
このように、出力トランジスタQ1と抵抗R1、及び抵抗R2とトランジスタQ2が、互いに逆極性になるように構成され、かつ出力トランジスタQ1と抵抗R1との接続点電位Vq1dは基準電圧Vrefと等しくなるように制御され、また抵抗R2とトランジスタQ2の接続点電位Vq2dも同じく基準電圧Vrefと等しくなるように制御される。そして、出力トランジスタQ1のドレインと、トランジスタQ2のドレインとはスイッチSW1を介して接続され、各ドレイン電位Vq1d、Vq2dを比較器3に入力し、両ドレイン電位に差が生じればスイッチSW1をオン状態に、電位差を生じなければオフ状態に制御するように構成されている。
【0109】
この様な構成において定常的にはトランジスタQ1、Q2の各ドレイン電位Vq1d、Vq2dは誤差増幅器1、2によって内部基準電圧Vrefとの比較によりそのゲート電位を上下して各トランジスタのオン抵抗を調整し、内部基準電圧Vrefと等しく定電圧化される。
【0110】
この実施例における、両トランジスタQ1,Q2の各ドレイン電位Vq1d、Vq2dの、負荷変動時等による過渡的な誤差増幅器の出力に対する各トランジスタのドレイン電位Vq1d、Vq2dの応答特性を図4に示す。トランジスタQ1のドレイン電位Vq1dについては、図中実線で示すように、出力トランジスタQ1の大きな駆動能力により正方向の応答や電源投入時、つまり電圧が目標値より低いときには、非常に高速な立ち上がり特性を示す反面、負方向の応答に対しては高抵抗値の抵抗R1を介しているため応答が遅れる。また、トランジスタQ2のドレイン電位Vq2dでは、正方向の応答あるいは、電源投入時においては高抵抗R2を介しているため立ち上がりが遅いが、負方向の応答、つまり高電圧から低電圧への応答には高速に反応するという特徴を有する。
【0111】
この図3の基準電圧発生回路でも、図1におけると同様に、比較器3とスイッチSW1を利用して両ドレイン電位に差が生じた瞬間だけ短絡状態にするため、定常的な漏れ電流を高抵抗R1、R2により抑えながら、出力電圧の高速な収束性が必要とされる過渡状態においては従来回路では不可能だった応答速度の緩慢な部分を補完する事が可能となる。よって、大きな負荷容量を接続する様なシステムにおいて負荷変動により過渡的に充電された過剰な電荷を高速に充放電可能ならしめ、出力電圧の高速な収束性を得る事が出来る。
【0112】
また、本実施例においても、出力端子の無負荷状態や高温時に出力トランジスタQ1のオフリーク電流が増加し、そのドレイン電位が上昇する様な場合には、オフリーク電流の増加分をスイッチSW1を介してトランジスタQ2により引き込む事が可能なため出力電圧は一定に保たれる。
【0113】
また、高抵抗値の抵抗R2,N型のトランジスタQ2,第2の誤差増幅器2で低入力抵抗定電圧発生手段4を構成するから、高抵抗値の抵抗R1,P型のトランジスタQ1,第1の誤差増幅器1と同様に構成することができ、回路構成が容易である。
【0114】
図5は、本発明の第3の実施例に係る基準電圧発生回路を示す図である。この図5において、第2実施例の図3とは、図3のスイッチSW1を、P型トランジスタQ3としたものである。なお、D3は寄生ダイオードである。その他の構成は図3の第2実施例におけると同様であり、対応する構成要素には同一の符号を付している。
【0115】
図5において、出力変動を伴う過渡状態にあって、出力トランジスタQ1のドレイン電位Vq1dがトランジスタQ2のドレイン電位Vq2dに対して上昇している状態ではトランジスタQ3を強くオンさせ、負荷容量Cの蓄積電荷を高速に放電し、出力電圧Voutを正規の出力値Vrefに収束し得る。また、この構成ではトランジスタQ3の寄生ダイオードD3を有するから、その寄生ダイオードD3のオン電圧をVfとすると、トランジスタQ2のドレイン電位Vq2dが出力トランジスタQ1のVq1dより上昇した場合、即ちVq2d>(Vq1d+Vf)の場合には、寄生ダイオードD3の作用により、トランジスタQ2のドレイン電位Vq2dは時間遅れなく降下する。したがって、トランジスタQ3のいずれの側で出力異常が発生しても、収束させることが可能である。
【0116】
この図5の第3の実施例に係る基準電圧発生回路では、図3の第2実施例と同様の効果を奏するほか、さらに、低入力抵抗定電圧発生手段として、高抵抗値の抵抗R2,N型のトランジスタQ2,第2の誤差増幅器2で構成し、比較器3として差動増幅器を使用し、スイッチ手段としてP型トランジスタQ3を使用することで、通常の電子回路手段で全ての回路を構成することができ、モノリシック化が容易である。
【0117】
図6は、本発明の第4の実施例に係る基準電圧発生回路を示す図である。この図6において、第2実施例の図3或いは第3実施例の図5とは、図3のスイッチSW1、或いは図5のP型トランジスタQ3を、逆並列ダイオードD1,D2としたものである。その他の構成は図3の第2実施例におけると同様であり、対応する構成要素には同一の符号を付している。
【0118】
図6において、逆並列ダイオードD1,D2は、できるだけ低い順方向電圧Vf1で立ち上がる特性のダイオードを利用する。実際には順方向電圧が約0.2V程度のものが利用できるから、この順方向電圧の大きさが問題とならないような出力電圧の基準電圧発生回路への適用が有効である。
【0119】
この図6では、出力変動を伴う過渡状態にあって、出力トランジスタQ1のドレイン電位Vq1dがトランジスタQ2のドレイン電位Vq2dに対して、ダイオードD1の順方向電圧Vf1分以上上昇している状態ではダイオードD1をオンさせ、負荷容量Cの蓄積電荷を高速に放電し、出力電圧Voutを正規の出力値Vrefに収束するように動作する。ただ、この場合、ダイオードD1の順方向電圧分だけのオフセット分が残ることとなる。この残ったオフセット分の電圧は抵抗R1を介して放電されることになる。
【0120】
また、この構成ではダイオードD2が設けられていることにより、そのオン電圧をVf1とすると、トランジスタQ2のドレイン電位Vq2dが出力トランジスタQ1のVq1dより上昇した場合、即ちVq2d>(Vq1d+Vf1)の場合には、ダイオードD2の作用により、トランジスタQ2のドレイン電位Vq2dは時間遅れなく降下する。したがって、逆並列接続されたダイオードD1,D2のいずれの側で出力異常が発生しても、収束させることが可能である。
【0121】
また、この図6の第4の実施例に係る基準電圧発生回路の変形例として、ダイオードD2を削除し、ダイオードD1のみをスイッチ素子として用いることができる。この場合にも、出力トランジスタQ1のドレイン電圧Vq1d、即ち出力電圧Voutが高くなったときに、急速にその電圧を降下させる基本的な機能は有しており、本発明の目的は概ね達成することができる。
【0122】
この図6の第4の実施例に係る基準電圧発生回路では、図3の第2実施例と同様の効果を奏するほか、スイッチ手段がダイオードD1、D2またはダイオードD1のみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またIC化したときの必要面積を小さくすることができる。
【0123】
図7は、本発明の第5の実施例に係る基準電圧発生回路70を示す図である。この図7において、内部基準電圧回路8からの基準電圧Vrefの入力を、ダイオードD3と抵抗R3を介して接地し、その分圧点電位を第2誤差増幅器2の反転入力端子へ供給するようにしている。その他の構成は図6の第4実施例におけると同様であり、対応する構成要素には同一の符号を付している。なお、抵抗R3は誤差増幅器2の内に含ませることができる。
【0124】
図7において、内部基準電圧回路8からの基準電圧Vrefの入力を、ダイオードD3を介して第2誤差増幅器2の反転入力端子へ供給している。これは、図6の第4実施例におけるダイオードD1の順方向電圧Vf1による誤差成分をキャンセルするためのものである。一般に、CMOSモノリシックIC内で相対的にペア性の取れた素子を形成することは容易であり、本実施例回路においても、ダイオードD3の特性とダイオードD1の特性を揃ったものとし、両ダイオードD1,D3の順方向電圧をほぼ等しい値Vf1になるように設定する。
【0125】
これにより、第2誤差増幅器2の反転入力端子へ供給される電圧は、基準電圧VrefからダイオードD3の順方向電圧Vf1を引いた電圧(=Vref−Vf1)となる。従って、トランジスタQ2のドレイン電圧Vq2dは、Vref−Vf1に制御されることになる。
【0126】
この結果、出力トランジスタQ1のドレイン電圧Vq1dとトランジスタQ2のドレイン電圧Vq2dとの電圧差は、ダイオードD1の順方向電圧Vf1と等しく保たれることになるので、ダイオードD1の順方向電圧による機能制限を無くすことができる。
【0127】
また、この実施例においても、ダイオードD1と逆並列に接続されたダイオードD2を削除し、ダイオードD1のみをスイッチ素子として用いることができる。この場合にも、出力トランジスタQ1のドレイン電圧Vq1d、即ち出力電圧Voutが高くなったときに、急速にその電圧を降下させる基本的な機能は有しており、本発明の目的は概ね達成することができる。
【0128】
この図7の第5の実施例に係る基準電圧発生回路では、図6の第4実施例と同様の効果を奏するほか、第2誤差増幅器2の反転入力端子へ供給される電圧をダイオードD1の順方向電圧だけ降下させることで、スイッチ手段としてのダイオードの順方向電圧の影響を無くすことができ、出力電圧Voutの過電圧吸収をより高精度に行うことができる。
【0129】
ところで、演算増幅器で構成される誤差増幅器のオフセット電圧分の処理について、図1の第1実施例で説明した。その考え方は、第2実施例以降の各実施例においても同様である。ただ、スイッチ手段としてダイオードを用いたり、調整手段を他に設けたくない場合には、予めオフセット電圧の最大ばらつき分だけ誤差増幅器2への帰還電圧を低く設定すればよい。具体的には、例えば、誤差増幅器2への帰還電圧を抵抗分圧などの手段により調整することができる。この結果、定常的にはトランジスタQ2のドレイン電圧Vq2dが出力トランジスタQ1のドレイン電圧Vq1dよりわずかに高く出力されるので本発明の目的は十分に達成できる。
【0130】
以上のように、基準電圧発生回路について、いくつかの実施例について具体的に説明したが、本発明の基準電圧発生回路としては、これらに限ることなく種々の実施回路を構成することができる。即ち、低入力抵抗定電圧発生手段として、充電可能な電池またはコンデンサで構成すること、高抵抗値の抵抗R2,N型のトランジスタQ2,第2の誤差増幅器2で構成すること、及び高抵抗値の抵抗R2,N型のトランジスタQ2,第2の誤差増幅器2で構成し、第2の誤差増幅器2の入力をダイオードを介して供給すること、等が選択できる。また、スイッチ手段として、スイッチと比較器で構成すること、トランジスタスイッチと比較器で構成すること、単方向のダイオードで構成すること、及び逆並列ダイオードで構成すること、等が選択できる。従って、これらの構成を選択し組み合わせることにより、種々の回路構成の基準電圧発生回路が形成できる。
【0131】
図8は、本発明の第6の実施例に係る基準電圧発生回路80を示す図である。この図8において、図7の第5の実施例と同様に、内部基準電圧回路8からの基準電圧Vrefの入力を、第3ダイオードD3と抵抗R3を介して接地し、その分圧点電位を第2誤差増幅器2の反転入力端子へ供給している。これに加えて、図8では、第1ダイオードD1と第2ダイオードD2とを、単に逆並列に接続するのでなく、電源端子VddからグランドVssの方向に導通する2つのダイオードを直列接続した第4ダイオードD4を設けている。
【0132】
さらに、第2抵抗R2にゲート抵抗R2´を直列に接続するとともに、第2抵抗R2とゲート抵抗R2´に並列にP型のトランジスタQ4を接続し、そのゲートを第2抵抗R2とゲート抵抗R2´との直列接続点に接続している。なお、ゲート抵抗R2´の抵抗値は、第2抵抗R2の抵抗値よりもかなり小さく設定されており、第2抵抗R2にタップ端子を設けて構成してもよい。これらの構成以外は、図7の第5の実施例におけると同様であり、対応する構成要素には同一の符号を付している。
【0133】
図8において、図7の第5の実施例におけると同様に、内部基準電圧回路8からの基準電圧Vrefの入力を、第3ダイオードD3を介して第2誤差増幅器2の反転入力端子へ供給している。第2誤差増幅器2の反転入力端子へ供給される電圧は、基準電圧Vrefから第3ダイオードD3の順方向電圧Vf1を引いた電圧(=Vref−Vf1)となり、トランジスタQ2のドレイン電圧Vq2dは、Vref−Vf1に制御されることになる。この結果、出力トランジスタQ1のドレイン電圧Vq1dとトランジスタQ2のドレイン電圧Vq2dとの電圧差は、第1ダイオードD1の順方向電圧Vf1と等しく保たれることになるので、ダイオードD1の順方向電圧による機能制限を無くすことができる。
【0134】
さらに、第4ダイオードD4(直列の2つのダイオード)を設けることにより、第4ダイオードD4と第2抵抗R2との接続点の電圧は、トランジスタQ2のドレイン電圧Vq2d(=Vref−Vf1)よりダイオード2個分の順方向電圧2Vf1だけ高い電圧(=Vref+Vf1)となる。この結果、第2ダイオードD2の両端間の電圧は、その順方向電圧Vf1と等しく保たれることになるので、ダイオードD2についても、順方向電圧による機能制限を無くすることができる。
【0135】
一方、第2抵抗R2及びゲート抵抗R2´に並列に接続されているP形トランジスタQ4は、そのゲート電圧が通常状態においては電源電圧にごく近い値になるように設定されている。従って、通常状態ではP形トランジスタQ4はカットオフの状態にあり、N型トランジスタQ2への経路は高抵抗値の第2抵抗R2のみが有効となっている。
【0136】
この状態から、負荷電流が流れると、出力電圧Voutが設定電圧より一時的に降下した瞬間だけ、ゲート抵抗R2´での電圧降下がP形トランジスタQ4のスレッショールド電圧を超えるので、P形トランジスタQ4がオンして出力電圧の降下を抑制するように働く。この実施例の回路によれば、制御ループの遅れもなく、出力電圧の降下も過上昇も起こさない、基準電圧発生回路を構成することができる。
【0137】
図9は、本発明の第7の実施例に係る基準電圧発生回路90を示す図である。この図9において、図8の第6の実施例と異なる点は、高抵抗値の第2抵抗R2と並列に接続されるP形トランジスタQ4のゲートが、ゲート抵抗R4を介して第1電源端子Vddに接続され、ゲートコンデンサC4を介して第2抵抗R2と第4ダイオードD4の接続点に接続されている。つまり、P形トランジスタQ4のゲート回路が、ゲート抵抗R4とゲートコンデンサC4とでハイパスフィルタを構成していることである。その他の事項は、図8の第6の実施例と同じであり、対応する構成要素には同一の符号を付している。
【0138】
図9において、P形トランジスタQ4のゲート回路がハイパスフィルタを構成しているから、出力電圧Voutが降下した瞬間、その降下が生じている分だけゲート抵抗R4に電圧が印加され、P形トランジスタQ4をオンさせる。図8の回路ではP形トランジスタQ4のゲート電圧が固定の分圧比で入力されるから、電源電圧の変動に影響を受けてしまうが、この図9の第7実施例ではそのような問題もなく、安定した動作がおこなわれる。
【0139】
図10は、本発明の第8の実施例に係るボルテージレギュレータ100を示す図である。この図10において、出力トランジスタQ1と直列に接続される抵抗が抵抗R11と抵抗R12との直列接続とされており、その2つの抵抗の接続点から第1誤差増幅器1の非反転入力端子にフィードバックしている。また、N型のトランジスタQ2に並列に、抵抗R21と抵抗R22とが直列接続され、その2つの抵抗の接続点から第2誤差増幅器2の非反転入力端子にフィードバックしている。ここで、抵抗R2,N型のトランジスタQ2、抵抗R21,抵抗R22、第2の誤差増幅器2が低入力抵抗定電圧発生手段を構成し、また、トランジスタQ3,比較器3がスイッチ手段を構成している。その他の点は図5の第3実施例と同様であり、対応する構成要素には同一の符号を付している。
【0140】
このように、図10の第8の実施例に係るボルテージレギュレータ100では、誤差増幅器1の非反転入力端子にトランジスタQ1のドレイン電位Vq1dを高抵抗値の抵抗R11と抵抗R12により分圧して帰還し、また同じく誤差増幅器2の非反転入力端子へトランジスタQ2のドレイン、グランド間に接続された高抵抗値の抵抗R21と抵抗R22により、抵抗R11及び抵抗R12と等しく分圧されたトランジスタQ2のドレイン電位Vq2dを帰還させる。
【0141】
この様な構成において定常的にはトランジスタQ1、Q2の各ドレイン電位Vq1d、Vq2dは誤差増幅器1及び2によって内部基準電圧Vrefとの比較により抵抗R11、R12及びR21、R22による分圧比に応じた値に制御される。すなわち本回路においては
Vq1d=Vref*(R11+R12)/R12
Vq2d=Vref*(R21+R22)/R22
Vout=Vq1d=Vq2d
で出力電圧が決定されるボルテージ・レギュレータを成す。
【0142】
本ボルテージレギュレータの過渡現象における効果は図5の第3実施例と同様である。
【0143】
また、この図10のボルテージレギュレータの回路構成は例示的なものであり、これに限ることなく種々の実施回路を構成することができる。即ち、基準電圧発生回路におけると同様に、低入力抵抗定電圧発生手段として、充電可能な電池またはコンデンサで構成すること、高抵抗値の抵抗R2,R21,R22、N型のトランジスタQ2,第2の誤差増幅器2で構成すること、及び高抵抗値の抵抗R2,R21,R22、N型のトランジスタQ2,第2の誤差増幅器2で構成し、第2の誤差増幅器2の入力をダイオードを介して供給すること、等が選択できる。また、スイッチ手段として、スイッチと比較器で構成すること、トランジスタスイッチと比較器で構成すること、単方向のダイオードで構成すること、及び逆並列ダイオードで構成すること、等が選択できる。従って、これらの構成を選択し組み合わせることにより、種々の回路構成のボルテージレギュレータを構成することができる。
【0144】
さらに、図8,図9で、第6及び第7の実施例として示した基準電圧発生回路80,90における、出力電圧Voutの降下を抑制する回路、を用いて同様に、ボルテージレギュレータを構成することができる。
【0145】
また、以上各実施例で説明した、基準電圧発生回路、及びボルテージレギュレータは、携帯電話、PHS、ノートパソコン、PDA、ディジタルカメラなどの携帯端末機器に内蔵して、或いは外部から接続することにより、その電源装置として利用する。これにより、携帯端末機器は、立ち上がり特性が高速で駆動能力に優れ、負荷変動などによる過度特性が良好で、安定な電圧を発生でき、かつ消費電力の少ない電源を確保することができる。
【0146】
【発明の効果】
請求項1の電圧発生回路によれば、低入力抵抗定電圧発生手段を設け、出力電圧が上昇した場合に、出力電位点を低入力抵抗定電圧発生手段に接続することにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。また、出力変動の閾値を設ける必要がないため、設計が容易になるとともに、閾値の設定によって過度特性がトレードオフされる要因を含まない。
さらに、低入力抵抗定電圧発生手段を、高抵抗値の抵抗,N型のトランジスタ,第2の誤差増幅器で構成しているから、P型の出力トランジスタ、高抵抗値の抵抗、第1の誤差増幅器と、同じように回路を組めるから回路構成が容易である。また、スイッチ手段の構成とも関係するが、通常の電子回路手段で全ての回路を構成することができ、モノリシック化が容易である。
【0158】
請求項2,3,4,5の電圧発生回路によれば、請求項1の電圧発生回路と同様の効果を奏するほか、スイッチ手段を比較器とスイッチとで構成しているから、誤差増幅器などの極く小さなオフセットを比較器にて吸収して動作点を決めることができるので、より安定した制御動作が可能になる。また、比較器出力によりトランジスタスイッチQ3がオン・オフ制御され、そのオン抵抗は電圧降下上問題ない低抵抗であり、またその寄生ダイオードD3の働きにより順方向電圧のオフセットを含むもののトランジスタスイッチQ3のいずれの側で出力異常が発生しても収束させることが可能であり、且つこのスイッチを含めモノリシック化に有利である。
また、スイッチ手段が、出力端子から定電位点に向けて導通するようにダイオードが設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またIC化したときの必要面積を小さくすることができる。また、スイッチ手段が、出力端子と定電位点との間に逆並列のダイオードが設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、IC化したときの必要面積を小さくすることができる。また、スイッチ手段のいずれの側で出力異常が発生しても、速やかに吸収することができる。
【0159】
請求項6、7の電圧発生回路によれば、スイッチ手段としてのダイオードの順方向電圧Vf1による誤差成分をキャンセルするために、内部基準電圧回路からの基準電圧Vrefの入力を、ダイオードを介して第2誤差増幅器2の反転入力端子へ供給している。これにより、出力トランジスタのドレイン電圧と、トランジスタのドレイン電圧との電圧差は、スイッチ手段としてのダイオードの順方向電圧Vf1と等しく保たれることになるので、このダイオードの順方向電圧による機能制限を無くすことができる。
【0160】
このほか、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またIC化したときの必要面積を小さくすることができる、或いは、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またIC化したときの必要面積を小さくすることができる。スイッチ手段のいずれの側で出力異常が発生しても、しかるべく速やかに収束させることが可能である、という効果を奏する。
【0161】
請求項8の電圧発生回路によれば、請求項7の電圧発生回路と同様の効果を奏するほか、第1ダイオードD1と第2ダイオードD2とを、第4ダイオードD4を介して接続することで、定常時の第2ダイオードD2の電位差を順方向電圧Vf1と等しくしているから、ダイオードD2の順方向電圧による機能制限をも無くすことができる。
【0162】
また、ゲート抵抗R2´と第2抵抗R2の直列回路に並列に接続した第1導電型トランジスタQ4のゲートを、ゲート抵抗R2´と第2抵抗R2との接続点に接続することにより、出力電圧Voutが設定電圧より一時的に降下した瞬間だけ第1導電型トランジスタQ4がオンするから、時間遅れなく出力電圧Voutの降下を抑制することができる。
【0163】
請求項9の電圧発生回路によれば、請求項7の電圧発生回路と同様の効果を奏するほか、第1ダイオードD1と第2ダイオードD2とを、第4ダイオードD4を介して接続することで、定常時の第2ダイオードD2の電位差を順方向電圧Vf1と等しくしているから、ダイオードD2の順方向電圧による機能制限をも無くすことができる。
【0164】
そして、第2抵抗R2と並列に接続した第1導電型トランジスタQ4のゲートを、ゲート抵抗R4、ゲートコンデンサC4を介して第1電源端子Vddと出力端子に接続することにより、電源電圧の変動の影響を受けることなく、出力電圧Voutが設定電圧より一時的に降下した瞬間だけ、さらに安定して第1導電型トランジスタQ4がオンするから、時間遅れなく出力電圧Voutの降下を抑制することができる。
【0165】
請求項10〜18のボルテージレギュレータによれば、定常的には出力トランジスタのドレイン電位は誤差増幅器によって内部基準電圧Vrefとの比較により2つの高抵抗値の抵抗による分圧比に応じた値に制御され、出力電圧が決定される。また、過渡現象における作用・効果は請求項1〜9の電圧発生回路と同様なものである。このことから、請求項10〜18のボルテージレギュレータは、請求項1〜9の基準電圧発生回路と同様な効果を奏することができる。
【0166】
請求項19の携帯端末機器は、内部の電源装置として、請求項1〜9の電圧発生回路のいずれか、または請求項10〜18のボルテージレギュレータのいずれかを含んで構成されるから、立ち上がり特性が高速で駆動能力に優れ、負荷変動などによる過度特性が良好で、安定な電圧を発生でき、かつ消費電力の少ない電源を確保することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る基準電圧発生回路を示す図。
【図2】本発明の基準電圧発生回路における動作状況を示す、特性図。
【図3】本発明の第2の実施例に係る基準電圧発生回路を示す図。
【図4】図3の各トランジスタのドレイン電位応答特性を示す図。
【図5】本発明の第3の実施例に係る基準電圧発生回路を示す図。
【図6】本発明の第4の実施例に係る基準電圧発生回路を示す図。
【図7】本発明の第5の実施例に係る基準電圧発生回路を示す図。
【図8】本発明の第6の実施例に係る基準電圧発生回路を示す図。
【図9】本発明の第7の実施例に係る基準電圧発生回路を示す図。
【図10】本発明の第8の実施例に係るボルテージレギュレータの構成図。
【図11】従来の基準電圧発生回路の一般的な構成例を示す図。
【図12】従来の他の基準電圧発生回路の構成例を示す図。
【図13】従来のボルテージレギュレータの構成例を示す図。
【図14】従来の基準電圧発生回路における動作状況を示す、特性図。
【符号の説明】
Q1 P型出力トランジスタ
Q2 N型トランジスタ
Q3,Q4 P型トランジスタ
R1〜R3 抵抗(高抵抗値)
R11〜R22 抵抗(高抵抗値)
D1〜D4 ダイオード
C 負荷容量
1,2 誤差増幅器
3 比較器
4 低入力抵抗定電圧発生手段
8 内部基準電圧回路
9 負荷回路
10〜90 基準電圧回路
100 ボルテージレギュレータ
Claims (19)
- 第1電源端子と出力端子間に接続された第1導電型出力トランジスタと、出力端子と第2電源端子間に接続された第1抵抗と、内部基準電圧が反転入力に、出力端子電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器と、第1電源端子と定電位点との間に接続された第2抵抗と、定電位点と第2電源端子間に接続された第2導電型トランジスタと、内部基準電圧が反転入力に、定電位点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とする電圧発生回路。
- 請求項1記載の電圧発生回路において、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器と、この比較器の出力により駆動されるスイッチから構成されることを特徴とする電圧発生回路。
- 請求項2記載の電圧発生回路において、比較器の出力により駆動されるスイッチが、トランジスタスイッチであることを特徴とする電圧発生回路。
- 請求項1記載の電圧発生回路において、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードであることを特徴とする電圧発生回路。
- 請求項1記載の電圧発生回路において、スイッチ手段が、逆並列接続されたダイオードであることを特徴とする電圧発生回路。
- 第1電源端子と出力端子間に接続された第1導電型出力トランジスタと、出力端子と第2電源端子間に接続された第1抵抗と、内部基準電圧が反転入力に、出力端子電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器と、第1電源端子と定電位点との間に接続された第2抵抗と、定電位点と第2電源端子間に接続された第2導電型トランジスタと、内部基準電圧がダイオードを介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられたダイオードと、を有することを特徴とする電圧発生回路。
- 第1電源端子と出力端子間に接続された第1導電型出力トランジスタと、出力端子と第2電源端子間に接続された第1抵抗と、内部基準電圧が反転入力に、出力端子電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器と、第1電源端子と定電位点との間に接続された第2抵抗と、定電位点と第2電源端子間に接続された第2導電型トランジスタと、内部基準電圧がダイオードを介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、導通するように設けられた逆並列接続されたダイオードと、を有することを特徴とする電圧発生回路。
- 第1電源端子と出力端子間に接続された第1導電型出力トランジスタと、出力端子と第2電源端子間に接続された第1抵抗と、内部基準電圧が反転入力に、出力端子電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器と、第1電源端子と定電位点との間に直列に接続された、ゲート抵抗、第2抵抗R2及び第1電源端子から定電位点の方向に導通する第4ダイオードと、ゲート抵抗と第2抵抗の直列回路に並列に接続され、ゲートがゲート抵抗と第2抵抗との接続点に接続された第1導電型トランジスタと、定電位点と第2電源端子間に接続された第2導電型トランジスタと、内部基準電圧が第3ダイオードを介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられた第1ダイオードと、第2抵抗と第4ダイオードの接続点と出力端子との間に接続され、第2抵抗と第4ダイオードの接続点から出力端子に向けて導通するように設けられた第2ダイオードと、を有することを特徴とする電圧発生回路。
- 第1電源端子と出力端子間に接続された第1導電型出力トランジスタと、出力端子と第2電源端子間に接続された第1抵抗と、内部基準電圧が反転入力に、出力端子電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器と、第1電源端子と定電位点との間に直列に接続された第2抵抗及び第1電源端子から定電位点の方向に導通する第4ダイオードと、第2抵抗に並列に接続され、ゲートがゲート抵抗を介して第1電源端子に接続され、またゲートがゲートコンデンサを介して第2抵抗と第4ダイオードの接続点に接続された第1導電型トランジスタと、定電位点と第2電源端子間に接続された第2導電型トランジスタと、内部基準電圧が第3ダイオードを介して反転入力に、定電位点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられた第1ダイオードと、第2抵抗と第4ダイオードの接続点と出力端子との間に接続され、第2抵抗と第4ダイオードの接続点から出力端子に向けて導通するように設けられた第2ダイオードと、を有することを特徴とする電圧発生回路。
- 第1電源端子と出力端子間に接続された第1導電型出力トランジスタと、出力端子と第2電源端子間に直列接続された第1抵抗及び第2抵抗と、内部基準電圧が反転入力に、第1抵抗及び第2抵抗の接続点電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器と、第1電源端子と第2電源端子間に直列接続された第3抵抗、第4抵抗及び第5抵抗と、第3抵抗及び第4抵抗の接続点と第2電源端子間に接続された第2導電型トランジスタと、内部基準電圧が反転入力に、第4抵抗及び第5抵抗の接続点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器と、出力端子と定電位点となる第3抵抗及び第4抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とするボルテージレギュレータ。
- 請求項10記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器と、この比較器の出力により駆動されるスイッチから構成されることを特徴とするボルテージレギュレータ。
- 請求項11記載のボルテージレギュレータにおいて、比較器の出力により駆動されるスイッチが、トランジスタスイッチであることを特徴とするボルテージレギュレータ。
- 請求項10記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードであることを特徴とするボルテージレギュレータ。
- 請求項10記載のボルテージレギュレータにおいて、スイッチ手段が、逆並列接続されたダイオードであることを特徴とするボルテージレギュレータ。
- 第1電源端子と出力端子間に接続された第1導電型出力トランジスタと、出力端子と第2電源端子間に直列接続された第1抵抗及び第2抵抗と、内部基準電圧が反転入力に、第1抵抗及び第2抵抗の接続点電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器と、第1電源端子と第2電源端子間に直列接続された第3抵抗、第4抵抗及び第5抵抗と、第3抵抗及び第4抵抗の接続点と第2電源端子間に接続された第2導電型トランジスタと、内部基準電圧がダイオードを介して反転入力に、第4抵抗及び第5抵抗の接続点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器と、出力端子と定電位点となる第3抵抗及び第4抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられたダイオードと、を有することを特徴とするボルテージレギュレータ。
- 第1電源端子と出力端子間に接続された第1導電型出力トランジスタと、出力端子と第2電源端子間に直列接続された第1抵抗及び第2抵抗と、内部基準電圧が反転入力に、第1抵抗及び第2抵抗の接続点電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器と、第1電源端子と第2電源端子間に直列接続された第3抵抗、第4抵抗及び第5抵抗と、第3抵抗及び第4抵抗の接続点と第2電源端子間に接続された第2導電型トランジスタと、内部基準電圧がダイオードを介して反転入力に、第4抵抗及び第5抵抗の接続点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器と、出力端子と定電位点となる第3抵抗及び第4抵抗の接続点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、導通するように設けられた逆並列接続されたダイオードと、を有することを特徴とするボルテージレギュレータ。
- 第1電源端子と出力端子間に接続された第1導電型出力トランジスタと、出力端子と第2電源端子間に直列接続された第1抵抗及び第2抵抗と、内部基準電圧が反転入力に、第1抵抗及び第2抵抗の接続点電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器と、第1電源端子と定電位点との間に直列に接続された、ゲート抵抗、第3抵抗及び第1電源端子から定電位点の方向に導通する第4ダイオードと、ゲート抵抗と第3抵抗の直列回路に並列に接続され、ゲートがゲート抵抗と第3抵抗との接続点に接続された第1導電型トランジスタと、定電位点と第2電源端子間に接続された第2導電型トランジスタと、この第2導電型トランジスタに並列に接続された、直列の第4抵抗及び第5抵抗と、内部基準電圧Vrefが第3ダイオードを介して反転入力に、第4抵抗及び第5抵抗の接続点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられた第1ダイオードと、第3抵抗と第4ダイオードの接続点と出力端子との間に接続され、第3抵抗と第4ダイオードの接続点から出力端子に向けて導通するように設けられた第2ダイオードと、を有することを特徴とするボルテージレギュレータ。
- 第1電源端子と出力端子間に接続された第1導電型出力トランジスタと、出力端子と第2電源端子間に直列接続された第1抵抗及び第2抵抗と、内部基準電圧が反転入力に、第1抵抗及び第2抵抗の接続点電圧が非反転入力に入力され、出力が第1導電型出力トランジスタのゲートに接続される第1誤差増幅器と、第1電源端子と定電位点との間に直列に接続された第3抵抗及び第1電源端子から定電位点の方向に導通する第4ダイオードと、第3抵抗に並列に接続され、ゲートがゲート抵抗を介して第1電源端子に接続され、またゲートがゲートコンデンサを介して第3抵抗と第4ダイオードの接続点に接続された第1導電型トランジスタと、定電位点と第2電源端子間に接続された第2導電型トランジスタと、この第2導電型トランジスタに並列に接続された、直列の第4抵抗及び第5抵抗と、内部基準電圧が第3ダイオードを介して反転入力に、第4抵抗及び第5抵抗の接続点電圧が非反転入力に入力され、出力が第2導電型トランジスタのゲートに接続される第2誤差増幅器と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、出力端子から定電位点に向けて導通するように設けられた第1ダイオードと、第3抵抗と第4ダイオードの接続点と出力端子との間に接続され、第3抵抗と第4ダイオードの接続点から出力端子に向けて導通するように設けられた第2ダイオードと、を有することを特徴とするボルテージレギュレータ。
- 電源装置として、請求項1〜9記載の電圧発生回路、または請求項10〜18記載のボルテージレギュレータを有することを特徴とする携帯端末機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000138489A JP3833440B2 (ja) | 2000-05-11 | 2000-05-11 | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000138489A JP3833440B2 (ja) | 2000-05-11 | 2000-05-11 | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006153937A Division JP4456091B2 (ja) | 2006-06-01 | 2006-06-01 | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001318724A JP2001318724A (ja) | 2001-11-16 |
JP3833440B2 true JP3833440B2 (ja) | 2006-10-11 |
Family
ID=18646086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000138489A Expired - Fee Related JP3833440B2 (ja) | 2000-05-11 | 2000-05-11 | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3833440B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7358709B2 (en) | 2006-02-01 | 2008-04-15 | Ricoh Company, Ltd. | Constant voltage regulator for generating a low voltage output |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4742455B2 (ja) * | 2001-06-26 | 2011-08-10 | 日本テキサス・インスツルメンツ株式会社 | レギュレータ回路 |
JP4571070B2 (ja) * | 2005-12-14 | 2010-10-27 | ローム株式会社 | 電圧生成回路およびこれを用いた信号処理回路 |
JP5421133B2 (ja) * | 2009-02-10 | 2014-02-19 | セイコーインスツル株式会社 | ボルテージレギュレータ |
JP5099059B2 (ja) * | 2009-03-25 | 2012-12-12 | 株式会社デンソー | 誘導性負荷駆動装置 |
US8378658B2 (en) * | 2010-06-25 | 2013-02-19 | Micrel, Inc. | Load swtch for removing high frequency ripple, noise and/or spikes while providing power to subsystems |
CN109586558A (zh) * | 2018-11-28 | 2019-04-05 | 武汉精立电子技术有限公司 | 一种电源关电波形编辑控制***及方法 |
-
2000
- 2000-05-11 JP JP2000138489A patent/JP3833440B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7358709B2 (en) | 2006-02-01 | 2008-04-15 | Ricoh Company, Ltd. | Constant voltage regulator for generating a low voltage output |
US7531994B2 (en) | 2006-02-01 | 2009-05-12 | Ricoh Company, Ltd. | Constant voltage regulator for generating a low voltage output |
Also Published As
Publication number | Publication date |
---|---|
JP2001318724A (ja) | 2001-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100353381B1 (ko) | 직류안정화전원회로의출력드라이브회로 | |
US8866341B2 (en) | Voltage regulator | |
US8044653B2 (en) | Low drop-out voltage regulator | |
US7375503B2 (en) | System for current sensing in switched DC-to-DC converters | |
TWI437404B (zh) | Voltage regulator | |
US6809504B2 (en) | Dual loop regulator | |
US6522111B2 (en) | Linear voltage regulator using adaptive biasing | |
US7064532B1 (en) | Voltage regulator | |
US8044708B2 (en) | Reference voltage generator | |
JP4031399B2 (ja) | 半導体集積回路装置 | |
US7274176B2 (en) | Regulator circuit having a low quiescent current and leakage current protection | |
JP2012022559A (ja) | 半導体回路及びそれを用いた定電圧回路 | |
CN109814650B (zh) | 一种低压差线性稳压器用箝位晶体管结构 | |
CN110320956B (zh) | 一种芯片内无片外电容的ldo调节电路 | |
US7557556B2 (en) | Voltage control circuit | |
US7414384B2 (en) | Series regulator circuit | |
US20230236615A1 (en) | Low-dropout regulator having bidirectional current adjustment | |
JP2017134743A (ja) | レギュレータ回路 | |
KR100818105B1 (ko) | 내부 전압 발생 회로 | |
US9886052B2 (en) | Voltage regulator | |
JP3833440B2 (ja) | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 | |
JP4456091B2 (ja) | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 | |
JP5068631B2 (ja) | 定電圧回路 | |
JP4552569B2 (ja) | 定電圧電源回路 | |
JP6964585B2 (ja) | スイッチングレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |