JP2013012000A - レギュレータ用半導体集積回路 - Google Patents

Abstract

【課題】 無駄な電流を流すことなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供する。
【解決手段】 入力端子と出力端子との間に接続された電圧制御用トランジスタ（Ｍ１）と、分圧回路により生成されたフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように制御用トランジスタを制御する制御回路（１１）とを備え、出力電圧切替え制御信号に応じて分圧回路における分圧比を変化させることで前記出力電圧を切り替えるレギュレータ用半導体集積回路において、出力端子と回路の基準電位点（ＧＮＤ）との間に接続された放電用トランジスタ（Ｍ４）と、フィードバック電圧と所定の基準電圧とを比較して、前記制御信号の変化後、出力電圧が所望の電位に下がるまでの間、前記放電用トランジスタをオン状態にさせる信号を出力する切替え時出力立下り制御回路（１６）とを設けるように構成した。
【選択図】 図１

Description

本発明は、直流電源装置さらには直流電圧を変換する電圧レギュレータに関し、例えば出力電圧切替え機能を備えたシリーズレギュレータ（ＬＤＯ：低飽和型レギュレータを含む）を構成する半導体集積回路（レギュレータ用ＩＣ）に利用して有効な技術に関する。

直流電源装置においては、電源の供給を受ける負荷としてのデバイスの特性劣化を抑制するために出力電圧レベルを切り替えたいという要望がある。そこで、従来のシリーズレギュレータを構成する制御用半導体集積回路には、図４に示すように、出力電圧切替え制御信号ＣＶを入力するための端子を備え、該制御端子の入力信号ＣＶの状態（ハイまたはロウ）に応じて出力電圧レベルを切り替えられるようにしたものがある。

図４に示す切替え機能を備えたシリーズレギュレータは、出力電圧Ｖoutを分圧して誤差アンプＡＭＰへフィードバック電圧ＶFBとして供給するブリーダ抵抗Ｒ１，Ｒ２のうちＲ２と並列に、直列形態の抵抗Ｒ３およびトランジスタＭ２を接続して、切替え制御信号ＣＶに応じてトランジスタＭ２をオン、オフさせることで、ブリーダ抵抗による分圧比を変化させて、出力電圧レベルを切り替えようにしたものである。

特開２０１０−１９１８８５号公報

しかしながら、図４の切替え機能を備えたレギュレータにあっては、出力コンデンサＣｏにチャージされている電荷を引き抜くパスが負荷のみであるため、出力電圧Ｖoutを高い電圧から低い電圧に切り替える際の応答特性が悪く、所望のレベルに到達するまでに時間を要するという不具合がある。そこで、図５に示すように、出力コンデンサＣｏと並列に抵抗Ｒｏを設けることで切替え応答特性を向上させる方法が考えられる。
しかしながら、図５に示すレギュレータにあっては、出力コンデンサＣｏと並列に接続された抵抗Ｒｏの値や負荷であるデバイスの状態に依存して、図２（ｃ）に示すように、出力電圧が切替え後のレベルに到達するまでに要する時間が変化してしまう。また、通常動作状態において、常に抵抗Ｒｏに電流が流れるため、無駄な電流が多くなるという課題がある。

なお、シリーズレギュレータにおいて、過渡応答特性を良好にするため、ブリーダ抵抗と並列に電流をバイパスさせるスイッチ用のトランジスタを設けるようにした発明が提案されている（特許文献１）。
しかしながら、特許文献１に開示されている先願発明は、ブリーダ抵抗の一方と並列にではなくブリーダ抵抗全体と並列にスイッチ用のトランジスタを設けている。また、この先願発明は、出力電圧が急に変化したときの過渡応答特性を改善するためのものであって、出力電圧を切り替える際の過渡応答特性を改善するための本発明とは目的が異なっている。

この発明は上記のような背景の下になされたもので、その目的とするところは、無駄な電流を増加させることなく出力電圧切替え時の過渡応答特性を改善することができるレギュレータ用の半導体集積回路を提供することにある。

上記目的を達成するため、この発明は、
入力端子と出力端子との間に接続された制御用トランジスタと、
出力電圧に比例したフィードバック電圧を生成する分圧回路と、
前記分圧回路により生成された前記フィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
を備え、出力電圧切替え制御信号に応じて前記分圧回路における分圧比を変化させることで前記出力電圧を切り替えるレギュレータ用半導体集積回路において、
前記出力端子と回路の基準電位点との間に接続された放電用トランジスタと、
前記フィードバック電圧と所定の基準電圧とを比較して、前記制御信号の変化後、前記出力電圧が所望の電位に下がるまでの間、前記放電用トランジスタをオン状態にさせる信号を出力する切替え時出力立下り制御回路と、を設けるようにした。

上記した手段によれば、通常動作状態においては放電用トランジスタに電流が流れず、出力電圧切替え制御信号が変化して出力電圧が高い電位状態から低い電位状態へ切り替える際に、放電用トランジスタが一時的にオンされて出力電圧を速やかに立ち下げるように動作するため、定常状態における無駄な電流を増加させることなく出力電圧切替え時の過渡応答特性を改善することができるようになる。

また、望ましくは、前記切替え時出力立下り制御回路には、意図的にオフセットを持たせたオフセット付きの差動増幅回路を使用するようにする。
これにより、比較的簡単な回路で出力電圧切替え時に放電用トランジスタを一時的にオン状態にさせる信号を生成することができ、回路規模をそれほど増大させることなく、出力電圧切替え時の過渡応答特性を改善することができる。

さらに、望ましくは、前記出力電圧切替え制御信号が変化した場合に、所定のパルス幅を有するワンショットパルスを生成するパルス生成回路を備え、前記ワンショットパルスによって前記差動増幅回路に一時的に動作電流が流れるように構成する。
これによって、切替え時出力立下り制御回路に電流が流れる時間を制限し、回路の消費電流をより一層低減することができる。

また、望ましくは、前記出力端子と回路の基準電位点との間に接続された第２の放電用トランジスタと、外部からチップの動作／非動作を示す制御信号が入力される外部端子と、を備え、
前記外部端子に入力されている前記制御信号がチップの非動作を示す状態に変化した際に、前記第２の放電用トランジスタがオンされるように構成する。
これにより、外部からチップの動作／非動作を示す制御信号が変化してチップがオフする際にも、出力電圧を速やかに立ち下げることができる。

さらに、望ましくは、前記放電用トランジスタが前記第２の放電用トランジスタを兼用するように構成する。
これにより、出力電圧が高い電位状態から低い電位状態へ切り替わる際に出力電圧を立ち下げるトランジスタと、チップがオフする際に出力電圧を立ち下げるトランジスタとを兼用することができ、レギュレータ用半導体集積回路に両方の機能を持たせる場合にチップ面積の増大を抑制することができる。

本発明によると、出力電圧切替え機能を備えたシリーズレギュレータを構正する場合に、無駄な電流を増加させることなく出力電圧切替え時の過渡応答特性を改善することができるレギュレータ用の半導体集積回路を実現できるという効果がある。

本発明を適用したシリーズレギュレータの制御用ＩＣの一実施形態を示す回路構成図である。 本発明の実施形態のシリーズレギュレータおよび従来のシリーズレギュレータにおける出力電圧切替え時の出力電圧応答特性を示す特性図である。 図１の実施例のシリーズレギュレータの制御用ＩＣの変形例を示す回路構成図である。 出力電圧切替え機能を備えた従来のシリーズレギュレータの制御用ＩＣを示す回路構成図である。 出力電圧切替え機能を備えた従来のシリーズレギュレータ制御用ＩＣにおける出力電圧切替え時の出力電圧応答特性の改善対策の一例を示す回路構成図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したシリーズレギュレータ（ＬＤＯを含む）の一実施形態を示す。なお、特に限定されるわけではないが、図１において一点鎖線で囲まれている部分の回路を構成する素子は、１個の半導体チップ上に形成され、レギュレータの制御用半導体集積回路（以下、レギュレータ用ＩＣと称する）１０として構成される。

この実施形態におけるレギュレータ用ＩＣ１０は、図示しない直流電圧源からの直流電圧ＶDDが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間にＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ：以下、ＭＯＳトランジスタと記す）からなる電圧制御用トランジスタＭ１が接続され、出力端子ＯＵＴと接地電位が印加されるグランド端子ＧＮＤとの間には、出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２が直列に接続されている。このブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBが、上記電圧制御用トランジスタＭ１のゲート端子を制御する誤差アンプ１１の非反転入力端子にフィードバックされている。

そして、上記誤差アンプ１１はフィードバック電圧ＶFBと基準電圧Ｖrefとの電位差に応じて電圧制御用トランジスタＭ１を制御して、出力電圧Ｖoutが所望の電位になるように制御する。出力電圧Ｖoutの電位は、ブリーダ抵抗Ｒ１，Ｒ２の抵抗比によって設定できる。この実施形態のシリーズレギュレータは、上記のようなフィードバック制御によって、出力電圧Ｖoutを一定に保持するように動作する。出力端子ＯＵＴには、出力電圧Ｖoutを安定化させる外付けの出力コンデンサＣｏが接続されている。

また、本実施形態のレギュレータ用ＩＣ１０には、基準電圧Ｖrefを発生するための基準電圧回路１２と、該基準電圧回路１２および上記誤差アンプ１１にバイアス電流を流すバイアス回路１３、インバータなどで構成され外部から入力されるチップのオン・オフ制御信号としてのチップイネーブル信号ＣＥに基づいて上記バイアス回路１３を動作状態にさせる起動制御回路１４が設けられている。
基準電圧回路１２は、ツェナーダイオードからなる定電圧回路、あるいは定電流源として動作するデプレッション型ＭＯＳトランジスタとエンハンスメント型のＭＯＳトランジスタとを直列に接続した基準電圧発生回路などにより構成することができる。

さらに、本実施形態のレギュレータ用ＩＣ１０は、出力電圧切替え制御信号ＣＶを入力するための端子を備えるとともに、ブリーダ抵抗Ｒ１，Ｒ２のうちＲ２と並列に、直列形態の抵抗Ｒ３およびＭＯＳトランジスタＭ２が接続され、ＭＯＳトランジスタＭ２をオン、オフさせることで、ブリーダ抵抗による分圧比を変化させることによって出力電圧レベルを切替え可能に構成されている。

そのため、インバータなどで構成され外部から入力される出力電圧切替え信号ＣＶを受けてチップの内部信号を生成するロジック回路１５が設けられ、該ロジック回路１５からの制御信号が上記ＭＯＳトランジスタＭ２のゲート端子に印加され、出力電圧切替え信号ＣＶがハイレベルのときは、Ｍ２がオフされて前記フィードバック電圧ＶFBがブリーダ抵抗Ｒ１，Ｒ２によって決定され、出力電圧Ｖoutが低い状態に維持される。一方、出力電圧切替え信号ＣＶがロウレベルにされると、ＭＯＳトランジスタＭ２がオンされて、出力電圧の分圧比が抵抗Ｒ１の抵抗値と抵抗Ｒ２およびＲ３の合成抵抗値によって決定されるように変化され、それによって出力電圧Ｖoutは低いレベルから高いレベルに変化される。

さらに、本実施形態のレギュレータ用ＩＣ１０には、フィードバック電圧ＶFBと基準電圧Ｖrefとを比較する電圧比較回路１６と、出力端子ＯＵＴと接地点ＧＮＤとの間に並列に接続されたＮチャネルＭＯＳトランジスタＭ３およびＭ４とが設けられている。
このうち、ＭＯＳトランジスタＭ３のゲート端子には、上記ロジック回路１５からの制御信号が印加されることで、チップイネーブル信号ＣＥがハイレベルからロウレベルに変化されてチップがオフ状態にされる際にオンされて、出力コンデンサＣｏの電荷を引き抜いて、出力電圧Ｖoutを速やかに接地電位（０Ｖ）に引き下げる働きをする。

一方、ＭＯＳトランジスタＭ４のゲート端子には、上記電圧比較回路１６の出力信号が印加されている。そして、この実施例の電圧比較回路１６には、例えば差動トランジスタのＷ／Ｌ（ゲート幅とゲート長の比）のサイズに差を設けることで意図的にオフセットを持たせたオフセット付きの差動増幅回路が使用されている。なお、「意図的に」とは、製造時に生じる素子のばらつきで自然に発生するオフセットを含まないという意味である。
これにより、出力電圧切替え信号ＣＶがロウレベルからハイレベルに変化されて、ＭＯＳトランジスタＭ２がオフされて出力電圧Ｖoutが高いレベルＶ１から低いレベルＶ２に切り替えられる際に、フィードバック電圧ＶFBが基準電圧Ｖrefよりも上がることで、電圧比較回路１６の出力信号がハイレベルに変化してＭＯＳトランジスタＭ４がオンされて、出力コンデンサＣｏの電荷を引き抜くように作用する。

そして、出力電圧ＶoutがＶ２まで下がるとフィードバック電圧ＶFBが基準電圧Ｖrefまで下がり、電圧比較回路１６の出力信号がロウレベルに変化してＭＯＳトランジスタＭ４がオフされる。
その結果、出力電圧切替え信号ＣＶがロウレベルからハイレベルに変化し、起動制御回路１５から出力されるＭＯＳトランジスタＭ２のゲート制御電圧が、図２（ａ）のように、ハイレベルからロウレベルに変化した際に、負荷の状態に関わらず常に図２（ｂ）のように、一定の短い時間内に出力電圧Ｖoutを速やかに目標とする電位Ｖ２まで引き下げることができる。

一方、出力電圧切替え信号ＣＶがハイレベルからロウレベルに変化する際には、フィードバック電圧ＶFBが一時的に低い電位に下がるが、電圧比較回路１６の出力信号は変化せず、ＭＯＳトランジスタＭ４がオンされることがない。また、電圧比較回路１６にオフセット付きの差動増幅回路を使用しているため、定常状態でフィードバック電圧ＶFBが負荷変動に応じて変動してもＭＯＳトランジスタＭ４がオンされることはない。
なお、差動増幅回路にオフセットを持たせる方法は、上記のように差動トランジスタのＷ／Ｌのサイズに差を設ける方法の他、差動トランジスタの負荷となる素子の抵抗値に差を設けるあるいは一方にのみ抵抗を接続するなどの方法であってもよい。

さらに、本実施形態のレギュレータ用ＩＣ１０には、特に限定されるものではないが、チップ温度が所定温度以上になったことを検出した場合に回路の動作を停止させるため、温度検出回路を備えたサーマルシャットダウン回路１７や、負荷の短絡などで出力電流が増加して所定の電流値に達したときに、出力電圧Ｖoutを低下させながら出力電流を減少させて、過電流から素子を保護するカレントリミット回路１８が設けられている。
サーマルシャットダウン回路１８、例えば特開２００７−３１８０２８号公報などに開示され、またカレントリミット回路１９は、例えば特開２００８−０５２５１６号公報などに開示されており、いずれも公知であるので、具体的な回路については説明を省略する。

図３には、出力電圧切替え機能を備えた図１の実施例のシリーズレギュレータ用ＩＣの変形例を示す。
この変形例は、電圧比較回路１６の電源電圧端子とバイアス回路１３との間に電源スイッチとしてのＰチャネルＭＯＳトランジスタＭ５を設けるとともに、出力電圧切替え信号ＣＶのロウレベルからハイレベルへの変化を検出して、所定のパルス幅を有するワンショットパルスを生成するパルス生成回路１９を設け、該パルス生成回路１９により生成されたワンショットパルスによって電源スイッチとしてのＰチャネルＭＯＳトランジスタＭ５をオンさせ、電圧比較回路１６に一時的に動作電流を流して動作させるようにしたものである。

このように電圧比較回路１６を一時的に動作させるように構成することにより、図１のレギュレータ用ＩＣに比べて消費電流を低減することができるという利点がある。電源スイッチとしてのＭＯＳトランジスタＭ５を設ける代わりに、電圧比較回路１６の電流源をパルス生成回路１９により生成されたワンショットパルスによってオン、オフ制御するように構成しても良い。

なお、パルス生成回路１９には、ワンショットパルスのパルス幅を規定するためのＣＲ時定数回路を設け、該時定数回路を構成するコンデンサをＩＣの外付け素子として接続するための外部端子を、レギュレータ用ＩＣ１０に設けて、パルス幅すなわち電圧比較回路１６の動作時間をユーザが任意に設定できるように構成してもよい。
また、そのようなパルス幅調整可能なパルス生成回路を設けた場合、電圧比較回路１６を省略して、パルス生成回路の出力（上記実施例とは逆相の出力）で、放電用のＭＯＳトランジスタＭ４を直接オン、オフ制御するように構成しても良い。そして、その場合、出力電圧Ｖoutの立ち下がり速度は、ＭＯＳトランジスタＭ４と直列に抵抗を設けてその抵抗値で調整するようにしても良い。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、チップのオフ時に出力電圧Ｖoutを立ち下げるためのＭＯＳトランジスタＭ３と、出力電圧切替え時に出力電圧Ｖoutを立ち下げるためのＭＯＳトランジスタＭ４を別々に設けているが、これらのトランジスタを共通のトランジスタとして設けるとともに、ロジック回路１５の出力と電圧比較回路１６の出力との論理和をとるＯＲゲートを設けて、該ＯＲゲートの出力で共通のトランジスタをオン、オフさせるように構成してもよい。

なお、ＯＲゲートを設けることで、回路を構成する素子数は多くなるが、出力端子から電流を引き抜くトランジスタＭ３，Ｍ４は比較的サイズの大きな素子とする必要があるのに対し、ＯＲゲートの負荷はＭＯＳトランジスタのゲート容量のみであるので、ＯＲゲートを構成する素子のサイズは小さなものにすることができる。そのため、ＭＯＳトランジスタＭ３とＭ４を兼用した場合、トータルの回路占有面積は減少させることができる。
また、前記実施形態では、出力電圧を制御するための制御用トランジスタとしてＭＯＳトランジスタを使用しているが、本発明は、制御用トランジスタとしてバイポーラ・トランジスタを使用するレギュレータにも適用することができる。

また、前記実施形態では、放電用のＭＯＳトランジスタＭ４を制御するための電圧比較回路１６としてオフセット付きの差動増幅回路を使用すると説明したが、差動増幅回路はオフセットのない通常の差動増幅回路を使用し、該差動増幅回路へ供給するフィードバック電圧を、上記オフセットに相当する所定電位だけシフトして入力するように構成してもよい。
さらに、以上の説明では、本発明をシリーズレギュレータ用ＩＣに適用した例を説明したが、本発明にそれに限定されるものではなく、二次電池を充電する充電装置を構成する充電制御用ＩＣにも利用することができる。

１０ シリーズレギュレータ用ＩＣ
１１ 誤差アンプ（制御回路）
１２ 基準電圧回路
１３ バイアス回路
１６ 電圧比較回路（切替え時出力立下り制御回路：オフセット付き差動増幅回路）
Ｍ１ 電圧制御用トランジスタ
Ｍ２ 出力電圧切替え用トランジスタ
Ｍ３ オフ時の放電用トランジスタ
Ｍ４ 出力電圧切替え時の放電用トランジスタ

Claims (5)

1. 入力端子と出力端子との間に接続された制御用トランジスタと、
   出力電圧に比例したフィードバック電圧を生成する分圧回路と、
   前記分圧回路により生成された前記フィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
   を備え、出力電圧切替え制御信号に応じて前記分圧回路における分圧比を変化させることで前記出力電圧を切り替えるレギュレータ用半導体集積回路において、
   前記出力端子と回路の基準電位点との間に接続された放電用トランジスタと、
   前記フィードバック電圧と所定の基準電圧とを比較して、前記制御信号の変化後、前記出力電圧が所望の電位に下がるまでの間、前記放電用トランジスタをオン状態にさせる信号を出力する切替え時出力立下り制御回路と、
   を備えることを特徴とするレギュレータ用半導体集積回路。
2. 前記切替え時出力立下り制御回路は、意図的にオフセットを持たせたオフセット付きの差動増幅回路であることを特徴とする請求項１に記載のレギュレータ用半導体集積回路。
3. 前記出力電圧切替え制御信号が変化した場合に、所定のパルス幅を有するワンショットパルスを生成するパルス生成回路を備え、
   前記ワンショットパルスによって前記差動増幅回路に一時的に動作電流が流れるように構成されていることを特徴とする請求項２に記載のレギュレータ用半導体集積回路。
4. 前記出力端子と回路の基準電位点との間に接続された第２の放電用トランジスタと、
   外部からチップの動作／非動作を示す制御信号が入力される外部端子と、を備え、
   前記外部端子に入力されている前記制御信号がチップの非動作を示す状態に変化した際に、前記第２の放電用トランジスタがオンされるように構成されていることを特徴とする請求項１〜３のいずれかに記載のレギュレータ用半導体集積回路。
5. 前記放電用トランジスタが前記第２の放電用トランジスタを兼用するように構成されていることを特徴とする請求項４に記載のレギュレータ用半導体集積回路。

Images