CN100449754C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100449754C
CN100449754C CNB031585361A CN03158536A CN100449754C CN 100449754 C CN100449754 C CN 100449754C CN B031585361 A CNB031585361 A CN B031585361A CN 03158536 A CN03158536 A CN 03158536A CN 100449754 C CN100449754 C CN 100449754C
Authority
CN
China
Prior art keywords
semiconductor chip
substrate
semiconductor
semiconductor device
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031585361A
Other languages
English (en)
Other versions
CN1495893A (zh
Inventor
河上聪子
栗田洋一郎
木村雄大
黑田隆哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1495893A publication Critical patent/CN1495893A/zh
Application granted granted Critical
Publication of CN100449754C publication Critical patent/CN100449754C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在具有垂直叠置的半导体集成电路(芯片)的多芯片封装中，导热板(5)介于下层半导体芯片(3)和上层半导体芯片(4)之间，并通过键合线(9)连接到基板(2)的地线。地电位的导热板(5)可以阻止下层半导体芯片(3)和上层半导体芯片(4)之间的噪声传播。由此可以避免噪声添加到上层半导体芯片(4)中模拟电路的信号，减少了噪声引入的故障。此外，由下层半导体芯片(3)和上层半导体芯片(4)产生的热通过与导热板(5)的接触点传输，并由其散发。这提高了半导体器件(1)的散热能力，有助于更稳定的操作。

Description

半导体器件及其制造方法
技术领域
本申请一般涉及半导体器件及在单个封装中安装多个半导体集成电路(芯片)的方法，特别涉及垂直封装型半导体器件及其制造方法。
背景技术
最近使用的半导体器件封装类型和方法是多芯片封装(MCP)。多芯片封装包括包含在单个封装中的多个集成电路(IC)芯片。这样能增加芯片封装密度，满足减小部件/器件尺寸的要求。
多芯片封装可以分成平面封装类型，其中多个芯片安装在相同的基板上形成一个平面，以及垂直封装类型，其中多个芯片在垂直方向中排列形成叠置结构。
常规的平面封装型半导体器件的侧视剖面图显示在图31中。常规的半导体器件由总的参考符号101表示，并且包括半导体芯片103和104，每个具有形成其上的存储电路，并排列在相同的平面中。
已知的常规垂直封装类型的半导体器件的侧视剖面图显示在图32中。在本例中，垂直的半导体器件108包括叠置在基板105上层半导体芯片106和107。半导体芯片(106和107)的电路面朝上(即，朝向图32中的顶部)。
另一常规垂直封装类型的半导体器件的侧视剖面图显示在图33中，由总的参考符号112表示。图33示出了芯片上芯片(COC)器件112，其中半导体芯片110和111排列在基板109上，它们的电路面相对。
下面介绍垂直封装类型的多芯片半导体器件的常规制造方法。
参考图34(a)，在COC类型器件的常规制造方法中，第一步骤是通过将粘结剂113滴到或涂到基板109上然后将半导体芯片110粘贴到基板109上，将半导体芯片110的下面安装到基板109上。
参考图34(b)，然后固化粘结剂113，并将突点110a形成在半导体芯片110的电路面上。
参考图34(c)，半导体芯片111的上面(例如，电路面)安装到半导体芯片110上，由此半导体芯片(110和111)的电极相互接触。通过热压装配(fit)将半导体芯片(110和111)结合在一起。此后，用树脂密封半导体芯片(110和111)以得到图33所示的半导体器件112。
如图34(c)所示，在使用垂直类型的多芯片封装的常规半导体器件的制造中，固化后的粘结剂变得厚度不均匀。这导致半导体器件(例如110)相对于基板表面(例如109)倾斜。当其它的半导体器件111粘贴其处时，这种倾斜造成不均匀的力施加到半导体器件110的不同部分。这种不均匀的力会损坏半导体器件110表面上的电路部件。
使用用于多芯片封装的垂直封装类型布局的半导体器件减小了整个器件尺寸。然而，这种布局或多或少具有包含的半导体芯片消耗了大量功率的缺点。具体地，当半导体器件消耗了大量功率时，它产生相应的大量热。与以上介绍的类似，常规的垂直封装类型不能充分地散热。由此，多芯片封装内的芯片过热，导致器件故障或损坏。
为解决多芯片封装的散热，提出的常规技术包括在半导体芯片的上表面或半导体芯片之间放置散热金属板。这种的一个常规例子公开在日本专利公开2000-294723A中。
在以上公开中公开的技术在某些应用中具有缺点。例如，具有模拟电路的半导体芯片可以安装有具有数字电路的半导体芯片，以提供多种器件功能。然而，在这种布局中，由一个半导体芯片产生的噪声会负面地影响其它的半导体芯片。
也就是，虽然以上的常规技术目标在于提高散热能力，但这种技术没有提供针对噪声的对策。因此，由于模拟电路特别噪声易感性，则包括散热金属板并试图包含模拟电路的多芯片封装更容易引起噪声，造成故障和/或可靠性下降。
这使得当使用垂直封装类型的多芯片封装时，很难减小总的封装尺寸。
鉴于以上，需要一种垂直封装类型的半导体器件及制造方法，与常规的措施相比，通过提供充分的散热确保高可靠性，同时减小或消除了噪声易感性。
发明内容
本发明包括一种半导体器件，具有至少一个安装其上的半导体集成电路(芯片)。半导体器件包括至少一个安装在基板上的半导体芯片，并且至少一个传热导体介于至少一个半导体芯片和基板之间，基板电连接到基板地线。地线提供地电位。至少一个传热导体扩散由至少一个半导体芯片产生的热，并阻止电磁噪声影响半导体芯片。
根据实施例的一个方面，半导体器件包括多个在基板上垂直方向中叠置的多个半导体芯片。
根据实施例的另一个方面，多个半导体芯片包括相邻叠置的第一半导体芯片以及第二半导体芯片。这两种芯片具有面朝上背离基板的电路形成面。此外，至少一个传热导体介于第一半导体芯片和第二半导体芯片之间。
根据实施例的另一个方面，每个多个半导体芯片通过多个信号线电连接到基板。至少一个传热导体通过至少一个地线连接到基板。
根据实施例的另一个方面，多个半导体芯片包括相邻叠置的第一半导体芯片以及第二半导体芯片。这两种芯片具有互相相对的电路形成面。至少一个传热导体介于第一半导体芯片和第二半导体芯片之间。
根据实施例的另一个方面，至少一个传热导体包括叠层结构，其具有至少一个电和热连接到基板地线的传热导体，以及用多个半导体芯片中一个的至少一个端子电连接基板的至少一个连接布线层。
根据实施例的另一个方面，至少一个传热导体包括叠层结构，其具有至少一个电和热连接到基板地线的传热导体，以及将第一半导体芯片和第二半导体芯片的对应端子相互电连接的至少一个连接布线层。
根据实施例的另一个方面，第一和第二半导体芯片直接通过至少一个传热导体相互电连接。
根据实施例的另一个方面，最接近基板的半导体芯片通过至少一条线电连接到基板。
根据实施例的另一个方面，至少一个多个半导体芯片具有形成其内的数字电路，而其它的多个半导体芯片具有形成其内的模拟电路。
根据实施例的另一个方面，至少一个传热导体包括金属板。
根据实施例的另一个方面，至少一个传热导体包括具有至少一个形成其内的金属层的片形部件。
根据实施例的另一个方面，沿基本上基板顶面的整个周边形成地线。
根据实施例的另一个方面，传热部件物理地连接到地线，并且位于在半导体器件的侧面。此外，半导体器件可以用露出至少一部分传热部件的类似树脂材料密封。
本发明也包括半导体器件的制造方法。方法包括以下步骤：用粘结剂材料将第一半导体集成电路(芯片)安装到基板的安装部分；穿过基板中的至少一个开口***至少一个凸出吸取部件以通过吸力水平地支撑第一半导体芯片，而不考虑在基板相对于第一半导体芯片的方向中的任何倾斜；以及降低保持与第一半导体芯片平行的第二半导体芯片，以使第二半导体芯片的电极电连接第一半导体芯片的对应电极。
根据实施例的另一个方面，基板包括安装部分小于第一半导体芯片的引线框架。用于接收伸出吸取部件的至少一个开口位于引线框架安装部分的周围。
根据实施例的另一个方面，基板包括印刷布线板类型的结构，至少一个开口预先形成在印刷布线板类型的结构中。
根据实施例的另一个方面，半导体器件的制造方法还包括，降低第二半导体芯片之前，将保持与第一半导体芯片平行的传热导体降低到第一半导体芯片上的位置处。此外，降低第二半导体芯片的步骤包括保持第二半导体芯片平行于传热导体。
根据实施例的另一个方面，第一半导体芯片包括第一连接端子。降低传热导体的步骤包括定位传热导体以便形成其内的连接孔与第一连接端子对准。此外，降低第二半导体芯片的步骤包括定位第二半导体芯片以便形成其上的第二连接端子穿过连接孔接触对应的连接端子。
根据实施例的另一个方面，传热导体可采取各种形式，包括：导电板、导电片、金属板、金属片、具有屏蔽部分和从其角延伸的至少一个引线部分的导电片、具有屏蔽部分和从其边延伸的至少一个引线部分的导电片、包括热传导层和将第一半导体芯片和第二半导体芯片电连接的至少一个布线层的叠层结构、包括热传导层和形成其内使第一半导体芯片和第二半导体芯片直接电连接的多个连接孔的叠层结构、包括热传导层和将至少一个半导体芯片电连接到基板连接的至少一个布线层的叠层结构、包括铝的结构、包括铜的结构、包括铬的结构、以及包括银的结构。
根据本发明一个方面，提供一种半导体器件，其上安装有至少一个半导体集成电路(芯片)，该半导体器件包括：安装在基板上的至少一个半导体芯片；以及介于至少一个半导体芯片和基板之间的至少一个传热导体，基板电连接到用于提供地电位的基板地线，至少一个传热导体扩散由至少一个半导体芯片产生的热并阻止电磁噪声影响至少一个半导体芯片，其中：半导体器件包括在基板上垂直方向中叠置的多个半导体芯片；每个多个半导体芯片通过多个信号线电连接到基板；以及至少一个传热导体通过至少一个地线连接到基板。
根据本发明另一方面，提供一种半导体器件，其上安装有至少一个半导体集成电路(芯片)，该半导体器件包括：安装在基板上的至少一个半导体芯片；以及介于至少一个半导体芯片和基板之间的至少一个传热导体，基板电连接到用于提供地电位的基板地线，至少一个传热导体扩散由至少一个半导体芯片产生的热并阻止电磁噪声影响至少一个半导体芯片，，其中：半导体器件包括在基板上垂直方向中叠置的多个半导体芯片；多个半导体芯片包括相邻叠置并具有相互面对的电路形成面的第一半导体芯片和第二半导体芯片；以及至少一个传热导体介于第一半导体芯片和第二半导体芯片之间。
附图说明
图1示出了根据本发明第一实施例的半导体器件的剖面图。
图2示出了根据本发明第二实施例的半导体器件的剖面图。
图3示出了根据本发明第三实施例的半导体器件的剖面图。
图4示出了沿图3的线A-A指示的方向截取的半导体器件部分切除的俯视平面图。
图5示出了用在本发明第三实施例中的导热片的侧视剖面图。
图6示出了根据本发明第四实施例的半导体器件的剖面图。
图7示出了沿图6的线B-B指示的方向截取的半导体器件部分切除的俯视平面图。
图8示出了用在本发明第四实施例中的导热片以及下层半导体芯片和上层半导体芯片之间通过导热片的连接布局侧视剖面图。
图9示出了根据本发明第五实施例的半导体器件的剖面图。
图10示出了沿图9的线C-C指示的方向截取的半导体器件部分切除的俯视平面图。
图11示出了用在本发明第五实施例中的导热片以及下层半导体芯片和上层半导体芯片之间通过导热片的连接布局侧视剖面图。
图12示出了根据本发明第六实施例制造的半导体器件的侧视剖面图。
图13示出了可以用在本发明第六实施例中的安装器件剖面图。
图14示出了包含在根据第六实施例制造的半导体器件中的基板的底部平面图。
图15(a)和15(b)示出了本发明第六实施例的制造步骤的侧视剖面图。
图16(a)和16(b)示出了本发明第六实施例的附加制造步骤的侧视剖面图。
图17(a)和17(b)示出了本发明第六实施例的进一步制造步骤的侧视剖面图。
图18示出了沿图16(a)的线D-D截取的剖面图。
图19示出了根据本发明第七实施例制造的半导体器件的侧视剖面图。
图20(a)和20(b)示出了本发明第七实施例的制造步骤的侧视剖面图。
图21示出了本发明的第一实施例的一个可能的改型的半导体器件的侧视剖面图。
图22示出了具有安装其上的单个半导体芯片的常规半导体器件侧视剖面图。
图23示出了本发明的第一实施例的另一改型的半导体器件的侧视剖面图。
图24示出了根据本发明导热片的一个可能的改型的侧视剖面图。
图25示出了本发明的第四实施例的一个可能的改型的半导体器件的侧视剖面图。
图26示出了包含在根据第六实施例制造的半导体器件中的基板的一个可能改型的半导体器件的俯视图。
图27示出了包含在根据第六实施例制造的半导体器件中的基板的一个可能改型的半导体器件的底视图。
图28(a)和28(b)示出了本发明第六实施例的制造步骤的一个可能修改侧视剖面图。
图29示出了图28(a)和28(b)中所示制造方法的俯视图。
图30示出了包含在根据第六实施例制造的半导体器件中的基板的另一个可能改型的半导体器件的底视图。
图31为常规的半导体器件的第一例的侧视剖面图。
图32为常规的半导体器件的第二例的侧视剖面图。
图33为常规的半导体器件的第三例的侧视剖面图。
图34(a)到34(c)示出了制造半导体器件的常规方法的侧视剖面图。
具体实施方式
现在参考附图介绍本发明的各种实施例。
现在介绍第一实施例。
根据本发明第一实施例的半导体器件的侧视剖面图显示在图1中，由总的参考符号1表示。
根据第一实施例的半导体器件1包括垂直安装的两个半导体芯片。具体地，半导体器件1包括基板2、下层半导体芯片3以及上层半导体芯片4。基板2可以是球栅阵列(BGA)型基板，包括提供作为外部连接电极的球形突点(其中两个显示为2a)。球形突点2a以栅格图形排列在基板2的底面。此外，基板2可以包括专门电连接到球形突点的电路图形。例如，可以通过印刷电路法形成这种电路图形。
例如下层半导体芯片3具有形成其上的数字电路。例如上层半导体芯片4具有形成其上的模拟电路。半导体芯片3和半导体芯片4的电路面可以都朝上排列(朝向图1中顶部)。
根据第一实施例的半导体器件也包括介于半导体芯片3和半导体芯片4之间的导热板(传热导体)5。导热板5可以由金属板组成。更具体地，导热板5可以为由铝等形成的板形部件，例如具有约20微米(μm)到150μm的厚度。
半导体器件1还包括密封其内部件的模制树脂6。
仍参考图1，下层半导体芯片3和上层半导体芯片4分别用键合线7和8连接到基板2。此外，与常规的措施相反，导热板5通过一个或多个键合线9连接到基板。具体地，导热板5可以连接到基板2的静息电位布线。更具体地，导热板5可以连接到基板2的地线。
在图1的具体例中，导热板5的尺寸小于下层半导体芯片3，大于上层半导体芯片4。
此外，在图1的布局中，下层半导体芯片3可以用粘结剂临时地粘结到基板2。导热板5可以用粘结剂临时地粘结到下层半导体芯片3。上层半导体芯片4可以用粘结剂临时地粘结到导热板5。
现在介绍根据第一实施例的半导体器件1的操作。
参考图1，导热板5可以介于下层半导体芯片3和上层半导体芯片4之间。如上所述，导热板5通过至少一个键合线9连接到基板的地线。
在这种布局中，导热板5保持在地电位，由此阻止了下层半导体芯片3和上层半导体芯片4之间的噪声传播。
例如，由下层半导体芯片3的数字电路发出朝上层半导体芯片4中的模拟电路传播的噪声受到导热板5的阻挡。由此，噪声不会负面地影响上层半导体芯片4的模拟电路中的信号。类似地，由上层半导体芯片4的模拟电路发出朝下层半导体芯片3中的数字电路传播的噪声受到导热板5的阻挡。由此，噪声不会负面地影响下层半导体芯片3的数字电路中的信号。
以此方式，可以避免由于噪声添加到上层半导体芯片4中的模拟电路造成的故障。类似地，可以类似地避免由于下层半导体芯片3中的数字电路造成的信号反向和/或延迟。
此外，下层半导体芯片3和上层半导体芯片4中产生的热可以通过与导热板5的接触点传输。导热板5然后散发这些热。这可以将下层半导体芯片3和上层半导体芯片4的热阻减小到模制树脂6的外表面(封装表面)。
如上所述，根据第一实施例的结构，下层半导体芯片3与上层半导体芯片4在垂直方向中排列。由此，可以减小封装尺寸。同时，与常规的措施相反，通过放置位于静息(例如，地)电位的这种导热板5，下层半导体芯片3和上层半导体芯片4之间的噪声传播可以用介于两者之间的导热板5阻挡。
因此，可以避免由于噪声添加到上层半导体芯片4的模拟电路中的信号造成的故障，并且可以避免由于下层半导体芯片3中的数字电路造成的信号反向和/或延迟。
此外，在下和/或上层半导体芯片(3和4)中产生的热可以通过接触点传送到用于散热的导热板5。这可以将下和/或上层半导体芯片(3和4)的热阻减小到模制树脂6的外表面(封装表面)，由此提高了散热能力并有助于更稳定的操作。由此提高了可靠性。
现在介绍第二实施例。
根据本发明第二实施例的半导体器件的侧视剖面图显示在图2中，由总的参考符号11表示。
根据第二实施例的半导体器件11与第一实施例的半导体器件之间的主要差别为可以再添加一个导热板5并介于下层半导体芯片和基板之间。
除此之外，根据第二实施例的半导体器件11可以具有与第一实施例基本上相同的结构。由此，省略了类似部件和布局的说明。
参考图2，根据第二实施例的半导体器件11包括垂直安装的两个半导体芯片。具体地，半导体器件11可以包括其中球形突点(其中两个显示为12a)形成为栅格图形以提供外部连接电极的基板12、其上形成有数字电路的下层半导体芯片(第一半导体芯片)13、以及其上形成有模拟电路的上层半导体芯片(第二半导体芯片)14。下层半导体芯片13和上层半导体芯片14的电路面都朝上排列(朝向图2中的顶部)。
此外，例如由铝形成的导热板(传热导体)15介于基板12和下层半导体芯片13之间。此外，例如由铝形成的导热板(传热导体)16介于下层半导体芯片13和上层半导体芯片14之间。
模制树脂17可以密封下层半导体芯片13、上层半导体芯片14及其它结构。
在第二实施例的半导体器件11中，下层半导体芯片13和上层半导体芯片14分别通过键合线18和19连接到基板12。此外，导热板15和16分别通过至少一个键合线21和22连接到基板12。更具体地，导热板(15和16)通过保持在静息(例如，地)电位的键合线(21和22)保持在静息(例如，地)电位。
在图2的具体实施例中，依照下面的顺序各项尺寸依次变大：上层半导体芯片14、导热板16、下层半导体芯片13、以及导热板15。
现在介绍根据第二实施例的半导体器件的工作。
如上所述，介于下层半导体芯片13和上层半导体芯片14之间的导热板16借助至少一个键合线22连接到基板12的地线。
因此，导热板16可以保持在地电位，由此阻止了下层半导体芯片13和上层半导体芯片14之间的噪声传播。例如，由下层半导体芯片13的数字电路发出朝上层半导体芯片14中的模拟电路传播的噪声受到导热板16的阻挡。由此，噪声不会负面地影响上层半导体芯片14的模拟电路中的信号。
类似地，由上层半导体芯片14的模拟电路发出朝下层半导体芯片13中的数字电路传播的噪声受到导热板16的阻挡。由此，噪声不会负面地影响下层半导体芯片13的数字电路中的信号。
以此方式，可以避免由于噪声添加到上层半导体器件4的模拟电路中的信号造成的故障。类似地，可以类似地避免由于下层半导体器件3的数字电路中的信号造成的信号反向和/或延迟。
如上所述，介于下层半导体芯片13和基板12之间的导热板15借助至少一个键合线21连接到基板12的地线。
因此，导热板15可以保持在地电位，由此阻止了下层半导体芯片13和上层半导体芯片14之间的噪声传播。
例如，噪声添加到基板12的信号布线并朝下层半导体芯片13中的数字电路发出。该噪声受到导热板15的阻挡。由此，噪声不会负面地影响上层半导体芯片13的数字电路中的信号。
仍参考图2，基板12中产生的热由与导热板15的接触点传送，并被导热板15散发。此外，下层半导体芯片13中产生的热由与导热板15和16的接触点传送，并由此散发。此外，上层半导体芯片14中产生的热由与导热板16的接触点传送，并由此散发。
以上布局将上和下层半导体芯片13和14的热阻减小到模制树脂17的外表面(封装表面)。此外，这种布局加速了热由基板12的扩散。
由此，根据第二实施例的结构基本上具有第一实施例的相同效果。
此外，第二实施例更大程度地减小了噪声的负面影响，是由于导热板15介于基板12和下层半导体芯片13之间。这进一步提高了可靠性。此外，导热板15起下层半导体芯片13和基板12的散热板的作用。因此，散热能力好于第一实施例，有助于更稳定的工作。
现在参考图3、4和5介绍第三实施例。图3示出了根据本发明第三实施例的半导体器件的剖面图。图4示出了根据本发明第三实施例的半导体器件的俯视图，其中示出了一部分模制树脂被切除。图4的图为沿着图3的线A-A指示的方向。图5示出了用在本发明第三实施例中的导热片的侧视剖面图。
现在参考图3，根据第三实施例的半导体器件显示在侧视图中并由总的参考符号24表示。根据第三实施例的半导体器件24与第一实施例的半导体器件之间的主要差别为利用了导热片代替导热板。
除此之外，根据第三实施例的半导体器件可以具有与第一实施例基本上相同的结构。由此，省略了类似部件和布局的说明。
参考图3和4，根据第三实施例的半导体器件24包括垂直安装的两个半导体芯片。具体地，半导体器件24可以包括其中球形突点(其中两个显示为25a)形成为栅格图形以提供外部连接电极的基板25、其上形成有数字电路的下层半导体芯片(第一半导体芯片)26、以及其上形成有模拟电路的上层半导体芯片(第二半导体芯片)27。下层半导体芯片26和上层半导体芯片27的电路面都朝上排列(朝向图3中的顶部)。
导热片(热传输导体)28可以介于下层半导体芯片26和上层半导体芯片27之间。半导体器件24可以用模制树脂29密封。
参考图5，导热片28可以是包括夹在绝缘层28b和28c之间的导电屏蔽层28a的柔性类似片形的部件。导电屏蔽层28a包括铜，更具体地可以是铜箔。绝缘层(28b和28a)可以由聚酰亚胺或类似物形成。
如图4所示，导热片28可以包括介于下层半导体芯片26和上层半导体芯片27之间基本上为矩形的屏蔽部分28m。导热片28还包括由矩形屏蔽部分28m的四个角伸出的引线部分(其中两个显示为28n)，并且可以与基板25的地线连接。
在图3和4的布局中，下层半导体芯片26和上层半导体芯片27分别通过键合线31和32连接到基板25。
导热片28通过引线部分(例如28n)连接到基板25的地线，由此保持在静息(例如，地)电位。
在显示的第三实施例中，导热片28的屏蔽部分28m的尺寸小于下级半导体芯片26，并且大于上级半导体芯片27。
下面介绍根据第三实施例的半导体器件24的工作。
如上所述，导热片28的屏蔽部分28m介于下层半导体芯片26和上层半导体芯片27之间。屏蔽部分28m可以通过引线部分(28n)连接到基板25的地线。
因此，屏蔽部分28m可以保持在地电位，由此阻止了下层半导体芯片26和上层半导体芯片27之间的噪声传播。
例如，由下层半导体芯片26的数字电路发出朝上层半导体芯片27中的模拟电路传播的噪声受到屏蔽部分28m的阻挡。由此，噪声不会负面地影响上层半导体芯片27的模拟电路中的信号。
类似地，由上层半导体芯片27的模拟电路发出朝下层半导体芯片26中的数字电路传播的噪声受到屏蔽部分28m的阻挡。由此，噪声不会负面地影响下层半导体芯片26的数字电路中的信号。
以此方式，可以避免由于噪声添加到上层半导体芯片27中的模拟电路造成的故障。类似地，可以类似地避免由于下层半导体芯片26中的数字电路造成的信号反向和/或延迟。
此外，下层半导体芯片26和上层半导体芯片27中产生的热可以通过与屏蔽部分28m的接触点传输并由其散发。这可以将下层半导体芯片26和上层半导体芯片27的热阻减小到模制树脂29的外表面(封装表面)。
由此，根据第三实施例的结构具有与第一实施例基本相同的效果。
现在参考图6、7和8介绍第三实施例。图6示出了根据本发明第四实施例的半导体器件的剖面图。图7示出了沿图6的线B-B指示的方向截取的半导体器件部分切除的俯视平面图。图8示出了用在本发明第四实施例中的导热片以及下层半导体芯片和上层半导体芯片之间通过导热片的连接布局侧视剖面图。
现在参考图6，根据第四实施例的半导体器件显示在侧视图中并由总的参考符号34表示。根据第四实施例的半导体器件34与第三实施例的半导体器件之间的主要差别为下层半导体芯片和上层半导体芯片可以电路面相对地排列。
除此之外，根据第四实施例的半导体器件可以具有与第三实施例基本上相同的结构。由此，省略了类似部件和布局的说明。
参考图6和7，根据第四实施例的半导体器件34包括垂直安装的两个半导体芯片。具体地，半导体器件34可以包括其中球形突点(其中两个显示为35a)形成为栅格图形以提供外部连接电极的基板35、其上形成有数字电路的下层半导体芯片(第一半导体芯片)36、以及其上形成有模拟电路的上层半导体芯片(第二半导体芯片)37。下层半导体芯片36和上层半导体芯片37的电路面相对。
导热片(热传输导体)38可以介于下层半导体芯片36和上层半导体芯片37之间。半导体器件34可以用模制树脂39密封。
参考图8，导热片38可以是柔性类似片形的部件，包括下层半导体芯片36可以连接到的下布线层38a、绝缘层38b、屏蔽层38c、绝缘层38d以及上层半导体芯片37可以连接到的上布线层38e。可以上面的顺序层叠导热片38的各层。
如图7所示，导热片38包括介于下层半导体芯片36和上层半导体芯片37之间的基本矩形的屏蔽部分38m。导热片38也包括从矩形屏蔽部分38m的四个边延伸出的并与基板35的布线连接引线部分(其中一个显示为38n)。
下层半导体芯片36和上层半导体芯片37可以通过导热片38的屏蔽部分38m相互电连接，并通过引线部分38n电连接到基板35。
为详细说明，再参考图8，下层半导体芯片36的突点36a和36b连接到下布线层38a的对应部分。此外，上层半导体芯片37的突点37a和37b连接到上布线层38e的对应部分。
图8的右部示出了下层半导体芯片36如何通过屏蔽层38c连接到上层半导体芯片37的一个例子。相对于垂直于上和下层半导体芯片(36和37)的电路形成面的方向，对应的突点36b和37b具有相同的位置。通过下布线层38a的对应部分、在绝缘层38b中形成的导电部分、直接位于其上有环行绝缘层环绕的屏蔽层38c的一部分、直接位于其上的绝缘层38d中形成的导电部分、以及上布线层38e的对应部分。由此，下层半导体芯片36和上层半导体芯片37可以在该点处相互连接。
导热片38可以通过引线部分(例如38n)连接到基板35的地线35b，由此保持在地电位。在示出的实施例中，可以沿基板35顶面的整个周边形成地线35b。
导热片38的屏蔽部分38m的尺寸小于下层半导体芯片36的，大于上层半导体芯片37的。
现在介绍根据第四实施例的半导体器件34的工作。
如上所述，导热片38的屏蔽部分38m介于下层半导体芯片36和上层半导体芯片37之间。屏蔽部分38m也通过一个或多个引线部分38n连接到基板35的地线35b。
因此，屏蔽部分38m保持在地电位，由此阻止了下层半导体芯片36和上层半导体芯片37之间的噪声传播。
在下层半导体芯片36和上层半导体芯片37中产生的热通过与屏蔽部分38m的接触点传输并由屏蔽部分38m、引线部分38n以及地线35b散发。这可以将下层半导体芯片36和上层半导体芯片37的热阻减小到模制树脂39的外表面(封装表面)。
由此，根据第四实施例的结构基本上具有第三实施例的相同效果。
此外，由于沿基板35顶面的整个周边形成地线35b，因此在下层半导体芯片36和上层半导体芯片37中产生的热传输到地线35b，并以较高的程度散开。
此外，下层半导体芯片36和上层半导体芯片37之间通过导热片38的屏蔽部分38m电连接增加了设计电路的自由度。
例如，设计的自由度增加使设计人员以较小的局限选择放置电极的位置。具体地，不需要相对于垂直于电路形成面的方向将下层半导体芯片36和上层半导体芯片37的对应突点设置在相同的位置，是由于导热片38提供了在横向和垂直方向中穿行的电连接路径。
此外，可以省略将下层半导体芯片36和上层半导体芯片37线键合到基板35的步骤，是由于下层半导体芯片36和上层半导体芯片37可以通过引线部分38n连接到基板35。
现在参考图9、10和11介绍第五实施例。图9示出了根据本发明第五实施例的半导体器件的剖面图。图10示出了根据本发明第五实施例的半导体器件的俯视平面图，其中部分模制树脂被切除。图10是沿图9的线C-C指示的方向截取的。图11示出了用在本发明第四实施例中的导热片以及下层半导体芯片和上层半导体芯片之间通过这种导热片的连接布局侧视剖面图。
现在参考图9，根据第五实施例的半导体器件显示在侧视图中并由总的参考符号41表示。根据第五实施例的半导体器件41与第四实施例的半导体器件之间的主要差别为可以改变导热片的结构以使下层半导体芯片和上层半导体芯片的突点直接相互接触。此外，基板和下层半导体芯片可以通过线键合相互连接。
除此之外，根据第五实施例的半导体器件可以具有与第三实施例基本上相同的结构。由此，省略了类似部件和布局的说明。
参考图9和10，根据第五实施例的半导体器件41包括垂直安装的两个半导体芯片。具体地，半导体器件41可以包括其中球形突点(其中两个显示为42a)形成为栅格图形以提供外部连接电极的基板42、其上形成有数字电路的下层半导体芯片(第一半导体芯片)43、以及其上形成有模拟电路的上层半导体芯片(第二半导体芯片)44。下层半导体芯片43和上层半导体芯片44的电路面相对。
导热片(热传输导体)45可以介于下层半导体芯片43和上层半导体芯片44之间。半导体器件41可以用模制树脂46密封。
参考图11，导热片45可以是柔性类似片形的部件，包括夹在绝缘层45b和45c之间形成叠层结构的屏蔽层45a。
如图10所示，导热片45包括介于下层半导体芯片43和上层半导体芯片44之间基本上矩形的屏蔽部分45m。导热片45还包括由矩形屏蔽部分45m的四个角伸出并且可以与基板42的地线连接的引线部分(其中两个显示为45n)。
再参考图11，下层半导体芯片43和上层半导体芯片44用对应的突点43a和44a相互连接。在对应的突点43a和44a连接的位置处，***孔45h形成在可以***对应的突点43a和44a的导热片45内。
以此方式，在形成***孔(例如45h)的位置处，下层半导体芯片43和上层半导体芯片44通过导热片45的屏蔽部分45m相互电连接。
下层半导体芯片43通过键合线47连接到基板。
导热片45可以通过引线部分(例如45n)连接到基板42的地线，由此保持在地电位。
在图9-11的特定布局中，导热片45的屏蔽部分45m的尺寸小于下层半导体芯片43，大于上层半导体芯片44。
现在介绍根据第五实施例的半导体器件41的工作。
如上所述，导热片45的屏蔽部分45m介于下层半导体芯片43和上层半导体芯片44之间。屏蔽部分45m也通过一个或多个引线部分45n连接到基板42的地线。
因此，屏蔽部分45m保持在地电位，由此阻止了下层半导体芯片43和上层半导体芯片44之间的噪声传播。
在下层半导体芯片43和上层半导体芯片44中产生的热通过与屏蔽部分45m的接触点传输并由其散发。这可以将下层半导体芯片43和上层半导体芯片44的热阻减小到模制树脂46的外表面(封装表面)。
由此，根据第五实施例的结构基本上具有第四实施例的相同效果。
此外，根据第五实施例的器件的制造成本可以较便宜，是由于简化了导热片的结构。
现在参考图12到18介绍根据第六实施例的半导体器件制造方法。图12示出了根据本发明第六实施例制造的半导体器件的侧视剖面图。图13示出了可以用在本发明第六实施例的制造方法中的安装器件结构的剖面图。图14示出了根据第六实施例制造的半导体器件中的基板结构的底部平面图。图15(a)到17(b)示出了本发明第六实施例的半导体器件制造方法的一系列侧视剖面图。图18示出了沿图16(a)的线D-D截取的剖面图。
根据第六实施例的半导体器件的制造方法适合于形成芯片上芯片(COC)半导体器件，与第五实施例中介绍的类似。回顾第五实施例，两个半导体芯片在垂直方向中排列并且电路形成面相对地安装在基板上。
参考图12，根据第六实施例制造的半导体器件51包括叠置并安装在基板52上的下层半导体芯片53(第一半导体芯片)和上层半导体芯片54(第二半导体芯片)。下和上层半导体芯片(53和54)的电路形成面相对，导热板或片(传热导体)55介于其间。可以用模制树脂56密封半导体器件51。
应该注意图12的特定例子示出了下层半导体芯片53和基板52之间的粘结剂固化为不均匀厚度的布局。由此，相对于基板52，下层半导体芯片53有某种程度的倾斜。通常，这种布局存在制造问题，是由于结构受到不均匀的机械压力。但作为一个特定的例子，位于粘结剂的较厚部分上的下层半导体芯片53的电极受到的压力大于粘结剂的较薄部分上形成的电极受到的压力。由此，器件的组装期间，会损坏这些电极周围的有源元件或其它电路部分。
下面介绍第六实施例中使用的安装装置，例如用粘结剂将上层半导体芯片54结合到安装在基板52上的下层半导体芯片53。
参考图13，安装装置用总的参考符号57表示，可以支撑安装在基板52上的下层半导体芯片53。例如，安装装置57可以包括安装台(或部件安装基底)58和安装工具(部件抓取工具)59。安装台58可以在相互垂直的方向中移动。安装工具59通过真空吸取来抓取上层半导体芯片54以将该上层半导体芯片54传送到下层半导体芯片53上面的点处。安装工具59将上层半导体芯片54放置在下层半导体芯片53上以将两个芯片连接在一起。
安装台58具有伸出的吸取部分(第一吸取部分)61，用于***到基板52中形成的孔52a。吸取孔61a形成在每个吸取部分61中。通过减压器(未示出，例如可以是喷射真空泵)的操作，可以沿吸取孔61a的路径吸取外部空气，下层半导体芯片53可以通过这种吸取保持到吸取部分61的前端面61b。
安装台58可以配备有加热器(未示出)，用于加热和固化可热固化的粘结剂。这种粘结剂例如可以将下层半导体芯片53粘贴到基板52。
安装工具59也具有吸取部分。这些吸取部分(第二吸取部分)由图13中的参考符号62表示。吸取孔62a可以形成在每个吸取部分62中。通过减压器(未示出)的操作，可以沿吸取孔62a的路径吸取外部空气，上层半导体芯片54可以通过这种吸取保持到吸取部分62的吸取面62b。类似于安装台58的方式，安装工具59包括内建加热器。
参考图14，在根据第六实施例的半导体器件中，第一步骤包括制备基板52。基板52例如包括在预定的位置具有预先形成的通孔(其中两个显示为52a)的布线板，以及提供在基板52底面上的外部连接电极(其中两个显示为52b)。通孔52a可以是圆形，安装台58的伸出吸取部分61可以***这些通孔内。
参考图15(a)，粘结剂63可以涂到基板52的芯片安装面。粘结剂63例如包括银膏。
参考图15(b)，此后，降低下层半导体芯片53并放置在基板52上。然后通过加热来固化粘结剂63。此外，突点53a可以形成在下层半导体芯片53上。
在以上介绍的将下层半导体芯片53安装到基板52上的步骤中，可以使用常规的安装装置。这种安装装置包括用于固定基板52的安装台64以及用于固定和降低下层半导体芯片53的安装工具65。在粘结剂63的固化期间，可以通过内建加热器加热安装台64。
参考图16(a)和图18，设置安装有下层半导体芯片53的基板52以使安装台58的伸出部分61***基板52的通孔52a内。由此通过吸取在伸出吸取部分61的前端面61b处来支撑下层半导体芯片53。
这时，导热板55可以通过吸取固定到安装工具59的吸取面62b。导热板55具有形成其内的***孔55h，下层半导体芯片53的突点53a可以***其内。
参考图16(b)，降低导热板55同时保持导热板55基本上平行于下层半导体芯片53。由此导热板55设置在下层半导体芯片53上。
现在参考图17(a)，上层半导体芯片54可以通过吸取固定到安装工具59的吸取面62b。
参考图17(b)，降低上层半导体芯片54同时保持下层半导体芯片53、导热板55以及上层半导体芯片54基本上平行。由此上层半导体芯片54设置在导热板55上并与其接合。同时，上和下层半导体芯片(53和54)可以通过导热板55内的***孔55h相互接触。
以上步骤之后为树脂密封步骤，以得到类似于图12所示的的半导体器件51。
以此方式，形成半导体器件51，其中不均匀的压力施加到下层半导体芯片53的电路形成面没有损坏电极周围的有源元件或其它电路部分。
根据第六实施例的方法，上层半导体芯片54接触其上放置有导热板55的下层半导体芯片53，同时上和下层半导体芯片(53和54)相互平行。这可以使沿形成突点53a的点处的接触压力基本上均匀。因此，即使粘结剂63厚度波动造成下层半导体芯片53相对于基板52倾斜，也可以避免下层半导体芯片53的电路破坏或损坏。
此外，导热板55可以设置在下层半导体芯片53上，以使导热板55的底面和内表面***孔55h抵压形成突点53a的点处。然而，即使在这种布局中，不平衡的压力没有施加在具体的点。因此，可以避免下层半导体芯片53b电路破坏或损坏。
由此，即使基板厚度波动，根据第六实施例的半导体器件的制造方法也可以获得这种有利效果。因此，可以提高成品率和/或可靠性。
此外，根据第六实施例的半导体器件的制造方法，由于垂直叠置可以减小器件尺寸，通过阻止下层半导体芯片53和上层半导体芯片54之间的噪声传播可以避免故障，并且可以提高散热能力，有助于更稳定的操作。由此可以制造具有高度可靠性的半导体器件。
现在参考图19到20(b)介绍根据第七实施例的半导体器件的制造方法。图19示出了根据本发明第七实施例制造的半导体器件的侧视剖面图。图20(a)和20(b)示出了根据本发明第七实施例的半导体器件制造方法的一系列侧视剖面图。
参考图19，第七实施例和第六实施例之间的主要差异在于可以省略将导热板设置在下层半导体芯片上的步骤。相反，在第六实施例中，导热板可以介于下层半导体芯片和上层半导体芯片之间。
根据第七实施例方法的其余部分及所得结构基本上与第六实施例的相同，由此省略了类似部件和布局的介绍。
参考图19，根据第七实施例制造的半导体器件66包括叠置并安装在基板67上的下层半导体芯片68(第一半导体芯片)和上层半导体芯片69(第二半导体芯片)。下和上层半导体芯片(68和69)的电路形成面相对。可以用模制树脂71密封半导体器件66。
参考图20(a)，在根据第七实施例的半导体器件中，设置安装有下层半导体芯片68的基板67以使安装台58的伸出部分61***基板67的通孔67a内。由此通过吸取在伸出吸取部分61的前端面61b处来支撑下层半导体芯片68。
这时，上层半导体芯片69可以通过吸取固定到安装工具59的吸取面62b。
参考图20(b)，降低上层半导体芯片69同时保持下层半导体芯片68和上层半导体芯片69基本上平行。上层半导体芯片69和下层半导体芯片68的电极(69和68)相互接触。可以通过热压装配将上层半导体芯片69压向下层半导体芯片68以结合芯片。
这时，安装台58和安装工具59可以用内建加热器加热到预定温度。在该阶段，可以在形成突点68a的点处将上层半导体芯片69和下层半导体芯片68相互压力装配在一起。
以上步骤之后接树脂密封步骤以得到类似于图19所示的半导体器件66。
以此方式，形成半导体器件66，其中不均匀的压力施加到下层半导体芯片68的电路形成面没有损坏电极周围的有源元件或其它电路部分。
根据第七实施例，上层半导体芯片69接触下层半导体芯片68，同时上和下层半导体芯片(68和69)相互平行。这可以使沿形成突点68a的点处的接触压力基本上均匀。因此，即使粘结剂厚度波动，例如可以避免下层半导体芯片68的电路破坏或损坏。
即使基板厚度波动，也可以获得相同程度的有利效果。因此，可以提高成品率和/或可靠性。
以上参考附图详细地介绍了本发明的以上实施例。然而，本发明的结构不限于这些特定结构，可以进行多种变化或修改同时不脱离本发明的精神。
例如，虽然以上实施例介绍了上层半导体芯片和下层半导体芯片在垂直方向中排列的结构，但是可以垂直叠置三个或更多的半导体芯片。此时，导热板或导热片可以介于每对相邻的半导体芯片之间。此外，除了其上都形成有数字电路的相邻半导体芯片之外，导热板或导热片可以介于每对相邻半导体芯片之间。
以上示出了上部的半导体芯片和导热板(或片或层)的尺寸小于下部的半导体芯片和/或导热板(或片或层)的例子。然而，本发明不限于这种布局。作为一个例子，如果需要，上部的半导体芯片的尺寸可以大于下部的结构。
以上示出了数字电路形成在下层半导体芯片上并且模拟电路形成在上层半导体芯片上的例子。此外，模拟电路可以形成在下层半导体芯片上，而数字电路可以形成在上层半导体芯片上，或者上和下层半导体芯片都有数字电路，或者都有模拟电路。
根据本发明的键合线位置也可以变化。举两个例子，对于第一实施例，键合线7、8和9的键合可以分别在安装下层半导体芯片3之后，安装导热板5和安装上层半导体芯片4之后进行。此外，安装下层半导体芯片3、导热板5以及上层半导体芯片4之后一起进行键合线7、8和9的键合。
还应注意可以提供导热板，不仅在半导体芯片之间，而且在半导体芯片的侧面上，以环绕例如包括键合线的芯片。在这种布局中，保持至少一个入口没有覆盖，通过该入口注入树脂。该布局可以将这种导热板的噪声阻挡能力扩展到包括例如键合线传播的噪声。
本发明包括导热板位置的变化。具体地，第一实施例介绍了导热板介于下层半导体芯片和上层半导体芯片之间的情况。然而，如图21所示，导热板75也可以用在安装有单个半导体芯片72的半导体器件73中。特别地，导热板75可以介于基板74和半导体芯片72之间。导热板75可以通过例如键合线76连接到基板74的地线。
这种布局可以用导热板75阻止基板74和半导体芯片72之间的噪声传播，并且通过导热板75散发半导体芯片72和基板74产生的热。因此，可以防止故障等，并且与图22所示的半导体芯片78直接安装在基板77上的常规半导体器件79相比，提高了可靠性。
本发明包括相对于导热板改变多个半导体芯片的放置。
如图23所示，半导体器件82包括排列在相同平面内的两个半导体芯片81a和81b。导热板84可以介于基板83和半导体芯片81a和81b之间。
根据本发明的导热片也可以进行变化。以上的第三实施例介绍了导热片具有包括夹在绝缘层28b和28c之间的屏蔽层28a的类似片形部件。然而，这种类似片形部件可以用其它结构代替。例如，参考图24，导热片28A具有屏蔽层28a形成在绝缘层28b上的简单结构。
本发明包括导热片结构的变化。也就是，传热导体的结构不限于以上介绍的板和类似片形结构。例如，可以通过将银膏涂在没有形成端子或其它部件的下层半导体芯片的区域上来形成导热层。形成导热层之后，可以安装上层半导体芯片。
本发明包括形成传热导体的材料变化。虽然以上的例子介绍了铝和铜的例子，但是可以使用其它金属，包括但不限于铬、银等。
在其它变型中，在与第四实施例类似的布局中，下层半导体芯片可以直接连接到上层半导体芯片，而不是借助导热片内的布线层。此外，在与第五实施例类似的布局中，下层半导体芯片和上层半导体芯片的对应突点通过导热片内的导体层相互连接。
本发明包括安装其内的半导体芯片的面对布局的变化。例如，第一实施例介绍了两个半导体芯片的电路形成面朝上的布局，而第四实施例介绍了两个半导体芯片的电路形成面相对的布局。然而，本发明的另一布局包括导热板或片介于具有的电路形成面都朝下的半导体芯片之间，或者介于没有形成电路的半导体芯片的相对面之间。
本发明还包括散热部件的其它变化。例如，第四实施例介绍了地线形成在基板35顶面周边上的情况。然而，如图25所示，备选的布局可以包括形成在器件侧面和基板35底面上的附加的散热金属层(散热部分)85。这种散热金属层85可以连接到地线35b。这样可确保更大程度的散热。
本发明还包括芯片粘结材料的其它变化。例如，第六实施例介绍了如银膏的粘结剂63涂到基板52的芯片安装面上之后，下层半导体芯片53可以降低并设置在基板52上。然而，代替银膏，在为安装降低下层半导体芯片53之前，可以将类似片形粘结剂放置在芯片安装面上。
当然，虽然第六实施例示出了具有导热板55的结构，但可以用导热片结构代替该部件，例如以上介绍的那些导热部件。
本发明还包括用于容纳安装装置的吸取部分的基板开口结构变化。例如，第六和第四实施例介绍了基板(例如52，67)可以包括预先形成的大量通孔(例如，52a，67a)。这些通孔(例如，52a，67a)具有圆形，容纳***其内的吸取部分61。然而，备选实施例可以包括其它形状的开口。例如，如图26所示，结构87具有例如类似槽形状的开口87a，并且预先形成。这种槽形开口87a能使吸取部分61***其内。此外，基板可包括各种形状开口的混合。例如，如图27所示，基板88可以包括圆形通孔(其中两个显示为88a)以及槽形开口(其中一个显示为88b)。
本发明还包括基板结构的变化。也就是，本发明的基板不限于布线板类型的结构。其它实施例可以引入引线框架作为基板，可以通过连接几个图形形成。在引线框架中形成开口或凹口以在给定的位置容纳吸取部分61。
本发明包括下层半导体芯片粘结到基板上的方式变化。例如，第六和第七实施例介绍了安装上层半导体芯片，同时下层半导体芯片相对于基板倾斜的情况。然而，如图28(a)到29所示，基板93提供有预定高度的间隔柱94。然后滴或涂足够量的粘结剂到基板93上的安装区93a。然后下层半导体芯片95降低到间隔柱94，由此粘结到基板93。
此外，如图30所示，基板93提供有类似框架的阻挡部分98，在阻挡部分98的四个角形成有缺口99。然后滴或涂足够量的粘结剂到阻挡部分98内基板93上的安装区。然后下层半导体芯片降低到阻挡部分98，由此粘结到基板93。
本发明可以包括芯片相互连接方式的变化。例如，第六和第七实施例介绍了COC型半导体器件的制造方法，其中两个半导体器件具有相对的电路形成面，并通过突点等相互连接。备选的实施例可以包括不同的芯片连接布局。例如，两个半导体芯片可以叠置并安装在具有的电路形成面朝上的基板上。上层半导体器件包括形成其内的通孔以及形成在底面上的突点。底面上的突点借助通孔连接到顶面中形成的电路。上层半导体芯片底面上的突点提供了与下层半导体芯片的电路形成面的连接。
如上所述，根据本发明的半导体器件，第一半导体芯片和第二半导体芯片可以在垂直方向中排列，由此可以减小器件尺寸。此外，提供传热导体连接到地并介于第一半导体芯片和第二半导体芯片之间，以阻挡第一半导体芯片和第二半导体芯片之间的噪声传播。
第一半导体芯片和第二半导体芯片产生的热可以通过与传热导体的接触点传输，并由其散发。这提高了散热能力并有助于更稳定的操作。由此提高了半导体器件的可靠性。
第一半导体芯片和第二半导体芯片可以通过传热导体电连接到基板，由此可以省略了通过其它方法，例如布线键合步骤，来连接第一半导体芯片和/或第二半导体芯片的步骤。
此外，在第一半导体芯片和第二半导体芯片之间的电连接可以通过传热导体。这可以增加电路设计中的自由度，包括放置提供到第一半导体芯片和第二半导体芯片的外部连接的端子的更大的自由度。
根据本发明的制造方法，可以消除粘合剂厚度波动的不利影响。因此，可以避免例如底层半导体芯片的破坏和损坏。这样，可以提高产量并确保更高的可靠性。
应当注意，虽然已经详细介绍了所述的各种实施例，但是对本发明可以进行各种变化、替代和改造，而不脱离本发明的的精神和范围。因此，本发明仅由附带的权利要求书限定。

Claims (19)

1.一种半导体器件，其上安装有至少一个半导体芯片，该半导体器件包括：
安装在基板上的至少一个半导体芯片；以及
介于从由所述至少一个半导体芯片和基板构成的组中选择的相邻两个成员之间的至少一个传热导体，所述至少一个传热导体电连接到用于提供地电位的基板地线，至少一个传热导体扩散由至少一个半导体芯片产生的热并阻止电磁噪声影响至少一个半导体芯片，
其中：半导体器件包括在基板上垂直方向中叠置的多个半导体芯片；所述多个半导体芯片的每一个通过多个信号线电连接到基板；以及至少一个传热导体通过至少一个地线连接到基板。
2.根据权利要求1的半导体器件，其中：
所述多个半导体芯片包括相邻叠置并具有面朝上远离基板的电路形成面的第一半导体芯片和第二半导体芯片；以及
所述至少一个传热导体介于所述第一半导体芯片和第二半导体芯片之间。
3.一种半导体器件，其上安装有至少一个半导体芯片，该半导体器件包括：
安装在基板上的至少一个半导体芯片；以及
介于从由所述至少一个半导体芯片和基板构成的组中选择的相邻两个成员之间的至少一个传热导体，所述至少一个传热导体电连接到用于提供地电位的基板地线，所述至少一个传热导体扩散由至少一个半导体芯片产生的热并阻止电磁噪声影响至少一个半导体芯片，
其中：半导体器件包括在基板上垂直方向中叠置的多个半导体芯片；所述多个半导体芯片包括相邻叠置并具有相互面对的电路形成面的第一半导体芯片和第二半导体芯片；以及
所述至少一个传热导体介于所述第一半导体芯片和第二半导体芯片之间。
4.根据权利要求3的半导体器件，其中：
所述至少一个传热导体包括叠层结构，该叠层结构具有电和热连接到基板地线的至少一个传热导体层、以及将所述多个半导体芯片之一的至少一个端子电连接基板的至少一个连接布线层。
5.根据权利要求3的半导体器件，其中：
所述至少一个传热导体包括叠层结构，该叠层结构具有电和热连接到基板地线的至少一个传热导体层、以及将第一半导体芯片和第二半导体芯片的对应端子相互电连接的至少一个连接布线层。
6.根据权利要求3的半导体器件，其中：
第一和第二半导体芯片通过所述至少一个传热导体中的开口相互直接电连接。
7.根据权利要求3的半导体器件，其中：
多个半导体芯片中最接近基板的半导体芯片通过至少一条线电连接到基板。
8.根据权利要求1或3的半导体器件，其中：
多个半导体芯片的至少一个之内形成有数字电路，多个半导体芯片的其它芯片之内形成有模拟电路。
9.根据权利要求1或3的半导体器件，其中：
至少一个传热导体包括金属板。
10.根据权利要求1或3的半导体器件，其中：
至少一个传热导体包括片形部件，该片形部件之内具有至少一个金属层。
11.根据权利要求1或3的半导体器件，其中：
沿着基板顶面的整个周边形成地线。
12.根据权利要求1或3的半导体器件，进一步包括：
传热部件，物理地连接到地线，并且位于半导体器件的侧面；以及
其中，用露出至少一部分传热部件的树脂材料密封半导体器件。
13.根据权利要求1或3的半导体器件，其中：
所述至少一个传热导体选自以下组成的组：导电板，包括金属板；导电片，包括金属片、具有屏蔽部分和从其角延伸的至少一个引线部分的导电片、具有屏蔽部分和从其边延伸的至少一个引线部分的导电片；叠层结构，包括具有热传导层和将一个半导体芯片和另一半导体芯片电连接的至少一个布线层的叠层结构、包括热传导层和形成其内使一个半导体芯片和另一半导体芯片直接电连接的多个连接孔的叠层结构、包括热传导层和将至少一个半导体芯片电连接到基板连接的至少一个布线层的叠层结构、包括铝的结构、包括铜的结构、包括铬的结构、以及包括银的结构。
14.一种半导体器件的制造方法，包括以下步骤：
用粘结剂材料将第一半导体芯片安装到基板的安装部分；
穿过基板中的至少一个开口***至少一个凸出吸取部件以通过吸力来水平地支撑第一半导体芯片，而不考虑在基板相对于第一半导体芯片的方向中的任何倾斜；以及
降低保持与第一半导体芯片平行的第二半导体芯片，以使第二半导体芯片的电极电连接第一半导体芯片的对应电极。
15.根据权利要求14的方法，其中：
基板包括一引线框架，该引线框架的安装部分小于第一半导体芯片，并且至少一个开口位于引线框架安装部分的周围。
16.根据权利要求14的方法，其中：
基板包括印刷布线板类型的结构，并且至少一个开口预先形成在该印刷布线板类型的结构中。
17.根据权利要求14的方法，还包括：
在降低第二半导体芯片之前，将保持与第一半导体芯片平行的传热导体降低到第一半导体芯片上的位置处；以及
降低第二半导体芯片的步骤包括保持第二半导体芯片平行于传热导体。
18.根据权利要求17的方法，其中：
第一半导体芯片包括第一连接端子；
降低传热导体的步骤包括定位传热导体以便其内形成的连接孔与第一连接端子对准；以及
降低第二半导体芯片的步骤包括定位第二半导体芯片以便其上形成的第二连接端子通过连接孔来接触对应的第一连接端子。
19.根据权利要求17的方法，其中：
所述传热导体选自以下组成的组：导电板，包括金属板；导电片，包括金属片、具有屏蔽部分和从其角延伸的至少一个引线部分的导电片、具有屏蔽部分和从其边延伸的至少一个引线部分的导电片；叠层结构，包括具有热传导层和将第一半导体芯片和第二半导体芯片电连接的至少一个布线层的叠层结构、包括热传导层和形成其内使第一半导体芯片和第二半导体芯片直接电连接的多个连接孔的叠层结构、包括热传导层和将至少一个半导体芯片电连接到基板连接的至少一个布线层的叠层结构、包括铝的结构、包括铜的结构、包括铬的结构、以及包括银的结构。
CNB031585361A 2002-09-18 2003-09-18 半导体器件及其制造方法 Expired - Fee Related CN100449754C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP272310/2002 2002-09-18
JP2002272310A JP2004111656A (ja) 2002-09-18 2002-09-18 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1495893A CN1495893A (zh) 2004-05-12
CN100449754C true CN100449754C (zh) 2009-01-07

Family

ID=31986895

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031585361A Expired - Fee Related CN100449754C (zh) 2002-09-18 2003-09-18 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7667312B2 (zh)
JP (1) JP2004111656A (zh)
KR (1) KR100899314B1 (zh)
CN (1) CN100449754C (zh)
TW (1) TWI222206B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708716B2 (ja) * 2003-02-27 2011-06-22 ルネサスエレクトロニクス株式会社 半導体集積回路装置、半導体集積回路装置の設計方法
JP4489485B2 (ja) 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP2005353911A (ja) * 2004-06-11 2005-12-22 Toshiba Corp 半導体装置
US7190068B2 (en) * 2004-06-25 2007-03-13 Intel Corporation Bottom heat spreader
DE102004036909B4 (de) 2004-07-29 2007-04-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
KR20060039044A (ko) * 2004-10-29 2006-05-08 삼성전기주식회사 스택형 반도체 멀티칩 패키지
JP2006173232A (ja) 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2006186053A (ja) * 2004-12-27 2006-07-13 Shinko Electric Ind Co Ltd 積層型半導体装置
JP4086068B2 (ja) * 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
JP4179292B2 (ja) 2005-02-21 2008-11-12 サンケン電気株式会社 半導体装置
JP4509052B2 (ja) 2005-03-29 2010-07-21 三洋電機株式会社 回路装置
JP4896010B2 (ja) * 2005-03-31 2012-03-14 スパンション エルエルシー 積層型半導体装置及びその製造方法
JP4748648B2 (ja) * 2005-03-31 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US7326592B2 (en) * 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
JP4408832B2 (ja) * 2005-05-20 2010-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4463178B2 (ja) 2005-09-30 2010-05-12 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
KR100714917B1 (ko) * 2005-10-28 2007-05-04 삼성전자주식회사 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
JP4577228B2 (ja) * 2006-02-09 2010-11-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2007234683A (ja) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007281011A (ja) * 2006-04-03 2007-10-25 Oki Electric Ind Co Ltd アナログ・デジタル混載半導体装置
KR100809693B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
TWI303874B (en) * 2006-08-08 2008-12-01 Via Tech Inc Multi-chip structure
DE102006044836B4 (de) * 2006-09-22 2012-08-30 Infineon Technologies Ag Module mit einem Abschirm- und/oder Wärmeableitungselement und Verfahren zu ihrer Herstellung
US7683460B2 (en) * 2006-09-22 2010-03-23 Infineon Technologies Ag Module with a shielding and/or heat dissipating element
JP2008091395A (ja) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd 半導体モジュールおよび半導体装置
US7691668B2 (en) * 2006-12-19 2010-04-06 Spansion Llc Method and apparatus for multi-chip packaging
JP5172311B2 (ja) * 2006-12-28 2013-03-27 三洋電機株式会社 半導体モジュールおよび携帯機器
US8063846B2 (en) 2006-12-28 2011-11-22 Sanyo Electric Co., Ltd. Semiconductor module and mobile apparatus
WO2008084841A1 (ja) 2007-01-11 2008-07-17 Nec Corporation 半導体装置
CN101617400A (zh) 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
US7705441B2 (en) * 2007-03-06 2010-04-27 Infineon Technologies Ag Semiconductor module
CN101150123B (zh) * 2007-10-31 2010-06-02 日月光半导体制造股份有限公司 具有电磁屏蔽罩盖的半导体封装结构
US8101996B2 (en) * 2008-04-15 2012-01-24 Fairchild Semiconductor Corporation Three-dimensional semiconductor device structures and methods
KR101004684B1 (ko) 2008-12-26 2011-01-04 주식회사 하이닉스반도체 적층형 반도체 패키지
JP2010199286A (ja) 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
JP2011138879A (ja) * 2009-12-28 2011-07-14 Nec Toshiba Space Systems Ltd デバイス設置構造
US8767408B2 (en) 2012-02-08 2014-07-01 Apple Inc. Three dimensional passive multi-component structures
JP5959097B2 (ja) * 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6332668B2 (ja) * 2014-03-19 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
FR3034253B1 (fr) * 2015-03-24 2018-09-07 3D Plus Dispositif de puce electronique a resistance thermique amelioree, et procede de fabrication associe
US20170025388A1 (en) * 2015-07-22 2017-01-26 Microchip Technology Incorporated Backside Stacked Die In An Integrated Circuit (IC) Package
WO2017038403A1 (ja) * 2015-09-01 2017-03-09 ソニー株式会社 積層体
US9972578B2 (en) 2016-03-29 2018-05-15 Microchip Technology Incorporated Stacked die ground shield
US11189573B2 (en) * 2016-03-31 2021-11-30 Intel Corporation Semiconductor package with electromagnetic interference shielding using metal layers and vias
CN109346457B (zh) * 2018-09-29 2021-03-23 华侨大学 一种具有电磁隔离功能的igbt功率模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
US6294838B1 (en) * 1997-09-24 2001-09-25 Utron Technology Inc. Multi-chip stacked package
JP2001339043A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
KR20020043395A (ko) * 2000-12-04 2002-06-10 마이클 디. 오브라이언 반도체 패키지

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317107A (en) * 1992-09-24 1994-05-31 Motorola, Inc. Shielded stripline configuration semiconductor device and method for making the same
KR100277882B1 (ko) 1998-11-07 2001-02-01 김영환 고집적회로 반도체 패키지 스택 및 그 제조방법
JP2000269411A (ja) 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4075204B2 (ja) 1999-04-09 2008-04-16 松下電器産業株式会社 積層型半導体装置
JP2001077297A (ja) 1999-09-07 2001-03-23 Sony Corp 半導体装置とその製造方法
JP3457593B2 (ja) 1999-11-04 2003-10-20 ローム株式会社 半導体装置
JP2001177051A (ja) 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
JP3651346B2 (ja) 2000-03-06 2005-05-25 カシオ計算機株式会社 半導体装置およびその製造方法
JP2001308258A (ja) 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
JP2002009226A (ja) 2000-06-20 2002-01-11 Seiko Epson Corp 半導体装置
JP2002043501A (ja) 2000-07-19 2002-02-08 Nec Tohoku Ltd モジュール及び基板
JP4570809B2 (ja) 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP2002110902A (ja) 2000-10-04 2002-04-12 Toshiba Corp 半導体素子及び半導体装置
JP2002134685A (ja) 2000-10-26 2002-05-10 Rohm Co Ltd 集積回路装置
WO2002045164A2 (en) * 2000-12-01 2002-06-06 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
US7479407B2 (en) * 2002-11-22 2009-01-20 Freescale Semiconductor, Inc. Digital and RF system and method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US6294838B1 (en) * 1997-09-24 2001-09-25 Utron Technology Inc. Multi-chip stacked package
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
JP2001339043A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
KR20020043395A (ko) * 2000-12-04 2002-06-10 마이클 디. 오브라이언 반도체 패키지

Also Published As

Publication number Publication date
US20040051170A1 (en) 2004-03-18
JP2004111656A (ja) 2004-04-08
KR20040025631A (ko) 2004-03-24
KR100899314B1 (ko) 2009-05-27
TWI222206B (en) 2004-10-11
TW200405542A (en) 2004-04-01
CN1495893A (zh) 2004-05-12
US7667312B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
CN100449754C (zh) 半导体器件及其制造方法
US6737750B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
US6657296B2 (en) Semicondctor package
US7271479B2 (en) Flip chip package including a non-planar heat spreader and method of making the same
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP4768012B2 (ja) 集積回路の他の集積回路への積層構造
US8941999B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US20060091542A1 (en) Flip chip package including a heat spreader having an edge with a recessed edge portion and method of making the same
US7692276B2 (en) Thermally enhanced ball grid array package formed in strip with one-piece die-attached exposed heat spreader
JP2009295959A (ja) 半導体装置及びその製造方法
JPH07335783A (ja) 半導体装置及び半導体装置ユニット
CN101236963B (zh) 半导体装置和用于该半导体装置的封装结构
US20140038363A1 (en) Tsop with impedance control
CN109891576A (zh) 半导体模块及其制造方法
CN105448860B (zh) 半导体装置
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
US7002251B2 (en) Semiconductor device
US6032355A (en) Method of forming thermal conductive structure on printed circuit board
CN108155172A (zh) 集成电路封装
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP2008078164A (ja) 半導体装置とその製造方法
JP4657262B2 (ja) 半導体装置
CN113496958B (zh) 基板及封装结构
JP3076812U (ja) 配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20190918

CF01 Termination of patent right due to non-payment of annual fee