CN101236963B - 半导体装置和用于该半导体装置的封装结构 - Google Patents
半导体装置和用于该半导体装置的封装结构 Download PDFInfo
- Publication number
- CN101236963B CN101236963B CN2008100014935A CN200810001493A CN101236963B CN 101236963 B CN101236963 B CN 101236963B CN 2008100014935 A CN2008100014935 A CN 2008100014935A CN 200810001493 A CN200810001493 A CN 200810001493A CN 101236963 B CN101236963 B CN 101236963B
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- semiconductor
- semiconductor device
- platform
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种半导体装置及用于该半导体装置的封装结构。该半导体装置包括具有不同保证温度的两个半导体芯片,所述两个半导体芯片单独地安装于彼此分开的两个台上且用树脂模密封。一个半导体芯片包括导致高于另一半导体芯片的保证温度的加热温度的发热电路,且其台的背面暴露于树脂模的外部。这减少了从一个半导体芯片到另一半导体芯片所传输的热量,由此改善了半导体装置的可靠性。或者,具有不同高度的两个半导体芯片安装于单个台上,其中导致高加热温度的一个半导体芯片与另一半导体芯片相比在高度上降低,由此增加半导体芯片之间的热传输路径,且由此减少将一个半导体芯片的热耗散到基板的热耗散路径。
Description
技术领域
本发明涉及半导体装置和用于在基板上安装半导体装置的封装结构。
背景技术
传统上,已经开发了各种类型的半导体装置且由各制造商制造。例如,日本特开公报No.2000-150725披露了一种结构,其中半导体芯片安装于矩形台的表面上且用树脂模密封。在该类型的半导体装置中,为了高效耗散由半导体芯片产生的热量的目的,台的背面暴露于树脂模的外部且经由焊料与基板(或电路板)接合。
具有前述结构的一些传统已知的半导体装置可以每个包括安装在单个台的表面上的具有不同保证温度(guarantee temperature)(或者工作温度)的两个半导体芯片。
然而,当具有不同保证温度的两个半导体芯片安装于半导体装置的单个基板的表面上时,由具有较高保证温度的半导体芯片产生的热量不期望地传输到具有较低保证温度的另一半导体芯片,使得另一半导体芯片的温度超过其保证温度,由此导致半导体装置中的工作误差。
当具有不同保证温度的两个半导体芯片安装于单个台上时,经由台和树脂模在两个半导体芯片之间产生热传输,由此壳体(或封装)的温度增加,使得半导体芯片的温度可能超过保证正常工作的保证温度,由此导致半导体装置中的工作误差。基于例如壳体温度、结温度和环境温度来决定相对于每个半导体芯片的保证温度。
发明内容
本发明的一目的为提供一种半导体装置,其允许由每个半导体芯片产生的热量高效地耗散,由此抑制具有不同加热温度的多个半导体芯片之间的热传导。
本发明还适用于包括具有不同的保证温度(或者工作温度)的多个半导体芯片的半导体装置,以及包括多个半导体芯片,其中一个半导体芯片的加热温度变得高于其它半导体芯片的保证温度的半导体装置。
在本发明的第一方面,一种半导体装置包括多个台,每个具有矩形形状,其设置于同一平面中且彼此分开;多个半导体芯片,包括单独地安装于所述台的表面上的第一半导体芯片和第二半导体芯片,其中第一半导体芯片包括导致的加热温度高于第二半导体芯片引起的加热温度的发热电路;和树脂模,用于在其中密封多个半导体芯片和多个台,其中用于安装第一半导体芯片的台的背面暴露于树脂模的外部。
因为用于单独安装具有不同保证温度的第一和第二半导体芯片的台在树脂模内彼此分开,可以减少由第一半导体芯片的发热电路产生并传输到第二半导体芯片的热量。换而言之,可以防止第二半导体芯片的温度超过保证温度。当半导体装置安装于基板(或电路板)上时,暴露于树脂模的外部的台的背面经由焊料焊接到配置在基板上的散热垫;由此,可以高效地将第一半导体芯片的热传输到基板。
在以上,发热电路形成于与第二半导体芯片分开的第一半导体芯片的预定区域中。这增加了第一半导体芯片的发热电路和第二半导体芯片之间的距离;因此,可以进一步减少从第一半导体芯片传输到第二半导体芯片的热量。
另外,一对台彼此相邻设置且由至少一个互连构件一体地互连在一起,所述互连构件的宽度小于每个台的宽度。
在半导体装置的制造中,这样形成树脂模,即使得用于单独安装半导体芯片的台配置在金属模的空腔内,在金属模的空腔内引入熔融的树脂以形成树脂模。
为了使得台的背面暴露于树脂模的外部,需要将台配置在金属模的空腔内。这里,互连构件防止台由于熔融树脂模的流动而不期望地在空腔的内壁上方浮动;因此,可以可靠地使得台的背面暴露于树脂模的外部。互连构件具有小的宽度,该宽度小于台的宽度,从而减少从第一半导体芯片传输到第二半导体芯片的热量。
互连构件由在厚度方向上从所述台的背面凹入的凹陷形成。这里,尽管经由互连构件互连的台的背面暴露于树脂模的外部,互连构件完全嵌入树脂模内。当半导体装置安装于基板上从而使得台经由焊料接合基板的散热垫时,可以可靠地防止焊料泄漏并在台上扩散;换而言之,可以可靠地防止由第一半导体芯片产生的热经由焊料传输到第二半导体芯片。
一个台的两端和和另一个台的两端可以经由所述互连构件在宽度方向互连在一起。这增加了第一半导体芯片的热量经由互连构件传输到第二半导体芯片所经过的热传导路径;因此,可以进一步减少从第一半导体芯片传输到第二半导体芯片的热量。
一种适于该半导体装置的封装结构包括至少一个散热垫,所述散热垫具有用于接合用于安装第一半导体芯片的台的背面的预定区域,其中散热垫的总面积大于暴露于树脂模外部的台的背面的暴露的面积,且其中除了与台的背面相对设置的所述预定区域,散热垫用抗蚀剂膜(resist film)覆盖。这使得可以将第一半导体芯片的热量扩散到总面积大于台的暴露面积的散热垫;因此可以高效地耗散第一半导体芯片的热量。因为散热垫用抗蚀剂膜覆盖,所以即使当另一台(不是安装第一半导体芯片的台)的背面位置与散热垫相对,可以容易地防止另一台经由焊料接合散热垫。如上所述,对封装结构进行了设计以防止第一半导体芯片的热量不期望地经由散热垫传输到第二半导体芯片。
简而言之,因为半导体芯片单独地安装于彼此分开的台上,可以减少由具有相对高保证温度的第一半导体芯片产生且传输到具有相对低保证温度的第二半导体芯片的热量;由此,可以改善半导体装置的可靠性。
在本发明的第二方面,一种半导体装置包括:多个半导体芯片,例如第一半导体芯片和第二半导体芯片;单个台,具有矩形形状,所述多个半导体芯片安装在其表面上;多条引脚,所述多条引脚的第一端电连接到多个半导体芯片;树脂模,用于密封半导体芯片、台和引脚的第一端,从而台的背面的预定区域和引脚的第二端暴露于树脂模的外部,其中导致高加热温度的第一半导体芯片与第二半导体芯片相比在高度上降低。这里,第一半导体芯片安装于台的第一区上,且第二半导体芯片安装于台的第二区上。另外,第二半导体芯片的保证温度低于第一半导体芯片的保证温度。
当半导体装置安装于基板(或电路板)上时,暴露于树脂模外部的台背面暴露的区域经由焊料接合基板的散热垫。因为与第二半导体芯片的表面相比,第一半导体芯片的表面位置靠近台的表面,所以可以减少将第一半导体芯片的热量经由台和焊料耗散到基板的散热垫的散热路径。即,可以高效地将第一半导体芯片的热量耗散到基板。
另外,半导体装置设计为增加半导体芯片的表面之间的距离而不增加其间的间隙,其中从第一半导体芯片的表面到第二半导体芯片的表面的方向与从第一半导体芯片的表面到基板的散热路径的方向相反。这使得可以防止第一半导体芯片的热量过度传输到第二半导体芯片;即,可以防止第二半导体芯片的温度超过保证温度。
半导体装置设计为使得第一半导体芯片的厚度小于第二半导体芯片的厚度;具有矩形形状的间隔物夹置于台和第二半导体芯片之间;或第一半导体芯片安装于凹陷中,该凹陷通过在台的厚度方向使台部分地凹入而形成。
前述的设计可靠地保证了第一半导体芯片的表面与第二半导体芯片的表面相比在高度上降低。通过适当地组合前述的设计,可以进一步增加第一半导体芯片和第二半导体芯片之间的高度差。
当第一半导体芯片设置于形成于台的第一区中的凹陷(由此减小了台的第一区的厚度)中时,可以减少与从第一半导体芯片到基板的散热路径相关联的台的热阻。由此,可以高效地将第一半导体芯片的热量耗散到基板。
或者,半导体装置设计为使得狭缝形成于第一半导体芯片和第二半导体芯片之间的台的预定位置,且在半导体芯片的宽度方向上延伸。这里,狭缝通过使台的表面部分地凹入而形成;狭缝通过使台的背面部分地凹入而形成;或狭缝在台的厚度方向上贯穿台。
通过狭缝,台的总表面面积分为用于单独安装第一半导体芯片和第二半导体芯片的第一区和第二区。这里,沿第一和第二半导体芯片的排列方向的台的横截面积在狭缝处与台的其他部分相比减小。即,台的热阻在狭缝处与台的其他部分相比增加。这使得第一半导体芯片的热量难于从台的第一区传输到第二区。由此,可以减少从第一半导体芯片传输到第二半导体芯片的热量。
另外,狭缝靠近第二半导体芯片设置且偏离台上的第一半导体芯片和第二半导体芯片之间的中心位置。与台的第二区的体积相比这增加了台的第一区的体积;因此,可以减少从第一半导体芯片到基板的方向上台的热阻。由此,与在台中狭缝的形成无关,可以高效地将第一半导体芯片的热量耗散到基板。
附带地,所述半导体装置中所述第一和第二半导体芯片的高度每个都是从所述台的表面或者所述台的背面到每个半导体芯片的上表面测量的。
附图说明
参考以下的附图,将更详细地描述本发明的这些和其他目的、方面和实施例,其中:
图1为显示根据本发明的第一实施例的半导体装置的总体结构的平面图;
图2为显示安装于基板上的图1的半导体装置的构造的纵向截面图;
图3为显示安装于半导体装置的台上的半导体芯片的示意性平面图,其指示了用于形成发热电路的区域以及用于测量温度的点;
图4为显示安装于多层基板上的半导体装置的纵向截面图;
图5为显示根据第一实施例的变体的半导体装置的总体结构的平面图;
图6为显示安装于基板上的图5的半导体装置的构造的纵向截面图;
图7为显示根据本发明的第二实施例的半导体装置的总体结构的平面图;
图8为显示安装于基板上的图7的半导体装置的构造的纵向截面图;
图9为显示根据第二实施例的变体的半导体装置的总体结构的平面图,其中半导体芯片之间形成贯穿台的狭缝;
图10为显示安装于基板上的图9的半导体装置的构造的纵向截面图;
图11为显示半导体装置的构造的纵向截面图,其中通过部分地凹入台的背面形成狭缝;
图12为半导体装置的构造的纵向截面图,显示其中通过部分地凹入台的表面形成狭缝;
图13为半导体装置的构造的纵向截面图,其中第二半导体芯片经由间隔物安装于台上且由此与导致高加热温度的第一半导体芯片相比在高度上升高;以及
图14为半导体装置的构造的纵向截面图,其中第一半导体芯片安装于台的凹陷上,且由此与第二半导体芯片相比在高度上降低。
具体实施方式
将参考附图通过例子进一步详细描述本发明。
1、第一实施例
将参考图1至4详细描述根据本发明第一实施例的半导体装置1。
如图1和2所示,第一实施例的半导体装置1用于电源,比如用于驱动扬声器的电源或脉冲宽度(PW)调制电源,其中半导体装置1包括第一半导体芯片3(作为模拟芯片)和第二半导体芯片5(作为数字芯片)。即,对半导体装置1进行设计以同时适应模拟电路和数字电路。
半导体装置1包括具有用于安装半导体芯片3和5的表面7a和9a的两个台7和9、排列在台7和9的周围区域中且电连接到半导体芯片3和5的多个引脚11、以及用于密封台7和9以及引脚11的树脂模13。半导体装置1通过QFP(四线扁平封装)的方式封装,其中引脚11从树脂模13的侧面13b部分地突出到外部。
每个具有薄带状形状的引脚11分别向台7和9延长,其中嵌入树脂模13内部的引脚11的第一端11a经由导线15电连接到半导体芯片3和5。突出到树脂模13之外的引脚11的第二端11b朝着树脂模13的下表面13a向下弯曲,且电连接到用于安装半导体装置1的基板(或电路板)31。
每个台7和9在平面图中具有矩形形状,且以相互之间预定的距离水平对齐。台7和9的边沿树脂模13的侧面13b排列。
台7和9的背面7b和9b部分形成了树脂模13的下表面13a,其中它们暴露于树脂模13的外部。台7的背面7b在台7的厚度方向上部分地凹入,从而在其周边形成凹陷7c。相似地,台9的背面9b在台9的厚度方向上部分地凹入,从而在其周边形成凹陷9c。将树脂模13部分地引入凹陷7c和9c,从而防止台7和9从树脂模13剥落。
安装于第一台7上的第一半导体芯片3的保证温度高于安装于第二台9上的第二半导体芯片5的保证温度。具体而言,第一半导体芯片3包括产生高于第二半导体芯片5的保证温度的加热温度的发热电路,比如脉冲宽度调制(PWM)电路。
如图3所示,发热电路形成于区域S1中,在平面图中区域S1包括于第一半导体芯片3的总体区域中,且与第二半导体芯片5的总体区域分开。这里,区域S 1配置在沿半导体芯片3和5的排列方向与第二半导体芯片5隔开的第一半导体芯片3的远侧。具体而言,用于形成发热电路的区域S 1具有预定的尺寸,其长度大致为第一半导体芯片3的长度的一半,且其宽度大致等于第一半导体芯片3的宽度。
半导体芯片3和5经由导线17电连接在一起,如图1和2所示。
在具有前述构造的半导体装置1的制造中,通过在由铜材料等构成的薄金属板上进行压力加工和蚀刻来制备形成引线框架(未示出)。除了台7和9与引脚11,引线框架还包括与引脚11的第二端11b相联而集体地互连所有引脚11的框架(未显示)和将台7和9互连到该框架的多个互连引脚19和21。即,形成引线框架来一体的组合台7和9以及引脚11。互连引脚19连接到台7的外端7d,而互连引脚21连接到台9的外端9d,其中外端7d和9d在台7和9的排列方向彼此相对设置。
顺便提及,引脚11的弯曲工艺可以与引线框架的形成同时进行,或独立于引线框架的形成来进行。
在引线框架的形成完成之后,将半导体芯片3和5分别地安装于台7和9上,且然后经由导线15电连接到引脚11的第一端11a,其中半导体芯片3和5也经由导线17电连接在一起。
其后,形成树脂模13以完全密封半导体芯片3和5、台7和9、引脚11,和导线15和17。在该成模工艺中,半导体芯片3和5、台7和9、引脚11,和导线15和17配置在形成树脂模13的外形的金属模(未显示)的空腔之内。暴露于树脂模13的下表面13a外部的台7和9的背面7b和9b配置在金属模的空腔的内壁上,而引脚11的第二端11b和框架配置在空腔之外。在该状态中,将熔化的树脂引入金属模的空腔中以形成树脂模13。
最后,将以树脂模13密封的引线框架从金属模取出;然后,将位于树脂模13之外的框架和互连引脚19和21切掉,由此完成了半导体装置1的制造。
前述半导体装置1安装于基板31上。具体而言,树脂模13的下表面13a与基板31的表面31a相对地设置,基板31的表面31a上形成多个电极垫33和散热垫34和35。然后,引脚11的第二端11b经由焊料36焊接到电极垫33。另外,台7和9的背面7b和9b单独地经由焊料37焊接到散热垫34和35。
如上所述,台7和9单独地接合到彼此分开的散热垫34和35,由此可以可靠地防止焊料37(接合台7和9)不期望地彼此粘接。
接下来,将对于工作中的半导体装置1的半导体芯片3和5的温度描述模拟结果。
模拟对于半导体装置1进行,在该半导体装置1中,半导体芯片3和5之间的距离设定为1.2mm,第一半导体芯片3的保证温度设定为150℃,第二半导体芯片5的保证温度设定为125℃。另外,台7和9均具有相同的热导率342W/mK,且树脂模13的热导率为0.95W/mK。
如图3所示,在规则地排列在半导体芯片3的表面上的六个点P1到P6测量半导体芯片3的温度,在规则地排列在半导体芯片5的表面上的六个点P7到P 12测量半导体芯片5的温度。具体而言,点P1到P6在半导体芯片3的长度方向排成两行,且还在半导体芯片3的宽度方向排成三行。类似地,点P7到P12在半导体芯片5的长度方向排成两行,且还在半导体芯片5的宽度方向排成三行。
对于比较例(即,“对比”)以及半导体装置1的一个示例(即“实施例”)进行模拟,在比较例中,两个半导体芯片(对应于半导体芯片3和5)安装于单个台上。这里,在点P1到P6对于作为模拟芯片的半导体芯片3进行温度测量。结果显示于表1中。另外,在点P7到P12对于作为数字芯片的半导体芯片5进行温度测量。结果如表2所示。
表1
[测量单位:℃]
表2
[测量单位:℃]
表1清楚地显示了对于实施例和比较例,在排列于形成第一半导体芯片3中的发热电路的区域S1中的点P1到P3测量到相似的温度值(约150℃)。另外,对于实施例和比较例,在比排列在区域S1中的点P1到P3靠近第二半导体芯片5的点P4到P6,测量到相似的温度值(约147℃)。这里,点P4到P6处的温度稍微低于点P1到P3处的温度。
表2清楚地显示了比较例的第二半导体芯片5的温度为约135℃,比第二半导体芯片5的保证温度高了10℃或者更多。这是因为,在比较例中,由第一半导体芯片3的发热电路产生的热量经由具有较高热导率的单个台传输到第二半导体芯片5。
在与比较例比较的实施例中,第二半导体芯片5的温度为约115℃,比第二半导体芯片5的保证温度低了约10℃。这是因为在该实施例中,半导体芯片3和5单独地安装于彼此分离的台7和9上,且仅具有较低热导率的树脂模13的预定部分隔在半导体芯片3和5之间,由此可以减少从第一半导体芯片3传输到第二半导体芯片5的热量。
在第一实施例的半导体装置1中,具有不同保证温度的半导体芯片3和5单独地安装于彼此稍微分开的台7和9上,因此,可以减少由第一半导体芯片3的发热电路产生然后传输到第二半导体芯片5的热量。简而言之,可以防止第二半导体芯片5的温度不期望地超过保证温度。换而言之,可以减少从具有较高保证温度的第一半导体芯片3传输到具有较低保证温度的第二半导体芯片5的热量,由此改善半导体装置1的可靠性。
当将半导体装置1安装于基板31上时,暴露于半导体装置1的外部的台7的背面7b经由焊料37焊接到基板31的散热垫34,由此可以高效地将由第一半导体芯片3产生的热量向基板31耗散。
另外,对半导体装置1进行设计,使得发热电路配置在与第二半导体芯片5分开的第一半导体芯片3的远侧,第二半导体芯片5排列为邻近第一半导体芯片3。这使得可以增加发热电路和第二半导体芯片5之间的距离;由此,可以进一步减少从第一半导体芯片3传输到第二半导体芯片5的热量。
在适于该半导体装置1的封装结构中,单独经由焊料37接合台7和9的散热垫34和35稍微彼此分开。这使得可以防止接合台7和9的焊料37相互彼此粘接;由此,可以可靠地防止由第一半导体芯片3产生的热量经由焊料37传输到第二半导体芯片5。
第一实施例的半导体装置基本上设计为使得用于安装第二半导体芯片5的台9接合散热垫35;但这不是限制。即,当由第二半导体芯片5产生的热量非常低时,台9不需接合散热垫35。例如,可以将散热垫35从基板31排除,使得第二台9直接经由焊料37接合基板31。另外,半导体装置1不必要安装于如图2所示的基板31上。而是,半导体装置1可以安装于图4所示基板(或电路板)41上。
具有大于台7的暴露面积的较大面积的散热垫42形成于基板41的表面41a上。散热垫42接合台7的背面7b且完全覆盖树脂模13的下表面13a。
除了与台7的背面相对设置的散热垫42的预定区域,散热垫42用抗蚀剂膜43覆盖。除了与引脚11的第二端11b相对设置的预定区域,抗蚀剂膜43覆盖电极垫44。
每个均由具有较高热导率的铜箔组成且每个均在基板41的平面方向上延伸的多个热传导层45A、45B和45C,形成于基板41之内和基板41的背面41b上。热传导层45A到45C经由多个通孔46连接到散热垫42,所述多个通孔46从基板41的背面41b到散热垫42垂直穿过基板41。
为了在基板41上安装半导体装置1,通过丝网印刷将焊料材料施加到基板41的表面41a。具体而言,焊料47仅保留在电极垫44和散热垫42外露的部分上,而没有保留在抗蚀剂膜43上。
在前述的状态,半导体装置1安装于基板41的表面41a上,然后,焊料在其之间回流(reflow);由此,引脚11的第二端11b牢固地接合电极垫44,且台7牢固地接合散热垫42。
根据安装于基板41上的半导体装置1采用的封装结构,可以通过面积大于台7的暴露面积的散热垫42扩散由第一半导体芯片3产生的热。另外,热量经由通孔46从散热垫42传输到热传导层45A到45C;由此,可以高效的实现与第一半导体芯片3相关的散热。
因为散热垫42由抗蚀剂膜43覆盖,可以使得与基板41相对设置的台9的背面9b直接靠近散热垫42而没有焊料;由此,可以可靠地防止由第一半导体芯片3产生的热量经由散热垫42传输到第二半导体芯片5。
接下来,将参考图5和6关于半导体装置51描述第一实施例的变体,图5和6中与半导体装置1中相同的部件由相同的附图标记指示;因此,将按需要省略其描述。
如图5和6所示,半导体装置51包括两个台7和9,经由互连构件53一体地互连在一起,互连构件53的宽度小于台7和9的宽度。具体而言,互连构件53与台7和9一体形成在一起,使得台7和9的相对端7e和9e经由互连构件53在宽度方向互连在一起。
互连构件53具有凹陷53a,凹陷53a在厚度方向上从台7和9的背面7b和9b凹入,其中凹陷53a的厚度大致为台7和9的厚度的一半。由于这样的结构,互连构件53完全嵌入于树脂模13之内;由此,台7和9的背面7b和9b暴露于树脂模13的下表面13a的外部,而它们相互彼此分开。
在半导体装置51的制造中,预先制备引线框架,该引线框架基本上设计相似于半导体装置1的引线框架但还包括互连构件53。这里,互连构件53的凹陷53a可以通过用于局部下压互连构件53的背面的压力加工而与引线框架的形成同时形成;或者,它们可以通过用于部分地去除互连构件53的背面的蚀刻形成。或者,凹陷53a可以在引线框架形成之后形成。
在完成引线框架的形成之后,与半导体装置1的制造相似,将半导体芯片3和5单独安装于台7和9上;然后,在半导体芯片3和5与引脚11之间配置导线15,在半导体芯片3和5之间配置导线17。其后,形成树脂模13以完全密封半导体芯片3和5、台7和9、引脚11以及导线15和17。
与半导体装置1的制造相似,台7和9的背面7b和9b配置在金属模(未显示)的空腔的内壁上;然后,将熔融的树脂引入空腔中以形成树脂模13,其中台7和9的背面7b和9b暴露于树脂模13的下表面13a的外部。这里,台7和9的终端部7d和9d由引脚19和21支撑,且台7和9的其他端部7e和9e由互连构件53支撑。因此,可以容易地防止台7和9由于熔融树脂的流动而不期望地自空腔的内壁浮动。在半导体装置51中,一对互连构件53与台7和9的相对端7e和9e都互连;因此,可以可靠地防止台7和9的相对端7e和9e不期望地在台7和9的宽度方向浮动。
与制造半导体装置1相似,在完成树脂模13的形成之后,将位于树脂模13之外的框架和互连引脚19切掉以完成半导体装置51的制造。
与半导体装置1相似,当半导体装置51安装于基板31上时,引脚11的第二端11b经由焊料36焊接到电极垫33,且台7和9的背面7b和9b单独地经由焊料37接合到散热垫34和35。
因为台7和9经由互连构件53相互连接在一起,它们的背面7b和9b彼此分开且暴露于树脂模13的下表面13a的外部;因此,可以可靠地防止焊料37泄漏并在台7和9上扩散。
半导体装置51展示了与前述半导体装置1的效果相似的出色效果。在半导体装置51中,由第一半导体芯片3产生的热量可以经由宽度小于台7和9的宽度的互连构件53传输到第二半导体芯片5,其中可以显著地减少从第一半导体芯片3经由互连构件53传输到第二半导体芯片5的热量。
由于提供了互连构件53,可以防止台7和9在树脂模13的形成期间在空腔的内壁上方浮动。这使得可以可靠地将台7和9的背面7b和9b暴露于树脂模13的下表面13a的外部。
因为互连构件53嵌入于树脂模13内,可以可靠地防止焊料37泄漏并在台7和9上扩散。另外,可以可靠地防止由第一半导体芯片3产生的热量经由焊料37传输到第二半导体芯片5。
因为互连构件53互连在宽度方向上设置的台7和9的相对端7e和9e的预定部分,可以增加第一半导体芯片3和第二半导体芯片5之间经由互连构件53的热传导路径的长度。这使得可以进一步减小从第一半导体芯片3传输到第二半导体芯片5的热量。
半导体装置51设计为使得互连构件53的厚度大致为台7和9的厚度的一半;但这不是限制。仅要求互连构件53完全嵌入树脂模13内;换而言之,仅要求互连构件53形成于台7和9背面7b和9b的凹陷中。因此,可以修改半导体装置51,使得互连构件53向上弯曲以从台7和9的表面7a和9a突出。
互连构件53不必要嵌入树脂模13内。为了简单地防止台7和9在树脂模13的形成期间在空腔内浮动,可以修改互连构件53,使得它们与台7和9的背面7b和9b一起暴露于树脂模13的下表面13a的外部。
互连构件53不必要成对或以对称方式形成。即,可以形成单个互连构件53;或者,可以形成三个以上的互连构件53。
在第一实施例及其变体中,台7和9的背面7b和9b暴露于树脂模13的外部;但这不是限制。仅要求用于安装具有较高保证温度的第一半导体芯片3的台7的背面7b暴露于树脂模13的外部。
第一实施例以每个包括用于单独安装半导体芯片3和5的台7和9的半导体装置1和51来描述;但这不是限制。第一实施例可以应用于其他类型的半导体装置,每个这些半导体装置包括用于单独地安装三个以上半导体芯片的三个以上的台。
第一实施例以QFP类型的半导体装置1和51来描述,其中引脚11部分暴露于树脂模13之外;但这不是限制。第一实施例可以应用于QFN(四方扁平无引脚封装)型的半导体装置,其中引脚11部分地暴露于树脂模13的下表面13a和侧面13b。
2、第二实施例
将参考图7和8描述根据本发明的第二实施例的半导体装置101。第二实施例的半导体装置101用于将电能提供给电路的电源,比如电源和脉冲宽度调制(PWM)电源。半导体装置101包括第一半导体芯片103(作为模拟芯片)和第二半导体芯片105(作为数字芯片)。即,半导体装置101可以同时适应模拟电路和数字电路。
半导体装置101包括具有在其上安装半导体芯片103和105的表面107a的台107、排列在台107的周围区域中且经由导线115电连接到半导体芯片103和105的多个引脚(或外部连接端)111、以及用于密封半导体芯片103和105、台107以及引脚111的树脂模113。半导体装置101是QFP(四线扁平封装)类型,其中引脚111从树脂模113的侧面113b部分地突出。
引脚111每个具有薄带状形状并向台107延伸,其中嵌入树脂模113内部的引脚111的第一端111a经由导线115电连接到半导体芯片103和105。突出到树脂模113的侧面113b之外的引脚111的第二端111b,每个都向着树脂模113的下表面113a向下弯曲,且电连接到用于安装半导体装置101的基板(或电路板)131。
树脂模113由用填充剂掺杂的树脂材料构成,填充剂由氧化硅、碳等组成。由此,可以通过树脂模113高效地耗散由半导体芯片103和105产生的热。
台107形成为具有四边的矩形形状,四边沿树脂模113的侧面113b设置。台107的背面107b与树脂模113的下表面113a形成大致同一平面。即,台107的背面107b暴露于树脂模113的外部。
凹陷107c形成于台107的周边中,且在厚度方向上从台107的背面107b凹入。因为将树脂模113部分地引入凹陷107c,可以防止台107从树脂模113分离。
半导体芯片103和105排列在台107的平面方向上,且彼此分开;其中它们经由导线117电连接在一起。第一半导体芯片103包括引起较高加热温度的电路,该较高加热温度高于包括在第二半导体芯片105中的电路引起的加热温度。即,比如导致较高加热温度的脉冲宽度调制(PWM)电路的电路形成于第一半导体芯片103的表面103a上,该加热温度高于形成于第二半导体芯片105的表面105a上的电路的加热温度。
前述的电路配置在第一半导体芯片103的表面103a的远侧区域中,第一半导体芯片103在半导体芯片103和105的排列方向上与第二半导体芯片105分开。例如,前述区域的长度为大致第一半导体芯片103的长度的一半,且宽度基本上等于第一半导体芯片103的宽度。
另外,第一半导体芯片103的厚度小于第二半导体芯片105的厚度。因此,从台107的表面107a测量的第一半导体芯片103的表面103a的高度低于第二半导体芯片105的表面105a的高度。在半导体芯片103和105的制造中,在将晶片分为对应于半导体芯片103和105的单独的小块之前,通过与半导体芯片103和105相关地控制在晶片上进行的研磨的量,在晶片的下表面上进行背研磨,由此实现相对于半导体芯片103和105的不同厚度。
具体而言,例如,当使用其厚度为625μm的单个晶片来生产半导体芯片103和105时,施加到第一半导体芯片103的研磨量设定为25μm,使得第一半导体芯片103的厚度为600μm,而施加到第二半导体芯片105的研磨量设定为425μm,使得第二半导体芯片105的厚度为200μm。
当然,可以使用具有不同厚度的两个晶片来用于具有不同厚度的半导体芯片103和105的制造。
在半导体装置101的制造中,使用经历压力加工和蚀刻的、由铜材料构成的薄金属板来准备和制作引线框架(未显示)。除了台107和引脚111之外,引线框架还包括总体地互连引脚111的第二端111b的框架(未显示)和将框架连接到台107的多个互连引脚119。互连引脚119互连到具有矩形形状的台107的角部。即,引线框架形成为将台107和引脚111一体地互连在一起。
引脚111的弯曲工艺可以与引线框架的形成同时进行,或独立于引线框架的形成来进行。
在引线框架的形成完成之后,将半导体芯片103和105安装于台107的表面107a上,然后电连接到引脚111的第一端111a,其中半导体芯片103和105经由导线117电连接到一起。
其后,形成树脂模113以在其中完全密封半导体芯片103和105、台107、引脚111,以及导线115和117。具体而言,半导体芯片103和105、台107、引脚111,以及导线115和117配置在形成树脂模113的外形的金属模的空腔之内。这里,暴露于树脂模113的外部的台107的背面107b配置在金属模的空腔的内壁上,而引脚111的第二端111b和框架配置在金属模的空腔之外。在该状态中,将熔融树脂引入空腔中以形成树脂模113。
其后,将用树脂模113密封的引线框架从金属模取出;然后,将位于树脂模113之外的框架和互连引脚119切掉,由此完成了半导体装置101的制造。
半导体装置101安装于基板131上,使得树脂模113的下表面113a与基板131的表面131a相对,基板131的表面131a上如图8所示形成多个电极垫133和散热垫135。然后,引脚111的第二端111b经由焊料137焊接到电极垫133。另外,台107的背面107b经由焊料139焊接到散热垫135。在上述封装完成之后,形成经由台107和焊料139从第一半导体芯片103到基板131的散热垫135的散热路径。
半导体装置101设计为使得与第二半导体芯片105的表面105a相比,第一半导体芯片103的表面103a位置接近台107的表面107a。这使得可以减小从第一半导体芯片103的电路经由台107和焊料139到基板131的散热垫135的散热路径。
另外,半导体装置101的特征在于可以增加一起安装半导体芯片103和105的台107的总体积,以大于单独安装两个半导体芯片的两个台的总体积。这使得可以进一步减少与从第一半导体芯片103到基板131的散热路径相关的台107的热阻。由此,可以高效地将由第一半导体芯片103产生的热耗散到基板131。
在半导体装置101中,可以增加第一半导体芯片103的表面103a和第二半导体芯片105的表面105a之间的距离,而不加宽半导体芯片103和105之间的间隙,其中从第一半导体芯片103的表面103a到第二半导体芯片105的表面105a的方向与从第一半导体芯片103的表面103a到基板131的散热路径的方向相反;由此,可以防止在第一半导体芯片103的表面103a上产生的热传输到第二半导体芯片105的表面105a。即,可以防止第二半导体芯片105的温度超过保证温度,由此改善半导体装置101的可靠性。
第二实施例不必限于前述的半导体装置101且可以以各种方法修改。
接下来,将参考图9和10联系半导体装置151描述第二实施例的变体,其中与半导体装置101中相同的部件由相同的附图标记指示;因此,将省略其详细描述。
如图9和10所示,狭缝153形成于半导体芯片103和105之间台107的预定位置,其中狭缝153从表面107a到背面107b贯穿台107。狭缝153在垂直于半导体芯片103和105的排列方向的方向上延伸,其中狭缝153的长度长于半导体芯片103和105的宽度。即,台107的总体区域由狭缝153分为用于安装第一半导体芯片103的第一区和用于安装第二半导体芯片105的第二区。
另外,狭缝153形成于接近第二半导体芯片105且稍微偏离半导体芯片103和105之间的间隙的中间位置CL的预定位置,由此在台107中,第一区变得大于第二区。狭缝153可以通过与引线框架的形成同时进行或者之后进行的压力加工或蚀刻形成。
半导体装置151展示了与前述半导体装置101的效果类似的效果。垂直于半导体芯片103和105的排列方向的台107的截面面积在狭缝153处比台107的其他部分减小。换言之,台107的热阻在狭缝153处比台107的其他部分增加。这使得台107中由第一半导体芯片103产生的热难于从第一区传输到第二区;由此,可以显著地减少从第一半导体芯片103传输到第二半导体芯片105的热量。
因为狭缝153形成于接近半导体芯片105的该预定位置而不是中心位置CL,台107中第一区的体积变得大于第二区的体积,由此相对于从第一半导体芯片103到基板131的方向减小了台107的热阻。即,与台107中狭缝153的形成无关,可以高效地将由第一半导体芯片103产生的热耗散到基板131。
半导体装置151设计为使得在厚度方向上贯穿台107的狭缝形成于半导体芯片103和105之间的间隙中;但这不是限制。例如,如图11所示,狭缝155通过部分地凹陷台107的背面107b而形成。或者,狭缝157通过部分地凹陷台107的表面107a而形成。每个狭缝153、155和157不必要形成为单个通道;即,每个狭缝可以分为多个部分。
每个第二实施例及其变体设计为使得第一半导体芯片103的厚度小于第二半导体芯片105的厚度,其中仅要求在台107的表面107a上方第一半导体芯片103的表面103a在高度上低于第二半导体芯片105的表面105a;因此,半导体芯片103和105均可以修改为具有相同的厚度。
如图13所示,可以将具有矩形形状的间隔物161***台107和第二半导体芯片105之间。间隔物161可以利用各种材料形成。例如,间隔物161利用具有电绝缘能力的粘接剂(例如,管芯键合膜)形成,以将第二半导体芯片105固定到台107。优选的是,间隔物161利用具有较低热导率的树脂材料形成。这里,优选的是,树脂材料用与用于树脂模13中的填充剂不同的填充剂掺杂。这使得更难于沿从第一半导体芯片103经由台107到第二半导体芯片105的热传输路径,将由第一半导体芯片103产生的热传输到第二半导体芯片105;由此可以进一步改善半导体装置的可靠性。
如图14所示,可以形成从台107的表面107a在其厚度方向上凹入的凹陷163,在凹陷163中,第一半导体芯片103安装于底部上,由此在高度上降低第一半导体芯片103的表面103a到低于第二半导体芯片105的表面105a。凹陷163通过与引线框架的形成同时进行的蚀刻来形成;或者,凹陷通过在引线框架的形成之后独立进行的蚀刻来形成。
在以上,用于安装第一半导体芯片103的台107的第一区在厚度上减小;由此,可以进一步减小与从第一半导体芯片103到基板131热耗散路径相关的台107的热阻。这使得高效地将由第一半导体芯片103产生的热耗散到基板131。
第二实施例及其变体涉及半导体装置101和151,每个均包括半导体芯片103和105;但这不是限制。即,第二实施例可以应用于每个包括三个以上的半导体芯片的其他类型的半导体装置。在包括三个半导体芯片的半导体装置中,例如,导致最高加热温度的第一半导体芯片与第二和第三半导体芯片相比在高度上降低,且导致低于第一半导体芯片的加热温度但高于第三半导体芯片的加热温度的加热温度的第二半导体芯片与第三半导体芯片相比在高度上降低。
半导体装置101和151均为QFP型,其中引脚111部分从树脂模113突出;但是这不是限制。即,第二实施例能够应用于任何类型的半导体装置,比如QFN(四方扁平无引脚封装)型,其中引脚部分地暴露于树脂模113的下表面113a和侧面113b上;BGA(球栅阵列)型,其中球形电极以格栅的方式排列在封装的背面上,和LGA(焊盘栅阵列)型,其中取代球形电极,平电极垫以格栅的方式排列在封装的背面上。
最后,本发明不必要限制于第一和第二实施例及其变体,在由所附权利要求界定的本发明的范围内,所有的这些均可以各种方法进一步修改。
本申请要求日本专利申请No.2007-20978和日本专利申请No.2007-133967的优先权,其内容通过引用的方式引入于此。
Claims (22)
1.一种半导体装置,包括:
多个台,每个具有矩形形状,设置于同一平面中且彼此分开;
多个半导体芯片,包括单独地安装于所述台的表面上的第一半导体芯片和第二半导体芯片,其中所述第一半导体芯片导致的加热温度高于所述第二半导体芯片引起的加热温度;和
树脂模,用于在其中密封所述多个半导体芯片和所述多个台,其中至少用于安装第一半导体芯片的台的背面暴露于树脂模的外部。
2.根据权利要求1所述的半导体装置,其中发热电路形成于所述第一半导体芯片远离所述第二半导体芯片的预定区域中。
3.根据权利要求1所述的半导体装置,其中所述多个台彼此相邻设置且经由至少一个互连构件一体地互连在一起,所述互连构件的宽度小于每个台的宽度。
4.根据权利要求2所述的半导体装置,其中所述多个台彼此相邻设置且经由至少一个互连构件一体地互连在一起,所述互连构件的宽度小于每个台的宽度。
5.根据权利要求3所述的半导体装置,其中所述互连构件由在所述台的厚度方向上从所述台的背面凹入的凹陷形成。
6.根据权利要求4所述的半导体装置,其中所述互连构件由在所述台的厚度方向上从所述台的背面凹入的凹陷形成。
7.根据权利要求3所述的半导体装置,其中在宽度方向上一个台的两端和另一个台的两端经由所述互连构件互连在一起。
8.根据权利要求4所述的半导体装置,其中在宽度方向上一个台的两端和另一个台的两端经由所述互连构件互连在一起。
9.一种封装结构,适用于半导体装置,包括:
多个台,每个具有矩形形状,设置于同一平面中且彼此分开;
多个半导体芯片,包括单独地安装于所述多个台的表面上的第一半导体芯片和第二半导体芯片,其中所述第一半导体芯片导致的加热温度高于所述第二半导体芯片的加热温度;和
树脂模,用于在其中密封所述多个半导体芯片和所述多个台,其中至少用于安装所述第一半导体芯片的台的背面暴露于树脂模的外部,
所述封装结构还包括至少一个散热垫,所述散热垫具有用于接合用于安装所述第一半导体芯片的台的背面的预定区域,其中散热垫的总面积大于暴露于树脂模外部的所述台的所述背面的暴露面积,且其中除了与所述台的所述背面相对设置的所述预定区域外,散热垫用抗蚀剂膜覆盖。
10.一种半导体装置,包括:
多个半导体芯片,包括第一半导体芯片和第二半导体芯片;
单个台,具有矩形形状,所述多个半导体芯片安装在其表面上;
多条引脚,所述多条引脚的第一端电连接到所述多个半导体芯片;
树脂模,用于密封所述半导体芯片、所述台和所述引脚的所述第一端,使得所述台的背面的预定区域和所述引脚的第二端暴露于树脂模的外部,
其中所述第一半导体芯片导致的加热温度高于所述第二半导体芯片的加热温度,
并且其中所述第一半导体芯片相对于所述台的所述表面的高度低于所述第二半导体芯片相对于所述台的所述表面的高度。
11.根据权利要求10所述的半导体装置,其中所述第二半导体芯片的保证温度低于所述第一半导体芯片的保证温度。
12.根据权利要求10所述的半导体装置,其中所述第一半导体芯片的厚度小于所述第二半导体芯片的厚度。
13.根据权利要求10所述的半导体装置,其中具有矩形形状的间隔物夹置于所述台和所述第二半导体芯片之间。
14.根据权利要求10所述的半导体装置,其中所述第一半导体芯片安装于凹陷中,所述凹陷通过在所述台的厚度方向使所述台部分地凹入而形成。
15.根据权利要求10所述的半导体装置,还包括狭缝,其形成于所述第一半导体芯片和所述第二半导体芯片之间的所述台的预定位置,且在所述半导体芯片的宽度方向上延伸。
16.根据权利要求15所述的半导体装置,其中所述狭缝通过使所述台的表面部分地凹入而形成。
17.根据权利要求15所述的半导体装置,其中所述狭缝通过使所述台的背面部分地凹入而形成。
18.根据权利要求15所述的半导体装置,其中所述狭缝在所述台的厚度方向上贯穿所述台。
19.根据权利要求15所述的半导体装置,其中所述狭缝靠近所述第二半导体芯片设置,且偏离所述台上的所述第一半导体芯片和所述第二半导体芯片之间的中心位置。
20.一种半导体装置,包括:
多个半导体芯片,包括第一半导体芯片和第二半导体芯片;
单个台,具有用于安装所述多个半导体芯片的矩形形状;
多条引脚,所述多条引脚的第一端电连接到所述多个半导体芯片;以及
树脂模,用于密封所述半导体芯片、所述台和所述引脚的所述第一端,使得所述台的背面的预定区域和所述引脚的第二端暴露于树脂模的外部,
其中所述第一半导体芯片导致的加热温度高于所述第二半导体芯片的加热温度,
并且其中所述第一半导体芯片相对于所述台的背面的高度低于所述第二半导体芯片相对于所述台的所述背面的高度。
21.根据权利要求20所述的半导体装置,其中所述第二半导体芯片的保证温度低于所述第一半导体芯片的保证温度。
22.根据权利要求20所述的半导体装置,其中所述第一半导体芯片的厚度小于所述第二半导体芯片的厚度。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP020978/07 | 2007-01-31 | ||
JP2007020978A JP2008187101A (ja) | 2007-01-31 | 2007-01-31 | 半導体装置及び半導体装置の実装構造 |
JP2007133967A JP2008288493A (ja) | 2007-05-21 | 2007-05-21 | 半導体装置 |
JP133967/07 | 2007-05-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101236963A CN101236963A (zh) | 2008-08-06 |
CN101236963B true CN101236963B (zh) | 2010-06-23 |
Family
ID=39729927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100014935A Expired - Fee Related CN101236963B (zh) | 2007-01-31 | 2008-01-29 | 半导体装置和用于该半导体装置的封装结构 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2008187101A (zh) |
CN (1) | CN101236963B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177619A (ja) * | 2009-02-02 | 2010-08-12 | Sanken Electric Co Ltd | 半導体モジュール |
JP5110049B2 (ja) * | 2009-07-16 | 2012-12-26 | 株式会社デンソー | 電子制御装置 |
WO2011096218A1 (ja) * | 2010-02-04 | 2011-08-11 | パナソニック株式会社 | 放熱装置およびそれを用いた電子機器 |
CN102157500A (zh) * | 2011-03-04 | 2011-08-17 | 南通富士通微电子股份有限公司 | 半导体封装 |
WO2013047533A1 (ja) * | 2011-09-29 | 2013-04-04 | シャープ株式会社 | 半導体装置 |
CN104576565A (zh) * | 2013-10-18 | 2015-04-29 | 飞思卡尔半导体公司 | 具有散热体的半导体器件及其组装方法 |
CN107342275A (zh) * | 2016-04-29 | 2017-11-10 | 台达电子工业股份有限公司 | 基板、功率模块封装及图案化的绝缘金属基板的制造方法 |
JP2019057529A (ja) * | 2017-09-19 | 2019-04-11 | 東芝メモリ株式会社 | 半導体装置 |
JP7154202B2 (ja) * | 2019-10-21 | 2022-10-17 | 三菱電機株式会社 | 非絶縁型パワーモジュール |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1356764A (zh) * | 2001-12-28 | 2002-07-03 | 西安交通大学 | 基于分立元件的电力电子集成模块的制备 |
CN2519416Y (zh) * | 2002-01-25 | 2002-10-30 | 威盛电子股份有限公司 | 具有散热构件的多芯片封装结构 |
CN1649098A (zh) * | 2004-01-30 | 2005-08-03 | 株式会社电装 | 半导体器件 |
US7087989B2 (en) * | 2003-05-30 | 2006-08-08 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01293548A (ja) * | 1988-05-20 | 1989-11-27 | Mitsubishi Electric Corp | 半導体装置 |
DE19845979C2 (de) * | 1998-10-06 | 2003-07-03 | Zf Boge Gmbh | Hydraulisch dämpfendes Gummilager |
JP3800938B2 (ja) * | 2000-09-13 | 2006-07-26 | 日産自動車株式会社 | パワーモジュールの冷却装置 |
JP4114488B2 (ja) * | 2003-01-16 | 2008-07-09 | 日産自動車株式会社 | 半導体パッケージの実装構造 |
-
2007
- 2007-01-31 JP JP2007020978A patent/JP2008187101A/ja active Pending
-
2008
- 2008-01-29 CN CN2008100014935A patent/CN101236963B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1356764A (zh) * | 2001-12-28 | 2002-07-03 | 西安交通大学 | 基于分立元件的电力电子集成模块的制备 |
CN2519416Y (zh) * | 2002-01-25 | 2002-10-30 | 威盛电子股份有限公司 | 具有散热构件的多芯片封装结构 |
US7087989B2 (en) * | 2003-05-30 | 2006-08-08 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device |
CN1649098A (zh) * | 2004-01-30 | 2005-08-03 | 株式会社电装 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
JP2008187101A (ja) | 2008-08-14 |
CN101236963A (zh) | 2008-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101236963B (zh) | 半导体装置和用于该半导体装置的封装结构 | |
KR100950378B1 (ko) | 반도체 장치와 패키징 구조체 | |
US7667312B2 (en) | Semiconductor device including a heat-transmitting and electromagnetic-noise-blocking substance and method of manufacturing the same | |
CN101165866B (zh) | 一种集成电路封装体及其制造方法 | |
JP5155890B2 (ja) | 半導体装置およびその製造方法 | |
TWI543314B (zh) | 半導體封裝物 | |
US20080006936A1 (en) | Superfine-circuit semiconductor package structure | |
TWI551198B (zh) | 具散熱功能之印刷電路板結構 | |
JP4110189B2 (ja) | 半導体パッケージ | |
JPH08130273A (ja) | 半導体装置およびその製造方法 | |
CN100461392C (zh) | 半导体封装 | |
CN106847781A (zh) | 功率模块封装及其制造方法 | |
CN100411123C (zh) | 半导体芯片埋入基板的结构及制法 | |
TWI445222B (zh) | 具有凸塊/基座之散熱座及凸塊內含倒置凹穴之半導體晶片組體 | |
CN105990304A (zh) | 芯片封装结构及其制造方法 | |
TWI770405B (zh) | 封裝元件及其製備方法 | |
JP5195282B2 (ja) | 半導体装置およびその製造方法 | |
JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2021027348A (ja) | 半導体装置 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
KR101279469B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
JPH09312372A (ja) | 半導体装置の製造方法 | |
JP2012195546A (ja) | 半導体装置と、その実装体及び製造方法 | |
TW531816B (en) | Semiconductor package substrate | |
JP2008288493A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100623 Termination date: 20170129 |
|
CF01 | Termination of patent right due to non-payment of annual fee |