JP3076812U - 配線板 - Google Patents

配線板

Info

Publication number
JP3076812U
JP3076812U JP2000007114U JP2000007114U JP3076812U JP 3076812 U JP3076812 U JP 3076812U JP 2000007114 U JP2000007114 U JP 2000007114U JP 2000007114 U JP2000007114 U JP 2000007114U JP 3076812 U JP3076812 U JP 3076812U
Authority
JP
Japan
Prior art keywords
wiring board
wire
plate
board according
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000007114U
Other languages
English (en)
Inventor
梅蓮 張
Original Assignee
梅蓮 張
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 梅蓮 張 filed Critical 梅蓮 張
Priority to JP2000007114U priority Critical patent/JP3076812U/ja
Application granted granted Critical
Publication of JP3076812U publication Critical patent/JP3076812U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 編成法を利用し配線板のワイヤ間距を調整
し、製造が容易で、製造コストが低く、且つ適宜ワイ
ヤ、基板及び封止材料を選択でき、その電性表現が優れ
た配線板の提供。 【解決手段】 第１面と第２面を具えた基板と、それぞ
れが一つのワイヤを通過させる複数のスルーホールとを
具え、基板の第２面より編成法で編成露出させられたワ
イヤにより必要なワイヤ距離を獲得する配線板におい
て、ワイヤ間距がワイヤの太さ及び編成線材の太さによ
り調整可能とされたことを特徴としている。

Description

【考案の詳細な説明】
【０００１】
【考案の属する技術分野】
本考案は一種の電子パッケージに係り、とくに編成法によりワイヤ間距（ｗｉ ｒｅ ｓｐａｃｅ）を調整する配線板に関する。
【０００２】
【従来の技術】
ＩＣ技術の進歩、及びチップ機能の不断の上昇に伴い、ＩＣの発展傾向は高度 集積化に向かい、このような傾向下でチップの回路の入出力端数（Ｉ／Ｏ ｃｏ ｕｎｔ）は益々多くなっているが、素子の体積がますます微小化すると、対応す るパッケージの基板も高密度回路接点数の要求に符合しなければならない。 周知の技術において、多層プリント基板を基板とするチップを利用してパッケ ージが行われ、周知のプリント基板は一種の積層法（ｂｕｉｌｄ−ｕｐ ｐｒｏ ｃｅｓｓ）で回路接点密度を増加している。しかし、このような積層法の技術の 難度は高く、製造コストが比較的かかった。
【０００３】 素子微小化のもう一つの難題はチップの放熱の問題である。周知の技術の解決 方式は、チップの背部にヒートシンク、例えばファン或いは放熱片を取付けてチ ップの作業時に発生する熱を散逸させるというものである。しかし、実際の応用 において、チップは背部に取り付けられる放熱装置により損壊しやすく、且つ使 用するファンが電力を消耗し、また騒音を発生し、その電磁場効果によりチップ 内部の信号伝送に干渉を形成した。
【０００４】 このため、高密度回路接点の集積回路パッケージに対して比較的良好な解決策 を提供して、完全なものとすることが求められていた。
【０００５】
【考案が解決しようとする課題】
本考案の目的の一つは、高い接点密度素子の取付けに供される一種の配線板を 提供することにある。
【０００６】 本考案の目的の一つは、製造方法が簡単である一種の配線板を提供することに ある。
【０００７】 本考案の目的の一つは、比較的低コストで製造できる一種の配線板を提供する ことにある。
【０００８】 本考案の目的の一つは、比較的良好な電性表現を有する一種の配線板を提供す ることにある。
【０００９】 本考案の目的の一つは、それを取り付けた集積回路の放熱に有益である一種の 配線板を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１の考案は、電子装置のパッケージに供される配線板において、該配線 板が、 第１間距を具えた第１組のスルーホールが形成され、第１面と第２面とを具え た、第１板と、 第１板の第１面側に位置し、該第１間距より小さい第２間距を具えた第２組の スルーホールが形成された、第２板と、 該第１組のスルーホールより該第２組のスルーホールに延伸された、一組のワ イヤと、 該第１板と該第２板の間に充填され且つ該一組のワイヤを被覆する、フィラー と、 を具えたことを特徴とする、配線板としている。 請求項２の考案は、前記一組のワイヤが導線とされたことを特徴とする、請求 項１に記載の配線板としている。 請求項３の考案は、前記一組のワイヤが少なくとも一つの光ファイバを包括す ることを特徴とする、請求項１に記載の配線板としている。 請求項４の考案は、前記フィラーが導電物とされ、且つ前記一組のワイヤが一 層の絶縁被覆で被覆された少なくとも一つのワイヤを包括することを特徴とする 、請求項２に記載の配線板としている。 請求項５の考案は、前記第１板及び第２板の少なくとも一方が、無穿孔のボー ルパッドを装着した少なくとも一つのスルーホールを包括し、該無穿孔のボール パッドに一つのワイヤが連接され、該無穿孔のボールパッド上が一層のソルダ或 いは導電接着剤で被覆されたことを特徴とする、請求項２に記載の配線板として いる。 請求項６の考案は、前記第１板及び第２板の少なくとも一方が、穿孔具備のボ ールパッドを装着した少なくとも一つのスルーホールを包括し、該穿孔具備のボ ールパッドに一つのワイヤが連接され、ソルダ或いは導電接着剤が該穿孔具備の ボールパッドを被覆したことを特徴とする、請求項２に記載の配線板としている 。 請求項７の考案は、前記一組のワイヤの一つのワイヤが第１板と第２板の少な くとも一方を貫通し並びに一層のソルダ或いは導電接着剤で被覆されたことを特 徴とする、請求項２に記載の配線板としている。 請求項８の考案は、前記一つのワイヤの突出する末端が球状に形成されたこと を特徴とする、請求項７に記載の配線板としている。 請求項９の考案は、前記第１板及び第２板の少なくとも一方の一組のスルーホ ールの一つの上下それぞれに凹部が形成され、前記一組のワイヤの一つがこのス ルーホールに挿入され、該凹部が一層のソルダ或いは導電接着剤で被覆されたこ とを特徴とする、請求項２に記載の配線板としている。 請求項１０の考案は、前記第１板及び第２板の少なくとも一方の一組のスルー ホールの一つに、穿孔具備のボールパッドが装着され、該ボールパッドの中央を 前記一組のワイヤの一つが貫通し、突出するワイヤ末端が絶縁被覆で被覆され、 この突出するワイヤと該穿孔具備のボールパッドの上をソルダ或いは導電接着剤 が被覆したことを特徴とする、請求項２に記載の配線板としている。 請求項１１の考案は、前記第１板及び第２板の少なくとも一方の一組のスルー ホールの一つに、穿孔具備のボールパッドが装着され、該ボールパッドの中央に 絶縁被覆されていないワイヤが挿入され、該穿孔具備のボールパッドとこのワイ ヤの間にソルダ或いは導電接着剤が充填されて、ソルダ或いは導電接着剤がこの ボールパッドとこのワイヤを被覆したことを特徴とする、請求項２に記載の配線 板としている。 請求項１２の考案は、前記第１板及び第２板の少なくとも一方の一組のスルー ホールの一つを絶縁被覆を具えたワイヤが貫通し、その突出するワイヤ上を一層 のソルダが被覆したことを特徴とする、請求項２に記載の配線板としている。 請求項１３の考案は、前記第１板及び第２板の少なくとも一方が、穿孔具備の ボールパッドを装着した少なくとも一つのスルーホールを具え、透光接着剤がこ の穿孔具備のボールパッドを被覆したことを特徴とする、請求項３に記載の配線 板としている。 請求項１４の考案は、前記一組のワイヤの一つのワイヤが第１板と第２板の少 なくとも一方を貫通し突出したワイヤが一層の透光接着剤で被覆されたことを特 徴とする、請求項３に記載の配線板としている。 請求項１５の考案は、前記第１板及び第２板の少なくとも一方の一組のスルー ホールの一つの上下それぞれに凹部が形成され、該凹部が一層の透光接着剤で被 覆されたことを特徴とする、請求項３に記載の配線板としている。 請求項１６の考案は、前記第１板及び第２板の少なくとも一方の一組のスルー ホールの一つに、穿孔具備のボールパッドが装着され、該ボールパッドの中央を ワイヤが貫通し、突出するワイヤと穿孔具備のボールパッドの上が透光接着剤で 被覆されたことを特徴とする、請求項３に記載の配線板としている。 請求項１７の考案は、前記第１板及び第２板の少なくとも一方の一組のスルー ホールの一つをワイヤが貫通し並びに一層の透光接着剤で被覆されたことを特徴 とする、請求項３に記載の配線板としている。 請求項１８の考案は、電子装置パッケージに供される配線板において、該配線 板が、 第１面と第２面を具えた、一つの保持物と、該保持物を貫通し、比較的大きな 間距を有する一端が該保持物の第１面より突出し、比較的小さな間距を有するも う一端が、該保持物の第２面より突出する、一組のワイヤと、を具えたことを特 徴とする、配線板としている。 請求項１９の考案は、電子装置パッケージに供される配線板において、該配線 板が、 第１間距を具えた第１組のスルーホールが形成され、第１面と第２面を具えた 、一つの基板と、 該基板の第１面側に位置し、第２間距を有する第２組のスルーホールを形成す る、一組の交錯する編成線と、 第１組のスルーホールより第２組のスルーホールに延伸された、一組のワイヤ と、 該基板の第１面の少なくとも一つの部分と該一組の交錯する編成の少なくとも 一つの部分とを被覆する、一つの樹脂体と、 を具えたことを特徴とする、配線板としている。 請求項２０の考案は、前記第１面或いは第２面に取り付けられる少なくとも一 つの電子装置を包括し、該電子装置が、半導体チップ、セラミック素子及び光電 素子で組成された群より選択されたことを特徴とする、請求項１９に記載の配線 板としている。 請求項２１の考案は、前記第１面或いは第２面に少なくとも一つの放熱装置が 取り付けられたことを特徴とする、請求項２０に記載の配線板としている。 請求項２２の考案は、前記樹脂体が良好な導熱性を具えたことを特徴とする、 請求項１９に記載の配線板としている。 請求項２３の考案は、前記樹脂体が導電体とされたことを特徴とする、請求項 １９に記載の配線板としている。 請求項２４の考案は、前記ワイヤが少なくとも一つの導線を包括したことを特 徴とする、請求項１９に記載の配線板としている。 請求項２５の考案は、前記少なくとも一つの導線が一層の絶縁体で被覆された ことを特徴とする、請求項２４に記載の配線板としている。 請求項２６の考案は、前記一組のワイヤが少なくとも一つの光ファイバを包括 したことを特徴とする、請求項１９に記載の配線板としている。 請求項２７の考案は、前記第２間距が第１間距と不等であることを特徴とする 、請求項１９に記載の配線板としている。 請求項２８の考案は、前記基板がセラミック基板とシリコン基板で組成された 群より選択されたことを特徴とする、請求項１９に記載の配線板としている。 請求項２９の考案は、前記一組の交錯する編成線が前記第１間距或いは第２間 距と異なる第３間距の第３組のスルーホールを具え、該第３組のスルーホールに 一組のワイヤが挿入されたことを特徴とする、請求項１９に記載の配線板として いる。 請求項３０の考案は、電子装置パッケージに供される配線板において、該配線 板が、 第１間距を有する第１組のスルーホールが形成された、一組の交錯する編成線 と、 該一組の交錯する編成線の少なくとも一部分を被覆し、第１面と第２面を具え た、一つの樹脂体と、 少なくとも一部分が該第１組のスルーホールを貫通する、一組のワイヤと、 を具えたことを特徴とする、配線板としている。 請求項３１の考案は、前記第１面或いは第２面に装着されると共に、半導体チ ップ、セラミック組成及び光電素子で組成された群より選択された少なくとも一 つの電子装置を包括することを特徴とする、請求項３０に記載の配線板としてい る。 請求項３２の考案は、前記第１面或いは第２面に装着される少なくとも一つの 放熱装置を包括することを特徴とする、請求項３０に記載の配線板としている。 請求項３３の考案は、前記樹脂体が良好な導熱性を具えたことを特徴とする、 請求項３０に記載の配線板としている。 請求項３４の考案は、前記樹脂体が導電体とされたことを特徴とする、請求項 ３０に記載の配線板としている。 請求項３５の考案は、前記一組のワイヤが少なくとも一つの導線を包括するこ とを特徴とする、請求項３０に記載の配線板としている。 請求項３６の考案は、前記少なくとも一つの導線が一層の絶縁体で被覆された ことを特徴とする、請求項３５に記載の配線板としている。 請求項３７の考案は、前記一組のワイヤが少なくとも一つの光ファイバを包括 したことを特徴とする、請求項３０に記載の配線板としている。 請求項３８の考案は、前記樹脂体が弯曲させられるか或いは折り畳まれたこと を特徴とする、請求項３０に記載の配線板としている。 請求項３９の考案は、前記一組の交錯する樹脂体に第２間距を有する第２組の スルーホールが形成されて前記一組のワイヤの少なくとも一部分が挿入され、こ の第２間距が第１間距と異なることを特徴とする、請求項３０に記載の配線板と している。 請求項４０の考案は、前記一組のワイヤの少なくとも一部分が前記第１面及び 又は第２面において第３間距を有する第１組の接点と第４間距を有する第２組の 接点を形成したことを特徴とする、請求項３０に記載の配線板としている。 請求項４１の考案は、前記第３間距が第４間距と異なることを特徴とする、請 求項４０に記載の配線板としている。
【００１１】
【考案の実施の形態】
本考案の第１実施例によると、配線板は、第１プレートを具え、その上に第１ 間距を有する第１組スルーホールが形成され、第１プレートが第１面と第２面を 具え、第２板が第１板の第１面側に位置し、該第２板が第２間距の第２組スルー ホールを具え、該第２間距が第１間距より小さく、第１板と第２板にあって、一 組のワイヤにより第１板と第２板の対応するスルーホールが連接され、且つ第１ 板と第２板の間にフィラーが挟まれてワイヤを被覆し、これによりワイヤが支持 並びに固定されている。
【００１２】 本考案のもう一つの実施例によると、配線板は、第１面と第２面、及び多くの スルーホールを具えた一つの基板を具え、各一つのスルーホールに一つのワイヤ が通され、編成法で基板の第２面のワイヤが編成、露出させられて、必要なワイ ヤ間距が獲得され、そのうちワイヤ間距がワイヤの太さ及び編成線材の太さによ り調整され、外部がさらに樹脂体で被覆されてワイヤと編成線材が固定されてい る。
【００１３】
【実施例】
図１は本考案の一つの実施例の側面図であり、配線板ＷＢ１中にあって、第１ 板１０に第１間距を有する第１組のスルーホール１２が形成され、且つ第１板１ ０に第１面と第２面があり、第２板１４が第１板１０の第１面側に位置し、該第 ２板１４に第２間距を有する第２組のスルーホール１６が形成されている。その うち、第２間距は第１間距より小さく、一組のワイヤが第１板１０と第２板１４ の対応するスルーホール１２、１６を連接し、且つ第１板１０と第２板１４の間 に一層のフィラー２０が設けられ、ワイヤ１８を支持並びに固定し、第１板１０ の第２面に一組のソルダバンプ２２が形成されて、ワイヤ１８と電性連接し、一 つのチップ２４がバンプ２５と第２板１４のスルーホール１２部分のワイヤ１８ により電性連接を形成している。
【００１４】 図２は本考案のワイヤ編成表示図である。発生する間距が比較的大きい第１ツ ール２６と、発生する間距が比較的小さい第２ツール２８を利用する。ワイヤ１ ８を第１ツール２６と第２ツール２８で編成し、一端の一部或いは全部の間距を 比較的大きくし、もう一端の一部或いは全部の間距を比較的小さくし、中間は第 ３ツールでワイヤを固定する。第３ツール３０の一側は比較的小さい間距を有し 、もう一側は比較的大きな間距を有するため、ワイヤ１８の間距が大間距から順 調に小間距に順調に縮減される。
【００１５】 ワイヤ１８の編成が完成した時、第１ツール２６と第２ツール２８を除去する が、第３ツール３０は固定したままとし、並びに第３ツール３０の間にフィラー ２０を充填する。これは図３に示されるとおりである。フィラー２０が硬化後に 、第３ツール３０を除去する。そのうち、フィラー２０の作用はワイヤ１８を支 持並びに固定することにある。その後、ワイヤ１８末端の余分の部分を切除する が、フィラー２０の外側に小段のワイヤ１８を残して他の素子との連接に供する 。フィラー２０は導電或いは非導電の材質とされ、これについては後に詳しく説 明する。
【００１６】 図４は本考案の分解表示図である。配線板ＷＢ１は第１板１０を具え、該第１ 板に第１間距の第１組のスルーホール１２が形成され、且つスルーホール１２の 第１間距とワイヤ１８の大間距は同じとされる。上述のすでに処理した後の大間 距を保留したワイヤ１８は第１板１０のスルーホール１２を貫通し、そのうちフ ィラー２０は第１板１０の第１面に固定されている。別に第２板１４は、第２間 距の第２組のスルーホール１６を具え、且つスルーホール１６の第２間距はワイ ヤ１８の小間距と等しい。ワイヤ１８は第２板１４のスルーホール１６を貫通し 、第２板１４はフィラー２０の上側に固定され、即ちワイヤ１８が第１板１０と 第２板１４の対応するスルーホール１２、１６を連接している。そのうち、一組 のワイヤは全てが導線とされるか或いは少なくとも１条の光ファイバを包括する ものとされる。
【００１７】 異なる実施例においては、第１組のスルーホール１２と第２組のスルーホール １６がそれぞれ等しい間距を有するか、或いは一部が等しい間距或いは異なる間 距とされ、需要に応じて適用される間距が決定される。言い換えると、第１板１ ０のスルーホール１２は不等の間距を有するものとされ得て、第２板１４のスル ーホール１６もまた然りである。応用とコストに応じて、配線板は第１板１０及 び又は第２板１４を取付けないものとされ、僅かにワイヤ１８とフィラー２０で 配線板ＷＢ２を製造することも可能であり、図５に示されるように、その場合、 フィラー２０は第１面と第２面を具え、一組のワイヤ１８がフィラー２０を貫通 し、ワイヤ１８の比較的大きな間距の一端がフィラー２０の第１面より進入し、 ワイヤ１８の比較的小さい間距のもう一端がフィラー２０の第２面より穿出して いる。
【００１８】 図６は本考案の第１板１０の平面図である。第１板１０には第１組のスルーホ ール１２が形成され、一組のワイヤ１８の貫通に供され、並びにそれをフィラー ２０の下側に連接している。図７に示されるのは本考案の第２板１４の平面図で あり、第２板１４に第２組のスルーホール１６が形成され、一組のワイヤ１８の 貫通に供され、並びにそれをフィラー２０の上側に連接している。
【００１９】 上述のワイヤに導線が使用され、且つフィラー２０が導電材料とされる時、図 ８に示されるように、導電のワイヤ３４は一層の絶縁被覆３６により被覆され、 導電フィラー２０と電性連接させたいワイヤ３８は絶縁被覆されず、それと導電 フィラー２０が電性連接を形成し、導電フィラー２０が導線インダクタンスと雑 音を減少し、配線板のＥＭＣ（電磁相容）能力を増加する。
【００２０】 もしフィラー２０が絶縁材質とされる時、導線は一層の絶縁被覆で被覆される か、或いは絶縁被覆で被覆されず、即ち導線の絶縁被覆の有無は絶縁フィラーに 対して差別がない。
【００２１】 本考案の第１板１０或いは第２板１４の接点にはいずれも各種の異なる形態を 使用可能であり、以下は第２板の各接点の実施例により、第１板と第２板の各種 の異なる形態の接点について説明する。図９に示されるように、一つのワイヤ４ ０が第２板１４の無穿孔のボールパッド４２に連接され、その上をさらに一層の ソルダ４４が被覆している。
【００２２】 第２板１４の穿孔具備のボールパッド４６の中間はソルダ４８で被覆され、ワ イヤ５０とソルダ４８が直接電性連接を形成している。
【００２３】 一つのワイヤ５２が第２板１４を貫通し、突出したワイヤ５２が水酸炎焼結さ れ、それに一つの球体５４を形成させ、その外側が一層のソルダ５６で被覆され ている。
【００２４】 第２板１４の上下それぞれに凹部５８が形成され、一つのワイヤ６０が貫通し 、該凹部５８の上側を一層のソルダ５６が被覆してワイヤ６０と連接している。
【００２５】 図１０に示されるように、第２板１４の穿孔具備のボールパッド４２の中間を ワイヤ６２が貫通し、並びに第２板１４より突出したワイヤ６２と穿孔具備のボ ールパッド４２の上をそれぞれソルダ４４が被覆し、ワイヤ６２とソルダ４４が 電性連接を形成している。
【００２６】 第２板１４の穿孔具備のボールパッド４６の中間をワイヤ６４が貫通し並びに 穿孔具備のボールパッド４６とワイヤ６４の間にソルダ４８が充填され、ソルダ ４８が穿孔具備のボールパッド４６とワイヤ６４全体を被覆している。
【００２７】 別にワイヤ６６が第２板１４を貫通し、第２板１４より突出したワイヤ６６の 周囲を一層のソルダ５６が被覆している。
【００２８】 一つのワイヤ６８が第２板１４を貫通し、並びに直接ワイヤ６８の上を一層の ソルダ５６が被覆している。
【００２９】 以上で使用されるソルダ４４、４８、５６の代わりに導電接着剤を使用可能で ある。光ファイバをワイヤとする時、その末端接点は透光接着剤が使用され、一 般のソルダは使用されない。且つ光ファイバをワイヤとした場合の接点も上述の 各種形態を有するが、重複した説明は省略する。
【００３０】 図１１乃至図１３は本考案のもう一つの実施例の製造フローにおける状態を表 示している。まず、図１１に示されるように、第１面と第２面を具えた一つの基 板７０を準備する。基板７０は多くのスルーホール７０２を具えている。各スル ーホール７０２はそれぞれ一つのワイヤ７２の貫通に供される。一組の交錯する スペーサ線７４を利用して基板７０の第１面より露出したワイヤ７２を編成し、 図１２に示される状態となす。その平面図は図１３に示されるとおりである。本 実施例では、一組の交錯するスペーサ線７４はほぼ垂直に交叉する縦向きスペー サ線７４２と横向きスペーサ線７４４を包括し、両者は編成されて、スルーホー ル７０２を貫通したワイヤ７２に両者が形成する穿孔７４２を通過させる。編成 方法については紡織技術領域の人であれば熟知するところであり、且つスペーサ 線と７４４はちょうど垂直であるか否かは本考案の限定するところではない。
【００３１】 編成されたスペーサ線７４を通過した後にワイヤ７２の間距は基板７０のスル ーホール７０２の間距より小さくなる。ワイヤ７２は信号伝送を提供し、望まし くはエナメル線とされ、その外部が絶縁層７２２で被覆されている。エナメル線 の長所は取得が容易で且つ製造コストが極めて低いことであり、且つ一般にエナ メル線の半径は周知の積層法プリント基板のワイヤの６倍とされ、その電性表現 は周知の積層法プリント基板に使用されるワイヤより優れている。その他の実施 例においては、ワイヤは金属導線、光ファイバ或いはその他の材料とされうる。
【００３２】 基板７０内の配線は必要に応じて多くのワイヤ７２の一部分、例えば接地線と 連接される。
【００３３】 本考案の編成スペーサ線７４を利用しての基板７０上方のワイヤ７２の間距の 調整には２種類の方式がある。その一種類の方式は、ワイヤ７２の太さを制御す ることであり、もう一種類の方式は縦向きスペーサ線７４２及び又は横向きスペ ーサ線７４４の太さを調整することである。二種類の方式の交互組合せにより、 各種の回路接点密度のチップのパッケージに適用可能である。チップと基板７０ 材料の膨張係数の違いを考慮し、ワイヤ７２の、スペーサ線より露出する異なる 末端接点形態により、チップの基板７０のソルダバンプ或いは導電バンプ（図示 せず）への取付けの高度を改変でき、チップと基板の間の膨張係数の差異を補償 し、チップと基板の間の接合きずを防止する。
【００３４】 後続のパッケージ工程を考慮し、望ましくは、基板７０はセラミック基板とさ れる。セラミック基板の膨張係数はシリコンチップと近く、シリコンチップパッ ケージに良好な歩留りと信頼度を提供できる。並びにセラミック基板とシリコン チップの膨張係数は近いため、シリコンチップをセラミック基板上に取り付ける のにシリコンチップの底面に余分のフィラーを充填する必要がなく、このためパ ッケージ工程を簡単とすることができ、それに必要な時間を減少し、製造コスト を下げることができる。もし光電半導体チップその他の光信号を具備する素子を パッケージするならば、透光性の良好なガラスその他の材質で基板を製造可能で ある。
【００３５】 ワイヤ７２編成完成の後、一つの樹脂体７３を使用して基板７０の第１面を被 覆する。これは、図１４に示されるとおりである。異なる実施例においては、樹 脂体７３は基板７０全体を被覆する。本実施例では、ワイヤ７２はエナメル線と され、その外部が一つの絶縁層７２２で被覆され、樹脂体７３は導電導熱の材料 、例えばエポキシ樹脂に銅、銀等の金属或いは合金顆粒を加えたものか、高分子 導電樹脂とされる。樹脂体７３は良好な導電導熱材料が使用されることにより、 放熱と電磁干渉の障害の防止に有効である。
【００３６】 図１１乃至図１４に示されるようにワイヤ７２が編成された後、そのスペーサ 線７４の穿孔７４６より露出する接点は図９から図１０に示されるように必要に 応じて異なる形態とされる。これについては重複するので説明を省略する。
【００３７】 配線板を取り付ける基板の接点形態に対応し、ワイヤ７２は基板７０の第２面 即ち底面より突出するか、或いは基板７０の第２面と等高とされるか、或いは基 板７０の第２面より凹み、基板７０の第２面より突出する部分は異なる接点形態 を具えるが、大体はワイヤ７２の基板７０の第２面より突出する部分が導体部分 とされるか、或いはソルダバンプが形成されてそれぞれ各一つのスルーホール７ ０２に対応してワイヤ７２に連接され、もし製造コストを下げることを考慮する ならば、樹脂体７３で基板７０を被覆し並びにワイヤ７２の間距を固定した後、 基板７０を除去して基板７０を重複使用可能とする。基板７０を除去した後、該 樹脂体７３を折り曲げ或いは折り畳むことが可能である。
【００３８】 図１１から図１４に示される製造方法により、配線板のワイヤ間距は必要に応 じて調整可能となり、さらに、複数組の間距の異なる接点を形成して異なる集積 回路装置の取付けに供され得て、その接点形態は取り付けたい集積回路装置のパ ッケージ形態により決定される。例えば図１５に示されるように、本考案の配線 板ＷＢ３をワイヤボンディングパッケージ素子８０、フリップチップ８２及びリ ードフレームパッケージ素子８４への取付けに供する。ワイヤボンディングパッ ケージ素子８０にあって、チップ８０２は配線板ＷＢ３の表面に位置し、チップ ８０２の回路接点はワイヤ８０４により配線板ＷＢ３表面のワイヤ７１接点に連 接され、外部のパッケージ樹脂体８０６で被覆されている。フリップチップ８２ のチップ８２２はその底部の導電バンプ８２４により配線板ＷＢ３表面に至りワ イヤ７１と電性連接され、セラミック基板が配線板ＷＢ３の主要材料とされ得て 、セラミック基板の膨張係数がシリコンチップと近いことから、チップ８２２と 配線板ＷＢ３の間に余分のフィラーを充填する必要がない。リードフレームパッ ケージ素子８４はそのリード８４２を利用して配線板ＷＢ３に取り付けられてワ イヤ７１と電性連接される。上述の三種類の集積回路装置の接点配列及び間距は それぞれ異なり、本考案は編成法を使用してワイヤ７１の間距と配置を調整する ことにより、各種の集積回路の需要に符合し、言い換えると、本考案は極めて高 い適応性を有している。且つ、ワイヤ７１編成の過程で、必要に応じてワイヤ７ １を相互に交錯し、レイアウトの弾性を増加し、ワイヤ７１の外部の一層の絶縁 層で被覆するか、或いは絶縁材料でパッケージ樹脂体７３を組成することにより 、異なるワイヤの相互短絡を発生させないようにすることができる。
【００３９】 本考案の配線板ＷＢ３の基板９０への連接により、その他の放熱経路が増加さ れ、表面に取り付けられた集積回路装置の放熱に供される。前述の説明において 、望ましくは配線板ＷＢ３に導熱導電樹脂体７３が使用され、この導熱樹脂体７ ３が十分にその表面に取り付けられる集積回路装置の放熱を補助する。図１６に 示される例では、配線板ＷＢ３に取り付けられたワイヤボンディングパッケージ 素子８０及びフリップチップ８２表面それぞれに放熱装置、例えばファン８５と 放熱ヒレ８６が取り付けられ、チップが作業時に発生する熱を散逸させる。これ は周知の技術に属する。本考案によると、配線板ＷＢ３の導熱特性により比較的 大きな放熱面積を以て素子の放熱を補助し、並びに配線板ＷＢ３の表面に設置さ れた放熱ヒレ８６により放熱面積がさらに増加される。配線板ＷＢ３の導熱特性 に基づきその他の放熱経路を発生させることができ、例えば配線板ＷＢ３の底部 と基板９０の間にヒートスラグ７８を設けるか、或いは配線板ＷＢ３内に配線板 ＷＢ３内にヒートポール７５を設置して上方のフリップチップ８２の回路接点と 接触させ、熱を伝導して基板９０内部の導熱経路９４より電源平面或いは接地平 面９２に至らせることができ、基板９０の比較的大きな面積により放熱を加速す る目的を達成できる。そのうち、ヒートスラグ７８は熱の良好な導体、望ましく は金属とされる。
【００４０】 以上の説明は本考案の望ましい実施例に係るものであって本考案の請求範囲を 限定するものではなく、本考案に基づきなしうる細部の修飾或いは改変は、いず れも本考案の請求範囲に属するものとする。
【００４１】
【考案の効果】
本考案は、編成法を利用し配線板のワイヤ間距を調整し、製造が容易で、製造 コストが低く、且つ適宜ワイヤ、基板及び封止材料を選択でき、その電性表現が 優れた配線板を提供している。
【図面の簡単な説明】
【図１】本考案の一つの実施例の側面断面図である。
【図２】本考案のワイヤ編成表示図である。
【図３】本考案のフィラー注入表示図である。
【図４】本考案の分解表示図である。
【図５】本考案のもう一つの実施例図である。
【図６】本考案の第１板の平面図である。
【図７】本考案の第２板の平面図である。
【図８】本考案のワイヤ表示図である。
【図９】本考案の第２板の接点の各種実施例図である。
【図１０】本考案の第２板の接点の各種実施例図であ
る。
【図１１】本考案のもう一つの実施例の製造フローにお
ける状態表示図である。
【図１２】本考案のもう一つの実施例の製造フローにお
ける状態表示図である。
【図１３】本考案のもう一つの実施例の製造フローにお
ける状態表示図である。
【図１４】本考案のもう一つの実施例の製造フローにお
ける状態表示図である。
【図１５】数種類のパッケージ形態の集積回路を本考案
の配線板表面に設置した状態表示図である。
【図１６】図１２に示される装置が基板に取付けられ、
本考案の配線板に取り付けられた素子の放熱の数種類の
方式を示す図である。
【符号の説明】
ＷＢ１ 配線板 １０ 第１板 １２ スルーホール １４ 第２板 １６ スルーホール １８ ワイヤ ２０ フィラー ２２ ソルダバンプ ２４ チップ ２５ バンプ ２６ 第１ツール ２８ 第２ツール ３０ 第３ツール ＷＢ２ 配線板 ３４ ワイヤ ３６ 絶縁被覆 ３８ ワイヤ ４０ ワイヤ ４２ 無穿孔のボールパッド ４４ ソルダ ４６ 穿孔具備ボールパッド ４８ ソルダ ５０ ワイヤ ５２ ワイヤ ５４ 球体 ５６ ソルダ ５８ 凹部 ６４ ワイヤ ６６ ワイヤ ６８ ワイヤ ＷＢ３ 配線板 ７０ 基板 ７０２ スルーホール ７１ ワイヤ ７２ ワイヤ ７２２ 絶縁層 ７３ パッケージ樹脂体 ７４ スペーサ線 ７４２ 縦向きスペーサ線 ７４４ 横向きスペ
サ線 ７４６ 穿孔 ７５ ヒートポール ７８ ヒートスラグ ８０ ワイヤボンディングパッケージデバイス ８０２ チップ ３０４ ボンディングワイヤ ８０６ パッケージ樹脂体 ８２ フリップチップ ８２２ チップ ８２４ 導電バンプ ８４ リードフレームパッケージデバイス ８４２ リード ８５ ファン ８６ 放熱ヒレ ９０ 基板 ９２ 電源平面或いは接地平面 ９４ 導熱経路

Claims (41)

    【実用新案登録請求の範囲】
  1. 【請求項１】 電子装置のパッケージに供される配線板
    において、該配線板が、 第１間距を具えた第１組のスルーホールが形成され、第
    １面と第２面とを具えた、第１板と、 第１板の第１面側に位置し、該第１間距より小さい第２
    間距を具えた第２組のスルーホールが形成された、第２
    板と、 該第１組のスルーホールより該第２組のスルーホールに
    延伸された、一組のワイヤと、 該第１板と該第２板の間に充填され且つ該一組のワイヤ
    を被覆する、フィラーと、 を具えたことを特徴とする、配線板。
  2. 【請求項２】 前記一組のワイヤが導線とされたことを
    特徴とする、請求項１に記載の配線板。
  3. 【請求項３】 前記一組のワイヤが少なくとも一つの光
    ファイバを包括することを特徴とする、請求項１に記載
    の配線板。
  4. 【請求項４】 前記フィラーが導電物とされ、且つ前記
    一組のワイヤが一層の絶縁被覆で被覆された少なくとも
    一つのワイヤを包括することを特徴とする、請求項２に
    記載の配線板。
  5. 【請求項５】 前記第１板及び第２板の少なくとも一方
    が、無穿孔のボールパッドを装着した少なくとも一つの
    スルーホールを包括し、該無穿孔のボールパッドに一つ
    のワイヤが連接され、該無穿孔のボールパッド上が一層
    のソルダ或いは導電接着剤で被覆されたことを特徴とす
    る、請求項２に記載の配線板。
  6. 【請求項６】 前記第１板及び第２板の少なくとも一方
    が、穿孔具備のボールパッドを装着した少なくとも一つ
    のスルーホールを包括し、該穿孔具備のボールパッドに
    一つのワイヤが連接され、ソルダ或いは導電接着剤が該
    穿孔具備のボールパッドを被覆したことを特徴とする、
    請求項２に記載の配線板。
  7. 【請求項７】 前記一組のワイヤの一つのワイヤが第１
    板と第２板の少なくとも一方を貫通し並びに一層のソル
    ダ或いは導電接着剤で被覆されたことを特徴とする、請
    求項２に記載の配線板。
  8. 【請求項８】 前記一つのワイヤの突出する末端が球状
    に形成されたことを特徴とする、請求項７に記載の配線
    板。
  9. 【請求項９】 前記第１板及び第２板の少なくとも一方
    の一組のスルーホールの一つの上下それぞれに凹部が形
    成され、前記一組のワイヤの一つがこのスルーホールに
    挿入され、該凹部が一層のソルダ或いは導電接着剤で被
    覆されたことを特徴とする、請求項２に記載の配線板。
  10. 【請求項１０】 前記第１板及び第２板の少なくとも一
    方の一組のスルーホールの一つに、穿孔具備のボールパ
    ッドが装着され、該ボールパッドの中央を前記一組のワ
    イヤの一つが貫通し、突出するワイヤ末端が絶縁被覆で
    被覆され、この突出するワイヤと該穿孔具備のボールパ
    ッドの上をソルダ或いは導電接着剤が被覆したことを特
    徴とする、請求項２に記載の配線板。
  11. 【請求項１１】 前記第１板及び第２板の少なくとも一
    方の一組のスルーホールの一つに、穿孔具備のボールパ
    ッドが装着され、該ボールパッドの中央に絶縁被覆され
    ていないワイヤが挿入され、該穿孔具備のボールパッド
    とこのワイヤの間にソルダ或いは導電接着剤が充填され
    て、ソルダ或いは導電接着剤がこのボールパッドとこの
    ワイヤを被覆したことを特徴とする、請求項２に記載の
    配線板。
  12. 【請求項１２】 前記第１板及び第２板の少なくとも一
    方の一組のスルーホールの一つを絶縁被覆を具えたワイ
    ヤが貫通し、その突出するワイヤ上を一層のソルダが被
    覆したことを特徴とする、請求項２に記載の配線板。
  13. 【請求項１３】 前記第１板及び第２板の少なくとも一
    方が、穿孔具備のボールパッドを装着した少なくとも一
    つのスルーホールを具え、透光接着剤がこの穿孔具備の
    ボールパッドを被覆したことを特徴とする、請求項３に
    記載の配線板。
  14. 【請求項１４】 前記一組のワイヤの一つのワイヤが第
    １板と第２板の少なくとも一方を貫通し突出したワイヤ
    が一層の透光接着剤で被覆されたことを特徴とする、請
    求項３に記載の配線板。
  15. 【請求項１５】 前記第１板及び第２板の少なくとも一
    方の一組のスルーホールの一つの上下それぞれに凹部が
    形成され、該凹部が一層の透光接着剤で被覆されたこと
    を特徴とする、請求項３に記載の配線板。
  16. 【請求項１６】 前記第１板及び第２板の少なくとも一
    方の一組のスルーホールの一つに、穿孔具備のボールパ
    ッドが装着され、該ボールパッドの中央をワイヤが貫通
    し、突出するワイヤと穿孔具備のボールパッドの上が透
    光接着剤で被覆されたことを特徴とする、請求項３に記
    載の配線板。
  17. 【請求項１７】 前記第１板及び第２板の少なくとも一
    方の一組のスルーホールの一つをワイヤが貫通し並びに
    一層の透光接着剤で被覆されたことを特徴とする、請求
    項３に記載の配線板。
  18. 【請求項１８】 電子装置パッケージに供される配線板
    において、該配線板が、 第１面と第２面を具えた、一つの保持物と、該保持物を
    貫通し、比較的大きな間距を有する一端が該保持物の第
    １面より突出し、比較的小さな間距を有するもう一端
    が、該保持物の第２面より突出する、一組のワイヤと、
    を具えたことを特徴とする、配線板。
  19. 【請求項１９】 電子装置パッケージに供される配線板
    において、該配線板が、 第１間距を具えた第１組のスルーホールが形成され、第
    １面と第２面を具えた、一つの基板と、 該基板の第１面側に位置し、第２間距を有する第２組の
    スルーホールを形成する、一組の交錯する編成線と、 第１組のスルーホールより第２組のスルーホールに延伸
    された、一組のワイヤと、 該基板の第１面の少なくとも一つの部分と該一組の交錯
    する編成の少なくとも一つの部分とを被覆する、一つの
    樹脂体と、 を具えたことを特徴とする、配線板。
  20. 【請求項２０】 前記第１面或いは第２面に取り付けら
    れる少なくとも一つの電子装置を包括し、該電子装置
    が、半導体チップ、セラミック素子及び光電素子で組成
    された群より選択されたことを特徴とする、請求項１９
    に記載の配線板。
  21. 【請求項２１】 前記第１面或いは第２面に少なくとも
    一つの放熱装置が取り付けられたことを特徴とする、請
    求項２０に記載の配線板。
  22. 【請求項２２】 前記樹脂体が良好な導熱性を具えたこ
    とを特徴とする、請求項１９に記載の配線板。
  23. 【請求項２３】 前記樹脂体が導電体とされたことを特
    徴とする、請求項１９に記載の配線板。
  24. 【請求項２４】 前記ワイヤが少なくとも一つの導線を
    包括したことを特徴とする、請求項１９に記載の配線
    板。
  25. 【請求項２５】 前記少なくとも一つの導線が一層の絶
    縁体で被覆されたことを特徴とする、請求項２４に記載
    の配線板。
  26. 【請求項２６】 前記一組のワイヤが少なくとも一つの
    光ファイバを包括したことを特徴とする、請求項１９に
    記載の配線板。
  27. 【請求項２７】 前記第２間距が第１間距と不等である
    ことを特徴とする、請求項１９に記載の配線板。
  28. 【請求項２８】 前記基板がセラミック基板とシリコン
    基板で組成された群より選択されたことを特徴とする、
    請求項１９に記載の配線板。
  29. 【請求項２９】 前記一組の交錯する編成線が前記第１
    間距或いは第２間距と異なる第３間距の第３組のスルー
    ホールを具え、該第３組のスルーホールに一組のワイヤ
    が挿入されたことを特徴とする、請求項１９に記載の配
    線板。
  30. 【請求項３０】 電子装置パッケージに供される配線板
    において、該配線板が、 第１間距を有する第１組のスルーホールが形成された、
    一組の交錯する編成線と、 該一組の交錯する編成線の少なくとも一部分を被覆し、
    第１面と第２面を具えた、一つの樹脂体と、 少なくとも一部分が該第１組のスルーホールを貫通す
    る、一組のワイヤと、 を具えたことを特徴とする、配線板。
  31. 【請求項３１】 前記第１面或いは第２面に装着される
    と共に、半導体チップ、セラミック組成及び光電素子で
    組成された群より選択された少なくとも一つの電子装置
    を包括することを特徴とする、請求項３０に記載の配線
    板。
  32. 【請求項３２】 前記第１面或いは第２面に装着される
    少なくとも一つの放熱装置を包括することを特徴とす
    る、請求項３０に記載の配線板。
  33. 【請求項３３】 前記樹脂体が良好な導熱性を具えたこ
    とを特徴とする、請求項３０に記載の配線板。
  34. 【請求項３４】 前記樹脂体が導電体とされたことを特
    徴とする、請求項３０に記載の配線板。
  35. 【請求項３５】 前記一組のワイヤが少なくとも一つの
    導線を包括することを特徴とする、請求項３０に記載の
    配線板。
  36. 【請求項３６】 前記少なくとも一つの導線が一層の絶
    縁体で被覆されたことを特徴とする、請求項３５に記載
    の配線板。
  37. 【請求項３７】 前記一組のワイヤが少なくとも一つの
    光ファイバを包括したことを特徴とする、請求項３０に
    記載の配線板。
  38. 【請求項３８】 前記樹脂体が弯曲させられるか或いは
    折り畳まれたことを特徴とする、請求項３０に記載の配
    線板。
  39. 【請求項３９】 前記一組の交錯する樹脂体に第２間距
    を有する第２組のスルーホールが形成されて前記一組の
    ワイヤの少なくとも一部分が挿入され、この第２間距が
    第１間距と異なることを特徴とする、請求項３０に記載
    の配線板。
  40. 【請求項４０】 前記一組のワイヤの少なくとも一部分
    が前記第１面及び又は第２面において第３間距を有する
    第１組の接点と第４間距を有する第２組の接点を形成し
    たことを特徴とする、請求項３０に記載の配線板。
  41. 【請求項４１】 前記第３間距が第４間距と異なること
    を特徴とする、請求項４０に記載の配線板。
JP2000007114U 2000-10-03 2000-10-03 配線板 Expired - Fee Related JP3076812U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000007114U JP3076812U (ja) 2000-10-03 2000-10-03 配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000007114U JP3076812U (ja) 2000-10-03 2000-10-03 配線板

Publications (1)

Publication Number Publication Date
JP3076812U true JP3076812U (ja) 2001-04-20

Family

ID=43209859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000007114U Expired - Fee Related JP3076812U (ja) 2000-10-03 2000-10-03 配線板

Country Status (1)

Country Link
JP (1) JP3076812U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223162A (ja) * 2004-02-06 2005-08-18 Sony Corp チップ状電子部品、その製造方法及び実装構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223162A (ja) * 2004-02-06 2005-08-18 Sony Corp チップ状電子部品、その製造方法及び実装構造

Similar Documents

Publication Publication Date Title
US6218731B1 (en) Tiny ball grid array package
US6900535B2 (en) BGA/LGA with built in heat slug/spreader
USRE42653E1 (en) Semiconductor package with heat dissipating structure
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
JPH07335783A (ja) 半導体装置及び半導体装置ユニット
US20090284932A1 (en) Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
US7109573B2 (en) Thermally enhanced component substrate
JP6891274B2 (ja) 電子機器
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
JP3076812U (ja) 配線板
CN213782014U (zh) 一种三维互连的***级封装
US6057594A (en) High power dissipating tape ball grid array package
US20040075166A1 (en) Semiconductor device with heat-dissipating capability
US7190056B2 (en) Thermally enhanced component interposer: finger and net structures
JP2612455B2 (ja) 半導体素子搭載用基板
JPH0685427A (ja) 半導体パッケージ搭載基板
KR100195504B1 (ko) 열 방출형 볼 그리드 어레이(bga) 패키지
CN213601858U (zh) 一种芯片电极焊接互联密集型封装结构
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JP2564645Y2 (ja) 発熱部品を有する混成集積回路装置
US11842951B2 (en) Semiconductor device for improving heat dissipation and mounting structure thereof
JPH10150065A (ja) チップサイズパッケージ
JP3032124U (ja) 中介層を有する高密度ボンディング・パッド配列集積回路パッケージ
KR100471415B1 (ko) 티비지에이 반도체 패키지

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees