JP2006173232A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006173232A
JP2006173232A JP2004361054A JP2004361054A JP2006173232A JP 2006173232 A JP2006173232 A JP 2006173232A JP 2004361054 A JP2004361054 A JP 2004361054A JP 2004361054 A JP2004361054 A JP 2004361054A JP 2006173232 A JP2006173232 A JP 2006173232A
Authority
JP
Japan
Prior art keywords
semiconductor
insulating film
semiconductor structure
layer
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004361054A
Other languages
English (en)
Inventor
Ichiro Mihara
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004361054A priority Critical patent/JP2006173232A/ja
Priority to US11/302,593 priority patent/US7550833B2/en
Publication of JP2006173232A publication Critical patent/JP2006173232A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 ベース板上に２個の半導体構成体を積層して配置した半導体装置において、実装面積をより一層小さくすることが可能となり、且つ、配線長を最短として高周波用にも適合可能とする。
【解決手段】 ベース板１上には第１、第２の半導体構成体２、１３が積層されて設けられ、第１、第２の半導体構成体２、１３の周囲におけるベース板１上には絶縁層２１が設けられ、その上に設けられた上層絶縁膜２２上には上層配線２６が第１、第２の半導体構成体２、１３の柱状電極１１、１５に電気的に接続されて設けられ、上層配線２６の接続パッド部上には半田ボール２９が設けられている。この場合、電気的接続配線は主としてベース板１の厚さ方向となり、これにより、実装面積をより一層小さくすることが可能となり、且つ、配線長を最短として高周波用にも適合可能とすることができる。
【選択図】 図１

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、実装面積を小さくするため、回路基板の上面中央部に２個の半導体チップを積層して配置し、各半導体チップの周辺部に設けられた接続パッドと回路基板の上面周辺部に設けられた接続パッドとをボンディングワイヤで接続したものがある（例えば、特許文献１参照）。
特開２００４−１１１６５６号公報（図１）
ところで、上記従来の半導体装置では、下側の半導体チップのワイヤボンディングを可能とするため、上側の半導体チップのサイズが下側の半導体チップのサイズよりも小さくなっており、この結果、上側の半導体チップの上面周辺部に設けられた接続パッドの配置位置が下側の半導体チップの上面周辺部に設けられた接続パッドの配置位置よりも内側となっている。また、下側の半導体チップのワイヤボンディングを行なった後に上側の半導体チップのワイヤボンディングを行なうため、回路基板の上面において下側の半導体チップ配置領域の外側に下側の半導体チップ用の接続パッドが配置され、その外側に上側の半導体チップ用の接続パッドが配置されている。
このように、上記従来の半導体装置では、回路基板の上面において下側の半導体チップ配置領域の外側に下側の半導体チップ用の接続パッドが配置され、その外側に上側の半導体チップ用の接続パッドが配置されるため、回路基板の面積、すなわち、半導体装置の面積が比較的大きくなり、実装面積をあまり小さくすることはできない。また、上側の半導体チップの接続パッドと回路基板上の上側の半導体チップ用の接続パッドとの間の距離が比較的大きくなり、それに応じて、この両接続パッドを接続するためのボンディングワイヤの長さが長くなり、且つ、金からなるボンディングワイヤの径を比較的大きくすると高価となるため、通常、ボンディングワイヤの径を比較的小さくしているので、インダクタンスやインピーダンスが大きくなり、高周波用には適合できなくなってしまう。
そこで、この発明は、実装面積をより一層小さくすることが可能となり、且つ、配線長を最短として高周波用にも適合可能とすることができる半導体装置およびその製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有し、相互に積層された複数の半導体構成体と、前記複数の半導体構成体の周囲に設けられた絶縁層と、最上層の前記半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記複数の半導体構成体の外部接続用電極に電気的に接続されて設けられた上層配線とを備えていることを特徴とするものである。
この発明によれば、ベース板上に複数の半導体構成体を積層して設け、複数の半導体構成体の周囲におけるベース板上に絶縁層を設け、その上に設けられた上層絶縁膜上に上層配線を複数の半導体構成体の外部接続用電極に電気的に接続させて設けているので、電気的接続配線が主としてベース板の厚さ方向となり、これにより、実装面積をより一層小さくすることが可能となり、且つ、配線長を最短として高周波用にも適合可能とすることができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ系樹脂等からなる平面正方形状のベース板１を備えている。ベース板１の上面には、ベース板１のサイズよりもある程度小さいサイズの平面正方形状の第１の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。
第１の半導体構成体２はシリコン基板（半導体基板）４を備えている。シリコン基板４の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。
絶縁膜６の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜８が設けられている。この場合、絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。保護膜８の上面には銅等からなる下地金属層１０が両開口部７、９を介して接続パッド５に接続されて設けられている。下地金属層１０の上面全体には銅からなる柱状電極（外部接続用電極）１１が設けられている。保護膜８の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１２がその上面が柱状電極１１の上面と面一となるように設けられている。
第１の半導体構成体２の上面中央部には平面正方形状の第２の半導体構成体１３の下面がダイボンド材からなる接着層１４を介して接着されている。第２の半導体構成体１３は、そのサイズが第１の半導体構成体２のサイズよりもある程度小さいだけであり、その基本的な構成は第１の半導体構成体２と同じであるので、その詳細な説明は省略する。
ここで、図２は、ベース板１の上面に第１、第２の半導体構成体２、１３を積層して配置した状態の平面図を示す。この状態では、平面正方形状の第１の半導体構成体２の上面周辺部に配置された柱状電極１１は、平面正方形状の第２の半導体構成体１３の外側に配置されている。また、平面正方形状の第２の半導体構成体１３の上面周辺部には柱状電極１５が配置されている。なお、第１、第２の半導体構成体２、１３は平面長方形状であってもよい。
図１に戻って説明を続けると、第１の半導体構成体２の周囲におけるベース板１の上面および第２の半導体構成体１３の周囲における第１の半導体構成体２の上面には絶縁層２１がその上面が第２の半導体構成体１３の上面とほぼ面一となるように設けられている。絶縁層２１は、通常、プリプレグ材と言われるもので、例えば、ガラス布、ガラス繊維、アラミド繊維等からなる基材にエポキシ系樹脂、ポリイミド系樹脂、ＢＴ樹脂等からなる熱硬化性樹脂を含浸させたものからなっている。
第２の半導体構成体２および絶縁層２１の上面には上層絶縁膜２２がその上面を平坦とされて設けられている。上層絶縁膜２２は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂、ポリイミド系樹脂、ＢＴ樹脂等からなる熱硬化性樹脂中にガラス繊維、アラミド繊維、シリカフィラー、セラミックス系フィラー等からなる補強材を分散させたものからなっている。
第１の半導体構成体２の柱状電極１１の上面中央部に対応する部分における上層絶縁膜２２および絶縁層２１には開口部２３が設けられている。第２の半導体構成体１３の柱状電極１５の上面中央部に対応する部分における上層絶縁膜２２には開口部２４が設けられている。上層絶縁膜２２の上面には銅等からなる上層下地金属層２５が設けられている。上層下地金属層２５の上面全体には銅からなる上層配線２６が設けられている。上層下地金属層２５を含む上層配線２６の一端部は、上層絶縁膜２２および絶縁層２１の開口部２３、２４を介して第１、第２の半導体構成体２、１３の柱状電極１１、１５の上面に接続されている。
上層配線２６を含む上層絶縁膜２２の上面にはソルダーレジスト等からなるオーバーコート膜２７が設けられている。上層配線２６の接続パッド部に対応する部分におけるオーバーコート膜２７には開口部２８が設けられている。開口部２８内およびその上方には半田ボール２９が上層配線２６の接続パッド部に接続されて設けられている。複数の半田ボール２９は、オーバーコート膜２７上のほぼ全域にマトリクス状に配置されている。
以上のように、この半導体装置では、ベース板１上に第１、第２の半導体構成体２、１３を積層して設け、第１、第２の半導体構成体２、１３の周囲におけるベース板１上に絶縁層２１を設け、その上に設けられた上層絶縁膜２２上に上層配線２６を第１、第２の半導体構成体２、１３の柱状電極１１、１５に電気的に接続させて設け、上層配線２６の接続パッド部上に半田ボール２９を設けているので、電気的接続配線が主としてベース板１の厚さ方向となり、これにより、実装面積をより一層小さくすることが可能となり、且つ、配線長を最短として高周波用にも適合可能とすることができる。
次に、この半導体装置の製造方法の一例について説明するに、まず、第１の半導体構成体２の製造方法の一例について説明する。この場合、まず、図３に示すように、ウエハ状態のシリコン基板（半導体基板）４上にアルミニウム系金属等からなる接続パッド５、酸化シリコン等からなる絶縁膜６およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜８が設けられ、接続パッド５の中央部が絶縁膜６および保護膜８に形成された開口部７、９を介して露出されたものを用意する。
この場合、ウエハ状態のシリコン基板４の上面の各第１の半導体構成体２が形成される領域には所定の機能の集積回路（図示せず）が形成され、当該領域の周辺部に形成された接続パッド５は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図４に示すように、両開口部７、９を介して露出された接続パッド５の上面を含む保護膜８の上面全体に下地金属層１０を形成する。この場合、下地金属層１０は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１０の上面にメッキレジスト膜３１をパターン形成する。この場合、柱状電極１１形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３１の開口部３２内の下地金属層１０の上面に柱状電極１１を形成する。次に、メッキレジスト膜３１を剥離し、次いで、柱状電極１１をマスクとして下地金属層１０の不要な部分をエッチングして除去すると、図５に示すように、柱状電極１１下にのみ下地金属層１０が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコート法、ダイコート法等により、柱状電極１１を含む保護膜８の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１２をその厚さが柱状電極１１の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１１の上面は封止膜１２によって覆われている。
次に、封止膜１２および柱状電極１１の上面側を適宜に研磨し、図７に示すように、柱状電極１１の上面を露出させ、且つ、この露出された柱状電極１１の上面を含む封止膜１２の上面を平坦化する。ここで、柱状電極１１の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１１の高さにばらつきがあるため、このばらつきを解消して、柱状電極１１の高さを均一にするためである。
次に、図８に示すように、シリコン基板４の下面全体に接着層３を接着する。接着層３は、ダイアタッチメントフィルムとして市販されているエポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板４の下面に固着される。
次に、シリコン基板４の下面に固着された接着層３の下面をダイシングテープ（図示せず）に貼り付け、図９に示すダイシング工程を経た後に、ダイシングテープから剥がすと、シリコン基板４の下面に接着層３を有する第１の半導体構成体２が複数個得られる。また、上記と同様の製造方法により、図１に示す、接着層１４を有する第２の半導体構成体１３が複数個得られる。
次に、このようにして得られた第１、第２の半導体構成体２、１３を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１０に示すように、図１に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。この場合、ベース板１は、限定する意味ではないが、例えば、平面正方形状または平面長方形状である。
次に、ベース板１の上面の所定の複数箇所に複数の第１の半導体構成体２の接着層３を相互に離間させて接着し、次いで、各第１の半導体構成体２の上面中央部にそれぞれ第２の半導体構成体１３の接着層１４を接着する。ここでの接着は、加熱加圧により、接着層３、１４を本硬化させる。接着工程は、ベース板１の上面に第１の半導体構成体２を接着した後、第１の半導体構成体２の上面に第２の半導体構成体１３を接着するようにしてもよいが、ベース板１上に第１の半導体構成体２を半硬化温度で仮接着し、第１の半導体構成体２の上面に第２の半導体構成体１３を半硬化温度で仮接着した後、ベース板１、第１の半導体構成体２および第２の半導体構成体１３を本硬化させるようにしてもよい。
次に、第１の半導体構成体２の周囲におけるベース板１の上面に格子状の第１、第２の絶縁層形成用シート２１ａ、２１ｂをピン等で位置決めしながら積層して配置する。格子状の第１、第２の絶縁層形成用シート２１ａ、２１ｂは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態（Ｂステージ）にしてシート状となしたプリプレグ材に、パンチング、あるいは、ドリルまたはルーター加工等により、複数の方形状の開口部３３、３４を形成することにより得られる。
ここで、第１の絶縁層形成用シート２１ａの開口部３３のサイズは第１の半導体構成体２のサイズよりもやや大きくなっており、第２の絶縁層形成用シート２１ｂの開口部３４のサイズは第１の絶縁層形成用シート２１ａの開口部３３のサイズよりも小さくて第２の半導体構成体１３のサイズよりもやや大きくなっている。このため、第１、第２の絶縁層形成用シート２１ａ、２１ｂと第１、第２の半導体構成体２、１３との間には隙間３５、３６が形成されている。
また、第１、第２の絶縁層形成用シート２１ａ、２１ｂの厚さは、同じで、第１、第２の半導体構成体２、１３の厚さよりもある程度厚く、後述の如く、加熱加圧されたときに、第１、第２の絶縁層形成用シート２１ａ、２１ｂ中の熱硬化性樹脂によって隙間３５、３６を十分に埋めることができる程度の厚さとなっている。なお、第１、第２の絶縁層形成用シート２１ａ、２１ｂとして、厚さが異なるものを用いてもよい。
次に、図１１に示すように、一対の加熱加圧板３７、３８を用いて上下から第１、第２の絶縁層形成用シート２１ａ、２１ｂを加熱加圧する。すると、第１、第２の絶縁層形成用シート２１ａ、２１ｂ中の溶融された熱硬化性樹脂が図１０に示す隙間３５、３６内に押し出されて充填され、その後の冷却により、第１の半導体構成体２の周囲におけるベース板１の上面および第２の半導体構成体１３の周囲における第１の半導体構成体２の上面に絶縁層２１が形成される。
次に、図１２に示すように、第２の半導体構成体１３および絶縁層２１の上面に上層絶縁膜形成用シート２２ａを配置する。この場合、上層絶縁膜形成用シート２２ａは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。
次に、図示しない一対の加熱加圧板を用いて上下から加熱加圧すると、第２の半導体構成体１３および絶縁層２１の上面に上層絶縁膜２２が形成される。この場合、上層絶縁膜２２の上面は、上側の加熱加圧板の下面によって押さえ付けられるため、平坦面となる。
なお、上層絶縁膜形成用シート２２ａとして、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない半硬化状態の熱硬化性樹脂のみからなるシート状のものを用いるようにしてもよい。
次に、図１３に示すように、ＣＯ2レーザ等のレーザビームを照射するレーザ加工により、第１の半導体構成体２の柱状電極１１に対応する部分における上層絶縁膜２２および絶縁層２１に開口部２３を形成するとともに、第２の半導体構成体１３の柱状電極１５に対応する部分における上層絶縁膜２２に開口部２４を形成する。次に、必要に応じて、開口部２３、２４内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１４に示すように、開口部２３、２４を介して露出された柱状電極１１、１５の上面を含む上層絶縁膜２２の上面全体に、銅の無電解メッキ等により、上層下地金属層２５を形成する。次に、上層下地金属層２５の上面にメッキレジスト膜３９をパターン形成する。この場合、上層配線２６形成領域に対応する部分におけるメッキレジスト膜３９には開口部４０が形成されている。
次に、上層下地金属層２５をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３９の開口部４０内の上層下地金属層２５の上面に上層配線２６を形成する。次に、メッキレジスト膜３９を剥離し、次いで、上層配線２６をマスクとして上層下地金属層２５の不要な部分をエッチングして除去すると、図１５に示すように、上層配線２６下にのみ上層下地金属層２５が残存される。この状態では、上層下地金属層２５を含む上層配線２６の一端部は、開口部２３、２４を介して柱状電極１１、１５の上面に接続されている。
次に、図１６に示すように、スクリーン印刷法、スピンコート法、ダイコート法等により、上層配線２６を含む上層絶縁膜２２の上面にソルダーレジスト等からなるオーバーコート膜２７を形成する。この場合、上層配線２６の接続パッド部に対応する部分におけるオーバーコート膜２７には開口部２８が形成されている。
次に、開口部２８内およびその上方に半田ボール２９を上層配線２６の接続パッド部に接続させて形成する。次に、互いに隣接する第１の半導体構成体２間において、オーバーコート膜２７、上層絶縁膜２２、絶縁層２１およびベース板１を切断すると、図１に示す半導体装置が複数個得られる。
ところで、上記製造方法では、ベース板１上に複数組の第１、第２の半導体構成体２、１３を積層して配置し、複数組の第１、第２の半導体構成体２、１３に対して、開口部２３、２４、上層配線２６および半田ボール２９の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１１に示す製造工程以降では、ベース板１と共に複数組の第１、第２の半導体構成体２、１３を搬送することができるので、これによっても製造工程を簡略化することができる。
（第２実施形態）
図１７はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、第１に、絶縁層（２１Ａ、２１Ｂ）、上層絶縁膜（２２Ａ、２２Ｂ）および上層配線（２６Ａ、２６Ｂ）を２層とした点であり、第２に、第１の半導体構成体２を配線４２を有する構造（第２の半導体構成体１３も同じ）とした点である。
すなわち、ベース板１の上面の所定の箇所には第１の半導体構成体２が接着層３を介して設けられている。第１の半導体構成体２の周囲におけるベース板１の上面には第１の絶縁層２１Ａがその上面が第１の半導体構成体２の上面とほぼ面一となるように設けられている。第１の半導体構成体２および第１の絶縁層２１Ａの上面には第１の上層絶縁膜（層間絶縁膜）２２Ａがその上面を平坦とされて設けられている。
第１の上層絶縁膜２２Ａの上面には第１の上層下地金属層２５Ａを含む第１の上層配線（中継配線）２６Ａが設けられている。第１の上層下地金属層２５Ａを含む第１の上層配線２６Ａの一端部は、第１の上層絶縁膜２２Ａの開口部２３Ａを介して第１の半導体構成体２の柱状電極１１の上面に接続されている。この場合、第１の上層配線２６Ａの接続パッド部は、第２の半導体構成体１３配置領域の外側に配置されている。
第１の半導体構成体２の上面中央部上における第１の上層配線２６Ａを含む第１の上層絶縁膜２２Ａの上面には第２の半導体構成体１３が接着層１４を介して設けられている。第２の半導体構成体１３の周囲における第１の上層配線２６Ａを含む第１の上層絶縁膜２２Ａの上面には第２の絶縁層２１Ｂがその上面が第２の半導体構成体１３の上面とほぼ面一となるように設けられている。第２の半導体構成体１３および第２の絶縁層２１Ｂの上面には第２の上層絶縁膜２２Ｂがその上面を平坦とされて設けられている。
第２の上層絶縁膜２２Ｂの上面には第２の上層下地金属層２５Ｂを含む第２の上層配線２６Ｂが設けられている。第２の上層下地金属層２５Ｂを含む第２の上層配線２６Ｂの一部の一端部は、第２の上層絶縁膜２２Ｂおよび第２の絶縁層２１Ｂの開口部２３Ｂを介して第１の上層配線２６Ａの接続パッド部上面に接続されている。
第２の上層下地金属層２５Ｂを含む第２の上層配線２６Ｂの残部の一端部は、第２の上層絶縁膜２２Ｂの開口部２４Ｂを介して第２の半導体構成体１３の柱状電極１５の上面に接続されている。半田ボール２９は、オーバーコート膜２７の開口部２８を介して第２の上層配線２６Ｂの接続パッド部上面に接続されている。
第１、第２の半導体構成体２、１３は、第１の半導体構成体２を代表として説明すると、一般的には、ＣＳＰ（chip size package）と呼ばれるものであり、保護膜８の上面に下地金属層４１を含む配線４２が接続パッド５に接続されて設けられ、配線４２の接続パッド部上面に柱状電極１１が設けられ、配線４２を含む保護膜８の上面に封止膜１２がその上面が柱状電極１１の上面と面一となるように設けられた構造となっている。
この場合、特に、第１の半導体構成体２および第１の絶縁層２１Ａ上に設けられた第１の上層絶縁膜２２ａの上面に第１の上層配線２６Ａを設け、その上に第２の半導体構成体１３を設けているので、第１の半導体構成体２として、複数の柱状電極１１をシリコン基板４上のほぼ全域にマトリクス状に配置した構造のものを用いることが可能となる。また、第１の上層配線２６Ａの接続パッド部を第２の半導体構成体１３配置領域の外側に配置すればよいので、第２の半導体構成体１３のサイズは第１の半導体構成体２のサイズと同じとしてもよい。
次に、この半導体装置の製造方法の一例について簡単に説明する。まず、図１７に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。この場合も、ベース板１は、限定する意味ではないが、例えば、平面正方形状または平面長方形状である。
次に、ベース板１の上面に第１の半導体構成体２を接着層３を介して配置する。次に、第１の半導体構成体２の周囲におけるベース板１の上面に格子状の第１の絶縁層形成用シートをピン等で位置決めしながら配置し、次いで、一対の加熱加圧板を用いて上下から加熱加圧し、第１の半導体構成体２の周囲におけるベース板１の上面に第１の絶縁層２１Ａを形成する。
次に、第１の半導体構成体２および第１の絶縁層２１Ａの上面に第１の上層絶縁膜形成用シートを配置し、次いで、一対の加熱加圧板を用いて上下から加熱加圧し、第１の半導体構成体２および第１の絶縁層２１Ａの上面に第１の上層絶縁膜２２Ａを形成する。次に、ＣＯ2レーザ等のレーザビームを照射するレーザ加工により、第１の半導体構成体２の柱状電極１１に対応する部分における第１の上層絶縁膜２２Ａに開口部２３Ａを形成する。
次に、第１の上層絶縁膜２２Ａの上面に第１の上層下地金属層２５Ａを含む第１の上層配線２６Ａを開口部２３Ａを介して第１の半導体構成体２の柱状電極１１の上面に接続させて形成する。次に、第１の上層配線２６Ａを含む第１の上層絶縁膜２２Ａの上面に第２の半導体構成体１３を接着層１４を介して配置する。
次に、第２の半導体構成体１３の周囲における第１の上層配線２６Ａを含む第１の上層絶縁膜２２Ａの上面に格子状の第２の絶縁層形成用シートをピン等で位置決めしながら配置し、次いで、一対の加熱加圧板を用いて上下から加熱加圧し、第２の半導体構成体１３の周囲における第１の上層配線２６Ａを含む第１の上層絶縁膜２２Ａの上面に第２の絶縁層２１Ｂを形成する。
次に、第２の半導体構成体１３および第２の絶縁層２１Ｂの上面に第２の上層絶縁膜形成用シートを配置し、次いで、一対の加熱加圧板を用いて上下から加熱加圧し、第２の半導体構成体１３および第２の絶縁層２１Ｂの上面に第２の上層絶縁膜２２Ｂを形成する。次に、ＣＯ2レーザ等のレーザビームを照射するレーザ加工により、第１の上層配線２６Ａの接続パッド部に対応する部分における第２の上層絶縁膜２２Ｂおよび第２の絶縁層２１Ｂに開口部２３Ｂを形成するとともに、第２の半導体構成体１３の柱状電極１５に対応する部分における第２の上層絶縁膜２２Ｂに開口部２３Ｂを形成する。
次に、第２の上層絶縁膜２２Ｂの上面に第２の上層下地金属層２５Ｂを含む第２の上層配線２６Ｂを開口部２３Ｂ、２４Ｂを介して第１の上層配線２６Ａの接続パッド部上面および第２の半導体構成体１３の柱状電極１５の上面に接続させて形成する。次に、第２の上層配線２６Ｂを含む第２の上層絶縁膜２２Ｂの上面にオーバーコート膜２７を形成する。この場合、第２の上層配線２６Ｂの接続パッド部に対応する部分におけるオーバーコート膜２７には開口部２８が形成されている。
次に、開口部２８内およびその上方に半田ボール２９を上層配線２６の接続パッド部に接続させて形成する。次に、互いに隣接する第１の半導体構成体２間において、オーバーコート膜２７、第２の上層絶縁膜２２Ｂ、第２の絶縁層２１Ｂ、第１の上層絶縁膜２２Ａ、第１の絶縁層２１Ａおよびベース板１を切断すると、図１７に示す半導体装置が複数個得られる。
ところで、上記製造方法では、ベース板１上に複数の第１の半導体構成体２を配置し、複数の第１の半導体構成体２に対して、開口部２３Ａおよび第１の上層配線２６Ａの形成を一括して行い、第１の上層絶縁膜２２Ａ上に複数の第２の半導体構成体１３を配置し、複数の第２の半導体構成体１３に対して、開口部２３Ｂ、２４Ｂ、第２の上層配線２６Ｂおよび半田ボール２９の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。
（その他の実施形態）
例えば、上記第１実施形態では、図１０に示すように、第１の半導体構成体２の周囲におけるベース板１の上面にプリプレグ材からなる格子状の第１、第２の絶縁層形成用シート２１ａ、２１ｂを積層して配置し、次いで、図１１に示すように、一対の加熱加圧板３７、３８を用いて上下から加熱加圧し、第１の半導体構成体２の周囲におけるベース板１の上面および第２の半導体構成体１３の周囲における第１の半導体構成体２の上面に絶縁層２１を形成する場合について説明したが、これに限定されるものではない。
例えば、ベース板１の上面に第１、第２の半導体構成体２、１３を積層して配置した後に、第１の半導体構成体２の周囲におけるベース板１の上面および第２の半導体構成体１３の周囲における第１の半導体構成体２の上面に、スクリーン印刷法等により、繊維やフィラー等の補強材を含む液状のエポキシ系樹脂等からなる熱硬化性樹脂、あるいは、補強材を含まない液状のエポキシ系樹脂等からなる熱硬化性樹脂のみを配置し、一対の加熱加圧板を用いて上下から加熱加圧し、第１の半導体構成体２の周囲におけるベース板１の上面および第２の半導体構成体１３の周囲における第１の半導体構成体２の上面に絶縁層２１を形成するようにしてもよい。
また、上記各実施形態では、第１の半導体構成体２上に１個の第２の半導体構成体１３を配置した場合について説明したが、これに限定されるものではない。例えば、第１の半導体構成体上に２個以上の第２の半導体構成体を配置するようにしてもよい。また、ベース板上に３個以上の半導体構成体を積層して配置するようにしてもよい。
また、図１に示す場合において、第２の半導体構成体１３として、図１７に示す、下地金属層４１を含む配線４２を有する第２の半導体構成体１３を用いるようにしてもよい。また、図１７に示す場合において、第２の半導体構成体１３として、図１に示す第２の半導体構成体１３を用いるようにしてもよい。
さらに、ベース板としては、銅やアルミニウム等からなる金属板であってもよく、また、ガラス布基材エポキシ系樹脂等からなる絶縁板の上面の少なくとも第１の半導体構成体２配置領域に銅箔等の金属層からなるグランド層もしくはシールド層が設けられたものであってもよい。
この発明の第１実施形態としての半導体装置の断面図。 ベース板の上面に第１、第２の半導体構成体を積層して配置した状態の平面 図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面 図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。
符号の説明
１ ベース板
２ 第１の半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
１１ 柱状電極
１２ 封止膜
１３ 第２の半導体構成体
１４ 接着層
１５ 柱状電極
２１ 絶縁層
２２ 上層絶縁膜
２３、２４ 開口部
２５ 上層配線
２７ オーバーコート膜
２９ 半田ボール

Claims (22)

  1. 各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有し、相互に積層された複数の半導体構成体と、前記複数の半導体構成体の周囲に設けられた絶縁層と、最上層の前記半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記複数の半導体構成体の外部接続用電極に電気的に接続されて設けられた上層配線とを備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記複数の半導体構成体は、上面周辺部に複数の外部接続用電極を有する第１の半導体構成体と、前記第１の半導体構成体のサイズよりも小さいサイズの第２の半導体構成体とからなり、前記第１の半導体構成体はベース板上に設けられ、前記第２の半導体構成体は前記第１の半導体構成体上の外部接続用電極配置領域を除く領域に設けられていることを特徴とする半導体装置。
  3. 請求項２に記載の発明において、前記第１の半導体構成体上の外部接続用電極配置領域を除く領域に前記第２の半導体構成体が２個以上設けられていることを特徴とする半導体装置。
  4. 請求項２または３に記載の発明において、前記上層配線の一部は、前記上層絶縁膜および前記絶縁層に設けられた開口部を介して前記第１の半導体構成体の外部接続用電極に接続され、前記上層配線の残部は、前記上層絶縁膜に設けられた開口部を介して前記第２の半導体構成体の外部接続用電極に接続されていることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、前記複数の半導体構成体は、少なくとも１つが外部接続用電極としての柱状電極および該柱状電極間の前記半導体基板間に設けられた封止膜を有することを特徴とする半導体装置。
  6. 請求項１に記載の発明において、前記柱状電極および封止膜を有する半導体構成体は、さらに、接続パッドと、該接続パッドと前記柱状電極を接続する配線を有することを特徴とする半導体装置。
  7. 請求項１に記載の発明において、前記複数の半導体構成体は、層間絶縁膜を介在して積層されてことを特徴とする半導体装置。
  8. 請求項７に記載の発明において、前記層間絶縁膜上に前記外部接続用電極に接続された上層配線が設けられていることを特徴とする半導体装置。
  9. 請求項１に記載の発明において、前記上層配線の接続パッド部を除く部分を覆うオーバーコート膜を有することを特徴とする半導体装置。
  10. 請求項９に記載の発明において、前記上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
  11. ベース板上に、各々が半導体基板および該半導体基板上の周辺部に設けられた複数の外部接続用電極を有する複数の第１の半導体構成体を相互に離間させて配置する工程と、
    前記各第１の半導体構成体上の外部接続用電極配置領域を除く領域に、それぞれ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する第２の半導体構成体を配置する工程と、
    前記第１、第２の半導体構成体の周囲における前記ベース板上に絶縁層を形成する工程と、
    前記第２の半導体構成体および前記絶縁層上に上層絶縁膜を形成する工程と、
    前記上層絶縁膜上に前記第１、第２の半導体構成体の外部接続用電極に電気的に接続される上層配線を形成する工程と、
    前記第１の半導体構成体間において前記上層絶縁膜、前記絶縁層および前記ベース板を切断して、前記ベース板上に前記第１、第２の半導体構成体が積層されて設けられた半導体装置を複数個得る工程と、
    を含むことを特徴とする半導体装置の製造方法。
  12. 請求項１１に記載の発明において、前記上層配線形成工程は、前記第１の半導体構成体の外部接続用電極に対応する部分における前記上層絶縁膜および前記絶縁層に開口部を形成するとともに、前記第２の半導体構成体の外部接続用電極に対応する部分における前記上層絶縁膜に開口部を形成する工程を含むことを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の発明において、前記開口部はレーザビームを照射するレーザ加工により形成することを特徴とする半導体装置の製造方法。
  14. 請求項１１に記載の発明において、前記第１、第２の半導体構成体の外部接続用電極は柱状電極であることを特徴とする半導体装置の製造方法。
  15. 請求項１１に記載の発明において、前記上層配線の接続パッド部を除く部分を覆うオーバーコート膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の発明において、前記上層配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
  17. ベース板上に、各々が半導体基板および該半導体基板上のほぼ全域に設けられた複数の外部接続用電極を有する複数の第１の半導体構成体を相互に離間させて配置する工程と、
    前記第１の半導体構成体の周囲における前記ベース板上に第１の絶縁層を形成する工程と、
    前記第１の半導体構成体および前記第１の絶縁層上に第１の上層絶縁膜を形成する工程と、
    前記第１の上層絶縁膜上に前記第１の半導体構成体の外部接続用電極に電気的に接続される第１の上層配線をその各接続パッド部が第２の半導体構成体配置領域の外側に位置するように形成する工程と、
    前記第１の上層絶縁膜上の第２の半導体構成体配置領域に、それぞれ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する第２の半導体構成体を配置する工程と、
    前記第２の半導体構成体の周囲における前記第１の上層絶縁膜上に第２の絶縁層を形成する工程と、
    前記第２の半導体構成体および前記第２の絶縁層上に第２の上層絶縁膜を形成する工程と、
    前記第２の上層絶縁膜上に前記第１の上層配線の接続パッド部および前記第２の半導体構成体の外部接続用電極に電気的に接続される第２の上層配線を形成する工程と、
    前記第１の半導体構成体間において前記第２の上層絶縁膜、前記第２の絶縁層、前記第１の上層絶縁膜、前記第１の絶縁層および前記ベース板を切断して、前記ベース板上に前記第１、第２の半導体構成体が積層されて設けられた半導体装置を複数個得る工程と、
    を含むことを特徴とする半導体装置の製造方法。
  18. 請求項１７に記載の発明において、前記第２の上層配線形成工程は、前記第１の上層配線の接続パッド部に対応する部分における前記上層絶縁膜および前記絶縁層に開口部を形成するとともに、前記第２の半導体構成体の外部接続用電極に対応する部分における前記上層絶縁膜に開口部を形成する工程を含むことを特徴とする半導体装置の製造方法。
  19. 請求項１８に記載の発明において、前記開口部はレーザビームを照射するレーザ加工により形成することを特徴とする半導体装置の製造方法。
  20. 請求項１７に記載の発明において、前記第１、第２の半導体構成体の外部接続用電極は柱状電極であることを特徴とする半導体装置の製造方法。
  21. 請求項１７に記載の発明において、前記第２の上層配線の接続パッド部を除く部分を覆うオーバーコート膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  22. 請求項２１に記載の発明において、前記第２の上層配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
JP2004361054A 2004-12-14 2004-12-14 半導体装置およびその製造方法 Abandoned JP2006173232A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004361054A JP2006173232A (ja) 2004-12-14 2004-12-14 半導体装置およびその製造方法
US11/302,593 US7550833B2 (en) 2004-12-14 2005-12-12 Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004361054A JP2006173232A (ja) 2004-12-14 2004-12-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006173232A true JP2006173232A (ja) 2006-06-29

Family

ID=36582848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004361054A Abandoned JP2006173232A (ja) 2004-12-14 2004-12-14 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7550833B2 (ja)
JP (1) JP2006173232A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047734A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置及び半導体装置の製造方法
JP2008300559A (ja) * 2007-05-30 2008-12-11 Sony Corp 半導体装置とその製造方法
JP2009033108A (ja) * 2007-07-27 2009-02-12 Hynix Semiconductor Inc 半導体パッケージ、これを有する積層ウエハーレベルパッケージおよび積層ウエハーレベルパッケージの製造方法
JP2016535463A (ja) * 2014-10-03 2016-11-10 インテル コーポレイション 垂直コラムを有するオーバラップ形スタック化ダイパッケージ
JP7494067B2 (ja) 2020-09-14 2024-06-03 キオクシア株式会社 半導体装置の製造方法、及び半導体製造装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514767B2 (en) 2003-12-03 2009-04-07 Advanced Chip Engineering Technology Inc. Fan out type wafer level package structure and method of the same
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
JP4222400B2 (ja) * 2006-09-26 2009-02-12 カシオ計算機株式会社 半導体装置の製造方法
US20080203557A1 (en) * 2007-01-30 2008-08-28 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
US7682959B2 (en) 2007-03-21 2010-03-23 Stats Chippac, Ltd. Method of forming solder bump on high topography plated Cu
US7868445B2 (en) * 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
CA2715344C (en) * 2008-02-14 2014-08-19 Mitsubishi Heavy Industries, Ltd. Semiconductor element module and method for manufacturing the same
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US20100193930A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
US8378383B2 (en) * 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US8476750B2 (en) * 2009-12-10 2013-07-02 Qualcomm Incorporated Printed circuit board having embedded dies and method of forming same
US8169065B2 (en) * 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US8895440B2 (en) * 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
US8343810B2 (en) 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
US9202783B1 (en) * 2011-03-24 2015-12-01 Juniper Networks, Inc. Selective antipad backdrilling for printed circuit boards
US9030017B2 (en) * 2012-11-13 2015-05-12 Invensas Corporation Z-connection using electroless plating
KR101631934B1 (ko) * 2013-11-13 2016-06-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 그 제작 방법
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
TWI587449B (zh) * 2015-03-26 2017-06-11 旺宏電子股份有限公司 半導體封裝結構及其製造方法
US9564419B2 (en) 2015-03-26 2017-02-07 Macronix International Co., Ltd. Semiconductor package structure and method for manufacturing the same
CN106158775A (zh) * 2015-03-31 2016-11-23 旺宏电子股份有限公司 半导体封装结构及其制造方法
DE102016000264B4 (de) * 2016-01-08 2022-01-05 Infineon Technologies Ag Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
US9825007B1 (en) * 2016-07-13 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US11469215B2 (en) 2016-07-13 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
CN109643702A (zh) * 2016-10-01 2019-04-16 英特尔公司 电子器件封装
US10128193B2 (en) * 2016-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10206286B2 (en) 2017-06-26 2019-02-12 Infineon Technologies Austria Ag Embedding into printed circuit board with drilling
US11139247B2 (en) * 2019-03-14 2021-10-05 Advanced Semiconductor Engineering, Inc. Interconnection structure, semiconductor package and method of manufacturing the same
US11063019B2 (en) * 2019-07-17 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, chip structure and method of fabricating the same
US11289130B2 (en) 2020-08-20 2022-03-29 Macronix International Co., Ltd. Memory device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217381A (ja) * 2000-01-28 2001-08-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法
JP2001298149A (ja) * 2000-04-14 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003504849A (ja) * 1999-07-01 2003-02-04 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン マルチチップモジュール及びマルチチップモジュールの製造方法
JP2003051569A (ja) * 2001-08-03 2003-02-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2004071998A (ja) * 2002-08-09 2004-03-04 Casio Comput Co Ltd 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1527480A2 (en) * 2002-08-09 2005-05-04 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004111656A (ja) 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
KR100778597B1 (ko) * 2003-06-03 2007-11-22 가시오게산키 가부시키가이샤 적층 반도체 장치와 그 제조방법
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4438389B2 (ja) * 2003-11-14 2010-03-24 カシオ計算機株式会社 半導体装置の製造方法
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP4458010B2 (ja) * 2005-09-26 2010-04-28 カシオ計算機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504849A (ja) * 1999-07-01 2003-02-04 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン マルチチップモジュール及びマルチチップモジュールの製造方法
JP2001217381A (ja) * 2000-01-28 2001-08-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法
JP2001298149A (ja) * 2000-04-14 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003051569A (ja) * 2001-08-03 2003-02-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2004071998A (ja) * 2002-08-09 2004-03-04 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047734A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置及び半導体装置の製造方法
JP2008300559A (ja) * 2007-05-30 2008-12-11 Sony Corp 半導体装置とその製造方法
JP2009033108A (ja) * 2007-07-27 2009-02-12 Hynix Semiconductor Inc 半導体パッケージ、これを有する積層ウエハーレベルパッケージおよび積層ウエハーレベルパッケージの製造方法
JP2016535463A (ja) * 2014-10-03 2016-11-10 インテル コーポレイション 垂直コラムを有するオーバラップ形スタック化ダイパッケージ
US10256208B2 (en) 2014-10-03 2019-04-09 Intel Corporation Overlapping stacked die package with vertical columns
US10629561B2 (en) 2014-10-03 2020-04-21 Intel Corporation Overlapping stacked die package with vertical columns
JP7494067B2 (ja) 2020-09-14 2024-06-03 キオクシア株式会社 半導体装置の製造方法、及び半導体製造装置

Also Published As

Publication number Publication date
US7550833B2 (en) 2009-06-23
US20060125072A1 (en) 2006-06-15

Similar Documents

Publication Publication Date Title
JP2006173232A (ja) 半導体装置およびその製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4093186B2 (ja) 半導体装置の製造方法
JP3945483B2 (ja) 半導体装置の製造方法
JP3925809B2 (ja) 半導体装置およびその製造方法
JP4012496B2 (ja) 半導体装置
TWI278048B (en) Semiconductor device and its manufacturing method
JP4609317B2 (ja) 回路基板
JP4379693B2 (ja) 半導体装置およびその製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP3925503B2 (ja) 半導体装置
JP4316624B2 (ja) 半導体装置
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP4316622B2 (ja) 半導体装置の製造方法
JP4321758B2 (ja) 半導体装置
JP4316623B2 (ja) 半導体装置の製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP4341484B2 (ja) 半導体装置およびその製造方法
JP4977169B2 (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP2005116714A (ja) 半導体装置およびその製造方法
JP3979404B2 (ja) 半導体装置
JP4209341B2 (ja) 半導体装置およびその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法
JP3421007B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080125