JP5172311B2 - 半導体モジュールおよび携帯機器 - Google Patents
半導体モジュールおよび携帯機器 Download PDFInfo
- Publication number
- JP5172311B2 JP5172311B2 JP2007323180A JP2007323180A JP5172311B2 JP 5172311 B2 JP5172311 B2 JP 5172311B2 JP 2007323180 A JP2007323180 A JP 2007323180A JP 2007323180 A JP2007323180 A JP 2007323180A JP 5172311 B2 JP5172311 B2 JP 5172311B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- antenna conductor
- circuit
- semiconductor module
- conductor portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Details Of Aerials (AREA)
Description
能する導体部を設けたことによって、第1の回路素子と第2の回路素子との間のノイズの伝播をこの導体部で吸収して遮ることができる。このため、半導体モジュールの動作の安定化に寄与することができ、その信頼性を向上させることができる。
図1は第1実施形態に係る半導体モジュールの構成を示す断面図であり、図2は第1実施形態に係る半導体モジュールの平面図(上面図)である。第1実施形態の半導体モジュールは、多層基板20と、多層基板20の上に実装された第1の回路素子30と、第1の回路素子30に積層された第2の回路素子50と、第1の回路素子30と第2の回路素子50との間に設けられ、アンテナ導体部3aを含むインターポーザ基板10と、多層基板20の上に実装され、アンテナ導体部3aと接続された受動素子40と、各素子を封止する封止樹脂層70と、を備える。
ノイズの減衰度が全体的に増加している。このように、回路素子間に介挿するアンテナ導体部がノイズ伝播抑制に有効であることが分かる。また、実施例では、ノイズの周波数に対する減衰度に選択性が見られ、特定の周波数領域において従来例2よりもノイズの減衰度がさらに増加している。
図7は第1実施形態のインターポーザ基板の形成方法を説明するための断面図であり、図8は第1実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。
ンを有する配線層2bが形成される。
図9は第2実施形態のインターポーザ基板におけるアンテナ導体部のレイアウト図である。第1実施形態と異なる箇所は、インターポーザ基板10におけるアンテナ導体部3a1が、螺旋形状に形成された配線パターンからミアンダ形状に形成された配線パターンになっていることである。ここで、アンテナ導体部3a1の外縁(寸法)は、第1実施形態と同様、上面から見て第1の回路素子30と第2の回路素子50とが重なる共通領域(破線内の領域)Sの外縁(寸法)よりも大きく形成され、アンテナ導体部3a1は共通領域Sの全体を覆うように重畳している。それ以外については、先の第1実施形態と同様である。なお、アンテナ導体部3a1は本発明の「導体部」の一例である。
図10は第3実施形態のインターポーザ基板におけるアンテナ導体部のレイアウト図である。第1実施形態と異なる箇所は、インターポーザ基板10におけるアンテナ導体部3a2が、共通領域S内における第1の回路素子30と第2の回路素子50の少なくとも一方に部分的に含まれるノイズ発生源となる回路領域(図10中の破線で囲まれた領域)Nを選択的に覆うように重畳して配置していることである。それ以外については、先の第1実施形態と同様である。なお、アンテナ導体部3a2は本発明の「導体部」および回路領域Nは本発明の「回路領域」の一例である。
図11は第4実施形態のインターポーザ基板におけるアンテナ導体部のレイアウト図である。第1実施形態と異なる箇所は、共通領域S内に第1の回路素子30と第2の回路素子50の少なくとも一方に部分的に含まれるノイズ発生源となる回路領域が複数存在し、この回路領域が、第1の回路領域N1とこの第1の回路領域N1と異なる位置に設けられた第2の回路領域N2とからなっていること、アンテナ導体部3a3が、第1の回路領域N1を覆うように重畳して配置され、第1のループアンテナとして機能する第1のアンテナ導体部3bと、第2の回路領域N2を覆うように重畳して配置され、第2のループアンテナとして機能する第2のアンテナ導体部3cとからなっていることである。それ以外については、先の第1実施形態と同様である。なお、第1の回路領域N1は本発明の「第1の領域」、第2の回路領域N2は本発明の「第2の領域」、アンテナ導体部3a3は本発明の「導体部」、第1のアンテナ導体部3bは本発明の「第1の導体部」、及び第2のアンテナ導体部3cは本発明の「第2の導体部」の一例である。
図12は第5実施形態に係る半導体モジュールの構成を示す断面図であり、図13は第5実施形態に係る半導体モジュールの平面図(上面図)である。また、図14は第5実施形態におけるインターポーザ基板の構成を示す断面図であり、図15は第5実施形態のインターポーザ基板におけるアンテナ導体部のレイアウト図である。なお、図14は図15におけるX−X線での断面に相当する。
図16は第6実施形態に係る半導体モジュールの構成を示す断面図である。
図17は第7実施形態に係る半導体モジュールの構成を示す断面図である。
図18は第8実施形態に係る半導体モジュールの構成を示す断面図である。
図19は第9実施形態に係る半導体モジュールの構成を示す断面図である。
図20は、第10実施形態に係る半導体モジュールの構成を示す断面図である。
図21は、第11実施形態に係る半導体モジュールの構成を示す断面図である。
図22は、第12実施形態に係る半導体モジュールの構成を示す断面図である。
次に、上述の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
Claims (7)
- 第1の回路素子と、
前記第1の回路素子の上層に設けられ、ループアンテナとして機能する導体部と、
前記導体部の上層に積層された第2の回路素子と、を備え、
前記導体部は、前記第2の回路素子の外縁を超えた位置に外縁を有し、この導体部が形成するループアンテナの給電点に受動素子が接続されている半導体モジュール。 - 前記第1の回路素子と受動素子とは、同一基板上に並設されていることを特徴とする請求項1に記載の半導体モジュール。
- 前記受動素子がキャパシタであることを特徴とした請求項1又は2に記載の半導体モジュール。
- 前記導体部のループアンテナの共振作用により前記第1の回路素子と前記第2の回路素子との間のノイズ伝播を減衰させていることを特徴とした請求項1〜3のいずれか一項に記載の半導体モジュール。
- 前記導体部と前記受動素子との共振作用により前記第1の回路素子と前記第2の回路素子との間のノイズ伝播を減衰させていることを特徴とした請求項1〜4のいずれか一項に記載の半導体モジュール。
- 前記導体部は、螺旋形状を有することを特徴とする請求項1〜5のいずれか一項に記載の半導体モジュール。
- 請求項1〜6のいずれか一項に記載の半導体モジュールを搭載したことを特徴とする携帯機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007323180A JP5172311B2 (ja) | 2006-12-28 | 2007-12-14 | 半導体モジュールおよび携帯機器 |
CN 200710185789 CN101286500B (zh) | 2006-12-28 | 2007-12-28 | 半导体模块及便携设备 |
US11/966,130 US8063846B2 (en) | 2006-12-28 | 2007-12-28 | Semiconductor module and mobile apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006354010 | 2006-12-28 | ||
JP2006354010 | 2006-12-28 | ||
JP2007323180A JP5172311B2 (ja) | 2006-12-28 | 2007-12-14 | 半導体モジュールおよび携帯機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008182207A JP2008182207A (ja) | 2008-08-07 |
JP5172311B2 true JP5172311B2 (ja) | 2013-03-27 |
Family
ID=39725843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007323180A Expired - Fee Related JP5172311B2 (ja) | 2006-12-28 | 2007-12-14 | 半導体モジュールおよび携帯機器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5172311B2 (ja) |
CN (1) | CN101286500B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102299142B (zh) * | 2010-06-23 | 2013-06-12 | 环旭电子股份有限公司 | 具有天线的封装结构及其制作方法 |
CN107949910B (zh) * | 2015-09-24 | 2020-08-14 | 爱信艾达株式会社 | 车辆用控制装置 |
TWI581676B (zh) * | 2016-04-27 | 2017-05-01 | 矽品精密工業股份有限公司 | 電子封裝件及基板結構 |
TWI678772B (zh) * | 2017-04-28 | 2019-12-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
US11735530B2 (en) * | 2021-08-25 | 2023-08-22 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of integrating RF antenna interposer with semiconductor package |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002271088A (ja) * | 2001-03-07 | 2002-09-20 | Mitsubishi Electric Corp | 不要輻射抑制システム |
JP3938759B2 (ja) * | 2002-05-31 | 2007-06-27 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2004111656A (ja) * | 2002-09-18 | 2004-04-08 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2007318045A (ja) * | 2006-05-29 | 2007-12-06 | Nec Corp | 半導体装置及び半導体パッケージ |
-
2007
- 2007-12-14 JP JP2007323180A patent/JP5172311B2/ja not_active Expired - Fee Related
- 2007-12-28 CN CN 200710185789 patent/CN101286500B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101286500B (zh) | 2011-08-03 |
JP2008182207A (ja) | 2008-08-07 |
CN101286500A (zh) | 2008-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8063846B2 (en) | Semiconductor module and mobile apparatus | |
JP4185499B2 (ja) | 半導体装置 | |
JP3858854B2 (ja) | 積層型半導体装置 | |
US6479758B1 (en) | Wiring board, semiconductor package and semiconductor device | |
US6534879B2 (en) | Semiconductor chip and semiconductor device having the chip | |
KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JP6766740B2 (ja) | プリント配線基板およびスイッチングレギュレータ | |
KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JP2010199286A (ja) | 半導体装置 | |
JP2010010492A (ja) | 半導体装置および半導体集積回路 | |
US8310062B2 (en) | Stacked semiconductor package | |
JP5172311B2 (ja) | 半導体モジュールおよび携帯機器 | |
US9412703B1 (en) | Chip package structure having a shielded molding compound | |
WO2020071493A1 (ja) | モジュール | |
JP2005217348A (ja) | 立体的電子回路装置およびその中継基板と中継枠 | |
JP2011243897A (ja) | 多層プリント基板及びその製造方法 | |
US7405483B2 (en) | Electronic assembly and circuit board | |
JP2018006437A (ja) | 複合デバイス | |
KR102345061B1 (ko) | 반도체 패키지 | |
US8828795B2 (en) | Method of fabricating semiconductor package having substrate with solder ball connections | |
KR20080031576A (ko) | 접지층 강화를 통한 전자파간섭의 발생을 감소시키는반도체 패키지용 기판 | |
JP2009231480A (ja) | 半導体装置 | |
JP2008311379A (ja) | 半導体装置 | |
TW200527616A (en) | Stacked type semiconductor encapsulation device having protection mask | |
WO2020071491A1 (ja) | モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121226 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5172311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |