WO2006085514A1 - 半導体発光素子およびその製法 - Google Patents
半導体発光素子およびその製法 Download PDFInfo
- Publication number
- WO2006085514A1 WO2006085514A1 PCT/JP2006/302026 JP2006302026W WO2006085514A1 WO 2006085514 A1 WO2006085514 A1 WO 2006085514A1 JP 2006302026 W JP2006302026 W JP 2006302026W WO 2006085514 A1 WO2006085514 A1 WO 2006085514A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor
- type layer
- substrate
- columnar
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 167
- 238000000034 method Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000005530 etching Methods 0.000 claims abstract description 37
- 150000004767 nitrides Chemical class 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 125000005842 heteroatom Chemical group 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 abstract description 6
- 239000010980 sapphire Substances 0.000 abstract description 6
- 150000001875 compounds Chemical class 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 9
- 238000000605 extraction Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910017398 Au—Ni Inorganic materials 0.000 description 1
- 241000652704 Balta Species 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical group Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- ZFAYZXMSTVMBLX-UHFFFAOYSA-J silicon(4+);tetrachloride Chemical compound [Si+4].[Cl-].[Cl-].[Cl-].[Cl-] ZFAYZXMSTVMBLX-UHFFFAOYSA-J 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- BKOOMYPCSUNDGP-UHFFFAOYSA-N trimethyl-ethylene Natural products CC=C(C)C BKOOMYPCSUNDGP-UHFFFAOYSA-N 0.000 description 1
- -1 trimethylethylene gallium Chemical compound 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
Definitions
- the present invention relates to a semiconductor light-emitting element that emits blue-based (ultraviolet to yellow) light in which a nitride semiconductor is laminated on a substrate, and a method for manufacturing the same. More specifically, at least the conductive layer below the semiconductor stacked portion stacked around the chip is exposed in the region where the stacked semiconductor stacked portion is left in a forested manner, thereby projecting the exposed lower semiconductor layer.
- the present invention relates to a semiconductor light emitting device using a nitride semiconductor having a structure in which a concave is formed and light reflected from the substrate side is easily extracted to the outside, and a method for manufacturing the same.
- semiconductor light emitting devices that emit blue light include, for example, as shown in FIG. 7, a low-temperature buffer layer 32 that has strength such as GaN, and an n-type layer 33 that is made of GaN, on a sapphire substrate 31.
- the material whose band gap energy is smaller than that of the n-type layer 33 and determines the emission wavelength for example, InGaN-based (meaning that the ratio of In and Ga can be changed variously, the same shall apply hereinafter)
- Active layer made of compound semiconductor (light-emitting layer) ) 34 and a p-type layer 35 having a force such as GaN are laminated to form a semiconductor laminated portion 36, and a p-side (upper) electrode 38 is provided on the surface via a translucent conductive layer 37.
- An n-side (lower) electrode 39 is provided on the surface of the n-type layer 33 exposed by etching a part of the laminated semiconductor laminated portion 36.
- n-type layer 33 and the p-type layer 35 improve the carrier confinement effect, so that further bands such as AlGaN-based compounds (meaning that the ratio of A1 to Ga can be variously changed, the same shall apply hereinafter) are added to the active layer side A semiconductor layer having a large gap energy may be used.
- n-side electrode 39 In order to form the n-side electrode 39, a part of the semiconductor stacked portion 36 is etched, and the force that exposes the n-type layer 33 that is the lower semiconductor layer. At this time, as shown in FIG. The circumference is also etched with width A at the same time.
- the reason for etching the periphery of the chip is that the nitride semiconductor is hard and difficult to dice or scribe, so that the light emitting layer forming portion is separated by dry etching so as not to cause cracks in the light emitting layer forming portion. Is. Therefore, considering tolerances such as misalignment when dicing the substrate,
- the width A of the enclosure is about 25 to 40 ⁇ m with respect to the chip size B force of about 00 ⁇ m square.
- nitride semiconductors like other compound semiconductors, have a refractive index of about 2.5, much higher than the refractive index 1 of air. Therefore, the light power emitted from the light emitting layer of the nitride semiconductor layer. The power of the semiconductor stacking part. When the light is emitted into the air, it does not go out of the semiconductor stacking part force as soon as it is totally reflected. The light extraction efficiency with a lot of attenuated light is on the order of 10%, which is extremely low. In order to solve these problems, in compound semiconductors such as GaP, AlGalnP, and AlGaAs, as shown in FIG.
- an n-type GaP layer 42 and a p-type GaP layer 43 are epitaxially grown on an n-type GaP substrate 41 to form a semiconductor stacked portion 44 4, and, for example, a three-layer structural force is also formed on the surface.
- the p-side electrode 46 and the n-side electrode 47 are formed on the back surface of the GaP substrate 41, and after dicing and chipping, for example, etching with hydrochloric acid forms a rough surface 44a on the surface of the LED chip. Processing is in progress.
- Patent Document 1 Japanese Patent Laid-Open No. 2000-299494
- the light emitted from the semiconductor stacked portion in which the semiconductor layers are stacked so as to form the light emitting layer can be used by being emitted from the semiconductor stacked portion.
- the refractive index of a semiconductor is considerably larger than the refractive index of air, the external quantum efficiency, which is difficult to extract to the outside where the probability of total reflection is high, cannot be increased.
- Nitride semiconductor is a very chemically stable material that roughens the surface by wet etching. Cannot face.
- the surface of the semiconductor stacked portion 36 is transparent as shown in FIG.
- a conductive layer 37 is provided, and the light-transmitting conductive layer 37 is formed of thin Au or Au-Ni alloy, so that wet etching is possible. Is originally provided to spread the current. If the filming is performed, the function of diffusing current is reduced, and if it is formed thick in anticipation of etching, it becomes difficult to transmit light, and the external quantum efficiency is lowered.
- the present invention solves such a problem, and effectively extracts light that is attenuated by repeating total reflection in the semiconductor laminated portion and the substrate, thereby improving the external quantum efficiency.
- An object of the present invention is to provide a semiconductor light emitting device and a method for manufacturing the same.
- Another object of the present invention is to effectively extract light that does not attenuate and absorb light emitted from the semiconductor laminated portion (mesa structure portion) at the center of the chip, and further to improve external quantum efficiency. It is an object of the present invention to provide a nitride semiconductor light emitting device having a structure that can be improved and a method for manufacturing the same.
- a semiconductor light emitting device includes a substrate, a first semiconductor layer and a second semiconductor layer made of a nitride semiconductor, and a semiconductor multilayer portion provided on the substrate, and the semiconductor multilayer portion A semiconductor light emitting device having a first electrode electrically connected to the first conductivity type layer on the surface side of the semiconductor device and a second electrode electrically connected to the second conductivity type layer. Then, a part of the semiconductor multilayer part is etched so that the second conductivity type layer is exposed at least around the chip, thereby forming the mesa structure part of the semiconductor stacked part, and the mesa structure part A columnar portion in which the semiconductor stacked portion stands and grows in a columnar shape is formed around the periphery.
- the columnar portion is preferably formed at a height of 0.5 to 5 / ⁇ ⁇ , and can be formed in a structure in which the columnar portions are arranged with a half pitch shift in adjacent rows.
- the nitride semiconductor is a compound of a group III element Ga and a group V element moth or a part or all of the group III element Ga is replaced with another group III element such as Al or In.
- the distance between the side wall of the mesa structure portion and the columnar portion is at least 0.5 ⁇ m or more because it is difficult to block light emitted by the mesa structure.
- the semiconductor laminated portion has an active layer between the first conductivity type layer and the second conductivity type layer, and the top portion is set such that the height of the columnar portion is lower than the position of the active layer. Because it is etched Therefore, it is preferable because the radiation of the light emitted from the active layer having the mesa structure is more difficult to block.
- the substrate has an insulating substrate force, and a part of the semiconductor stack is removed by etching to expose the second conductivity type layer, and the second conductivity type layer is exposed on the surface of the second conductivity type layer.
- An electrode may be provided, and the periphery of the second electrode may be formed so that the columnar semiconductor stacked portion stands, or when the substrate is a semiconductor substrate, the columnar semiconductor is formed only around the chip.
- the second electrode may be formed on the back surface of the semiconductor substrate by leaving the stacked portion to stand.
- a method for producing a semiconductor light emitting device includes forming a semiconductor laminated portion by laminating nitride semiconductor layers so as to form a light emitting layer on the surface of a wafer-like substrate, and forming the semiconductor laminated portion on the wafer.
- the semiconductor stacked portion is formed with a double hetero structure of an n-type layer, an active layer, and a p-type layer, and the height of the columnar portion is lower than the position of the active layer. It is more preferable to etch the top part further.
- the nitride semiconductor is a very hard material that is hardly etched by wet etching, the element can be separated by a dicer including strain relief etching. Can not. For this reason, isolation trenches are formed by dry etching in the semiconductor layer portion where elements are to be isolated, and the substrate is diced or scribed to form chips.
- the pillar-shaped semiconductor laminated portion is etched so that it remains without being formed as a separation groove portion completely, so that the light reflected on the substrate side is narrow when entering the pillar portion. Since the incident angle changes in each region, light is easily emitted to the outside, and so-called light extraction efficiency can be improved.
- the incident angle does not change much. Repeated total reflection is easy and it is easy to attenuate because the distance passing through the semiconductor layer becomes long. However, if reflection is repeated in a narrow area, the incident angle changes and it is easy to go out before it attenuates immediately. As a result, the external quantum efficiency is greatly improved.
- the columnar semiconductor layered portion (columnar portion) should be formed with a mask that does not etch the columnar portion in the process of etching the periphery of the chip of the conventional semiconductor layered portion. Since it can be formed by exactly the same process, it does not lead to an increase in man-hours, and external quantum efficiency can be improved without increasing costs.
- the semiconductor laminated portion (mesa structure portion) at the center of the chip is emitted not only to the substrate side and the surface side, but also to the side surface side.
- the height of the columnar semiconductor stacked portion is the same as the height of the semiconductor stacked portion in the center of the chip, so that light with a side force is generated by the columnar semiconductor stacked portion.
- the light is cut off and attenuated, or light is absorbed when side light enters the columnar semiconductor stack.
- the positions where the columnar portions are provided are separated, or the tops of the columnar portions are further etched away so that the height of the columnar portions is lower than the position of the active layer of the mesa structure portion.
- FIG. 1 is an explanatory view of a cross section and a plan view of an embodiment of a semiconductor light emitting device according to the present invention.
- FIG. 2 is a diagram showing a change in luminance when the height of the columnar part in FIG. 1 is changed.
- FIG. 3 is a diagram illustrating that light can be easily extracted by the columnar portion of the semiconductor light emitting device according to the present invention.
- FIG. 4 is an explanatory cross-sectional view showing another embodiment of a semiconductor light emitting device according to the present invention.
- FIG. 5 is a diagram for explaining that the structure shown in FIG. 4 facilitates light extraction.
- FIG. 6 is a cross-sectional explanatory view showing another embodiment of the semiconductor light emitting device according to the present invention.
- 7] A perspective view of an LED using a conventional nitride semiconductor.
- FIG. 8 is an explanatory cross-sectional view of an example in which the surface of the LED using GaP is provided with irregularities. Explanation of symbols
- FIG. 1 shows a cross-sectional and plan view of an embodiment of a semiconductor light-emitting device according to the present invention in which a nitride semiconductor layer suitable for blue light emission is laminated on a sapphire substrate.
- the semiconductor light emitting device according to the present invention has, for example, sapphire (Al 2 O 3).
- the semiconductor laminated portion 6 including the first conductive type layer and the second conductive type layer made of a nitride semiconductor is provided on the surface of the substrate 1 made of 2 3 single crystal).
- a first electrode for example, p-side electrode 8 is provided to be electrically connected to the conductive type layer (for example, p-type layer 5), and is electrically connected to the second conductive type layer (for example, n-type layer 3).
- the second electrode for example, the n-side electrode 9) is formed.
- a part of the semiconductor multilayer portion 6 is etched so that the n-type layer 3 is exposed, whereby the mesa structure portion 10 of the semiconductor multilayer portion 6 is formed.
- a columnar semiconductor laminated portion hereinafter, simply referred to as a columnar portion 6a in which the semiconductor laminated portion stands in a columnar shape, and the n-type layer 3 is exposed around the columnar portion 6a.
- a sapphire substrate that is an insulating substrate is used as the substrate 1.
- a part of the semiconductor laminated portion 6 is removed by etching, exposing the n-type layer 3 which is a lower conductive type layer, and an n-side electrode 9 is formed on the surface.
- a semiconductor substrate such as SiC can be used as the substrate 1.
- the columnar portion 6a can be easily formed simply by forming a mask that stands in a pillar shape and the semiconductor stacked portion 6 remains. be able to.
- the semiconductor stacked portion 6 is formed in the following structure, for example.
- low-temperature buffer layer that also has GaN force 2 force S 0.005 to 0.1 ⁇ m
- n-type layer 3 made of Si-doped GaN or AlGaN compound is about 1 to 10 / ⁇ ⁇ , for example, l to 3 nm In Consisting of Ga N
- Active layer with multiple quantum well (MQW) structure in which 3 to 8 pairs of L layer and 10 to 20 nm GaN barrier layer are stacked 4 force 0.05 to 0.3 ⁇ m, p-type GaN or AlGaN compound semiconductor
- the p-type layer 5, which is also a force, is constructed by sequentially laminating about 0.2 to 1 ⁇ m.
- the n-type layer 3 and the p-type layer 5 are both composed of one layer.
- carriers made of an AlGaN compound are confined on the active layer side.
- Easy barrier layer (layer with large band gap energy) and GaN contact layer that can easily increase carrier concentration on the side opposite to the active layer 4 can be formed as a multilayer, and undoped or n-type on the low-temperature buffer layer.
- Other layers such as a high-temperature buffer layer and a superlattice layer that relieves strain between layers can be interposed. They can also be formed of other nitride semiconductor layers.
- the active layer 4 is sandwiched between the n-type layer 3 and the p-type layer 5, but the n-type layer and the p-type layer are directly joined to each other.
- a structure may be used.
- the active layer 4 is not limited to the MQW structure described above, but can be obtained by rubbing a single quantum well structure (SQW) or a Balta structure.
- n-type layer 3 is exposed by etching the chip periphery and the n-side electrode forming portion so that the mesa structure portion 10 is formed in the center portion of the chip of the semiconductor multilayer portion 6.
- n side The area where the electrode 9 is formed is a force that completely etches the area.
- the semiconductor stack 6 around the chip and the n-side electrode 9 is not etched entirely, as shown in FIG. Etch so that 6a remains in the forest.
- the columnar portions 6a are formed with a thickness of about several meters, for example, a diameter of 5 m, and a distance of about several meters, for example, 2 m (pitch is 7 m).
- the columnar portions 6a are formed in two rows around the chip, but in actuality, adjacent columns of the columnar portions 6a are formed by shifting the pitch by half a pitch with the aforementioned size and pitch.
- the width around the chip is about 25 to 40 / zm, four or more rows are formed around the chip.
- the size of the columnar portions 6a, the interval, the arrangement, and the like are not limited to this example, and the pattern can be freely changed. In this case, it is easier to extract light if the pitch of the columnar portions 6a is increased.
- the columnar part that is as close as possible to the center of the light emitting chip (mesa structure part) is too close if the distance is 0.5 m or less from the mesa structure part. It is preferable to place them at a distance of 0.5 ⁇ m or more because the light emitted from the light will be blocked and attenuated.
- the height of the columnar portion 6a is such that the surface force of the semiconductor laminated portion 6 is also applied until the n-type layer 3 is exposed, so that it is about 0.1 to about LO / zm, preferably about 0.5 to 5 / ⁇ ⁇ . More preferably, the height is about 1 to 2.5 m. The deeper the depth, the better the brightness. However, even if the depth is too high, the effect of improving the brightness is not so great, and the etching rate is about 0.13 mZ. A depth of about ⁇ 2.5 / zm is the most effective.
- the present inventors examined the change in luminance when the light emitting element was formed with the structure of the semiconductor stacked portion 6 described above, and the height of the columnar portion 6a was variously changed with the pattern described above. .
- the change in the height was changed by changing the depth of etching to the n-type layer 3 after forming the n-type layer 3 to a thickness of about 10 m.
- the height of this columnar portion 6a that is, the depth of etching is changed between 1 ⁇ m and 2.5 m (horizontal axis)
- the output around each chip is completely etched around the chip portion 6a.
- Figure 2 shows the value (vertical axis) divided by the output when the n-type layer 3 is exposed on the entire surrounding surface.
- the height of about 1 to 1.5 / ⁇ ⁇ If this is done, the brightness will increase rapidly, and if the columnar portion 6a is not formed, the brightness will increase by a factor of 1.2 or more, but the subsequent increase in brightness will be moderate.
- the height of this columnar part is too high, the n-type layer 3 becomes thinner, leading to an increase in DC resistance, and if this height is increased by increasing the thickness of the p-type layer, the time for epitaxial growth is increased. There is a problem that the cost increases because the etching time becomes longer and the etching time becomes longer. Therefore, as described above, it is most preferable to set the height to about 1 to 2.5 / ⁇ ⁇ .
- the planar shape of the columnar portion 6a may not be a circle as shown in FIG. 1, but may be a polygon such as a triangle or a rectangle. However, since the incident angle is always small when it is circular, it is preferable that light is easily emitted from the columnar portion 6a.
- the columnar portions 6a can be formed in a desired pattern by performing dry etching. Dry etching can be formed, for example, by performing plasma etching using chlorine and tetrachloride-silicon gas as etchants.
- the n-side electrode 9 for ohmic contact is 0.01 ⁇ m on the n-type layer 3 where a part of the stacked semiconductor stack 6 is removed by etching and exposed.
- a layer of Ti film with a thickness of about 1 mm and an A1 film with a thickness of about 0.25 ⁇ m are laminated and sintered at about 600 ° C to form an alloy layer.
- a p-side electrode 8 is formed by a laminated structure of a Ti film having a thickness of about 0.1 m and an Au film having a thickness of about 0.3 m, and the surfaces of the P-side electrode 8 and the n-side electrode 9 are excluded from the surface. On the entire surface.
- the translucent conductive layer 7 is not limited to ZnO. Even a thin alloy layer of ITO, Ni, and Au: about LOOnm can diffuse current to the entire chip while transmitting light. .
- FIG. 3 in which an enlarged view of a part of the columnar portion 6a is shown, Some of the light that travels toward the substrate side and travels toward the surface side and is totally reflected at the surface side is totally reflected at the interface between the nitride semiconductor layer and the substrate 1 or the back surface of the substrate and returns to the surface side. Of that light, the light P directed to the columnar portion 6a enters the columnar portion 6a, is refracted by the side surface of the columnar portion 6a and goes out (P1), or totally reflected by the columnar portion 6a and then the surface.
- the portion where the n-side electrode 9 is formed and the portion divided into the chips around the chip are force columnar portions where the n-type layer 3 is exposed by etching a part of the semiconductor laminated portion 6 by dry etching. If the surface is flat without 6a, the light directed to that part is likely to be totally reflected as indicated by R in Fig. 3. However, if it enters the columnar part 6a, it is a thin area, and the force of the exposed surface and the side surface of the columnar part 6a change by 90 °, so it is easy to go outside.
- the n-type layer 3 is exposed around the conventional chip by dry etching before dividing from the wafer. This is because nitride semiconductors are very hard materials when dicing or scribing, so internal quantum efficiency is greatly reduced when cracks occur during dicing or immediately after active layers are cracked. This is to prevent it.
- the columnar portion 6a stands in the dicing portion as in the present invention, the columnar portion 6a may crack.
- the columnar portion 6a is not provided with the translucent conductive layer 7 on the upper surface and does not contribute to light emission, and there is no problem even if cracks occur, and the columnar portion 6a is forested and independent.
- the columnar portion 6a that does not interfere with anything can be left in a forest.
- the luminance is improved by 1.13 to 1.3 times as compared with the case where the columnar portion 6a is not formed.
- the columnar portion 6a is formed only around the chip and around the n-side electrode 9.
- the area of the columnar portion can be increased by reducing the light emitting area.
- the light emission area is reduced, but the input is also reduced accordingly, and the internal quantum efficiency (ratio of light output to input) does not change, and the emitted light can be extracted more from the columnar part and emitted.
- the light extraction efficiency is greatly improved. As a result, the overall brightness can be improved.
- a method for manufacturing the semiconductor light emitting device shown in FIG. 1 will be described. For example, by metalorganic chemical vapor deposition (MOCVD), the trimethylethylene gallium together with the carrier gas H
- TMG ammonia
- TMA trimethylaluminum
- TMA trimethylindium
- a low-temperature buffer layer 2 having GaN layer force of about 0.005 to 0.1 m is formed at a low temperature of about 400 to 600 ° C, and then the temperature is set to 600 to 600 ° C. The temperature is raised to about 1200 ° C, and an n-type layer (barrier layer) 3 made of n-type GaN is formed to a thickness of about 1 to 10 ⁇ m.
- the growth temperature is lowered to a low temperature of 400 to 600 ° C., for example, a 3 to 8 nm well layer made of 1 to 3 nm InGaN and a 10 to 20 nm GaN barrier layer.
- the active layer 4 having a multiple quantum well (MQW) structure stacked in pairs is formed to a thickness of about 0.05 to 0.3 ⁇ m.
- the temperature in the growth apparatus is raised to about 600 to 1200 ° C., and p-type layer 5 having a GaN force is laminated to about 0.2 to 1 ⁇ m.
- a protective film such as SiN is provided on the surface, and annealing is performed at about 400 to 800 ° C for about 10 to 60 minutes for the activation of the p-type dopant, and a photoresist is applied to the entire surface.
- patterning is performed by the photolithography process to expose the etched portion of the semiconductor multilayer portion 6 (the periphery of the chip and the n-side electrode forming portion).
- a mask is formed by patterning the photoresist film so that the columnar portion 6a is formed around the chip and the n-side electrode formation site.
- an inductively coupled plasma etching apparatus for example, chlorine gas is flowed at 50 sccm and silicon tetrachloride gas is flowed at 5 sccm, the pressure inside the apparatus is fixed at 0.6 Pa during etching, and the RF power to the upper coil is about 150 W, The RF power of the lower electrode for plasma entrainment was set to 50W.
- the semiconductor stacked portion 6 around the columnar portion 6a around the chip that is exposed without being covered with the mask and at the n-side electrode formation site is etched, and the n-type layer 3 is exposed.
- the etching rate at this time was about 0.13 mZ, and the etching depth was 2.5 m in about 20 minutes.
- the pattern of the columnar portion 6a can be freely selected by the patterning of the mask described above.
- a Ga-doped ZnO layer is formed by MBE, sputtering, vacuum evaporation, PLD, ion
- the translucent conductive layer 7 is formed by forming a film of about 0.5 m by a method such as rating. Then, by lift-off method, a 0.01 ⁇ m thick Ti film and a 0.25 ⁇ m thick Al film are formed on the surface of the n-type layer 3 exposed by the above-mentioned etching, and heat treatment is performed at about 600 ° C. Sintered and alloyed to form an n-side electrode 9.
- a ⁇ -side electrode 8 is formed on a part of the translucent conductive layer 7 by similarly forming a Ti film with a thickness of 0.1 m and an Au film with a thickness of 0.3 ⁇ m by the lift-off method. As a result, the LED chip having the structure shown in FIG. 1 is formed.
- the substrate is an example of a sapphire substrate that is an insulating substrate
- a part of the semiconductor stacked portion 6 is etched to form the n-type layer 3.
- columnar portions 6a were formed around the chip and around the n-side electrode.
- a semiconductor substrate such as a substrate force iC
- An example is shown in Figure 6.
- n is not formed on the n-type layer 3 exposed by removing a part of the semiconductor stack by etching. Only the side electrode 9 is formed, and the rest is the same as the above example.
- the semiconductor laminated portion 6 including the low-temperature buffer layer 2, the n-type layer 3, the active layer 4, and the P-type layer 5 is formed as described above, and the periphery of the chip is etched.
- the columnar portion 6a is formed in a forest.
- the p-side electrode 8 is formed of the above-mentioned material on the surface of the translucent conductive layer 7 in the almost central part of the chip
- the n-side electrode 9 is formed of, for example, a Ni film on the entire back surface of the SiC substrate 1. It is formed by filming.
- the height force of the columnar portion is a force that is an example of the same height as the center portion of the chip.
- the top portion of the columnar portion 6a is further removed by etching.
- the light extraction efficiency is improved and the external quantum efficiency is improved.
- the second conductivity type layer (n-type layer) 3 is exposed by removing the first conductivity type layer (P-type layer) 5 and the active layer 4 constituting the columnar portion 6a by etching.
- the columnar portion 6a close to the mesa structure 10 at the center of the chip and the side surface 10a of the mesa structure 10 are more preferably separated by 0.5 ⁇ m or more. That is, as shown in FIG.
- the light emitted from the active layer 4 is light that travels to the surface side (Q1 ) And light (Q2) traveling toward the substrate side, and finally exits through the surface side, the semiconductor laminated portion 6 and the side surface of the substrate 1, the columnar portion 6a, and the like.
- the light (Q3) traveling in the side surface direction is emitted from the side surface 10a.
- the columnar portion 6a is present at a position close to the side of the side surface 10a, the light is sufficiently spread before the columnar portion 6a. It will be blocked by and will attenuate.
- the columnar portion 6a is arranged at a distance of 0.5 m or less from the side surface 10a of the mesa structure portion 10, the effect is large. Therefore, it is preferable to arrange the columnar portion 6a at least 0.5 ⁇ m or more away from the side surface 10a of the mesa structure portion 10.
- the columnar portion 6a is also composed of the n-type layer 3, the active layer 4, and the p-type layer 4, and when light emitted from the side surface 10a of the mesa structure portion 10 enters the columnar portion 6a, The light enters the active layer 4 in the columnar part 6a, and light is absorbed in the active layer 4 in the columnar part 6a, so that the light (Q3) emitted from the side surface 10a is not sufficiently emitted to the outside. External quantum efficiency is not improved. Therefore, in order to prevent light absorption by the active layer 4 in the columnar portion 6a, and also, the columnar portion 6a does not block light emitted directly from the light emitted from the active layer 4 of the mesa structure portion 10.
- the height of the columnar portion 6a is made lower than the position of the light emitting layer (active layer 4) of the mesa structure portion 10, and the columnar portion 6a is moved to the columnar portion 6a. It is preferable to remove by etching until the n-type layer 3 is exposed. As a result, the light (Q3) emitted from the side surface 10a is not blocked or absorbed by the columnar portion 6a, and the external quantum efficiency is further improved.
- the points other than the formation of the columnar portion 6a are the same as those of the semiconductor light emitting device shown in FIG. That is, similar to the method of manufacturing the semiconductor light emitting device shown in FIG. 1, after stacking the semiconductor layers, annealing, and etching until the conductive semiconductor layer on the substrate 1 side is exposed to form the columnar portion 6a, Further, a mask is formed so that only the columnar portion 6a is exposed and the mesa structure portion 10 is covered, and the top of the columnar portion 6a is etched until the n-type layer 3 is exposed. Since the subsequent steps are the same as those of the semiconductor light emitting device shown in FIG.
- a photoresist is applied to the entire surface, and patterning is performed by a photolithography process. Thus, only the columnar part 6a is exposed, and a mask (not shown) covering the mesa structure part 10 is formed.
- the inductively coupled plasma etching system for example, flow chlorine gas at 50 sccm and silicon tetrachloride gas at 5 sccm, and fix the internal pressure during etching to 0.6 Pa, and the RF power to the upper coil is about 150 W.
- the RF power of the lower electrode for plasma entrainment was set to 50W.
- the semiconductor light emitting device having the structure shown in FIG. 4 is obtained by performing the same process as the semiconductor light emitting device of FIG.
- the exposed n-type layer 3 around the columnar portion 6a is further etched. Since the thickness is thick, the problem is preferable because the height of the columnar portion (length) can be maintained at the same length while the top portion can be lowered.
- only the top of the columnar portion 6a can be etched by forming a mask so as to also cover the exposed surface of the n-type layer 3 around the columnar portion 6a. it can. In this case, since the exposed n-type layer is not further etched, there is no problem even if the n-type layer is thin.
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
半導体積層部と基板内で全反射を繰り返して減衰する光を有効に取り出し、外部量子効率を向上させた構造の窒化物半導体発光素子およびその製法を提供する。 たとえばサファイアなどからなる基板１の表面に窒化物半導体からなる第１導電形層および第２導電形層を含む半導体積層部６が設けられ、その半導体積層部６の表面側の第１導電形層（たとえばｐ形層５）に電気的に接続して第１電極（たとえばｐ側電極８）が設けられ、第２導電形層（たとえばｎ形層３）に電気的に接続して第２電極（たとえばｎ側電極９）が形成されている。そして、半導体積層部６の少なくともチップ周囲において、半導体積層部が柱状に林立した柱状部６ａが残存し、柱状部６ａの周囲はｎ形層３が露出するように、半導体積層部６の一部がエッチングにより除去されている。
Description
明 細 書
半導体発光素子およびその製法
技術分野
[0001] 本発明は基板上に、窒化物半導体が積層される青色系（紫外線から黄色)の光を 発生する半導体発光素子およびその製法に関する。さらに詳しくは、少なくともチッ プの周囲で積層される半導体積層部の下層の導電形層を露出させる領域に、積層 される半導体積層部を林立状に残存させることにより、露出する下層半導体層に凸 凹を形成し、基板側から反射してきた光を外部に取り出しやすくした構造の窒化物半 導体を用いた半導体発光素子およびその製法に関する。
背景技術
[0002] 従来、青色系の光を発光する半導体発光素子は、たとえば図 7に示されるように、 サファイア基板 31上に、 GaNなど力もなる低温バッファ層 32、 GaNなどからなる n形 層 33と、バンドギャップエネルギーが n形層 33のそれよりも小さく発光波長を定める 材料、たとえば InGaN系（Inと Gaの比率が種々変り得ることを意味する、以下同じ） 化合物半導体からなる活性層（発光層） 34と、 GaNなど力もなる p形層 35とが積層さ れて半導体積層部 36が形成され、その表面に透光性導電層 37を介して、 p側（上部 )電極 38が設けられ、積層された半導体積層部 36の一部がエッチングされて露出し た n形層 33の表面に n側（下部）電極 39が設けられることにより形成されている。なお 、 n形層 33および p形層 35はキャリアの閉じ込め効果を向上させるため、活性層側に AlGaN系（A1と Gaの比率が種々変わり得ることを意味する、以下同じ)化合物などの さらにバンドギャップエネルギーの大きい半導体層が用いられることがある。
[0003] この n側電極 39を形成するため、半導体積層部 36の一部がエッチングされ、下層 半導体層である n形層 33を露出させる力 この際に、図 7に示されるように、チップ周 囲も幅 Aが同時にエッチングされる。このチップ周囲をエッチングするのは、窒化物 半導体が硬くてダイシングまたはスクライブをしにく 、ため、発光層形成部にクラック などを生じさせな 、ようにドライエッチングにより発光層形成部を分離するためである 。そのため、基板をダイシングする際の位置ずれなどの公差を考慮すると、チップ周
囲の幅 Aは、チップの大きさ B力 00 μ m角程度に対して、 25〜40 μ m程度となる。
[0004] 一方、窒化物半導体も他の化合物半導体などと同様に、屈折率は 2.5程度と空気 の屈折率 1よりはるかに大きい。そのため、窒化物半導体層の発光層で発光した光 力 半導体積層部力 空気中に出射する際に全反射を起こしやすぐ半導体積層部 力 外に出ないで、半導体積層部内での反射を繰り返して減衰する光が多ぐ光の 取出し効率が 10%のオーダとなり著しく低い。このような問題を解決するため、 GaP 系や AlGalnP系、 AlGaAs系などの化合物半導体では、たとえば図 8に示されるよう に、チップの周囲に凸凹を形成し、半導体積層部力 外部へ光を出やすくする工夫 がなされている（たとえば特許文献 1参照)。すなわち、図 8において、 n形 GaP基板 4 1上に、 n形 GaP層 42と p形 GaP層 43とがェピタキシャル成長されて半導体積層部 4 4が形成され、その表面にたとえば 3層構造力もなる p側電極 46、 GaP基板 41の裏 面に n側電極 47が形成され、ダイシングしてチップィ匕された後に、たとえば塩酸によ るエッチングにより LEDチップの表面に凸凹 44aを形成する粗面化処理が行われて いる。
特許文献 1：特開 2000— 299494号公報
発明の開示
発明が解決しょうとする課題
[0005] 前述のように、発光層を形成するように半導体層を積層した半導体積層部で発光し た光は、半導体積層部から外に放射されることにより利用することができるのであるが 、半導体の屈折率は空気の屈折率より相当大きいため、全反射する確率が高ぐ外 部に取り出しにくぐ外部量子効率を上げられない。一方、 LEDチップの外周面に凸 凹を形成することにより、表面の凸凹により全反射しないで外部に取り出しやすくなる 力 窒化物半導体は、非常に化学的に安定な材料でウエットエッチングにより表面を 粗面化することはできない。なお、窒化物半導体発光素子は、窒化物半導体層、とく に P形窒化物半導体層のキャリア濃度を上げにくいため、前述の図 7に示されるように 、半導体積層部 36の表面に透光性導電層 37が設けられ、この透光性導電層 37は、 薄!ヽ Auや Au- Ni合金などで形成されて!、るため、ウエットエッチングは可能であるが 、この透光性導電層 37は元々電流を拡散させるために設けられているもので、エツ
チングをすると電流を拡散させる機能が落ち、エッチングを見込んで厚く形成すると 光を透過させ難くなり、結局外部量子効率が低下するという問題がある。
[0006] 本発明はこのような問題を解決し、半導体積層部と基板内で全反射を繰り返して減 衰させることなぐ光を有効に取り出し、外部量子効率を向上させることができる構造 の窒化物半導体発光素子およびその製法を提供することを目的とする。
[0007] 本発明の他の目的は、チップ中心部の半導体積層部 (メサ構造部)から出射される 側面方向の光を減衰、吸収させることなぐ光を有効に取り出し、さらに外部量子効 率を向上させることができる構造の窒化物半導体発光素子およびその製法を提供す ることにめる。
課題を解決するための手段
[0008] 本発明による半導体発光素子は、基板と、窒化物半導体からなり第 1導電形層およ び第 2導電形層を含み、前記基板上に設けられる半導体積層部と、該半導体積層部 の表面側の前記第 1導電形層に電気的に接続して設けられる第 1電極と、前記第 2 導電形層に電気的に接続して設けられる第 2電極とを有する半導体発光素子であつ て、少なくともチップ周囲において前記第 2導電形層が露出するように前記半導体積 層部の一部がエッチングされることにより、前記半導体積層部のメサ構造部が形成さ れると共に、該メサ構造部の周囲に前記半導体積層部が柱状に林立して残存する 柱状部が形成されている。この柱状部は、 0.5〜5 /ζ πιの高さに形成されることが好ま しぐまた、隣接する列で半ピッチずらせて配置された構造などに形成することができ る。
[0009] ここに窒化物半導体とは、 III族元素の Gaと V族元素の Νとの化合物または III族元 素の Gaの一部または全部が Al、 Inなどの他の III族元素と置換したものおよび Zまた は V族元素の Nの一部が P、 Asなどの他の V族元素と置換したィ匕合物（窒化物）から なる半導体をいう。
[0010] 前記メサ構造部の側壁と前記柱状部との間隔が少なくとも 0.5 μ m以上設けられる ことにより、メサ構造で発光した光の放射を遮り難くなるため好ましい。また、前記半 導体積層部が前記第 1導電形層と第 2導電形層との間に活性層を有し、前記柱状部 の高さが前記活性層の位置よりも低くなるように頂部がエッチングされていることによ
り、メサ構造の活性層で発光した光の放射をさらに遮り難くなるため好ましい。
[0011] 前記基板が絶縁性基板力 なり、前記半導体積層部の一部がエッチングにより除 去されて前記第 2導電形層を露出させ、該露出した第 2導電形層の表面に前記第 2 電極が設けられ、該第 2電極の周隨こも前記柱状の半導体積層部が林立するように 形成されてもよいし、前記基板が半導体基板である場合には、チップの周囲のみに 柱状の半導体積層部が林立するように残存させ、前記第 2電極が該半導体基板の 裏面に形成されてもよい。
[0012] 本発明による半導体発光素子の製法は、ウェハ状基板表面に発光層を形成するよ うに窒化物半導体層を積層して半導体積層部を形成し、該半導体積層部が形成さ れたウェハ状基板を分割してチップ化することにより発光素子チップを形成する半導 体発光素子の製法であって、前記ウェハ状基板をチップに分割する部分の前記半 導体積層部を、柱状の半導体積層部からなる柱状部が林立して残存するようにマス クを形成して、前記基板側の導電形の半導体層が露出するまでエッチングすることに より半導体積層部力 なるメサ構造部の周囲に柱状部を形成し、その後に該柱状部 の部分で前記基板を分割することを特徴とする。
[0013] 前記半導体積層部を n形層と活性層と p形層とのダブルへテロ構造で形成し、前記 柱状部の高さが前記活性層の位置より低くなるように、前記柱状部の頂部をさらにェ ツチングすることがより好まし 、。 発明の効果
[0014] 窒化物半導体を用いた発光素子では、窒化物半導体がウエットエッチングでは殆 どエッチングされな 、非常に硬 、材料であるため、歪みとりエッチングを含めたダイサ 一による素子分離をすることができない。そのため、素子分離をする部分の半導体積 層部にドライエッチングにより分離溝を形成し、基板をダイシングまたはスクライブして チップ化を図っている。本発明では、分離溝部分を完全に溝として形成するのでは なぐ柱状の半導体積層部を林立して残存するようにエッチングしているため、基板 側で反射した光はこの柱状部分に入ると狭い領域で入射角が変るため外部に光が 出やすくなり、いわゆる光の取出し効率を向上させることができる。すなわち、基板や 半導体積層部の四角い領域内で全反射を繰り返していると、入射角があまり変らず
全反射を繰り返しやすぐしかも半導体層を通過する距離も長くなるため減衰しやす いが、狭い領域で反射を繰り返すと入射角も変りやすぐ減衰しないうちに外部に出 やすい。その結果、外部量子効率が大幅に向上する。
[0015] し力も、この柱状の半導体積層部 (柱状部）は、従来の半導体積層部のチップ周囲 をエッチングする工程で、柱状部分をエッチングしな 、ようなマスクを形成しておくだ けで、全く同じプロセスで形成することができるため、工数増にも繋がらず、コストアツ プになることなく外部量子効率を向上させることができる。
[0016] また、チップ中心部の半導体積層部 (メサ構造部)で発生した光は、基板側や表面 側だけでなく側面側にも放出されることになるが、前述のように柱状の半導体積層部 をエッチングにより形成した場合、柱状の半導体積層部の高さがチップ中心部の半 導体積層部の高さと同じとなるため、側面力も出た光は、柱状の半導体積層部によつ て遮断され、減衰されることになつたり、柱状の半導体積層部中に側面光が入射する ことにより光吸収を生じたりすることになる。しかし、本発明のように、柱状部の設ける 位置を離して設けたり、柱状部の高さを、メサ構造部の活性層の位置より低くなるよう にさらに柱状部の頂部をエッチング除去したりすることにより、メサ構造部力 横方向 に出た光が柱状の半導体積層部によって遮断されたり、また柱状の半導体積層部に 吸収されたりすることがなくなるため、光の取り出し効率をさらに向上させることができ る。その結果、外部量子効率がさらに向上する。
図面の簡単な説明
[0017] [図 1]本発明による半導体発光素子の一実施形態の断面および平面の説明図である
[図 2]図 1の柱状部の高さを変えたときの輝度の変化を示す図である。
[図 3]本発明による半導体発光素子の柱状部により光が取り出しやすくなることを説 明する図である。
[図 4]本発明による半導体発光素子の他の実施形態を示す断面説明図である。
[図 5]図 4に示される構造にすることにより光が取り出しやすくなることを説明する図で ある。
[図 6]本発明による半導体発光素子の他の実施形態を示す断面説明図である。
圆 7]従来の窒化物半導体を用いた LEDの斜視説明図である。
圆 8]従来の GaPを用いた LEDで表面に凹凸を設けた例の断面説明図である。 符号の説明
1 基板
3 11形層
4 活性層
5 P形層
6 半導体積層部
6a 柱状半導体積層
7 透光性導電層
8 P側電極
9 n側電極
10 メサ構造部
発明を実施するための最良の形態
[0019] つぎに、図面を参照しながら本発明の半導体発光素子およびその製法について説 明をする。図 1には、青色系の発光に適した窒化物半導体層がサファイア基板上に 積層される本発明による半導体発光素子の一実施形態の断面および平面の説明図 が示されている。
[0020] 本発明による半導体発光素子は、図 1に示されるように、たとえばサファイア (Al O
2 3 単結晶）などからなる基板 1の表面に窒化物半導体からなる第 1導電形層および第 2 導電形層を含む半導体積層部 6が設けられ、その半導体積層部 6の表面側の第 1導 電形層（たとえば p形層 5)に電気的に接続して第 1電極 (たとえば p側電極 8)が設け られ、第 2導電形層（たとえば n形層 3)に電気的に接続して第 2電極 (たとえば n側電 極 9)が形成されている。そして、半導体積層部 6の少なくともチップ周囲において、 n 形層 3が露出するように半導体積層部 6の一部がエッチングされることにより、半導体 積層部 6のメサ構造部 10が形成されると共に、メサ構造部 10の周囲に半導体積層 部が柱状に林立した柱状の半導体積層部（以下、単に柱状部と 、う） 6aが形成され、 柱状部 6aの周囲は n形層 3が露出している。
[0021] 図 1に示される例では、基板 1に絶縁性基板であるサファイア基板が用いられてい る。そのため、半導体積層部 6の一部がエッチングにより除去され、下層の導電形層 である n形層 3を露出させ、その表面に n側電極 9が形成されている。しかし、後述す る図 4に示されるように、基板 1としては、 SiCのような半導体基板を用いることもできる
。この場合でも、ウェハから発光素子チップに分割する場合に、予め分割部分をドラ ィエッチングにより分離しておくことが発光層にクラックなどの問題を引き起こすことな く内部量子効率の優れた発光素子を製造することができて好ましぐこのようなエッチ ングをする際に、柱状に林立して半導体積層部 6が残存するようなマスクを形成して おくだけで、簡単に柱状部 6aを形成することができる。
[0022] 半導体積層部 6は、たとえばつぎのような構造に形成される。たとえば GaN力もなる 低温バッファ層 2力 S0.005〜0.1 μ m程度、 Siをドープした GaNまたは AlGaN系化 合物からなる n形層 3が 1〜10 /ζ πι程度、たとえば l〜3nmの In Ga Nからなるゥ
0.13 0.87
エル層と 10〜20nmの GaNからなるバリア層とが 3〜8ペア積層される多重量子井戸 (MQW)構造の活性層 4力0.05〜0.3 μ m程度、 p形の GaNまたは AlGaN系化合 物半導体力もなる p形層 5が 0.2〜1 μ m程度、それぞれ順次積層されることにより構 成されている。なお、図 1に示される例では、 n形層 3および p形層 5を共に 1層で構成 する例で示されて ヽるが、たとえば活性層側に AlGaN系化合物からなるキャリアを閉 じ込めやすい障壁層（バンドギャップエネルギーの大きい層）と、活性層 4と反対側に キャリア濃度を上げやすい GaNコンタクト層との複層にすることもでき、さらに低温バ ッファ層上にアンドープまたは n形などの高温バッファ層や、各層間の歪を緩和する 超格子層などの他の層を介在させることができる。またこれらを他の窒化物半導体層 で形成することもできる。
[0023] さらに、この例では、 n形層 3と p形層 5とで活性層 4が挟持されたダブルへテロ接合 構造であるが、 n形層と p形層とが直接接合する pn接合構造のものでもよい。また、活 性層 4も、前述の MQW構造に限らず、単一量子井戸構造 (SQW)またはバルタ構 造〖こすることちでさる。
[0024] この半導体積層部 6のチップ中心部にメサ構造部 10が形成されるように、チップ周 囲および n側電極の形成部分をエッチングして、 n形層 3を露出させる。この際、 n側
電極 9の形成場所はその面積分完全にエッチングする力 チップ周囲および n側電 極 9の周囲の半導体積層部 6は、全面的にエッチングするのではなぐ図 1に示され るように、柱状部 6aが林立して残存するようにエッチングする。この柱状部 6aは、太さ が数 m程度、たとえば直径が 5 m で、その間隔が数 m程度、たとえば 2 m ( ピッチが 7 m)の大きさで形成される。なお、図では、チップ周囲に 2列で柱状部 6a が形成された図になっているが、実際には、柱状部 6aの隣接する列は半ピッチずら せて前述の大きさおよびピッチで形成され、チップ周囲の幅が 25〜40 /z m程度はあ るため、チップ周囲に 4列以上は形成される。
[0025] しかし、柱状部 6aの大きさおよびその間隔、配列などはこの例に限定されるもの ではなぐ自由にパターンを変えることができる。この場合、柱状部 6aのピッチは小さ ぐ数を多くした方が、光を取り出しやすい。しかし、発光するチップ中心部 (メサ構造 部）にもつとも近い柱状部は、メサ構造部から 0.5 m以下の距離とすると、距離が近 すぎるため、後述するようにメサ構造部で発光して横方向に出る光を遮断し減衰させ ることになるため、 0.5 μ m以上離間して配置することが好ましい。
[0026] この柱状部 6aの高さは、半導体積層部 6の表面力も n形層 3が露出するまで行われ るため、 0.1〜： LO /z m程度、好ましくは 0.5〜5 /ζ πι程度、さらに好ましくは 1〜2.5 m程度の高さに形成される。深いほど輝度の向上には好ましいが、あまり深くしても輝 度の向上にはそれほど効果は上がらず、また、エッチングレートは 0.13 mZ分程 度であまり深くするとエッチングの時間が力かるため、 l〜2.5 /z m程度の深さにする のが最も効果的である。
[0027] すなわち、本発明者らは、前述の半導体積層部 6の構造で発光素子を形成し、前 述のパターンで柱状部 6aの高さを種々変化させたときの輝度の変化を調べた。なお 、この高さの変化は、 n形層 3を 10 m程度の厚さ形成しておいて、その n形層 3への エッチングの深さを変えることにより変化させた。この柱状部 6aの高さ、すなわちエツ チングの深さを 1 μ mから 2.5 mの間で変化させた (横軸）ときのそれぞれの出力を 、チップ周囲を完全にエッチングして柱状部 6aを形成しな 、で n形層 3を周囲の全面 で露出させたときの出力で割った値 (縦軸)で図 2に示されている。図 2から明らかな ように、柱状部 6aが高いほど輝度が向上する傾向にある力 1〜1.5 /ζ πι程度の高さ
にすると急激に輝度が向上し、柱状部 6aを形成しな 、場合に比べて 1.2倍以上に向 上するが、その後の輝度の上昇は緩やかになる。一方、この柱状部の高さをあまり高 くすると、 n形層 3が薄くなり、直流抵抗の増大につながり、 p形層などを厚くしてこの 高さを高くすると、ェピタキシャル成長の時間が多くなり、さらにエッチング時間も長く なるため、コストアップになるという問題がある。そのため、前述のように、 1〜2.5 /ζ πι 程度の高さにすることが最も好まし 、。
[0028] また、この柱状部 6aの平面形状は、図 1に示されるような円形でなくても、三角形や 四角形などの多角形状でも構わない。しかし、円形であれば常に入射角を小さくしゃ すいため、柱状部 6aから光を外に出しやすく好ましい。
[0029] このような柱状部 6aを形成するには、従来のチップ周囲および n側電極 9を形成す るためのドライエッチングと同様にドライエッチングで行うことができる力 その際の Si Oなどの絶縁膜またはホトレジストなどにより形成するマスクに、前述のような大きさお
2
よびピッチの柱状部 6aのパターンを形成しておけば、ドライエッチングを行うことによ り、所望のパターンで柱状部 6aを形成することができる。ドライエッチングは、たとえ ば塩素と四塩ィ匕珪素のガスをエツチャントとして、プラズマエッチングを行うことにより 形成することができる。
[0030] この半導体積層部 6上に、たとえば Gaをドープして比抵抗を 5 X 10"4 Ω 'cm程度と した ZnO力もなる透光性導電層 7が 0.1〜： LO m程度、たとえば 0.5 m程度設けら れている。そして、積層された半導体積層部 6の一部がエッチングにより除去されて 露出する n形層 3上に、ォーミックコンタクト用の n側電極 9が、 0.01 μ m程度の厚さの Ti膜と 0.25 μ m程度の厚さの A1膜とを積層した後 600°C程度でシンターすることに より合金層として形成され、透光性導電層 7の上の一部に、 0.1 m程度厚の Ti膜と 0.3 m程度厚の Au膜との積層構造により p側電極 8が形成されている。そして、表 面に P側電極 8および n側電極 9の表面を除いて、全面に図示しない SiOなどのパシ
2 ベーシヨン膜を設けられている。透光性導電層 7は、 ZnOに限定されるものではなぐ ITOや Niと Auとの 2〜： LOOnm程度の薄い合金層でも、光を透過させながら、電流を チップ全体に拡散することができる。
[0031] 本発明によれば、図 3に柱状部 6aの一部の拡大図が示されるように、活性層 4で発
光して基板側に進んだ光または表面側に進んで表面で全反射した光の一部は、窒 化物半導体層と基板 1との界面または基板裏面で全反射して表面側に戻るが、その 光のうち柱状部 6aに向力つた光 Pは柱状部 6a内に入り、柱状部 6aの側面で屈折し て外に出る光 (P1)や、柱状部 6aで全反射をしてその後表面に出る光 (P2)が多くな る力 柱状部 6aがないと、露出した n形層 3の表面で再度全反射をして (R)半導体層 または基板 1内で全反射を繰り返し、減衰するものが多くなる。すなわち、従来は n側 電極 9を形成する部分、およびチップ周囲のチップへの分割部分は、半導体積層部 6の一部をドライエッチングによりエッチングして n形層 3を露出させている力 柱状部 6aがなくて平坦面であると、その部分に向力つた光は図 3の Rで示されるように全反 射しやすい。しかし、柱状部 6aに入り込むと、細い領域であり、し力も露出面と柱状部 6aの側面とは 90° 向きが変るため、外部に出やすくなる。
[0032] 前述のように、従来のチップ周囲はウェハからの分割前にドライエッチングにより n 形層 3を露出させている。これは、ダイシングまたはスクライブをしょうとすると、窒化物 半導体は非常に硬い材料であるため、ダイシングなどの際にクラックが入りやすぐ活 性層にクラックが入ると非常に内部量子効率が低下するため、それを防止するためで ある。一方、本発明のように、ダイシング部分に柱状部 6aが林立していると、その柱 状部 6aにクラックが入る可能性がある。しかし、柱状部 6aは上面に透光性導電層 7は 設けられておらず、発光には寄与しない部分であり、クラックが入っても問題がないと 共に、柱状部 6aは林立して独立しているため、そのクラックが透光性導電層 7の下側 の活性層 4側に延びる心配は全くない。そのため、何の支障もなぐ柱状部 6aを林立 状に残存させることができる。その結果、図 2に示されるように、柱状部 6aを形成しな い場合に比べて、その輝度が 1.13〜1.3倍に向上する。
[0033] 前述の例では、チップ周囲および n側電極 9の周囲のみに柱状部 6aを形成する例 であったが、発光面積を減少させてこの柱状部の面積を大きくすることもできる。この 場合、発光面積は小さくなるが、その分入力も小さくなり、結局内部量子効率 (入力 に対する発光出力の割合）は変らず、その発光した光を柱状部からより多く取り出す ことができ、発光した光の取り出し効率は大幅に向上する。その結果、トータルとして の輝度を向上させることができる。
[0034] つぎに、図 1に示される半導体発光素子の製法について説明をする。たとえば有機 金属化学気相成長法 (MOCVD法）により、キャリアガスの Hと共にトリメチリガリウム
2
(TMG)、アンモニア（NH )、トリメチルアルミニウム（TMA)、トリメチルインジウム（T
3
MIn)などの反応ガスおよび n形にする場合のドーパントガスとしての SiH、 p形にす
4 る場合のドーパントガスとしてのシクロペンタジェチルマグネシウム（Cp Mg)またはジ
2
メチル亜鉛 (DMZn)などの必要なガスを供給して順次成長する。
[0035] まず、たとえばサファイア力もなる絶縁基板 1上に、たとえば 400〜600°C程度の低 温で、 GaN層力もなる低温バッファ層 2を 0.005〜0.1 m程度成膜した後、温度を 600〜1200°C程度の高温に上げて、 n形 GaNからなる n形層（障壁層） 3を 1〜10 μ m程度成膜する。つぎに、成長温度を 400〜600°Cの低温に下げて、たとえば 1〜3 nmの In Ga Nからなるゥエル層と 10〜20nmの GaNからなるバリア層とが 3〜8
0.13 0.87
ペア積層される多重量子井戸（MQW)構造の活性層 4を 0.05〜0.3 μ m程度成膜 する。ついで、成長装置内の温度を 600〜1200°C程度に上げ、 GaN力もなる p形層 5を 0.2〜1 μ m程度それぞれ積層する。
[0036] その後、表面に SiNなどの保護膜を設けて p形ドーパントの活性ィ匕のため、 400〜8 00°C程度で 10〜60分程度のァニールを行い、ホトレジストを全面に塗布して、ホトリ ソグラフイエ程によりパターユングをして半導体積層部 6のエッチングする部分 (チッ プ周囲および n側電極形成部分)を露出させる。この際、チップ周囲と n側電極形成 場所の周囲は、柱状部 6aが形成されるようにホトレジスト膜をパターユングしてマスク を形成する。その後、誘導結合型プラズマエッチング装置に入れて、たとえば塩素ガ スを 50sccm、四塩化珪素ガスを 5sccm流し、エッチング中の装置内圧力を 0.6Paに 固定して上部コイルへの RFパワーを 150W程度、プラズマ引き込みのための下部電 極の RFパワーを 50Wにした。その結果、マスクに覆われないで露出しているチップ 周囲の柱状部 6aの周りおよび n側電極の形成場所の半導体積層部 6がエッチングさ れ、 n形層 3が露出する。このときのエッチングレートは 0.13 mZ分程度で、 20分 程度で 2.5 mのエッチング深さになった。前述のマスクのパターユングにより、柱状 部 6aのパターンを自由に選定することができる。
[0037] その後、たとえば Gaドープの ZnO層を MBE、スパッタ、真空蒸着、 PLD、イオンプ
レーティングなどの方法により 0.5 m程度成膜することにより透光性導電層 7を形成 する。そして、リフトオフ法により、前述のエッチングにより露出した n形層 3の表面に 0 .01 μ m厚の Ti膜と 0.25 μ m厚の Al膜を形成し、 600°C程度の熱処理をすることに よりシンターして合金化し、 n側電極 9とする。また、透光性導電層 7上の一部に同様 にリフトオフ法により、 Ti膜を 0.1 m厚、 Au膜を 0.3 μ m成膜して ρ側電極 8を形成 する。その結果、図 1に示される構造の LEDチップが形成される。
[0038] 前述の例では、基板が絶縁性基板であるサファイア基板の例であったため、 n側電 極 9を形成するのに、半導体積層部 6の一部をエッチングして n形層 3を露出させ、そ れと同時にチップ周囲および n側電極の周囲に柱状部 6aを形成した。しかし、基板 力 iCのような半導体基板の場合でも、チップ周囲に柱状部を林立させることが、チ ップに分割する際の活性層の保護および外部量子効率向上の観点力 好ましい。そ の例が、図 6に示されている。この例では、基板が絶縁性基板ではなぐ半導体であ るため、半導体積層部の一部をエッチングにより除去して露出する n形層 3に電極を 形成するのではなぐ半導体基板 1の裏面に n側電極 9が形成されているだけで、後 は前述の例と同じである。
[0039] すなわち、 SiC基板 11上に、前述と同様に、低温バッファ層 2、 n形層 3、活性層 4、 P形層 5からなる半導体積層部 6が形成され、そのチップ周囲がエッチングされること により、柱状部 6aが林立して形成されている。この場合、 p側電極 8はチップのほぼ中 央部の透光性導電層 7の表面に前述の材料で形成され、 n側電極 9は、 SiC基板 1 裏面の全面に、たとえば Ni膜を成膜することにより形成される。
[0040] 前述の各例では、柱状部の高さ力 チップ中央部と同じ高さの例である力 図 4に 示されるように、柱状部 6aの頂部がさらにエッチングにより除去されている方がより光 の取出し効率が向上し、外部量子効率が向上する。具体的には、柱状部 6aを構成 する第 1導電形層（P形層） 5、活性層 4をエッチングで除去してやることにより、第 2導 電形層（n形層） 3を露出させる。また、チップ中心部のメサ構造部 10で発光して側面 10aから出る光を遮断し減衰させないためには、チップ中心部のメサ構造部 10に近 接する柱状部 6aとメサ構造部 10の側面 10aとを 0.5 μ m以上離間して配置すること 力 Sさらに好ましい。
[0041] すなわち、図 5 (a)にメサ構造部 10に近接する柱状部 6aの一部の拡大図が示され るように、活性層 4で発光した光は、表面側に進む光 (Q1)や基板側に進む光 (Q2) など四方に進み、最終的に表面側、半導体積層部 6と基板 1の側面、柱状部 6aなど を通じて出射される。一方で、側面方向に進む光 (Q3)は側面 10aから出射すること になるが、側面 10aの真横の近接する位置に柱状部 6aが存在すると、充分に光が広 力 ¾前に柱状部 6aにより遮られることになり減衰してしまう。具体的には、柱状部 6aが メサ構造部 10の側面 10aから 0.5 m以下の距離に配置するとその影響は大きいこ とが実験的に確かめられた。したがって、メサ構造部 10の側面 10aから少なくとも 0.5 μ m以上離間させて、柱状部 6aを配置することが好ましい。
[0042] また、柱状部 6a内も、 n形層 3、活性層 4、 p形層 4で構成されており、メサ構造部 10 の側面 10aから出射した光が柱状部 6a内に入射すると、柱状部 6a内の活性層 4にも 入射し、この柱状部 6a内の活性層 4において光吸収を生じてしまい、側面 10aから出 射した光 (Q3)は充分に外部へ放出されないことになり、外部量子効率が向上しない 。そこで、柱状部 6a内の活性層 4での光吸収を防ぐためにも、また、メサ構造部 10の 活性層 4で発光して直接横に出る光が柱状部 6aに遮断されな 、ようにするためにも 、図 5 (b)に示されるように、柱状部 6aの高さをメサ構造部 10の発光層（活性層 4)の 位置よりも低くし、柱状部 6aを、柱状部 6aの n形層 3が露出するまでエッチングにより 除去することが好ましい。これにより、側面 10aから出射した光 (Q3)が柱状部 6aで遮 られることも吸収されることもなくなり、さらに外部量子効率が向上する。
[0043] このような半導体発光素子を作製するには、柱状部 6aの形成以外の点は、前述の 図 1に示される半導体発光素子と同様である。すなわち、図 1に示される半導体発光 素子の製法と同様に、半導体層を積層し、ァニール処理後、基板 1側の導電形の半 導体層が露出するまでエッチングし柱状部 6aを形成した後、さらに柱状部 6aのみが 露出してメサ構造部 10などが被覆されるようにマスクを形成して、柱状部 6aの頂部を n形層 3が露出するまでエッチングする。それ以降は図 1に示される半導体発光素子 と同様であるので、その説明を省略する。
[0044] より具体的には、 n形層 3を露出させると共に柱状部 6aを形成するプロセスを経た 後、さらに、ホトレジストを全面に塗布して、ホトリソグラフイエ程によりパターユングを
して柱状部 6aのみを露出させ、メサ構造部 10を覆うマスク（図示せず)を形成する。 その後、再度誘導結合型プラズマエッチング装置に入れて、たとえば塩素ガスを 50s ccm、四塩化珪素ガスを 5sccm流し、エッチング中の装置内圧力を 0.6Paに固定し て上部コイルへの RFパワーを 150W程度、プラズマ引き込みのための下部電極の R Fパワーを 50Wにした。その結果、マスクに覆われないで露出しているチップ周囲の 柱状部 6a中の p形層 5、活性層 4がエッチングされて、 n形層 3が露出する。これによ り、図 1の素子よりも柱状部 6aの高さを低く形成することができる。その後は図 1の半 導体発光素子と同様の処理を行うことにより図 4に示される構造の半導体発光素子が 得られる。
[0045] なお、メサ構造部 10のみを覆うようにマスクを形成してエッチングすると、柱状部 6a の周囲の露出した n形層 3もさらにエッチングされることになる力 n形層 3は充分に厚 いため問題はなぐ柱状部の高さ (長さ）を同じ長さに維持しながら、頂部の位置を低 くすることができるため好ましい。しかし、メサ構造部 10をマスクで覆う際に、柱状部 6 aの周囲の露出した n形層 3の表面も覆うようにマスクを形成することにより、柱状部 6a の頂部のみをエッチングすることができる。この場合には、露出した n形層がさらにェ ツチングされることがないため、 n形層の膜厚が薄くても問題はない。
産業上の利用可能性
[0046] 液晶表示装置のバックライトなど、各種の光源、信号機や電灯代替用の照明装置 など、各種の電子機器に利用することができる。
Claims
[1] 基板と、窒化物半導体からなり第 1導電形層および第 2導電形層を含み、前記基板 上に設けられる半導体積層部と、該半導体積層部の表面側の前記第 1導電形層に 電気的に接続して設けられる第 1電極と、前記第 2導電形層に電気的に接続して設 けられる第 2電極とを有する半導体発光素子であって、少なくともチップ周囲におい て前記第 2導電形層が露出するように前記半導体積層部の一部がエッチングされる ことにより、前記半導体積層部のメサ構造部が形成されると共に、該メサ構造部の周 囲に前記半導体積層部が柱状に林立して残存する柱状部が形成されてなる半導体 発光素子。
[2] 前記柱状部の高さが、 0.5〜5 μ mの高さに形成されてなる請求項 1記載の半導体 発光素子。
[3] 前記柱状部が、隣接する列で半ピッチずらせて配置された構造である請求項 1また は 2記載の半導体発光素子。
[4] 前記メサ構造部の側壁と前記柱状部との間隔が少なくとも 0.5 μ m以上設けられて なる請求項 1な 、し 3の 、ずれか 1項記載の半導体発光素子。
[5] 前記半導体積層部が前記第 1導電形層と第 2導電形層との間に活性層を有し、前 記柱状部の高さが前記活性層の位置よりも低くなるように頂部がエッチングされてな る請求項 1な!ヽし 4の ヽずれか 1項記載の半導体発光素子。
[6] 前記基板が絶縁性基板力 なり、前記半導体積層部の一部がエッチングにより除 去されて前記第 2導電形層を露出させ、該露出した第 2導電形層の表面に前記第 2 電極が設けられ、該第 2電極の周囲にも前記柱状部が林立するように形成されてな る請求項 1な!ヽし 5の ヽずれか 1項記載の半導体発光素子。
[7] 前記基板が半導体基板からなり、前記第 2電極が該半導体基板の裏面に形成され てなる請求項 1な 、し 5の 、ずれか 1項記載の半導体発光素子。
[8] ウェハ状基板表面に発光層を形成するように窒化物半導体層を積層して半導体積 層部を形成し、該半導体積層部が形成されたウェハ状基板を分割してチップ化する ことにより発光素子チップを形成する半導体発光素子の製法であって、前記ウェハ状 基板をチップに分割する部分の前記半導体積層部を、柱状の半導体積層部からな
る柱状部が林立して残存するようにマスクを形成して、前記基板側の導電形の半導 体層が露出するまでエッチングすることにより半導体積層部からなるメサ構造部の周 囲に柱状部を形成し、その後に該柱状部の部分で前記基板を分割することを特徴と する窒化物半導体発光素子の製法。
前記半導体積層部を n形層と活性層と p形層とのダブルへテロ構造で形成し、前記 柱状部の高さが前記活性層の位置より低くなるように、前記柱状部の頂部をさらにェ ツチングする請求項 6記載の窒化物半導体発光素子の製法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP06713169A EP1848043A4 (en) | 2005-02-08 | 2006-02-07 | SEMICONDUCTOR LUMINOUS ELEMENT AND METHOD THEREFOR |
| US11/815,759 US8124985B2 (en) | 2005-02-08 | 2006-02-07 | Semiconductor light emitting device and method for manufacturing the same |
| CN2006800043424A CN101116192B (zh) | 2005-02-08 | 2006-02-07 | 半导体发光元件及其制法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005-031682 | 2005-02-08 | ||
| JP2005031682 | 2005-02-08 | ||
| JP2005366961A JP4980615B2 (ja) | 2005-02-08 | 2005-12-20 | 半導体発光素子およびその製法 |
| JP2005-366961 | 2005-12-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2006085514A1 true WO2006085514A1 (ja) | 2006-08-17 |
Family
ID=36793086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2006/302026 WO2006085514A1 (ja) | 2005-02-08 | 2006-02-07 | 半導体発光素子およびその製法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8124985B2 (ja) |
| EP (1) | EP1848043A4 (ja) |
| JP (1) | JP4980615B2 (ja) |
| KR (1) | KR20070104384A (ja) |
| CN (1) | CN101116192B (ja) |
| TW (1) | TW200701521A (ja) |
| WO (1) | WO2006085514A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070013273A (ko) | 2004-03-15 | 2007-01-30 | 팅기 테크놀러지스 프라이빗 리미티드 | 반도체 장치의 제조 |
| JP2007533133A (ja) | 2004-04-07 | 2007-11-15 | ティンギ テクノロジーズ プライベート リミテッド | 半導体発光ダイオード上での反射層の作製 |
| SG130975A1 (en) | 2005-09-29 | 2007-04-26 | Tinggi Tech Private Ltd | Fabrication of semiconductor devices for light emission |
| SG131803A1 (en) | 2005-10-19 | 2007-05-28 | Tinggi Tech Private Ltd | Fabrication of transistors |
| SG133432A1 (en) | 2005-12-20 | 2007-07-30 | Tinggi Tech Private Ltd | Localized annealing during semiconductor device fabrication |
| SG140473A1 (en) * | 2006-08-16 | 2008-03-28 | Tinggi Tech Private Ltd | Improvements in external light efficiency of light emitting diodes |
| SG140512A1 (en) | 2006-09-04 | 2008-03-28 | Tinggi Tech Private Ltd | Electrical current distribution in light emitting devices |
| JP5023674B2 (ja) * | 2006-11-24 | 2012-09-12 | 日亜化学工業株式会社 | 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置 |
| TWI437731B (zh) * | 2009-03-06 | 2014-05-11 | Advanced Optoelectronic Tech | 一種具有提升光取出率之半導體光電元件及其製造方法 |
| CN101840968B (zh) * | 2009-03-16 | 2012-03-21 | 展晶科技(深圳)有限公司 | 一种能够提升光取出率的半导体光电元件及其制造方法 |
| US10205059B2 (en) * | 2010-02-09 | 2019-02-12 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| KR20120137865A (ko) * | 2011-06-13 | 2012-12-24 | 엘지이노텍 주식회사 | 발광소자 및 발광소자 패키지 |
| KR101786094B1 (ko) * | 2011-06-23 | 2017-10-16 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 패키지, 및 라이트 유닛 |
| CN103782399B (zh) * | 2011-08-09 | 2016-11-09 | 三星电子株式会社 | 氮化物半导体发光元件 |
| KR20130024089A (ko) | 2011-08-30 | 2013-03-08 | 엘지이노텍 주식회사 | 발광소자 |
| CN102832302A (zh) * | 2012-08-31 | 2012-12-19 | 扬州中科半导体照明有限公司 | 一种GaN基LED中N电极的制作方法 |
| KR102013363B1 (ko) | 2012-11-09 | 2019-08-22 | 서울바이오시스 주식회사 | 발광 소자 및 그것을 제조하는 방법 |
| US9257481B2 (en) | 2012-11-26 | 2016-02-09 | Epistar Corporation | LED arrray including light-guiding structure |
| CN103413874A (zh) * | 2013-08-21 | 2013-11-27 | 聚灿光电科技(苏州)有限公司 | Led芯片及其制备方法 |
| KR102075988B1 (ko) * | 2013-09-25 | 2020-03-02 | 삼성전자주식회사 | 반도체 발광소자 제조방법 |
| JP6684541B2 (ja) | 2014-01-20 | 2020-04-22 | ローム株式会社 | 発光素子 |
| JP2017005191A (ja) | 2015-06-15 | 2017-01-05 | 株式会社東芝 | 半導体発光装置 |
| JP6832620B2 (ja) * | 2015-07-17 | 2021-02-24 | スタンレー電気株式会社 | 窒化物半導体発光素子 |
| WO2018025805A1 (ja) * | 2016-08-02 | 2018-02-08 | スタンレー電気株式会社 | 半導体発光素子及びその製造方法 |
| JP7010692B2 (ja) * | 2017-12-27 | 2022-01-26 | ローム株式会社 | 半導体発光装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004221529A (ja) * | 2002-10-03 | 2004-08-05 | Nichia Chem Ind Ltd | 発光ダイオード |
| JP2005005679A (ja) * | 2003-04-15 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体発光素子およびその製造方法 |
| JP2005033197A (ja) * | 2003-06-20 | 2005-02-03 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4427840A1 (de) * | 1994-07-28 | 1996-02-01 | Osa Elektronik Gmbh | Verfahren zur Effizienzerhöhung von A¶I¶¶I¶¶I¶B¶V¶ - Halbleiter-Chips |
| JP3881472B2 (ja) | 1999-04-15 | 2007-02-14 | ローム株式会社 | 半導体発光素子の製法 |
| US7304325B2 (en) * | 2000-05-01 | 2007-12-04 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor light-emitting device |
| DE10224219B4 (de) * | 2002-05-31 | 2010-05-27 | Osram Opto Semiconductors Gmbh | Lichtemittierendes Halbleiterbauelement mit zumindest teilweise voneinander getrennten Lichterzeugungs- und Lichtauskopplungsbereichen |
| TWI292961B (en) | 2002-09-05 | 2008-01-21 | Nichia Corp | Semiconductor device and an optical device using the semiconductor device |
| US7102175B2 (en) * | 2003-04-15 | 2006-09-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and method for fabricating the same |
| US7622742B2 (en) * | 2003-07-03 | 2009-11-24 | Epivalley Co., Ltd. | III-nitride compound semiconductor light emitting device |
| US20050082562A1 (en) * | 2003-10-15 | 2005-04-21 | Epistar Corporation | High efficiency nitride based light emitting device |
-
2005
- 2005-12-20 JP JP2005366961A patent/JP4980615B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-07 EP EP06713169A patent/EP1848043A4/en not_active Withdrawn
- 2006-02-07 CN CN2006800043424A patent/CN101116192B/zh not_active Expired - Fee Related
- 2006-02-07 US US11/815,759 patent/US8124985B2/en active Active
- 2006-02-07 WO PCT/JP2006/302026 patent/WO2006085514A1/ja active Application Filing
- 2006-02-07 KR KR1020077017887A patent/KR20070104384A/ko not_active Application Discontinuation
- 2006-02-08 TW TW095104235A patent/TW200701521A/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004221529A (ja) * | 2002-10-03 | 2004-08-05 | Nichia Chem Ind Ltd | 発光ダイオード |
| JP2005005679A (ja) * | 2003-04-15 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体発光素子およびその製造方法 |
| JP2005033197A (ja) * | 2003-06-20 | 2005-02-03 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
Non-Patent Citations (1)
| Title |
|---|
| See also references of EP1848043A4 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101116192A (zh) | 2008-01-30 |
| CN101116192B (zh) | 2011-04-06 |
| US8124985B2 (en) | 2012-02-28 |
| JP4980615B2 (ja) | 2012-07-18 |
| EP1848043A4 (en) | 2011-11-30 |
| JP2006253647A (ja) | 2006-09-21 |
| EP1848043A1 (en) | 2007-10-24 |
| KR20070104384A (ko) | 2007-10-25 |
| TW200701521A (en) | 2007-01-01 |
| US20100019257A1 (en) | 2010-01-28 |
| TWI377696B (ja) | 2012-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2006085514A1 (ja) | 半導体発光素子およびその製法 | |
| US8546819B2 (en) | Light emitting device and fabrication method thereof | |
| EP2156478B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JP5776535B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP5232972B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
| KR20080081934A (ko) | 반도체 발광 소자 및 그 제법 | |
| WO2011162180A1 (ja) | 紫外半導体発光素子 | |
| US20130320301A1 (en) | Light emitting diode having photonic crystal structure and method of fabricating the same | |
| JP2006228855A (ja) | 半導体発光素子およびその製法 | |
| US20150129915A1 (en) | Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same | |
| JP2010219502A (ja) | 発光素子 | |
| TW201344962A (zh) | 半導體發光裝置及其製造方法 | |
| JP2013125929A5 (ja) | ||
| JP2011061036A (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| US11437427B2 (en) | Light-emitting device and manufacturing method thereof | |
| WO2014118864A1 (ja) | 半導体光学装置、および半導体光学装置の製造方法 | |
| JP5729328B2 (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| CN110246941A (zh) | 在硅衬底上生长的发光器件 | |
| WO2005067067A1 (ja) | 半導体発光素子 | |
| JP2009176781A (ja) | ＧａＮ系ＬＥＤチップおよびＧａＮ系ＬＥＤチップの製造方法 | |
| TW201411883A (zh) | 半導體紫外發光元件 | |
| JP2013179150A (ja) | 発光ダイオードの製造方法 | |
| WO2007055262A1 (ja) | 窒化物半導体発光ダイオード素子 | |
| KR20060134490A (ko) | 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법 | |
| TW202013766A (zh) | 半導體元件以及其相關之製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| WWE | Wipo information: entry into national phase |
Ref document number: 1020077017887 Country of ref document: KR |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2006713169 Country of ref document: EP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 200680004342.4 Country of ref document: CN |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| WWP | Wipo information: published in national office |
Ref document number: 2006713169 Country of ref document: EP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 11815759 Country of ref document: US |