JP2013179150A - 発光ダイオードの製造方法 - Google Patents
発光ダイオードの製造方法 Download PDFInfo
- Publication number
- JP2013179150A JP2013179150A JP2012041818A JP2012041818A JP2013179150A JP 2013179150 A JP2013179150 A JP 2013179150A JP 2012041818 A JP2012041818 A JP 2012041818A JP 2012041818 A JP2012041818 A JP 2012041818A JP 2013179150 A JP2013179150 A JP 2013179150A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- type electrode
- electrode layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】p型電極層とn型電極層とを同時に、かつ従来よりも低温の温度域にて合金化熱処理を行うことができる発光ダイオードの製造方法を提供する。
【解決手段】本発明は、一端にp型半導体層10を備え、他端にn型半導体層1を備え、p型半導体層10とn型半導体層1との間に発光層7を含む化合物半導体層30を具備する発光ダイオード100の製造方法であって、p型半導体層10上に、AuとBeとNiとを含有する材料からなるp型電極層12を形成すると共に、n型半導体層1上に、AuとGeとNiとを含有する材料からなるn型電極層13を形成する工程と、p型電極層12とn型電極層13とを同時に合金化熱処理を行う工程と、を有し、合金化熱処理を、p型電極層12及びn型電極層13がともにオーミック接触になる温度範囲で行うことを特徴とする。
【選択図】図1
【解決手段】本発明は、一端にp型半導体層10を備え、他端にn型半導体層1を備え、p型半導体層10とn型半導体層1との間に発光層7を含む化合物半導体層30を具備する発光ダイオード100の製造方法であって、p型半導体層10上に、AuとBeとNiとを含有する材料からなるp型電極層12を形成すると共に、n型半導体層1上に、AuとGeとNiとを含有する材料からなるn型電極層13を形成する工程と、p型電極層12とn型電極層13とを同時に合金化熱処理を行う工程と、を有し、合金化熱処理を、p型電極層12及びn型電極層13がともにオーミック接触になる温度範囲で行うことを特徴とする。
【選択図】図1
Description
本発明は、発光ダイオードの製造方法に関するものである。
従来、赤外発光ダイオードは、赤外線通信、赤外線リモコン装置、各種センサー用光源、夜間照明など幅広く利用されている。
赤色、赤外の光を発する高輝度の発光ダイオード(英略称:LED)としては例えば、砒化アルミニウム・ガリウム(組成式AlXGa1−XAs;0≦X≦1)からなる発光層や砒化インジウム・ガリウム(組成式InXGa1−XAs;0≦X≦1)からなる発光層を備えた化合物半導体発光ダイオードが知られている。一方、赤色、橙色、黄色或いは黄緑色の可視光を発する高輝度の発光ダイオードとしては例えば、燐化アルミニウム・ガリウム・インジウム(組成式(AlXGa1−X)YIn1−YP;0≦X≦1,0<Y≦1)からなる発光層を備えた化合物半導体発光ダイオードが知られている。
赤色、赤外の光を発する高輝度の発光ダイオード(英略称:LED)としては例えば、砒化アルミニウム・ガリウム(組成式AlXGa1−XAs;0≦X≦1)からなる発光層や砒化インジウム・ガリウム(組成式InXGa1−XAs;0≦X≦1)からなる発光層を備えた化合物半導体発光ダイオードが知られている。一方、赤色、橙色、黄色或いは黄緑色の可視光を発する高輝度の発光ダイオードとしては例えば、燐化アルミニウム・ガリウム・インジウム(組成式(AlXGa1−X)YIn1−YP;0≦X≦1,0<Y≦1)からなる発光層を備えた化合物半導体発光ダイオードが知られている。
また、このような化合物半導体発光ダイオードは、通常、上述したような発光層を備えた化合物半導体層を挟むようにして、金属合金層からなるp型オーミック電極とn型オーミック電極が備えられている。
しかしながら、金属合金層はその材料によって化合物半導体層とオーミック接合ができない場合があるため、半導体層に対してオーミックコンタクトを形成することが可能な材料を選択する必要がある。
しかしながら、金属合金層はその材料によって化合物半導体層とオーミック接合ができない場合があるため、半導体層に対してオーミックコンタクトを形成することが可能な材料を選択する必要がある。
そこで、半導体層との接触抵抗低減効果に優れた金属が種々検討されており、例えば、p型オーミック電極としてはAuBeやAuBeNiを、そしてn型オーミック電極としてはAuGeやAuGeNiを用いることでき、これらの材料はp型半導体層及びn型半導体層それぞれに対してオーミックコンタクトを形成することが知られている(特許文献1参照)。
上述したようなオーミック電極は、通常、半導体層上に金属合金を蒸着法にて成膜した後に合金化熱処理を行うことにより形成する。そして、各オーミック電極には異なる合金材料を用い、材料が異なれば融点も異なるため、従来では、各オーミック電極それぞれを個別に異なる温度にて合金化熱処理を行っていた。
しかしながら、このような製造方法では、p型オーミック電極及びn型オーミック電極それぞれを個別に合金化熱処理を行うため、製造コストがかかる上に製造工程が煩雑となり、製品特性の優れた発光ダイオードを安定して製造することが困難となるおそれがあった。
しかしながら、このような製造方法では、p型オーミック電極及びn型オーミック電極それぞれを個別に合金化熱処理を行うため、製造コストがかかる上に製造工程が煩雑となり、製品特性の優れた発光ダイオードを安定して製造することが困難となるおそれがあった。
本発明は、上記事情を鑑みてなされたものであり、p型電極層及びn型電極層ともに、Niを含有する材料を用い、両電極層のオーミック性を得るのに要する加熱温度範囲を広く重複させることにより、p型電極層とn型電極層とを同時に、かつ従来よりも低温の温度域にて合金化熱処理を行うことができ、製造コストを低減できる発光ダイオードの製造方法を提供することを目的とする。
本発明者らは、上記目的を達成するために鋭意研究を重ねた結果、p型電極層としてAuとBeとNiとを含有する材料を、そしてn型電極層としてAuとGeとNiとを含有する材料を用いることにより、同時に、かつ低温の温度域にて合金化熱処理を行うことが可能な発光ダイオードの製造方法を完成させた。
具体的には、従来ではAuBeが広く採用されてきたp型電極層として、さらにNiを含有させた合金を用いることで、オーミック性を得るのに要する加熱温度を低温化させることを見出した。また、n型電極層も同様に、AuとGeの材料に、さらにNiを含有させることで同様の低温化の現象が発現することを見出した。
具体的には、従来ではAuBeが広く採用されてきたp型電極層として、さらにNiを含有させた合金を用いることで、オーミック性を得るのに要する加熱温度を低温化させることを見出した。また、n型電極層も同様に、AuとGeの材料に、さらにNiを含有させることで同様の低温化の現象が発現することを見出した。
また、いずれも共晶金属であるAuBe合金、又はAuGe合金に添加させるNiの含有量は、融点上昇に大きな影響を及ぼす。さらには、合金の組成比も融点上昇に影響を及ぼす。そのため、これらのようにNiを含有する合金を電極層として採用する場合には、その含有量や合金の組成比を適切に選択することが重要となる。
そこで、本発明者らは、さらに、Ni含有量や合金の組成比を所定の範囲内とすることにより、各電極層のオーミック性を得るのに要する加熱温度を広く重複させることができる温度範囲を見出した。
以下に、本発明者らによる、AuGe合金及びAuBe合金に添加させるNiの含有量の検討結果を説明する。
そこで、本発明者らは、さらに、Ni含有量や合金の組成比を所定の範囲内とすることにより、各電極層のオーミック性を得るのに要する加熱温度を広く重複させることができる温度範囲を見出した。
以下に、本発明者らによる、AuGe合金及びAuBe合金に添加させるNiの含有量の検討結果を説明する。
表1に示すような、Au、Ge並びにNiの濃度(いずれもmol%)を変化させた材料(合金)からなるAuGeNi膜をn型GaAs膜上に形成した構造について、AuGeNi膜とn型GaAs膜との間の接触抵抗(あるいはオーミック性)に対するNi量の影響を検討した。その結果を図11に示す。
図11に示すように、合金5(Ni濃度:52mol%)の場合は熱処理温度が360℃近傍あたりまで接触抵抗が高い水準となっているものの、合金1〜5のいずれのNi濃度を有する合金においても、400℃近傍にて接触抵抗が大きく減少していることが分かる。なお、Ni濃度が0mol%である合金1と、合金2〜4とを比較してみると、Niを添加することによりオーミック性を得るのに要する加熱温度の低温化が可能となることがわかる。
また、合金2〜4においては、340〜420℃の間において、接触抵抗をより低い水準に安定して維持できている。つまり、合金2〜4のような材料を用いてn型電極層を製造した場合、この広い温度域においてオーミック性を得ることが可能であることが分かる。
図11に示すように、合金5(Ni濃度:52mol%)の場合は熱処理温度が360℃近傍あたりまで接触抵抗が高い水準となっているものの、合金1〜5のいずれのNi濃度を有する合金においても、400℃近傍にて接触抵抗が大きく減少していることが分かる。なお、Ni濃度が0mol%である合金1と、合金2〜4とを比較してみると、Niを添加することによりオーミック性を得るのに要する加熱温度の低温化が可能となることがわかる。
また、合金2〜4においては、340〜420℃の間において、接触抵抗をより低い水準に安定して維持できている。つまり、合金2〜4のような材料を用いてn型電極層を製造した場合、この広い温度域においてオーミック性を得ることが可能であることが分かる。
さらに、表2に示すような、Au、Be並びにNi濃度(いずれもmol%)を変化させた材料(合金)からなるAuBeNi膜をp型GaP膜上に形成した構造について、AuBeNi膜とp型GaP膜との間の接触抵抗(あるいはオーミック性)に対するNi量の影響を検討した。その結果を図12に示す。
図12を見るに、上述したAuGeNi膜とn型GaAs膜との間の接触抵抗に対するNi量の影響と同じように、合金1〜5のいずれのNi濃度を有する合金においても、420℃近傍にて接触抵抗が大きく減少していることが分かる。しかし、Ni濃度が0mol%である合金1の場合は400℃近傍まで接触抵抗が高い水準となっているが、Ni濃度が0%超である合金2〜5を見るに、Niを添加することによりオーミック性を得るのに要する加熱温度の大幅な低温化が可能となることがわかる。
また、合金1〜4においては、340以上の温度域において、接触抵抗をより低い水準に安定して維持できている。つまり、合金1〜4のような材料を用いてp型電極層を製造した場合、このような度域においてオーミック性を得ることが可能であることが分かる。
図12を見るに、上述したAuGeNi膜とn型GaAs膜との間の接触抵抗に対するNi量の影響と同じように、合金1〜5のいずれのNi濃度を有する合金においても、420℃近傍にて接触抵抗が大きく減少していることが分かる。しかし、Ni濃度が0mol%である合金1の場合は400℃近傍まで接触抵抗が高い水準となっているが、Ni濃度が0%超である合金2〜5を見るに、Niを添加することによりオーミック性を得るのに要する加熱温度の大幅な低温化が可能となることがわかる。
また、合金1〜4においては、340以上の温度域において、接触抵抗をより低い水準に安定して維持できている。つまり、合金1〜4のような材料を用いてp型電極層を製造した場合、このような度域においてオーミック性を得ることが可能であることが分かる。
つまり、本発明者らは、AuGeNi合金、またはAuBeNi合金いずれにおいても、Ni量を5〜40mol%の範囲内とすることで、より低い接触抵抗を安定して維持できる温度域、つまり、両合金を電極層として採用した場合に各電極層のオーミック性を得ることが可能な温度域を340〜420℃の間で重複させることを見出した。
上記課題を解決することを目的とした本発明の要旨は、以下のとおりである。
[1] 一端にp型半導体層を備え、他端にn型半導体層を備え、前記p型半導体層と前記n型半導体層との間に発光層を含む化合物半導体層を具備する発光ダイオードの製造方法であって、
前記p型半導体層上に、AuとBeとNiとを含有する材料からなるp型電極層を形成すると共に、前記n型半導体層上に、AuとGeとNiとを含有する材料からなるn型電極層を形成する工程と、
前記p型電極層と前記n型電極層とを同時に合金化熱処理を行う工程と、
を有し、
前記合金化熱処理を、前記p型電極層及び前記n型電極層がともにオーミック接触になる温度範囲で行うことを特徴とする発光ダイオードの製造方法。
[2] 前記合金化熱処理の前記温度範囲が、340℃〜420℃の範囲であることを特徴とする上記[1]に記載の発光ダイオードの製造方法。
[3] 前記n型電極層がAuGeNiの合金からなり、その合金中のNiが5〜40mol%であり、かつ、mol%でGe/Auが0.01〜0.4であることを特徴とする上記[1]又は[2]に記載の発光ダイオードの製造方法。
[4] 前記p型電極層がAuBeNiの合金からなり、その合金中のNiが5〜40mol%であり、かつ、mol%でBe/Auが0.01〜0.3であることを特徴とする上記[1]から[3]のいずれか一項に記載の発光ダイオードの製造方法。
[5] 前記p型半導体層がGaP、{AlxGa(1−x)}(1−y)InyP、{AlxGa(1−x)}(1−y)InyAsのいずれかからなり、前記n型半導体層がGaAs、({AlxGa(1−x)}(1−y)InyP、{AlxGa(1−x)}(1−y)InyAs)のいずれかからなることを特徴とする上記[1]から[4]のいずれか一項に記載の発光ダイオードの製造方法。
[6] n型成長用基板上に、n型半導体層、発光層及びp型半導体層を順に含む化合物半導体層を形成する工程と、
前記p型半導体層上に透光膜を形成した後に、該透光膜にp型電極を埋め込むための複数の貫通孔を形成する工程と、
前記貫通孔内にp型電極を埋め込むことにより、複数の前記p型電極からなるp型電極層を形成する工程と、
前記透光膜及び前記p型電極層上に反射層を形成する工程と、
前記反射層上に接合層を形成する工程と、
前記接合層上に支持基板を接合する工程と、
前記成長用基板を除去する工程と、
前記n型半導体層上にn型電極層を形成する工程と、を有し、
その後、前記合金化熱処理を行う工程を行う、ことを特徴とする上記[1]から[5]のいずれか一項に記載の発光ダイオードの製造方法。
前記p型半導体層上に、AuとBeとNiとを含有する材料からなるp型電極層を形成すると共に、前記n型半導体層上に、AuとGeとNiとを含有する材料からなるn型電極層を形成する工程と、
前記p型電極層と前記n型電極層とを同時に合金化熱処理を行う工程と、
を有し、
前記合金化熱処理を、前記p型電極層及び前記n型電極層がともにオーミック接触になる温度範囲で行うことを特徴とする発光ダイオードの製造方法。
[2] 前記合金化熱処理の前記温度範囲が、340℃〜420℃の範囲であることを特徴とする上記[1]に記載の発光ダイオードの製造方法。
[3] 前記n型電極層がAuGeNiの合金からなり、その合金中のNiが5〜40mol%であり、かつ、mol%でGe/Auが0.01〜0.4であることを特徴とする上記[1]又は[2]に記載の発光ダイオードの製造方法。
[4] 前記p型電極層がAuBeNiの合金からなり、その合金中のNiが5〜40mol%であり、かつ、mol%でBe/Auが0.01〜0.3であることを特徴とする上記[1]から[3]のいずれか一項に記載の発光ダイオードの製造方法。
[5] 前記p型半導体層がGaP、{AlxGa(1−x)}(1−y)InyP、{AlxGa(1−x)}(1−y)InyAsのいずれかからなり、前記n型半導体層がGaAs、({AlxGa(1−x)}(1−y)InyP、{AlxGa(1−x)}(1−y)InyAs)のいずれかからなることを特徴とする上記[1]から[4]のいずれか一項に記載の発光ダイオードの製造方法。
[6] n型成長用基板上に、n型半導体層、発光層及びp型半導体層を順に含む化合物半導体層を形成する工程と、
前記p型半導体層上に透光膜を形成した後に、該透光膜にp型電極を埋め込むための複数の貫通孔を形成する工程と、
前記貫通孔内にp型電極を埋め込むことにより、複数の前記p型電極からなるp型電極層を形成する工程と、
前記透光膜及び前記p型電極層上に反射層を形成する工程と、
前記反射層上に接合層を形成する工程と、
前記接合層上に支持基板を接合する工程と、
前記成長用基板を除去する工程と、
前記n型半導体層上にn型電極層を形成する工程と、を有し、
その後、前記合金化熱処理を行う工程を行う、ことを特徴とする上記[1]から[5]のいずれか一項に記載の発光ダイオードの製造方法。
上記の構成によれば、p型電極層及びn型電極層ともに、Niを含有する材料を用いるとともに、これら材料中の元素含有量や組成比を調整して両電極層のオーミック性を得るのに要する加熱温度範囲を広く重複させることにより、p型電極層とn型電極層とを同時に、かつ従来よりも低温の温度域にて合金化熱処理を行うことができ、製造コストを低減できる発光ダイオードの製造方法を提供することができる。
また、両電極層の加熱温度範囲を広く重複させることができるため、製品ロットごとの特性のばらつきを抑制でき、製品特性の優れた発光ダイオードを安定して製造することができる。
また、両電極層の加熱温度範囲を広く重複させることができるため、製品ロットごとの特性のばらつきを抑制でき、製品特性の優れた発光ダイオードを安定して製造することができる。
以下、本発明を適用した実施形態の発光ダイオードの製造方法について、図を用いて説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
本発明の発光ダイオードの製造方法は、一端にp型半導体層を備え、他端にn型半導体層を備え、p型半導体層とn型半導体層との間に発光層を含む化合物半導体層を具備する発光ダイオードの製造方法であって、p型半導体層上に、AuとBeとNiとを含有する材料からなるp型電極層を形成すると共に、n型半導体層上に、AuとGeとNiとを含有する材料からなるn型電極層を形成する工程と、p型電極層とn型電極層とを同時に合金化熱処理を行う工程と、を有し、合金化熱処理を、p型電極層及びn型電極層がともにオーミック接触になる温度範囲で行うことを特徴とする。
なお、本発明の2つの電極、p型電極層及びn型電極層を同時に合金化熱処理する方法は、どのようなタイプの発光ダイオードにも適用可能であって、以下に示す実施形態は、その一例にすぎない。
なお、本発明の2つの電極、p型電極層及びn型電極層を同時に合金化熱処理する方法は、どのようなタイプの発光ダイオードにも適用可能であって、以下に示す実施形態は、その一例にすぎない。
(第1実施形態)
まず、本発明の第1実施形態の発光ダイオード100の製造方法について図1を用いて説明する。
まず、本発明の第1実施形態の発光ダイオード100の製造方法について図1を用いて説明する。
<化合物半導体層の形成工程>
まず、図1に示す、化合物半導体層30を作製する。化合物半導体層30は、n型GaAs基板(n型半導体層)1上に、GaAsからなる緩衝層2、GaInPからなる層(屈折率が大きい層)3aとAlInPからなる層(屈折率が小さい層)3bとを交互に40対積層したDBR反射層3、Siをドープしたn型の下部クラッド層5、下部ガイド層6、活性層(発光層)7、上部ガイド層8、Mgドープしたp型の上部クラッド層9、Mgドープしたp型GaPからなる電流拡散層(p型半導体層)10を順次積層して作製する。
まず、図1に示す、化合物半導体層30を作製する。化合物半導体層30は、n型GaAs基板(n型半導体層)1上に、GaAsからなる緩衝層2、GaInPからなる層(屈折率が大きい層)3aとAlInPからなる層(屈折率が小さい層)3bとを交互に40対積層したDBR反射層3、Siをドープしたn型の下部クラッド層5、下部ガイド層6、活性層(発光層)7、上部ガイド層8、Mgドープしたp型の上部クラッド層9、Mgドープしたp型GaPからなる電流拡散層(p型半導体層)10を順次積層して作製する。
GaAs基板(n型半導体層)1は、公知の製法で作製された市販品の単結晶基板を使用することができる。GaAs基板1のエピタキシャル成長させる表面は、平滑であることが望ましい。GaAs基板1の表面の面方位は、エピタキシャル成長しやすく、量産されている(100)面および(100)から、±20°以内にオフした基板が、品質の安定性の面から望ましい。さらに、GaAs基板1の面方位の範囲が、(100)方向から(0−1−1)方向に15°オフ±5°であることがより好ましい。
尚、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味する。
尚、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味する。
GaAs基板1の転位密度は、化合物半導体層30の結晶性を良くするために低い方が望ましい。具体的には、例えば、10,000個cm−2以下、望ましくは、1,000個cm−2以下であることが好適である。
GaAs基板1の厚さは、基板のサイズに応じて適切な範囲がある。GaAs基板1の厚さが適切な範囲よりも薄いと、化合物半導体層30の製造プロセス中に割れてしまうおそれがある。一方、GaAs基板1の厚さが適切な範囲よりも厚いと材料コストが増加することになる。このため、GaAs基板1の基板サイズが大きい場合、例えば、直径75mmの場合には、ハンドリング時の割れを防止するために250〜500μmの厚さが望ましい。同様に、直径50mmの場合は、200〜400μmの厚さが望ましく、直径100mmの場合は、350〜600μmの厚さが望ましい。
このように、GaAs基板1の基板サイズに応じて基板の厚さを厚くすることにより、発光部11に起因する化合物半導体層30の反りを低減することができる。これにより、エピタキシャル成長中の温度分布が均一となることため、活性層7の面内の波長分布を小さくすることができる。なお、GaAs基板1の形状は、特に円形に限定されず、矩形等であっても問題ない。
緩衝層(buffer)2は、GaAs基板1と発光部11の構成層との欠陥の伝搬を低減するために設けられている。このため、基板の品質やエピタキシャル成長条件を選択すれば、緩衝層2は、必ずしも必要ではない。また、緩衝層2の材質は、エピタキシャル成長させる基板と同じ材質とすることが好ましい。したがって、本実施形態では、緩衝層2には、GaAs基板1と同じくGaAsを用いることが好ましい。また、緩衝層2には、欠陥の伝搬を低減するためにGaAs基板1と異なる材質からなる多層膜を用いることもできる。緩衝層2の厚さは、0.1μm以上とすることが好ましく、0.2μm以上とすることがより好ましい。
DBR反射層3は、基板方向へ進行する光を反射する為に設けられている。DBR反射層3の材質は発光波長に対して透明であることが好ましく、又、DBR反射層3を構成する2種類の材料の屈折率の差が大きくなる組み合わせとなるよう選択されるのが好ましい。
DBR(Distributed Bragg Reflector)反射層3を構成する屈折率の異なる2種類の層は、組成の異なる2種類の(AlXhGa1−Xh)Y3In1−Y3P(0<Xh≦1、Y3=0.5)、(AlXlGa1−Xl)Y3In1−Y3P(0≦Xl<1、Y3=0.5)の対であり、両者のAlの組成差ΔX=xh−xlが0.5より大きいか又は等しくなる組み合わせか、又は、GaInPとAlInPの組み合わせか、又は、組成の異なる2種類のAlxlGa1−xlAs(0.1≦xl≦1)、AlxhGa1−xhAs(0.1≦xh≦1)の対であり、両者の組成差ΔX=xh−xlが0.5より大きいか等しくなる組み合わせかのいずれかから選択されるのが効率よく高い反射率が得られることから望ましい。
組成の異なるAlGaInPの組み合わせは、結晶欠陥を生じやすいAsを含まないので好ましく、GaInPとAlInPはその中で屈折率差を最も大きくとれるので、反射層の数を少なくすることができ、組成の切り替えも単純であるので好ましい。また、AlGaAsは、大きな屈折率差をとりやすいという利点がある。
DBR(Distributed Bragg Reflector)反射層3を構成する屈折率の異なる2種類の層は、組成の異なる2種類の(AlXhGa1−Xh)Y3In1−Y3P(0<Xh≦1、Y3=0.5)、(AlXlGa1−Xl)Y3In1−Y3P(0≦Xl<1、Y3=0.5)の対であり、両者のAlの組成差ΔX=xh−xlが0.5より大きいか又は等しくなる組み合わせか、又は、GaInPとAlInPの組み合わせか、又は、組成の異なる2種類のAlxlGa1−xlAs(0.1≦xl≦1)、AlxhGa1−xhAs(0.1≦xh≦1)の対であり、両者の組成差ΔX=xh−xlが0.5より大きいか等しくなる組み合わせかのいずれかから選択されるのが効率よく高い反射率が得られることから望ましい。
組成の異なるAlGaInPの組み合わせは、結晶欠陥を生じやすいAsを含まないので好ましく、GaInPとAlInPはその中で屈折率差を最も大きくとれるので、反射層の数を少なくすることができ、組成の切り替えも単純であるので好ましい。また、AlGaAsは、大きな屈折率差をとりやすいという利点がある。
n型GaAs基板上に備える発光部11は例えば、図1に示すように、DBR反射層3上に、n型の下部クラッド層(第1のクラッド層)5、下部ガイド層6、活性層7、上部ガイド層8、p型の上部クラッド層(第2のクラッド層)9が順次積層することにより構成する。すなわち、発光部11は、放射再結合をもたらすキャリア(担体;carrier)及び発光を活性層7に「閉じ込める」ために、活性層7の下側及び上側に対峙して配置した下部クラッド層5、下部ガイド(guide)層6、及び上部ガイド層8、上部クラッド層9を含む、所謂、ダブルヘテロ(英略称:DH)構造とすることが高強度の発光を得る上で好ましい。
下部ガイド層6及び上部ガイド層8は、図1に示すように、活性層7の下面及び上面にそれぞれ設けられている。具体的には、活性層7の下面に下部ガイド層6が設けられ、活性層7の上面に上部ガイド層8が設けられており、これら両ガイド層10、12は、(AlX3Ga1−X3)Y2In1−Y2P(0≦X3≦1,0<Y2≦1)の組成を有している。
X3はガイド層として機能し且つ発光波長に対して透明な範囲で選ばれ、Y2はガイド層が厚膜なので基板との格子整合を重視し、良質な結晶成長ができる範囲として選ばれる。
X3はガイド層として機能し且つ発光波長に対して透明な範囲で選ばれ、Y2はガイド層が厚膜なので基板との格子整合を重視し、良質な結晶成長ができる範囲として選ばれる。
下部ガイド層6及び上部ガイド層8はそれぞれ、下部クラッド層5及び上部クラッド層9と活性層7との間における欠陥の伝搬を低減するために設けられている。すなわち、本発明では、活性層7のV族構成元素は砒素(As)であるのに対し、下部クラッド層5及び上部クラッド層9のV族構成元素はリン(P)であるため、活性層7と下部クラッド層5及び上部クラッド層9との界面において欠陥が生じやすい。活性層7への欠陥の伝播は発光ダイオードの性能低下の原因となる。この欠陥の伝播を有効に低減するためには、下部ガイド層6および上部ガイド層8の層厚は10nm以上が好ましく、20nm〜100nmがより好ましい。
下部クラッド層5及び上部クラッド層9の材質としては、(AlX4Ga1−X4)YIn1−YP(0≦X4≦1,0<Y≦1)の半導体材料を用い、下部ガイド層6及び上部ガイド層8よりもバンドギャップが大きい材質が好ましい。上記材質としては、(AlX4Ga1−X4)YIn1−YP(0≦X4≦1,0<Y≦1)のX4が、0.3〜0.7である組成を有することが好ましい。又、Yは、0.4〜0.6とすることが好ましい。X4はクラッド層として機能し且つ発光波長に対して透明な範囲で選ばれ、Y4はクラッド層が厚膜なので基板との格子整合の観点から良質な結晶成長ができる範囲として選ばれる。
下部クラッド層5と上部クラッド層9とは、極性が異なるように構成されている。また、下部クラッド層5及び上部クラッド層9のキャリア濃度及び厚さは、公知の好適な範囲を用いることができ、活性層7の発光効率が高まるように条件を最適化することが好ましい。また、下部クラッド層5及び上部クラッド層9の組成を制御することによって、化合物半導体層30の反りを低減させることができる。
具体的に、下部クラッド層5としては、例えば、Siをドープしたn型の((AlX4bGa1−X4b)YbIn1−YbP(0.3≦X4b≦0.7,0.4≦Yb≦0.6)からなる半導体材料を用いることが望ましい。また、キャリア濃度は1×1017〜1×1018cm−3の範囲が好ましく、層厚は0.1〜1μmの範囲が好ましい。
一方、上部クラッド層9としては、例えば、Mgをドープしたp型の(AlX4aGa1−X4a)YaIn1−YaP(0.3≦X4a≦0.7,0.4≦Ya≦0.6)からなる半導体材料を用いることが望ましい。また、キャリア濃度は2×1017〜2×1018cm−3の範囲が好ましく、層厚は0.1〜1μmの範囲が好ましい。
なお、下部クラッド層5及び上部クラッド層9の極性は、化合物半導体層30の素子構造を考慮して選択することができる。
なお、下部クラッド層5及び上部クラッド層9の極性は、化合物半導体層30の素子構造を考慮して選択することができる。
また、発光部11の構成層の上方には、オーミック(Ohmic)電極の接触抵抗を下げるためのコンタクト層、素子駆動電流を発光部の全般に平面的に拡散させるための電流拡散層、逆に素子駆動電流の通流する領域を制限するための電流阻止層や電流狭窄層など公知の層構造を設けることができる。
電流拡散層(p型半導体層)10は、図1に示すように、発光部11の上方に設けられている。この電流拡散層10は、発光部11(活性層7)からの発光波長に対して透明である材料、例えば、GaPやGaInPを適用することができる。
また、電流拡散層10の厚さは0.5〜20μmの範囲であることが好ましい。0.5μm以下であると電流拡散が不十分であり、20μm以上であるとその厚さまで結晶成長させる為のコストが増大するからである。
また、電流拡散層10の厚さは0.5〜20μmの範囲であることが好ましい。0.5μm以下であると電流拡散が不十分であり、20μm以上であるとその厚さまで結晶成長させる為のコストが増大するからである。
本実施形態では、分子線エピタキシャル法(MBE)や減圧有機金属化学気相堆積法(MOCVD法)等の公知の成長方法を適用することができる。なかでも、量産性に優れるMOCVD法を適用することが、最も望ましい。具体的には、化合物半導体層30のエピタキシャル成長に使用するGaAs基板1は、成長前に洗浄工程や熱処理等の前処理を実施して、表面の汚染や自然酸化膜を除去することが望ましい。上記化合物半導体層30を構成する各層は、直径50〜150mmのGaAs基板1をMOCVD装置内にセットし、同時にエピタキシャル成長させて積層することができる。また、MOCVD装置としては、自公転型、高速回転型等の市販の大型装置を適用することができる。
上記化合物半導体層30の各層をエピタキシャル成長する際、III族構成元素の原料としては、例えば、トリメチルアルミニウム((CH3)3Al)、トリメチルガリウム((CH3)3Ga)及びトリメチルインジウム((CH3)3In)を用いることができる。また、Mgのドーピング原料としては、例えば、ビスシクロペンタジエニルマグネシウム(bis−(C5H5)2Mg)等を用いることができる。また、Siのドーピング原料としては、例えば、ジシラン(Si2H6)等を用いることができる。
また、V族構成元素の原料としては、ホスフィン(PH3)、アルシン(AsH3)等を用いることができる。
また、各層の成長温度としては、電流拡散層10としてp型GaPを用いる場合は、720〜770℃を適用することができ、その他の各層では600〜700℃を適用することができる。
また、電流拡散層10としてp型GaInPを用いる場合は、600〜700℃を適用することができる。
さらに、各層のキャリア濃度及び層厚、温度条件は、適宜選択することができる。
また、化合物半導体層30は、素子構造に対応して研磨などの表面加工を施しても良い。
また、V族構成元素の原料としては、ホスフィン(PH3)、アルシン(AsH3)等を用いることができる。
また、各層の成長温度としては、電流拡散層10としてp型GaPを用いる場合は、720〜770℃を適用することができ、その他の各層では600〜700℃を適用することができる。
また、電流拡散層10としてp型GaInPを用いる場合は、600〜700℃を適用することができる。
さらに、各層のキャリア濃度及び層厚、温度条件は、適宜選択することができる。
また、化合物半導体層30は、素子構造に対応して研磨などの表面加工を施しても良い。
<p型電極層及びn型電極層の形成工程>
次に、電流拡散層(p型半導体層)10上に、AuとBeとNiとを含有する材料からなるp型電極層(p型オーミック電極)12を形成すると共に、GaAs基板(n型半導体層)1の化合物半導体層30が形成されているのと反対側に、AuとGeとNiとを含有する材料からなるn型電極層(n型オーミック電極)13を形成する。
具体的には例えば、蒸着法を用いて、AuとBeとNiとを含有する材料を電流拡散層10上に、AuとGeとNiとを含有する材料をGaAs基板1上に成膜する。
続いて、成膜したp型電極層12とn型電極層13とを同時に、かつ両電極層12、13がともに、電流拡散層10との間又はGaAs基板1との間でオーミック接触になる温度範囲で合金化熱処理を行う。具体的には、不活性ガス雰囲気下で行われ、例えば、N2等の不活性ガス雰囲気下で行うことができる。
次に、電流拡散層(p型半導体層)10上に、AuとBeとNiとを含有する材料からなるp型電極層(p型オーミック電極)12を形成すると共に、GaAs基板(n型半導体層)1の化合物半導体層30が形成されているのと反対側に、AuとGeとNiとを含有する材料からなるn型電極層(n型オーミック電極)13を形成する。
具体的には例えば、蒸着法を用いて、AuとBeとNiとを含有する材料を電流拡散層10上に、AuとGeとNiとを含有する材料をGaAs基板1上に成膜する。
続いて、成膜したp型電極層12とn型電極層13とを同時に、かつ両電極層12、13がともに、電流拡散層10との間又はGaAs基板1との間でオーミック接触になる温度範囲で合金化熱処理を行う。具体的には、不活性ガス雰囲気下で行われ、例えば、N2等の不活性ガス雰囲気下で行うことができる。
本発明では、p型電極層12とn型電極層13ともに、上述したようなNiを含有する材料を採用することにより、両電極層12、13を同時に合金化熱処理を行うことができ、かつ、このときの熱処理温度(加熱温度)範囲を340℃〜420℃の範囲と従来よりも低温域にて行うことができる。
合金化熱処理の温度範囲、つまりオーミック性を得ることが可能な温度範囲は用いる材料やその組成の影響を大きく受ける。そのため、p型電極層及びn型電極層として用いる材料が異なると、オーミック性を得るために必要な温度範囲は両電極それぞれで異なるため、p型電極層及びn型電極層とを個別に合金化熱処理する必要がある。
これに対して本発明においては、電極層として用いる材料中に接触抵抗を下げる効果を有するNiを添加することにより、p型電極層12及びn型電極層13ともに、オーミック性を得るために必要な温度を低温化させることができるとともに、その温度範囲を広く確保することができ、p型電極層12及びn型電極層13をそれぞれの熱処理温度を重複させることができる。そのため、p型電極層12及びn型電極層13を同時に、この重複させた温度範囲において合金化熱処理することができる。また、本発明では、このように合金化熱処理する際の温度範囲を340℃〜420℃と、低温かつ広範囲の温度域にて施すことができる。なお、合金化熱処理後において、p型電極層12及びn型電極層13それぞれにおける面内の組成のばらつきを低減して、製品特性を安定して確保するためには、上記温度範囲を360〜400℃とすることがより好ましい。
合金化熱処理の温度範囲、つまりオーミック性を得ることが可能な温度範囲は用いる材料やその組成の影響を大きく受ける。そのため、p型電極層及びn型電極層として用いる材料が異なると、オーミック性を得るために必要な温度範囲は両電極それぞれで異なるため、p型電極層及びn型電極層とを個別に合金化熱処理する必要がある。
これに対して本発明においては、電極層として用いる材料中に接触抵抗を下げる効果を有するNiを添加することにより、p型電極層12及びn型電極層13ともに、オーミック性を得るために必要な温度を低温化させることができるとともに、その温度範囲を広く確保することができ、p型電極層12及びn型電極層13をそれぞれの熱処理温度を重複させることができる。そのため、p型電極層12及びn型電極層13を同時に、この重複させた温度範囲において合金化熱処理することができる。また、本発明では、このように合金化熱処理する際の温度範囲を340℃〜420℃と、低温かつ広範囲の温度域にて施すことができる。なお、合金化熱処理後において、p型電極層12及びn型電極層13それぞれにおける面内の組成のばらつきを低減して、製品特性を安定して確保するためには、上記温度範囲を360〜400℃とすることがより好ましい。
p型電極層12は、電流拡散層10の表面に設けられた低抵抗のオーミック接触電極であり、AuとBeとNiとを含有する材料を用いる。なお、p型電極層12は、AuBeNiの合金からなることが好ましく、さらに合金中のNiの含有量が5〜40mol%であり、かつ、mol%で、Be/Auが0.01〜0.3であることが好ましい。
このように、p型電極層12として、Niを含有した材料を用いることにより、オーミック性を得るのに要する加熱温度を低温化させることができる。また、このような効果はNi含有量を上記範囲内とすることにより享受できるが、Ni含有量が上記範囲外であるとオーミック性を得るのに要する加熱温度の低下は顕著に発現しないおそれがある。なお、オーミック性を得るのに要する加熱温度範囲をより広い温度範囲で確保する観点からすると、Niの含有量は9〜28mol%であることがより好ましい。
また、AuBeNiの合金からなるp型電極層12において、mol%でBe/Auが0.01〜0.3であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは0.1〜0.25である。
このように、p型電極層12として、Niを含有した材料を用いることにより、オーミック性を得るのに要する加熱温度を低温化させることができる。また、このような効果はNi含有量を上記範囲内とすることにより享受できるが、Ni含有量が上記範囲外であるとオーミック性を得るのに要する加熱温度の低下は顕著に発現しないおそれがある。なお、オーミック性を得るのに要する加熱温度範囲をより広い温度範囲で確保する観点からすると、Niの含有量は9〜28mol%であることがより好ましい。
また、AuBeNiの合金からなるp型電極層12において、mol%でBe/Auが0.01〜0.3であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは0.1〜0.25である。
n型電極層13は、GaAs基板1上に設けられた低抵抗のオーミック接触電極であり、AuとGeとNiとを含有する材料を用いる。なお、n型電極層13は、AuGeNiの合金からなることが好ましく、さらに合金中のNiが5〜40mol%であり、かつ、mol%で、Ge/Auが0.01〜0.4であることが好ましい。
n型電極層13として、Niを含有した材料を用いることにより、p型電極層12の場合と同様に、オーミック性を得るのに要する加熱温度を低温化させることができる。また、p型電極層12の場合と同様に、Ni含有量が上記範囲外であるとオーミック性を得るのに要する加熱温度の低下は顕著に発現しないおそれがあり、オーミック性を得るのに要する加熱温度範囲をより広い温度範囲で確保する観点からすると、Niの含有量は12〜35mol%であることがより好ましい。
また、AuGeNiの合金からなるn型電極層13において、mol%でGe/Auが0.01〜0.4であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは0.1〜0.37である。
n型電極層13として、Niを含有した材料を用いることにより、p型電極層12の場合と同様に、オーミック性を得るのに要する加熱温度を低温化させることができる。また、p型電極層12の場合と同様に、Ni含有量が上記範囲外であるとオーミック性を得るのに要する加熱温度の低下は顕著に発現しないおそれがあり、オーミック性を得るのに要する加熱温度範囲をより広い温度範囲で確保する観点からすると、Niの含有量は12〜35mol%であることがより好ましい。
また、AuGeNiの合金からなるn型電極層13において、mol%でGe/Auが0.01〜0.4であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは0.1〜0.37である。
以上のようなp型電極層12とn型電極層13を採用することにより、両者においてオーミック性を得るのに要する加熱温度を広く重複させることができ、合金化熱処理温度を同時に施すことができる。
(第2実施形態)
次に、本発明の第2実施形態の発光ダイオードの製造方法について説明する。
本実施形態の発光ダイオードの製造方法は、n型成長用基板上に、n型半導体層、発光層及びp型半導体層を順に含む化合物半導体層を形成する工程と、p型半導体層上に透光膜を形成した後に、該透光膜にp型電極を埋め込むための複数の貫通孔を形成する工程と、貫通孔内にp型電極を埋め込むことにより、複数のp型電極からなるp型電極層を形成する工程と、透光膜及びp型電極層上に反射層を形成する工程と、反射層上に接合層を形成する工程と、接合層上に支持基板を接合する工程と、成長用基板を除去する工程と、n型半導体層上にn型電極層を形成する工程と、を有し、その後、p型電極層とn型電極層とを同時に合金化熱処理を行う工程を行う、ことを特徴とする。
次に、本発明の第2実施形態の発光ダイオードの製造方法について説明する。
本実施形態の発光ダイオードの製造方法は、n型成長用基板上に、n型半導体層、発光層及びp型半導体層を順に含む化合物半導体層を形成する工程と、p型半導体層上に透光膜を形成した後に、該透光膜にp型電極を埋め込むための複数の貫通孔を形成する工程と、貫通孔内にp型電極を埋め込むことにより、複数のp型電極からなるp型電極層を形成する工程と、透光膜及びp型電極層上に反射層を形成する工程と、反射層上に接合層を形成する工程と、接合層上に支持基板を接合する工程と、成長用基板を除去する工程と、n型半導体層上にn型電極層を形成する工程と、を有し、その後、p型電極層とn型電極層とを同時に合金化熱処理を行う工程を行う、ことを特徴とする。
<基板の製造工程>
本実施形態の基板としては、金属基板やシリコン基板、ゲルマニウム基板を採用することができるが、以下、基板21として金属基板を用いた場合について説明する。
図2(a)〜図2(c)は、金属基板の製造工程を説明するための金属基板の一部の断面模式図である。
本実施形態では、熱膨張係数が化合物半導体層40の材料より大きい第1の金属層21bと、熱膨張係数が化合物半導体層40の材料より小さい第2の金属層21aとを採用して、ホットプレスして、基板21(金属基板)を形成する。
本実施形態の基板としては、金属基板やシリコン基板、ゲルマニウム基板を採用することができるが、以下、基板21として金属基板を用いた場合について説明する。
図2(a)〜図2(c)は、金属基板の製造工程を説明するための金属基板の一部の断面模式図である。
本実施形態では、熱膨張係数が化合物半導体層40の材料より大きい第1の金属層21bと、熱膨張係数が化合物半導体層40の材料より小さい第2の金属層21aとを採用して、ホットプレスして、基板21(金属基板)を形成する。
具体的にはまず、2枚の略平板状の第1の金属層21bと、1枚の略平板状の第2の金属層21aを用意する。例えば、第1の金属層21bとしては厚さ10μmのCu、第2の金属層21aとしては厚さ75μmのMoを用いる。
次に、図2(a)に示すように、2枚の第1の金属層21bの間に第2の金属層21aを挿入してこれらを重ねて配置する。
次に、図2(a)に示すように、2枚の第1の金属層21bの間に第2の金属層21aを挿入してこれらを重ねて配置する。
次に、重ね合わせたそれらの金属層を所定の加圧装置に配置して、高温下で第1の金属層21bと第2の金属層21aに矢印の方向に荷重をかける。これにより、図2(b)に示すように、第1の金属層21bがCuであり、第2の金属層21aがMoであり、Cu(10μm)/Mo(75μm)/Cu(10μm)の3層からなる金属基板21を形成する。
金属基板21は、例えば、熱膨張係数が5.7ppm/Kとなり、熱伝導率は220W/m・Kとなる。
金属基板21は、例えば、熱膨張係数が5.7ppm/Kとなり、熱伝導率は220W/m・Kとなる。
次に、図2(c)に示すように、金属基板21の全面すなわち、上面、下面及び側面を覆う金属保護膜22を形成する。このとき、金属基板は各発光ダイオードに個片化のために切断される前なので、金属保護膜が覆う側面とは金属基板(プレート)の外周側面である。
従って、個片化後の各発光ダイオードの金属基板21の側面を金属保護膜22で覆う場合には別途、金属保護膜で側面を覆う工程を実施する。
図2(c)は、金属基板(プレート)の外周端側でない箇所の一部を示しているものであり、外周側面の金属保護膜は図に表れていない。
従って、個片化後の各発光ダイオードの金属基板21の側面を金属保護膜22で覆う場合には別途、金属保護膜で側面を覆う工程を実施する。
図2(c)は、金属基板(プレート)の外周端側でない箇所の一部を示しているものであり、外周側面の金属保護膜は図に表れていない。
金属保護膜22は公知の膜形成方法を用いることができるが、側面を含めた全面に膜形成ができるめっき法が最も好ましい。例えば、無電解めっき法では、ニッケルその後、金をめっきし、金属基板の上面、側面、下面をニッケル膜及び金膜(金属保護膜)で覆われた金属基板6を作製できる。
めっき材質は、特に制限はなく、銅、銀、ニッケル、クロム、白金、金など公知の材質が適用できるが、密着性がよいニッケルと耐薬品に優れる金を組み合わせた層が最適である。
めっき法は、公知の技術、薬品が使用できる。電極が不要な無電解めっき法が、簡便で望ましい。
めっき材質は、特に制限はなく、銅、銀、ニッケル、クロム、白金、金など公知の材質が適用できるが、密着性がよいニッケルと耐薬品に優れる金を組み合わせた層が最適である。
めっき法は、公知の技術、薬品が使用できる。電極が不要な無電解めっき法が、簡便で望ましい。
<化合物半導体層の形成工程>
本実施形態の化合物半導体層40は、上記第1実施形態に係る化合物半導体層30と同様の方法により形成してよく、例えば、図3に示すように、半導体基板(成長用基板)31として、一面31aが(100)面から15°傾けた面とされた、Siドープしたn型のGaAs単結晶基板を用い、半導体基板31の一面31a上に、複数のエピタキシャル層を成長させて化合物半導体層40を含むエピタキシャル積層体50を形成する。
本実施形態の化合物半導体層40は、上記第1実施形態に係る化合物半導体層30と同様の方法により形成してよく、例えば、図3に示すように、半導体基板(成長用基板)31として、一面31aが(100)面から15°傾けた面とされた、Siドープしたn型のGaAs単結晶基板を用い、半導体基板31の一面31a上に、複数のエピタキシャル層を成長させて化合物半導体層40を含むエピタキシャル積層体50を形成する。
本実施形態では、トリメチルアルミニウム((CH3)3Al)、トリメチルガリウム((CH3)3Ga)及びトリメチルインジウム((CH3)3In)をIII族構成元素の原料に用いた減圧MOCVD法を用いて、各層をエピタキシャル成長させる。
なお、Mgのドーピング原料にはビスシクロペンタジエニルマグネシウム((C5H5)2Mg)を用いる。また、Siのドーピング原料にはジシラン(Si2H6)を用いる。また、V族構成元素の原料としては、ホスフィン(PH3)又はアルシン(AsH3)を用いる。
なお、p型のGaPからなる電流拡散層(p型半導体層)35は、例えば、750°Cで成長させ、その他のエピタキシャル成長層は、例えば、730°Cで成長させる。
なお、Mgのドーピング原料にはビスシクロペンタジエニルマグネシウム((C5H5)2Mg)を用いる。また、Siのドーピング原料にはジシラン(Si2H6)を用いる。また、V族構成元素の原料としては、ホスフィン(PH3)又はアルシン(AsH3)を用いる。
なお、p型のGaPからなる電流拡散層(p型半導体層)35は、例えば、750°Cで成長させ、その他のエピタキシャル成長層は、例えば、730°Cで成長させる。
具体的には、まず、図3に示すように、半導体基板31の一面31a上に、Siをドープしたn型のGaAsからなる緩衝層32aを成膜する。緩衝層32aとしては、例えば、Siをドープしたn型のGaAsを用い、キャリア濃度を2×1018cm−3とし、層厚を0.2μmとする。
次に、緩衝層32a上に、Siドープしたn型の(Al0.5Ga0.5)0.5In0.5Pからなるエッチングストップ層32bを成膜する。
エッチングストップ層32bは、半導体基板をエッチング除去する際、クラッド層および発光層までがエッチングされてしまうことを防ぐための層であり、例えば、Siドープの(Al0.5Ga0.5)0.5In0.5Pからなり、層厚を0.5μmとする。
エッチングストップ層32bは、半導体基板をエッチング除去する際、クラッド層および発光層までがエッチングされてしまうことを防ぐための層であり、例えば、Siドープの(Al0.5Ga0.5)0.5In0.5Pからなり、層厚を0.5μmとする。
次に、エッチングストップ層32b上に、Siドープしたn型のGaAsからなるコンタクト層(n型半導体層)32cを成膜した後、Siをドープしたn型の(Al0.5Ga0.5)0.5In0.5Pからなる表面粗面化層33aaを成膜する。
次に、表面粗面化層33aa上に、Siをドープしたn型のAl0.5In0.5Pからなるクラッド層33abを成膜する。
次に、クラッド層33a上に、アンドープの(Al0.1Ga0.9)0.5In0.5P/(Al0.7Ga0.3)0.5In0.5Pの20対の積層構造からなる発光層34を成膜し、次に、この発光層34上に、Mgをドープしたp型のAl0.5In0.5Pからなるクラッド層33bを成膜する。
次に、クラッド層33b上に、Mgドープしたp型のGaPからなる電流拡散層(p型半導体層)35を成膜する。
<p型電極層の形成工程>
次に、図4に示すように、p型の電流拡散層(p型半導体層)35上にp型電極層(p型オーミック電極)27を形成する。
まず、p型の電流拡散層(p型半導体層)35全面に、例えば、CVD法を用いてSiO2膜(透光膜)28を形成する。なお、透光膜28を構成する材料としては、SiO2、SiN、SiON、Al2O3、MgF2、TiO2、TiN、ZnO、ITO、IZOなどを用いることができる。
次に、図4に示すように、p型の電流拡散層(p型半導体層)35上にp型電極層(p型オーミック電極)27を形成する。
まず、p型の電流拡散層(p型半導体層)35全面に、例えば、CVD法を用いてSiO2膜(透光膜)28を形成する。なお、透光膜28を構成する材料としては、SiO2、SiN、SiON、Al2O3、MgF2、TiO2、TiN、ZnO、ITO、IZOなどを用いることができる。
次に、フォトリソグラフィー技術及びエッチング技術を用いて、SiO2膜28に、p型オーミック電極27を構成する導電性部材を埋め込むための複数の貫通孔を形成する。この複数の貫通孔は、後の工程で形成する表面電極42のパッド部42aに平面視して重ならない位置となるよう形成する。
直線状に並ぶ複数の貫通孔の群において、隣接する貫通孔間の距離は例えば、5〜40μm程度とする。
直線状に並ぶ複数の貫通孔の群において、隣接する貫通孔間の距離は例えば、5〜40μm程度とする。
具体的には、それらの貫通孔に対応する孔を有するフォトレジストパターンをSiO2膜8上に形成し、フッ酸系のエッチャントを用いて貫通孔に対応する箇所のSiO2膜28を除去することにより、SiO2膜28に複数の貫通孔を形成する。
次に、例えば、蒸着法を用いて、p型半導体層35上であって、SiO2膜28の複数の貫通孔にAuとBeとNiとを含有する材料からなるp型電極層27を形成する。なお、p型電極層27は、AuBeNiの合金からなることが好ましく、さらに合金中のNiの含有量が5〜40mol%であり、かつ、mol%で、Be/Auが0.01〜0.3であることが好ましい。
また、p型電極層27としてNiを含有した材料を用いることにより、上記第1実施形態と同様、後述する合金化熱処理を施す際、オーミック性を得るのに要する熱処理温度(加熱温度)を低温化させることができ、また、このような効果はNi含有量を上記範囲内とすることにより享受できる。さらに、オーミック性を得るのに要する加熱温度範囲をより広い温度範囲で確保する観点からすると、p型電極層27のNiの含有量は9〜28mol%とすることがより好ましい。
また、AuBeNiの合金からなるp型電極層27において、mol%でBe/Auが0.01〜0.3であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは0.1〜0.25である。
また、AuBeNiの合金からなるp型電極層27において、mol%でBe/Auが0.01〜0.3であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは0.1〜0.25である。
<反射層の形成工程>
次に、図5に示すように、p型電極層27及び透光膜28上に反射層26を形成する。
具体的には、例えば、蒸着法を用いて、APC若しくはAuからなる反射層26をp型電極層27及び透光膜28上に形成する。
次に、図5に示すように、p型電極層27及び透光膜28上に反射層26を形成する。
具体的には、例えば、蒸着法を用いて、APC若しくはAuからなる反射層26をp型電極層27及び透光膜28上に形成する。
<バリア層の形成工程>
次に、図5に示すように、反射層26上にバリア層25を形成する。
具体的には、例えば、蒸着法を用いて、ニッケルからなるバリア層25を反射層26上に形成する。
次に、図5に示すように、反射層26上にバリア層25を形成する。
具体的には、例えば、蒸着法を用いて、ニッケルからなるバリア層25を反射層26上に形成する。
<接合層の形成工程>
次に、図5に示すように、バリア層25上に接合層24を形成する。
具体的には、例えば、蒸着法を用いて、Au系の共晶金属であるAuGeからなる接合層24をバリア層25上に形成する。
次に、図5に示すように、バリア層25上に接合層24を形成する。
具体的には、例えば、蒸着法を用いて、Au系の共晶金属であるAuGeからなる接合層24をバリア層25上に形成する。
<基板の接合工程>
次に、図6に示すように、エピタキシャル積層体50や反射層26等を形成した半導体基板31と、基板の製造工程で形成した金属基板21とを減圧装置内に搬入して、その接合層24の一面24aと金属基板21の一面21aaとが対向して重ね合わされるように配置する。
次に、減圧装置内を3×10−5Paまで排気した後、重ね合わせた半導体基板31と金属基板21とを400℃に加熱した状態で、500kgの荷重を印加して接合層24の一面24aと金属基板21の一面21aaとを接合して、接合構造体60を形成する。
次に、図6に示すように、エピタキシャル積層体50や反射層26等を形成した半導体基板31と、基板の製造工程で形成した金属基板21とを減圧装置内に搬入して、その接合層24の一面24aと金属基板21の一面21aaとが対向して重ね合わされるように配置する。
次に、減圧装置内を3×10−5Paまで排気した後、重ね合わせた半導体基板31と金属基板21とを400℃に加熱した状態で、500kgの荷重を印加して接合層24の一面24aと金属基板21の一面21aaとを接合して、接合構造体60を形成する。
<半導体基板および緩衝層除去工程>
次に、図7に示すように、接合構造体60から、成長用基板(半導体基板)31及び緩衝層32aをアンモニア系エッチャントにより選択的に除去する。
このとき、本発明の金属基板は金属保護膜に覆われており、エッチャントに対する耐性が高いため、金属基板が品質劣化することが防止される。
次に、図7に示すように、接合構造体60から、成長用基板(半導体基板)31及び緩衝層32aをアンモニア系エッチャントにより選択的に除去する。
このとき、本発明の金属基板は金属保護膜に覆われており、エッチャントに対する耐性が高いため、金属基板が品質劣化することが防止される。
<エッチングストップ層除去工程>
次に、図7に示すように、エッチングストップ層32bを塩酸系エッチャントにより選択的に除去する。これにより、発光層34を含む化合物半導体層40が形成される。
本発明の金属基板21は金属保護膜22に覆われており、エッチャントに対する耐性が高いため、金属基板が品質劣化することが防止される。
次に、図7に示すように、エッチングストップ層32bを塩酸系エッチャントにより選択的に除去する。これにより、発光層34を含む化合物半導体層40が形成される。
本発明の金属基板21は金属保護膜22に覆われており、エッチャントに対する耐性が高いため、金属基板が品質劣化することが防止される。
<n型電極層の形成工程>
次に、図8に示すように、Siドープしたn型のGaAsからなるコンタクト層(n型半導体層)32c上に、AuとGeとNiとを含有する材料からなるn型電極層(n型オーミック電極)41を形成する。図9にn型電極層41の平面摸式図を示す。
具体的には例えば、蒸着法を用いて、AuとGeとNiとを含有する材料をコンタクト層(n型半導体層)32c上全面に成膜し、次に、フォトリソグラフィー技術及びエッチング技術を用いて、パターニングし、図9に示すような6本の線状部位41ba、41bb、41ca、41cb、41cc、41cdからなるn型電極層41を形成する。
なお、n型電極層41は、AuGeNiの合金からなることが好ましく、さらに合金中のNiが5〜40mol%であり、かつ、mol%でGe/Auが0.01〜0.4であることが好ましい。
次に、図8に示すように、Siドープしたn型のGaAsからなるコンタクト層(n型半導体層)32c上に、AuとGeとNiとを含有する材料からなるn型電極層(n型オーミック電極)41を形成する。図9にn型電極層41の平面摸式図を示す。
具体的には例えば、蒸着法を用いて、AuとGeとNiとを含有する材料をコンタクト層(n型半導体層)32c上全面に成膜し、次に、フォトリソグラフィー技術及びエッチング技術を用いて、パターニングし、図9に示すような6本の線状部位41ba、41bb、41ca、41cb、41cc、41cdからなるn型電極層41を形成する。
なお、n型電極層41は、AuGeNiの合金からなることが好ましく、さらに合金中のNiが5〜40mol%であり、かつ、mol%でGe/Auが0.01〜0.4であることが好ましい。
また、p型電極層27と同様に、n型電極層41としてNiを含有した材料を用いることにより、上記第1実施形態と同様、後述する合金化熱処理を施す際、オーミック性を得るのに要する熱処理温度(加熱温度)を低温化させることができ、また、このような効果はNi含有量を上記範囲内とすることにより享受できる。さらに、オーミック性を得るのに要する加熱温度範囲をより広い温度範囲で確保する観点からすると、n型電極層41のNiの含有量は12〜35mol%とすることがより好ましい。
また、AuGeNiの合金からなるn型電極層41において、mol%でGe/Auが0.01〜0.4であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは0.1〜0.37である。
また、AuGeNiの合金からなるn型電極層41において、mol%でGe/Auが0.01〜0.4であることが好ましく、この範囲内となるような合金組成とすることにより、融点の上昇を抑制することができ、より好ましくは0.1〜0.37である。
上記n型電極層41形成工程のパターニングで用いたマスクを用いて、コンタクト層32cのうち、例えば、アンモニア水(NH4OH)/過酸化水素(H2O2)/純水(H20)混合液により、n型電極層41の下以外の部分をエッチングで除去する。これにより、n型電極層41とコンタクト層32cの平面形状は図8に示すように、実質的に同一の形状となる。
n型電極層41のそれぞれの線状部位は、後述する工程で形成する表面電極42のパッド部42aに平面視して重ならない位置であって、表面電極42の線状部42bに覆われる位置に形成する。
<合金化熱処理工程>
続いて、上記第1実施形態と同様に、形成したp型電極層27とn型電極層41とを同時に、かつ両電極層27、41がともに、電流拡散層35との間又はコンタクト層32cとの間でオーミック接触になる温度範囲で合金化熱処理を行う。
本実施形態では、上記第1実施形態と同様に、p型電極層27とn型電極層41ともにNiを含有する材料を採用しており、両電極層27、41を同時に合金化熱処理することができ、かつこのときの熱処理温度(加熱温度)範囲を340℃〜420℃の範囲と従来よりも低温域にて行うことができる。
本実施形態のように、p型電極層27とn型電極層41の形成工程が異なった場合であっても、本発明の合金化熱処理方法を適用することができ、またその効果を十分に享受することができる。
続いて、上記第1実施形態と同様に、形成したp型電極層27とn型電極層41とを同時に、かつ両電極層27、41がともに、電流拡散層35との間又はコンタクト層32cとの間でオーミック接触になる温度範囲で合金化熱処理を行う。
本実施形態では、上記第1実施形態と同様に、p型電極層27とn型電極層41ともにNiを含有する材料を採用しており、両電極層27、41を同時に合金化熱処理することができ、かつこのときの熱処理温度(加熱温度)範囲を340℃〜420℃の範囲と従来よりも低温域にて行うことができる。
本実施形態のように、p型電極層27とn型電極層41の形成工程が異なった場合であっても、本発明の合金化熱処理方法を適用することができ、またその効果を十分に享受することができる。
<表面電極の形成工程>
次に、図8及び図10に示すように、化合物半導体層40のp型電極層27と反対側の面に、n型電極層41を覆うように、パッド部42a及び該パッド部に連結する線状部42bからなる表面電極42を形成する。なお、図10は、表面電極42の平面模式図を示す。
具体的には例えば、蒸着法を用いて、厚さ0.3μmのAu層、厚さ0.3μmのTi層、厚さ1μmのAu層を順に全面に成膜し、次に、フォトリソグラフィー技術及びエッチング技術を用いて、Au/Ti/Au膜をパターニングして、図10に示すようなパッド部42aと該パッド部に連結する2本の第1の直線部42baa、42babと、6本の第2の直線部42bba、42bbb、42bca、42bcb、42bcc、42bcdとからなる線状部42bとからなる表面電極42を形成する。第2の直線部のそれぞれは、n型電極層41を構成する6本の線状部位のそれぞれを覆う位置に形成する。
なお、本実施形態では、表面電極42がパッド部42aと、これに連結する直線部が、2本の第1の直線部と6本の第2の直線部とから構成される例を挙げたが、本発明の表面電極の形状はこれに限らず、どのようなタイプの表面電極でも適用可能である。
次に、図8及び図10に示すように、化合物半導体層40のp型電極層27と反対側の面に、n型電極層41を覆うように、パッド部42a及び該パッド部に連結する線状部42bからなる表面電極42を形成する。なお、図10は、表面電極42の平面模式図を示す。
具体的には例えば、蒸着法を用いて、厚さ0.3μmのAu層、厚さ0.3μmのTi層、厚さ1μmのAu層を順に全面に成膜し、次に、フォトリソグラフィー技術及びエッチング技術を用いて、Au/Ti/Au膜をパターニングして、図10に示すようなパッド部42aと該パッド部に連結する2本の第1の直線部42baa、42babと、6本の第2の直線部42bba、42bbb、42bca、42bcb、42bcc、42bcdとからなる線状部42bとからなる表面電極42を形成する。第2の直線部のそれぞれは、n型電極層41を構成する6本の線状部位のそれぞれを覆う位置に形成する。
なお、本実施形態では、表面電極42がパッド部42aと、これに連結する直線部が、2本の第1の直線部と6本の第2の直線部とから構成される例を挙げたが、本発明の表面電極の形状はこれに限らず、どのようなタイプの表面電極でも適用可能である。
<個片化工程>
次に、ウェハ上の発光ダイオードを個片化する。
切断する領域の半導体層を除去した後に、以上の工程で形成された基板21を含む構造体をレーザで例えば、350μm間隔で切断し、発光ダイオード200を作製する。
次に、ウェハ上の発光ダイオードを個片化する。
切断する領域の半導体層を除去した後に、以上の工程で形成された基板21を含む構造体をレーザで例えば、350μm間隔で切断し、発光ダイオード200を作製する。
<基板側面の金属保護膜形成工程>
個片化された各発光ダイオード200では、基板21の側面には金属保護膜は形成されていないが、上面及び下面の金属保護膜の形成条件と同様な条件で、切断された基板21の側面に金属保護膜を形成してもよい。
個片化された各発光ダイオード200では、基板21の側面には金属保護膜は形成されていないが、上面及び下面の金属保護膜の形成条件と同様な条件で、切断された基板21の側面に金属保護膜を形成してもよい。
(オーミック性の確認)
本発明のp型電極層とn型電極層との同時合金化処理によって、AuとBeとNiとを含有するp型電極層、及びAuとGeとNiとを含有するn型電極層が化合物半導体層との間でオーミック性を有することを確認した。その結果を図13〜15に示す、なお、図13は、AuBeNi合金(p型電極層)及びAuGeNi合金(n型電極層)において、熱処理温度の変化による接触抵抗への影響を示すグラフである。
図13中のp型電極層については、Au:67mol%、Be:17mol%、Ni:16mol%のAuBeNi合金(表2の合金3参照)を用い、図14に示すような構造でオーミック性を調べた。なお、図14中の符号71はAuBeNi合金層(厚さ0.15μm,p型電極層相当)、符号72はp型GaP層(厚さ2μm,p型半導体層相当)である。
図13中のn型電極層については、Au:58mol%、Ge:21mol%、Ni:21mol%のAuGeNi合金(表1の合金3参照)を用い、図15に示すような構造でオーミック性を調べた。なお、図15中の符号81はAuGeNi合金層(厚さ0.1μm,n型電極層相当)、符号82はn型GaAs層(厚さ0.05μm,n型半導体層相当)、そして符号83はn型AlGaInP層(厚さ3μm)である。
本発明のp型電極層とn型電極層との同時合金化処理によって、AuとBeとNiとを含有するp型電極層、及びAuとGeとNiとを含有するn型電極層が化合物半導体層との間でオーミック性を有することを確認した。その結果を図13〜15に示す、なお、図13は、AuBeNi合金(p型電極層)及びAuGeNi合金(n型電極層)において、熱処理温度の変化による接触抵抗への影響を示すグラフである。
図13中のp型電極層については、Au:67mol%、Be:17mol%、Ni:16mol%のAuBeNi合金(表2の合金3参照)を用い、図14に示すような構造でオーミック性を調べた。なお、図14中の符号71はAuBeNi合金層(厚さ0.15μm,p型電極層相当)、符号72はp型GaP層(厚さ2μm,p型半導体層相当)である。
図13中のn型電極層については、Au:58mol%、Ge:21mol%、Ni:21mol%のAuGeNi合金(表1の合金3参照)を用い、図15に示すような構造でオーミック性を調べた。なお、図15中の符号81はAuGeNi合金層(厚さ0.1μm,n型電極層相当)、符号82はn型GaAs層(厚さ0.05μm,n型半導体層相当)、そして符号83はn型AlGaInP層(厚さ3μm)である。
図13に示すように、ともにNiを含有するp型電極層とn型電極層では、熱処理温度が340〜420℃の範囲において接触抵抗が低下する範囲が重複しており、この温度範囲内でp型電極層とn型電極層とを同時に合金化処理できることが分かる。つまり、図13に示すような、互いに接触抵抗が低下する範囲内での合金化熱処理により、p型電極層とn型電極層のそれぞれが、半導体層との間でオーミック性を有することが確認できた。
1、 31 n型半導体層、半導体基板
2、32a 緩衝層
3、26 反射層
5 下部クラッド層
6 下部ガイド層
7、34 活性層(発光層)
8 上部ガイド層
9 上部クラッド層
10、35 電流拡散層(p型半導体層)
11 発光部
12、27 p型電極層(p型オーミック電極)
13、41 n型電極層(n型オーミック電極)
21 金属基板
22 金属保護膜
24 接合層
25 バリア層
28 SiO2膜(透光膜)
30、40 化合物半導体層
32b エッチングストップ層
32c コンタクト層(n型半導体層)
33a、33b クラッド層
42 表面電極
42a パッド部
50 エピタキシャル積層体
60 接合構造体
100、200 発光ダイオード
2、32a 緩衝層
3、26 反射層
5 下部クラッド層
6 下部ガイド層
7、34 活性層(発光層)
8 上部ガイド層
9 上部クラッド層
10、35 電流拡散層(p型半導体層)
11 発光部
12、27 p型電極層(p型オーミック電極)
13、41 n型電極層(n型オーミック電極)
21 金属基板
22 金属保護膜
24 接合層
25 バリア層
28 SiO2膜(透光膜)
30、40 化合物半導体層
32b エッチングストップ層
32c コンタクト層(n型半導体層)
33a、33b クラッド層
42 表面電極
42a パッド部
50 エピタキシャル積層体
60 接合構造体
100、200 発光ダイオード
Claims (6)
- 一端にp型半導体層を備え、他端にn型半導体層を備え、前記p型半導体層と前記n型半導体層との間に発光層を含む化合物半導体層を具備する発光ダイオードの製造方法であって、
前記p型半導体層上に、AuとBeとNiとを含有する材料からなるp型電極層を形成すると共に、前記n型半導体層上に、AuとGeとNiとを含有する材料からなるn型電極層を形成する工程と、
前記p型電極層と前記n型電極層とを同時に合金化熱処理を行う工程と、
を有し、
前記合金化熱処理を、前記p型電極層及び前記n型電極層がともにオーミック接触になる温度範囲で行うことを特徴とする発光ダイオードの製造方法。 - 前記合金化熱処理の前記温度範囲が、340℃〜420℃の範囲であることを特徴とする請求項1に記載の発光ダイオードの製造方法。
- 前記n型電極層がAuGeNiの合金からなり、その合金中のNiが5〜40mol%であり、かつ、mol%でGe/Auが0.01〜0.4であることを特徴とする請求項1又は2に記載の発光ダイオードの製造方法。
- 前記p型電極層がAuBeNiの合金からなり、その合金中のNiが5〜40mol%であり、かつ、mol%でBe/Auが0.01〜0.3であることを特徴とする請求項1から3のいずれか一項に記載の発光ダイオードの製造方法。
- 前記p型半導体層がGaP、{AlxGa(1−x)}(1−y)InyP、{AlxGa(1−x)}(1−y)InyAsのいずれかからなり、前記n型半導体層がGaAs、({AlxGa(1−x)}(1−y)InyP、{AlxGa(1−x)}(1−y)InyAs)のいずれかからなることを特徴とする請求項1から4のいずれか一項に記載の発光ダイオードの製造方法。
- n型成長用基板上に、n型半導体層、発光層及びp型半導体層を順に含む化合物半導体層を形成する工程と、
前記p型半導体層上に透光膜を形成した後に、該透光膜にp型電極を埋め込むための複数の貫通孔を形成する工程と、
前記貫通孔内にp型電極を埋め込むことにより、複数の前記p型電極からなるp型電極層を形成する工程と、
前記透光膜及び前記p型電極層上に反射層を形成する工程と、
前記反射層上に接合層を形成する工程と、
前記接合層上に支持基板を接合する工程と、
前記成長用基板を除去する工程と、
前記n型半導体層上にn型電極層を形成する工程と、を有し、
その後、前記合金化熱処理を行う工程を行う、ことを特徴とする請求項1から5のいずれか一項に記載の発光ダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012041818A JP2013179150A (ja) | 2012-02-28 | 2012-02-28 | 発光ダイオードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012041818A JP2013179150A (ja) | 2012-02-28 | 2012-02-28 | 発光ダイオードの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013179150A true JP2013179150A (ja) | 2013-09-09 |
Family
ID=49270541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012041818A Pending JP2013179150A (ja) | 2012-02-28 | 2012-02-28 | 発光ダイオードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013179150A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140097899A (ko) * | 2013-01-30 | 2014-08-07 | 엘지이노텍 주식회사 | 발광소자 |
JP2014150255A (ja) * | 2013-01-30 | 2014-08-21 | Lg Innotek Co Ltd | 発光素子 |
CN113793885A (zh) * | 2021-08-27 | 2021-12-14 | 泉州三安半导体科技有限公司 | 红外发光二极管外延片及其制备方法和红外发光二极管 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05326438A (ja) * | 1992-05-20 | 1993-12-10 | Sony Corp | 電極形成方法 |
JP2005123600A (ja) * | 2003-09-22 | 2005-05-12 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子用電極および窒化ガリウム系化合物半導体発光素子 |
JP2008140811A (ja) * | 2006-11-30 | 2008-06-19 | Victor Co Of Japan Ltd | 半導体素子の製造方法 |
JP2009272358A (ja) * | 2008-05-01 | 2009-11-19 | Hitachi Cable Ltd | 半導体発光素子及びその製造方法 |
JP2010232263A (ja) * | 2009-03-26 | 2010-10-14 | Showa Denko Kk | 発光ダイオード及びその製造方法、並びにランプ |
JP2011176001A (ja) * | 2010-02-23 | 2011-09-08 | Hitachi Cable Ltd | 発光素子及び発光素子の製造方法 |
-
2012
- 2012-02-28 JP JP2012041818A patent/JP2013179150A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05326438A (ja) * | 1992-05-20 | 1993-12-10 | Sony Corp | 電極形成方法 |
JP2005123600A (ja) * | 2003-09-22 | 2005-05-12 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子用電極および窒化ガリウム系化合物半導体発光素子 |
JP2008140811A (ja) * | 2006-11-30 | 2008-06-19 | Victor Co Of Japan Ltd | 半導体素子の製造方法 |
JP2009272358A (ja) * | 2008-05-01 | 2009-11-19 | Hitachi Cable Ltd | 半導体発光素子及びその製造方法 |
JP2010232263A (ja) * | 2009-03-26 | 2010-10-14 | Showa Denko Kk | 発光ダイオード及びその製造方法、並びにランプ |
JP2011176001A (ja) * | 2010-02-23 | 2011-09-08 | Hitachi Cable Ltd | 発光素子及び発光素子の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140097899A (ko) * | 2013-01-30 | 2014-08-07 | 엘지이노텍 주식회사 | 발광소자 |
JP2014150255A (ja) * | 2013-01-30 | 2014-08-21 | Lg Innotek Co Ltd | 発光素子 |
KR102035180B1 (ko) | 2013-01-30 | 2019-10-22 | 엘지이노텍 주식회사 | 발광소자 |
CN113793885A (zh) * | 2021-08-27 | 2021-12-14 | 泉州三安半导体科技有限公司 | 红外发光二极管外延片及其制备方法和红外发光二极管 |
CN113793885B (zh) * | 2021-08-27 | 2024-01-09 | 泉州三安半导体科技有限公司 | 红外发光二极管外延片及其制备方法和红外发光二极管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5068475B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
JP5276959B2 (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
US9318656B2 (en) | Light-emitting diode and method of manufacturing the same | |
TWI462332B (zh) | 發光二極體、發光二極體燈及照明裝置 | |
JP2008288248A (ja) | 半導体発光素子 | |
JP6077201B2 (ja) | 発光ダイオードおよびその製造方法 | |
JP5829453B2 (ja) | 半導体発光素子 | |
JP2005244207A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
WO2011034080A1 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP2008282851A (ja) | 半導体発光素子 | |
JP2013026451A (ja) | 半導体発光素子 | |
JP5557649B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP5586371B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP2010074182A (ja) | 窒化物半導体発光素子 | |
WO2012020789A1 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP2013179150A (ja) | 発光ダイオードの製造方法 | |
JP6101303B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP2006024913A (ja) | 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子 | |
JP5557648B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP5644753B2 (ja) | Iii族窒化物半導体発光素子 | |
JP5801542B2 (ja) | 発光ダイオード及び発光ダイオードランプ | |
JP2011222950A (ja) | 発光ダイオード | |
JP2011165800A (ja) | 発光ダイオード及びその製造方法、並びに発光ダイオードランプ | |
JP5876897B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP2014168101A (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160216 |