JP2000138453A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2000138453A
JP2000138453A JP10308488A JP30848898A JP2000138453A JP 2000138453 A JP2000138453 A JP 2000138453A JP 10308488 A JP10308488 A JP 10308488A JP 30848898 A JP30848898 A JP 30848898A JP 2000138453 A JP2000138453 A JP 2000138453A
Authority
JP
Japan
Prior art keywords
core
wiring board
metal
semiconductor chip
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10308488A
Other languages
English (en)
Other versions
JP3635205B2 (ja
Inventor
Michio Horiuchi
道夫 堀内
Yukiharu Takeuchi
之治 竹内
Mitsuharu Shimizu
満晴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP30848898A priority Critical patent/JP3635205B2/ja
Publication of JP2000138453A publication Critical patent/JP2000138453A/ja
Application granted granted Critical
Publication of JP3635205B2 publication Critical patent/JP3635205B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 温度変化に対する信頼性が向上し、かつ強度
的にも優れる配線基板を提供する。 【解決手段】 スルーホール34が形成された金属製の
コア33を有し、該コア33の両面およびスルーホール
34内壁に有機絶縁層35が形成され、該コア33両面
の有機絶縁層35上に、スルーホール34内に形成され
た導通媒体37を介して電気的に接続された第1段の配
線パターン38が形成されたコア基板32と、該コア基
板32の第1段の配線パターン38上に順次絶縁層4
0、44を介して所要段数形成され、第1段の配線パタ
ーン38を含む所要の配線パターン間が絶縁層40、4
4を貫通して形成された導通媒体42により電気的に接
続された第2段以降の配線パターン43、45とを具備
することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体チップを搭載
するパッケージとして用いて好適な配線基板に関する。
【0002】
【従来の技術】昨今、製造が容易で安価な樹脂製の配線
基板が主流となりつつある。図5は半導体チップを搭載
する樹脂製の配線基板であるビルドアップ基板10を示
す。12はそのコア基板である。コア基板12は、スル
ーホール14が形成された樹脂製(ビスマレトリアジン
−BTレジンなどのガラス強化性樹脂)のコア16の両
面に、無電解銅めっき、次いで電解銅めっきを施して形
成した銅めっき皮膜をエッチング加工して、スルーホー
ルめっき皮膜(導通媒体)18により電気的に接続する
第1段の配線パターン20、20を形成してなる。
【0003】この第1段の配線パターン20、20上
に、公知のビルドアップ法により、絶縁層22、22を
介して第2段の配線パターン24、24、第3段の配線
パターン26、26が形成される。28、28はソルダ
ーレジスト層である。そして、片面側に半導体チップ搭
載部が形成され、他面側に、第3段の配線パターン26
に接続する外部接続用のバンプ(図示せず)が形成され
て配線基板10に完成される。
【0004】
【発明が解決しようとする課題】ところで、シリコンか
らなる半導体チップの熱膨張係数は3〜4×10-6/℃
であり、配線基板10が実装される側の実装基板(プリ
ント配線板)の熱膨張係数は17×10-6/℃程度であ
る。そして、配線基板10の熱膨張係数は、主たる材料
の、ガラス強化性樹脂からなるコア16の熱膨張係数に
左右されて、概ね16〜17×10-6/℃程度である。
【0005】上記従来の配線基板によれば、実装基板と
の間の熱膨張係数はほぼマッチングし、この間での応力
集中は解消されるが、配線基板10と半導体チップとの
間の熱膨張係数差が大きく、温度サイクルを経た際に半
導体チップに応力が集中し、歪みが生じるなど、温度変
化に対する信頼性が低いという課題がある。また、昨
今、相対的に配線基板10の厚さが薄くなる傾向にあ
り、強度が低下し、そのため別途スティッフナーを追加
する必要があり、コストが上昇するという課題もある。
【0006】そこで、本発明は上記課題を解決すべくな
されたものであり、その目的とするところは、温度変化
に対する信頼性が向上し、かつ強度的にも優れる配線基
板を提供するにある。
【0007】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、スルーホールが
形成された金属製のコアを有し、該コアの両面およびス
ルーホール内壁に有機絶縁層が形成され、該コア両面の
前記有機絶縁層上に、前記スルーホール内に形成された
導通媒体を介して電気的に接続する第1段の配線パター
ンが形成されたコア基板と、該コア基板の前記第1の配
線パターン上に順次絶縁層を介して所要段数形成され、
前記第1段の配線パターンを含む所要の配線パターン間
が前記絶縁層を貫通する導通媒体により電気的に接続さ
れた第2段以下の配線パターンとを具備することを特徴
としている。
【0008】コアに金属を用いているので、、このコア
の金属材料を選択することによって、配線基板の熱膨張
係数をシリコンの半導体チップの熱膨張係数3〜4×1
-6/℃と、実装基板側の熱膨張係数16〜17×10
-6/℃の中間の大きさのものに調整でき、シリコン製の
チップ、配線基板、実装基板との間の熱膨張係数をバラ
ンスさせ、応力集中、歪みの軽減を図ることができ、温
度変化に対する信頼性を向上させることができる。ま
た、金属は樹脂と比べて強度も高いので、別途スティッ
フナーを追加せずとも全体の強度を高めることができ、
コストの低減化が図れる。
【0009】最外部の前記配線パターンに接続して外部
接続用のバンプを形成することができる。また、半導体
チップ搭載部を設けて、半導体チップ搭載用のパッケー
ジとして用いることができる。この場合、半導体チップ
搭載部には、半導体チップのフリップチップ接合用の端
子を形成して、半導体チップをフリップチップ接続する
ようにすることができる。また、前記半導体チップ搭載
部を2個所以上設けて、MCM対応のパッケージとする
ことができる。
【0010】前記金属製のコアに、2種以上の金属の層
からなるクラッド材を用いることができる。このような
クラッド材を用いることによって、コアの熱膨張係数を
調整でき、好適である。上記、金属製のコアは、シリコ
ンチップと実装基板との中間の熱膨張係数である、熱膨
張係数が3×10-6/℃以上12×10-6/℃以下のも
のを用いると、半導体チップを搭載し、実装基板に実装
した際の熱膨張係数のバランスがとれ、好適である。
【0011】また、前記金属製のコアに、同一平面内に
おいて独立する複数の金属板を用いると好適である。特
に、前記金属板は、前記半導体チップ搭載部に対応する
部位の独立した金属板と半導体チップ搭載部以外の部位
に対応する独立した金属板とで構成し、該両金属板に異
なる熱膨張係数を有するものを用いると好適である。こ
の場合、前記半導体チップ搭載部に対応する金属板に、
半導体チップの面積の1倍以上1.5倍以下の面積を有
するものを用いるとよい。
【0012】さらに、前記金属製のコアに、前記コア基
板の厚さ方向に独立した2層以上の金属板を用い、該2
層以上の金属板を有機接着剤を介して接合して用いると
好適である。この場合、前記2層以上の金属板に、各々
異なる熱膨張係数を有するものを用い、これら金属板
を、熱膨張係数が、前記半導体チップ搭載部側に位置す
る金属板から他側に位置する金属板に向けて大きくなる
ように配置すると好適である。このようにすると、半導
体チップの歪み発生を抑制でき、また実装基板との熱的
ストレスを軽減できる。
【0013】また、前記金属製のコアを、所要部位に電
気的に接続し、電源層あるいはグランド層を兼ねるよう
にすると一層好適である。上記各金属製のコアの代わり
に、カーボンコンポジット板を用いることもできる。
【0014】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図1は、配線基
板30の一例を示す断面説明図である。32はそのコア
基板を示す。コア基板30は、金属製のコア33を有す
る。コア33は、0.2〜0.6mm程度の厚さとする
が、これに限定されることはない。コア33にはスルー
ホール34が形成されている。コア33の両面およびス
ルーホール34の内壁には、有機絶縁層35が形成され
ている。
【0015】金属板に第1のドリル加工によりスルーホ
ール34を形成し、スルーホール34を形成した金属板
をBステージ状の樹脂シート間に配置し、加熱加圧ラミ
ネートして、金属板の表面を樹脂で被覆するとともに、
スルーホール34内に樹脂を充填する。次に、スルーホ
ール34に第2のドリル加工を施すことにより、コア3
3の両面およびスルーホール34の内壁に有機絶縁層3
5を形成することができる。なお、コア基板に銅を使用
する場合は、第1のドリル加工を施した後、黒化処理を
施すことにより、樹脂との密着性を向上させることがで
きる。
【0016】有機絶縁層35には、エポキシ系、マレイ
ミド系、フェニレンエーテル系、テトラフルオロエチレ
ン系、シアノエステル系、イミド系等の樹脂を用いるこ
とができる。またこれらの樹脂中には、ガラスまたは有
機(アラミド系など)織布や不織布、あるいは無機(Si
やAl2O3 など) 粒子を含有させてもよい。有機絶縁層3
5は絶縁性を向上させるため、異種の材料により2層以
上の構造としてもよい。
【0017】有機絶縁層35上(スルーホール34内を
含む)には、無電解銅めっき、次いで電解銅めっきが施
されて銅めっき皮膜が形成される。この銅めっき皮膜を
エッチング加工して、スルーホールめっき皮膜37によ
り電気的に接続する第1段の配線パターン38、38が
コア33の両面に形成されて、コア基板32に形成され
る。スルーホール34内には樹脂39が充填される。
【0018】コア基板32の両面には、変成エポキシ系
樹脂シートなどにより絶縁層40、40が形成されてい
る。絶縁層40、40は概ね40〜50μmの厚さが好
適である。この絶縁層40、40にCO2 レーザーなどに
より微細なビア孔41、41が形成されている。絶縁層
40、40およびビア孔41、41内には、無電解銅め
っき、次いで電解銅めっきが施されて銅めっき皮膜が形
成され、表面の銅めっき皮膜がエッチング加工されて、
ビア孔内壁のめっき皮膜(導通媒体)42により第1段
の配線パターン38、38に電気的に接続する第2段の
配線パターン43、43が形成されている。絶縁層40
としてはポリフェニレンエーテル系、ポリイミド系、シ
アノエステル系樹脂が使用できる。また、絶縁層40と
なる樹脂中に、無機粒子やガラスまたは有機織布、不織
布を含有させてもよい。
【0019】上記と同様にして、絶縁層44、44上
に、ビア孔41内壁のめっき皮膜(導通媒体)42によ
り第2段の配線パターン43、43に電気的に接続する
第3段の配線パターン45、45が形成されている。こ
の第3段の配線パターン45上は、配線基板30の一方
の面側に形成する半導体チップ搭載部(図示せず)およ
び、他方の面側に形成するパッド部(図示せず)を除い
て、ソルダーレジスト層46、46により覆われる。
【0020】半導体チップ搭載部には、第3段の配線パ
ターン45と接続する、半導体チップをフリップチップ
接続するための端子(図示せず)が形成されている。な
お、半導体チップは第3段の配線パターン45にワイヤ
により電気的に接続してもよい。また、半導体チップ搭
載部を複数設けて、マルチチップ対応のMCM配線基板
に形成してもよい。前記パッド部にははんだボール等を
取り付けて外部接続用のバンプ(図示せず)に形成す
る。上記のようにして配線基板30に形成されている。
【0021】なお、絶縁層40、44を、感光性レジス
トを塗布することによって形成し、ビア孔41を公知の
フォトリソグラフィーによって形成するようにしてもよ
い。第2段以下(第2段以下とは第2段のみの場合も含
む)の配線パターンの段数は特に限定されない。また、
コア基板32のコア33は電源層あるいはグランド層と
して用いてもよい。この場合には、有機絶縁層35に微
細な孔(図示せず)を設けて、この孔内に、第1段の配
線パターン38を形成するめっき工程の際にめっき皮膜
を形成し、このめっき皮膜によりコア33を第1の配線
パターン38の電源ラインあるいはグランドラインに接
続するようにする。
【0022】配線基板30の熱膨張係数は、厚さ的に主
たる材料のコア33に負うところが大きくなるが、上記
配線基板30によれば、コア33に金属を用いているの
で、、このコア33の金属材料を選択することによっ
て、配線基板30の熱膨張係数をシリコンの半導体チッ
プの熱膨張係数3〜4×10-6/℃と、実装基板側の熱
膨張係数16〜17×10-6/℃の中間の大きさのもの
に調整でき、シリコン製のチップ、配線基板30、実装
基板との間の熱膨張係数をバランスさせ、応力集中、歪
みの軽減を図ることができ、温度変化に対する信頼性を
向上させることができる。また、金属は樹脂と比べて強
度も高いので、別途スティッフナーを追加せずとも全体
の強度を高めることができ、コストの低減化が図れる。
【0023】コア基板32のコア33には、熱膨張係数
3×10-6/℃以上12×10-6/℃以下の金属を用い
るのが好適である。例えばコア33には、コバール(鉄
−ニッケル−コバルト)合金、42合金(鉄−ニッケ
ル)、モリブデン等の合金または純金属を用いることが
できる。コバール合金の熱膨張係数は約6×10-6
℃、42合金の熱膨張係数は約4×10-6/℃、モリブ
デンの熱膨張係数は約5×10-6/℃である。
【0024】さらにコア33には単層金属でなく、異種
金属層を接合したクラッド材を用いることができる。例
えばクラッド材として、銅・インバー・銅(銅の体積比
率40〜60%で、クラッド材の熱膨張係数は6〜9×
10-6/℃)、銅・42合金・銅(銅の体積比率40〜
80%でクラッド材の熱膨張係数は6〜10×10-6
℃)、銅・コバール合金・銅(銅の体積比率40〜70
%でクラッド材の熱膨張係数は8〜11×10-6/℃)
などを用いることができ、配線基板30全体の熱膨張係
数の調整が行える。またコア33に、銅−モリブデン、
銅−タングステンなどの銅含浸材を用いることもでき
る。これら銅の複合材を用いるときは、銅の比率は、上
記熱膨張係数の他に、熱伝導率(上記範囲では少なくと
も平面方向に100W/mk以上)および電気抵抗(上記範
囲ではいずれも6×10-6Ωcm)も考慮して決定するの
が好ましい。さらに上記金属製のコア33に代えて、カ
ーボンコンポジット材を用いることもできる。カーボン
コンポジット材は、熱膨張係数が1〜10×10-6/℃
である。
【0025】図2は他の実施形態を示す。本実施の形態
では、コア33に1枚ものの金属板を用いるのでなく、
平面的に独立した複数枚の金属板を用いるようにしてい
る。例えば、中央部に1枚の金属板33aを配し、その
周辺に枠状の金属板33bを配している。その他の構成
は図1に示すものと同じであるので、説明を省略し、ま
た図面も簡略化して示している。金属板33aと金属板
33bとは、隙間をあけて配置してもよいし、枠状の金
属板33bの中に金属板33aを接触させてはめ込むよ
うにしてもよい。また独立させる金属板の枚数は2枚に
限定されず、3枚以上の複数であってもよい。金属板を
複数枚に独立して形成した場合、各々の金属板を電源
層、接地層等のように使用することもできる。
【0026】図3は、図2に示すものにおいて、中央に
配した金属板33aと周辺に配した金属板33bとに異
なる熱膨張係数を有するものを用いた例である。この場
合、中央に配した金属板33aは、半導体チップ搭載部
に対応位置するよう設定し、その熱膨張係数は、周辺に
配置する金属板33bの熱膨張係数より小さいもので、
シリコンの半導体チップに近いものを用いるのが好適で
ある。例えば、金属板33aとして42合金、モリブデ
ンを用いることができる。このようにすることで、半導
体チップ搭載部に搭載する半導体チップ50との間で熱
膨張係数の整合性がとれ、半導体チップ50の歪み発生
を極力抑えることができる。この場合の金属板33aの
面積は半導体チップ50の面積の1倍以上1.5倍以下
とするのがよい。半導体チップ50より若干大きめの金
属板33aを用いるのが歪み防止の上で有効である。
【0027】一方、周辺に配した金属板33bは、熱膨
張係数が実装基板の熱膨張係数、16〜17×10-6
℃に近いものを用いるようにすると好適である。金属板
33bとしては例えば、銅が使用できる。この部位に
は、はんだボール等のバンプが多く配置され、該バンプ
を介して実装基板に接合されるので、熱膨張係数は実装
基板に近い程好適である。
【0028】図4はさらに他の実施の形態を示す。本実
施の形態では、コア基板32のコア33に、複数枚の金
属板を有機接着剤を用いて接合したものを用いている。
その他の構成は図1に示すものと同じであるので、説明
を省略し、また図面も簡略化して示している。図示の例
では、コア33に3枚の金属板33c、33d、33e
を用い、各金属板間を接着剤48によって接合してい
る。
【0029】これら金属板は、熱膨張係数が、前記半導
体チップ搭載部側に位置する金属板33cから他側(バ
ンプ形成側)に位置する金属板33eに向けて順次大き
くなるように配置すると好適である。例えば金属板33
cには、銅・インバー・銅クラッド板あるいは42合金
材(熱膨張係数3〜4×10-6/℃)を、金属板33d
にはコバール合金(約6×10-6/℃)を、金属板33
eにはニッケル(約13×10-6/℃)あるいは銅(約
17×10-6/℃)などを用いることができる。なおこ
の場合コア33は、3層に限られず、2層以上の複数層
であればよい。
【0030】上記のように熱膨張係数に勾配を設けるこ
とによって、図3に示すのと同様に、半導体チップ搭載
部に搭載した半導体チップ50の歪み発生を抑制でき、
また実装基板側も熱的ストレスが発生せず、好適であ
る。なお、図2〜4に示したように金属板を複数枚の金
属板によって構成した場合には、各々の金属板を電源
層、グランド層等のように異なる機能を付与して使用す
ることができる。
【0031】
【発明の効果】本発明に係る配線基板によれば、上述し
たように、コアに金属を用いているので、、このコアの
金属材料を選択することによって、配線基板の熱膨張係
数をシリコンの半導体チップの熱膨張係数と、実装基板
側の熱膨張係数との中間の大きさのものに調整でき、シ
リコン製のチップ、配線基板、実装基板との間の熱膨張
係数をバランスさせ、応力集中、歪みの軽減を図ること
ができ、温度変化に対する信頼性を向上させることがで
きる。また、金属は樹脂と比べて強度も高いので、別途
スティッフナーを追加せずとも全体の強度を高めること
ができ、コストの低減化が図れる。
【図面の簡単な説明】
【図1】配線基板の断面説明図、
【図2】コアに独立した複数の金属板を用いた例の説明
図、
【図3】コアに熱膨張係数の異なる複数の独立した金属
板を用いた例の説明図、
【図4】コアに、複数枚の金属板を接着剤により接合し
たものを用いた例の説明図、
【図5】従来の配線基板の断面説明図である。
【符号の説明】
30 配線基板 32 コア基板 33 コア 34 スルーホール 35 有機絶縁層 37 スルーホールめっき皮膜 38 第1段の配線パターン 40 絶縁層 41 ビア孔 42 めっき皮膜(導通媒体) 43 第2段の配線パターン 44 絶縁層 45 第3段の配線パターン 48 接着剤 50 半導体チップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 満晴 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Fターム(参考) 5E315 AA05 AA10 BB01 BB02 BB05 BB15 BB16 CC01 CC14 DD15 DD16 DD17 DD25 DD27 GG16 5E346 AA03 AA12 AA15 AA25 AA43 BB03 BB04 BB07 BB16 CC09 CC10 CC32 DD02 DD25 DD32 DD48 EE31 EE33 FF15 FF45 GG15 GG17 GG27 GG28 HH11

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 スルーホールが形成された金属製のコア
    を有し、該コアの両面およびスルーホール内壁に有機絶
    縁層が形成され、該コア両面の有機絶縁層上に、前記ス
    ルーホール内に形成された導通媒体を介して電気的に接
    続された第1段の配線パターンが形成されたコア基板
    と、 該コア基板の前記第1段の配線パターン上に順次絶縁層
    を介して所要段数形成され、前記第1段の配線パターン
    を含む所要の配線パターン間が前記絶縁層を貫通して形
    成された導通媒体により電気的に接続された第2段以降
    の配線パターンとを具備することを特徴とする配線基
    板。
  2. 【請求項2】 最外部となる配線パターンに、外部接続
    用のバンプが形成されていることを特徴とする請求項1
    記載の配線基板。
  3. 【請求項3】 半導体チップ搭載部が形成されているこ
    とを特徴とする請求項1または2記載の配線基板。
  4. 【請求項4】 前記半導体チップ搭載部には、半導体チ
    ップをフリップチップ接続するための端子が形成されて
    いることを特徴とする請求項3記載の配線基板。
  5. 【請求項5】 前記半導体チップ搭載部が2個所以上形
    成されていることを特徴とする請求項3または4記載の
    配線基板。
  6. 【請求項6】 前記金属製のコアは、2種以上の金属層
    からなるクラッド材を用いて形成されていることを特徴
    とする請求項1、2、3、4または5記載の配線基板。
  7. 【請求項7】 前記金属製のコアは、熱膨張係数が3×
    10-6/℃〜12×10-6/℃であることを特徴とする
    請求項1、2、3、4、5または6記載の配線基板。
  8. 【請求項8】 前記金属製のコアは、平面方向に独立し
    た複数の金属板から構成されていることを特徴とする請
    求項1、2、3、4、5または6記載の配線基板。
  9. 【請求項9】 前記金属板は、前記半導体チップ搭載部
    に対応する部位の金属板と半導体チップ搭載部以外の部
    位に対応する金属板とを有し、該両金属板は熱膨張係数
    が異なることを特徴とする請求項8記載の配線基板。
  10. 【請求項10】 前記半導体チップ搭載部に対応する部
    位の金属板は、半導体チップの面積の1〜1.5倍の面
    積を有することを特徴とする請求項9記載の配線基板。
  11. 【請求項11】 前記金属製のコアは、厚さ方向に独立
    した2層以上の金属板から構成され、該金属板の各々が
    有機接着剤層を介して接合されていることを特徴とする
    請求項1、2、3、4または5記載の配線基板。
  12. 【請求項12】 前記2層以上の金属板の各々は、異な
    る熱膨張係数であり、前記半導体チップ搭載部側に位置
    する金属板から他側に位置する金属板に向けて熱膨張係
    数が大きくなるように配置されていることを特徴とする
    請求項11記載の配線基板。
  13. 【請求項13】 前記金属製のコアは、所定部位を電気
    的に接続され、電源層あるいはグランド層とされている
    ことを特徴とする請求項1、2、3、4、5、6、7、
    8、9、10、11または12記載の配線基板。
  14. 【請求項14】 前記金属製のコアの代わりに、カーボ
    ンコンポジット板を用いてコアを形成していることを特
    徴とする請求項1、2、3、4または5記載の配線基
    板。
JP30848898A 1998-10-29 1998-10-29 配線基板 Expired - Fee Related JP3635205B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30848898A JP3635205B2 (ja) 1998-10-29 1998-10-29 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30848898A JP3635205B2 (ja) 1998-10-29 1998-10-29 配線基板

Publications (2)

Publication Number Publication Date
JP2000138453A true JP2000138453A (ja) 2000-05-16
JP3635205B2 JP3635205B2 (ja) 2005-04-06

Family

ID=17981627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30848898A Expired - Fee Related JP3635205B2 (ja) 1998-10-29 1998-10-29 配線基板

Country Status (1)

Country Link
JP (1) JP3635205B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299836A (ja) * 2001-03-30 2002-10-11 Pi R & D Co Ltd 電界堆積ポリイミドを用いたポリイミド多層配線回路基板
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2003273482A (ja) * 2002-03-15 2003-09-26 Fujitsu Ltd 回路基板及びその製造方法及び電子装置
JP2003304063A (ja) * 2002-04-09 2003-10-24 Shinko Electric Ind Co Ltd メタルコア基板の製造方法
WO2003103355A1 (ja) * 2002-05-30 2003-12-11 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール
JP2004087856A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 多層配線基板
JP2004214586A (ja) * 2002-11-14 2004-07-29 Kyocera Corp 多層配線基板
JP2004235647A (ja) * 2003-01-30 2004-08-19 Endicott Interconnect Technologies Inc 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体
JP2004233155A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd プローブカードおよび半導体チップの検査方法
US6869665B2 (en) 2002-09-26 2005-03-22 Fujitsu Limited Wiring board with core layer containing inorganic filler
JP2005276936A (ja) * 2004-03-23 2005-10-06 Mitsubishi Electric Corp プリント配線板及びその製造方法
JP2005311182A (ja) * 2004-04-23 2005-11-04 Shinko Electric Ind Co Ltd 基板及び半導体装置
JPWO2004064467A1 (ja) * 2003-01-16 2006-05-18 富士通株式会社 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JP2007288055A (ja) * 2006-04-19 2007-11-01 Mitsubishi Electric Corp プリント配線板及びプリント配線板の製造方法
US7388157B2 (en) 2003-09-19 2008-06-17 Fujitsu Limited Printed wiring board
JP2008187107A (ja) * 2007-01-31 2008-08-14 Shin Kobe Electric Mach Co Ltd 配線板
JP2008211166A (ja) * 2007-01-31 2008-09-11 Shin Kobe Electric Mach Co Ltd 配線板
JP2011082361A (ja) * 2009-10-07 2011-04-21 Fujitsu Ltd 回路基板及びその製造方法
JP2012060162A (ja) * 2011-12-08 2012-03-22 Mitsubishi Electric Corp プリント配線板及びプリント配線板の製造方法
JP2017085073A (ja) * 2015-10-27 2017-05-18 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板及びプリント回路基板の製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299836A (ja) * 2001-03-30 2002-10-11 Pi R & D Co Ltd 電界堆積ポリイミドを用いたポリイミド多層配線回路基板
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2003273482A (ja) * 2002-03-15 2003-09-26 Fujitsu Ltd 回路基板及びその製造方法及び電子装置
JP2003304063A (ja) * 2002-04-09 2003-10-24 Shinko Electric Ind Co Ltd メタルコア基板の製造方法
WO2003103355A1 (ja) * 2002-05-30 2003-12-11 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール
US7348662B2 (en) 2002-05-30 2008-03-25 Taiyo Yuden Co., Ltd. Composite multi-layer substrate and module using the substrate
USRE45146E1 (en) 2002-05-30 2014-09-23 Taiyo Yuden Co., Ltd Composite multi-layer substrate and module using the substrate
US7928560B2 (en) 2002-05-30 2011-04-19 Taiyo Yuden Co., Ltd. Composite multi-layer substrate and module using the substrate
US7745926B2 (en) 2002-05-30 2010-06-29 Taiyo Yuden Co., Ltd. Composite multi-layer substrate and module using the substrate
CN100435604C (zh) * 2002-05-30 2008-11-19 太阳诱电株式会社 复合多层基板及使用该基板的组件
JP2004087856A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 多層配線基板
US7002080B2 (en) 2002-08-27 2006-02-21 Fujitsu Limited Multilayer wiring board
US6869665B2 (en) 2002-09-26 2005-03-22 Fujitsu Limited Wiring board with core layer containing inorganic filler
JP2004214586A (ja) * 2002-11-14 2004-07-29 Kyocera Corp 多層配線基板
JPWO2004064467A1 (ja) * 2003-01-16 2006-05-18 富士通株式会社 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JP2004233155A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd プローブカードおよび半導体チップの検査方法
JP2004235647A (ja) * 2003-01-30 2004-08-19 Endicott Interconnect Technologies Inc 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体
US7388157B2 (en) 2003-09-19 2008-06-17 Fujitsu Limited Printed wiring board
JP2005276936A (ja) * 2004-03-23 2005-10-06 Mitsubishi Electric Corp プリント配線板及びその製造方法
JP2005311182A (ja) * 2004-04-23 2005-11-04 Shinko Electric Ind Co Ltd 基板及び半導体装置
JP2007288055A (ja) * 2006-04-19 2007-11-01 Mitsubishi Electric Corp プリント配線板及びプリント配線板の製造方法
JP2008187107A (ja) * 2007-01-31 2008-08-14 Shin Kobe Electric Mach Co Ltd 配線板
JP2008211166A (ja) * 2007-01-31 2008-09-11 Shin Kobe Electric Mach Co Ltd 配線板
JP2011082361A (ja) * 2009-10-07 2011-04-21 Fujitsu Ltd 回路基板及びその製造方法
JP2012060162A (ja) * 2011-12-08 2012-03-22 Mitsubishi Electric Corp プリント配線板及びプリント配線板の製造方法
JP2017085073A (ja) * 2015-10-27 2017-05-18 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板及びプリント回路基板の製造方法

Also Published As

Publication number Publication date
JP3635205B2 (ja) 2005-04-06

Similar Documents

Publication Publication Date Title
JP2000138453A (ja) 配線基板
US6600221B2 (en) Semiconductor device with stacked semiconductor chips
JP4528062B2 (ja) 半導体装置およびその製造方法
JP4926692B2 (ja) 配線基板及びその製造方法と半導体装置
US7279798B2 (en) High wireability microvia substrate
US7253526B2 (en) Semiconductor packaging substrate and method of producing the same
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2001156203A (ja) 半導体チップ実装用プリント配線板
JPH10294396A (ja) 薄膜多層基板及び電子装置
JP2024037141A (ja) ハイブリッドコア構造を有する半導体パッケージ構造、および、その製造方法
JP3004931B2 (ja) 半導体接続基板の製造方法、及びベアチップ搭載ボード
US6303877B2 (en) Multilayer thin-film wiring board
WO2022184131A1 (zh) 电路板组件及其制造方法和电子设备
JPH0425038A (ja) 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2008205290A (ja) 部品内蔵基板及びその製造方法
JP2004047666A (ja) 多層配線基板とその製造方法および樹脂封止型半導体装置の製造方法
JP2001060638A (ja) 半導体装置
JP2004071698A (ja) 半導体パッケージ
JPH05175659A (ja) 多層薄膜配線基板、該基板を用いたモジュール
JP3603725B2 (ja) 半導体装置及びその製造方法並びに回路基板
JP2007335642A (ja) パッケージ基板
JP3626631B2 (ja) Lsiチップの実装構造
JP4770095B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041228

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees