JP5236826B1 - 電子部品内蔵基板 - Google Patents

電子部品内蔵基板 Download PDF

Info

Publication number
JP5236826B1
JP5236826B1 JP2012180211A JP2012180211A JP5236826B1 JP 5236826 B1 JP5236826 B1 JP 5236826B1 JP 2012180211 A JP2012180211 A JP 2012180211A JP 2012180211 A JP2012180211 A JP 2012180211A JP 5236826 B1 JP5236826 B1 JP 5236826B1
Authority
JP
Japan
Prior art keywords
electronic component
core layer
substrate
component built
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012180211A
Other languages
English (en)
Other versions
JP2014038933A (ja
Inventor
裕一 杉山
達郎 猿渡
佑介 井上
政志 宮崎
芳樹 濱田
俊之 賀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2012180211A priority Critical patent/JP5236826B1/ja
Priority to US13/589,560 priority patent/US9078370B2/en
Priority to KR1020130069499A priority patent/KR101445548B1/ko
Application granted granted Critical
Publication of JP5236826B1 publication Critical patent/JP5236826B1/ja
Priority to CN201310355893.7A priority patent/CN103402312B/zh
Publication of JP2014038933A publication Critical patent/JP2014038933A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】コア層に生成された低剛性領域と高剛性領域との剛性差異を原因として電子部品内蔵基板に反りや歪み等の変形を生じることを極力防止できる電子部品内蔵基板を提供する。
【解決手段】電子部品内蔵基板は、コア層11aに形成された複数の収容部11a1内それぞれに電子部品12が収納されており、前記コア層11aの収容部が形成されていない領域には複数の空隙部11a2が設けられる。それらの複数の空隙部には絶縁材11kが充填される。
【選択図】図1

Description

本発明は、電子部品が基板に内蔵された電子部品内蔵基板、特にコア層に形成された収容部内に電子部品が収納された電子部品内蔵基板に関する。
下記特許文献1には、絶縁体から成るコア基板に形成された厚さ方向の複数の貫通孔内それぞれに電子部品を挿入し、該各電子部品の電極(端子)をコア基板の厚さ方向両面側に設けられた配線板の配線に接続した構成を具備した電子部品内蔵基板が開示されている。
このような構成の電子部品内蔵基板であっても、実際のところ、各貫通孔は配線との関係もあってコア基板に2次元的に散在してしまうため、該コア基板には低剛性領域(例えば貫通孔が集中する領域)と高剛性領域(例えば貫通孔が存しない領域)が必然的に生成されてしまう。両領域の剛性差異が顕著でない場合には後記恐れを生じ難いが、両領域の剛性差異が顕著な場合には、電子部品内蔵基板に付与された振動や圧力等の外力や電子部品内蔵基板内に生じた熱膨張収縮等の内力に起因して、該電子部品内蔵基板に反りや歪み等の変形を生じる恐れがある。この恐れはコア基板の厚さが薄くなるほど、換言すれば電子部品内蔵基板が薄型化されるほど生じ易い。
特開2010−118581号公報
本発明の目的は、コア層に生成された低剛性領域と高剛性領域との剛性差異を原因として電子部品内蔵基板に反りや歪み等の変形を生じることを極力防止できる電子部品内蔵基板を提供することにある。
前記目的を達成するため、本発明は、コア層に形成された収容部内に電子部品が収納された電子部品内蔵基板であって、絶縁材が充填された空隙部が前記コア層に設けられている、ことをその特徴とする。
本発明によれば、コア層に形成された収容部の散在を原因として該コア層に低剛性領域と高剛性領域が生成され、且つ、両領域の剛性差異が顕著となる場合でも、絶縁材が充填された空隙部を収容部が形成されていない領域(高剛性領域)に設けることによって、該領域と低剛性領域との剛性差異を低減させることができ、これにより両領域の剛性差異を原因として電子部品内蔵基板に反りや歪み等の変形を生じることを極力防止できる。
本発明の前記目的とそれ以外の目的と、構成特徴と、作用効果は、以下の説明と添付図面によって明らかとなる。
図1は、本発明を適用した電子部品内蔵基板の縦断面図である。 図2は、図1のII−II線断面図である。 図3は、図1及び図2に示した電子部品内蔵基板に係る電子部品収納工程の一例を説明するための図である。 図4(A)〜図4(C)は、図1及び図2に示した空隙部の変形例を示す図である。
先ず、図1及び図2を引用して、本発明を適用した電子部品内蔵基板の構造について説明する。因みに、図1は図2のI−I線に沿う断面を示したものであるが、該図1には電子部品12の断面の図示を省略してある。
図1及び図2に示した電子部品内蔵基板(符号無し)は、基板11に複数の電子部品12が内蔵された構成を具備しており、後記コア層11aと、後記各配線11c1、11e1、11g1及び11i1と、後記各導体ビア11c2、11e2、11g2及び11i2によって、複数の電子部品12を含む所定の回路が3次元的に構築されている。
基板11は、所定厚さのコア層11aと、コア層11aの上面(第1の主面)に設けられた第1絶縁体層11bと、第1絶縁体層11bの上面に設けられた第1導体層11cと、第1導体層11cの上面に設けられた第2絶縁体層11dと、第2絶縁体層11dの上面に設けられた第2導体層11eと、コア層11aの下面(第の主面)に設けられた第3絶縁体層11fと、第3絶縁体層11fの下面に設けられた第3導体層11gと、第3導体層11gの下面に設けられた第4絶縁体層11hと、第4絶縁体層11hの下面に設けられた第4導体層11iを備えている。
コア層11aは銅や銅合金等の金属から成り、その厚さは例えば35〜500μmの範囲内にある。コア層11aには、該コア層11aを厚さ方向に貫く貫通孔から成る複数の収容部11a1が予め定めた位置に形成されている。各収容部11a1の横断面形は略正方形又は略長方形であり、各々の開口サイズは各収容部11a1内それぞれに収納される電子部品12のサイズに適合している。
また、コア層11aには、該コア層11aを厚さ方向に貫く貫通孔から成る複数の空隙部11a2が、収容部11a1が形成されていない領域(高剛性領域)、好ましくは電子部品内蔵基板に構築される前記回路に関与しない領域に形成されている。各空隙部11a2の横断面形は略円形であり、各々の開口サイズは略一致しているが、各々の開口面積は各収容部11a1の開口面積よりも小さい。この空隙部11a2の役割については後に詳述する。
各絶縁体層11b、11d、11f及び11hはエポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらに補強用フィラーを含有させたもの等の熱硬化性プラスチックから成り、その厚さは例えば5〜50μmの範囲内にある。各導体層11c、11e、11g及び11iは銅や銅合金等の金属から成り、その厚さは例えば5〜110μmの範囲内にある。
各導体層11c、11e、11g及び11iには、信号配線又は接地配線として用いられる配線11c1、11e1、11g1及び11i1が2次元的にパターンニングされている。
各絶縁体層11b、11d、11f及び11には、配線11c1、11e1、11g1及び111と連続する又は連続しない導体ビア11c2、11e2、11g2及び11i2が設けられている。各導体ビア11c2、11e2、11g2及び11i2は銅や銅合金等の金属から成り、その最大直径は例えば10〜70μmの範囲内にある。
また、導体層11c又は11にパターニングされた配線11c1又は11g1の相互間隙と、配線11c1又は11g1とパッド状導体ビア11c2又は11g2のパッド部分と間隙には、エポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらに補強用フィラーを含有させたもの等の熱硬化性プラスチックが充填されている。
電子部品12は、コンデンサやインダクタやレジスタ等の小型電子部品の他、フィルタチップやICチップ等の比較的大型の電子部品から適宜選択されている。各電子部品12は各々のサイズに適合した収容部11a1内に収納されていて、各々の上面の端子(図示省略)を導体ビア11c2の下面に接続されている。
また、各収容部11a1内に収納された電子部品12と該収容部11a1の内面との間隙には、金属製のコア層11aとの接触を回避して各電子部品12を絶縁封止するための絶縁材11jが充填されており、コア層11aに形成された複数の空隙部11a2にも絶縁材11kが充填されている。絶縁材11j及び11kはエポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらに補強用フィラーを含有させたもの等の熱硬化性プラスチックから成る。
ここで、コア層11aに形成された複数の収容部11a1内それぞれに電子部品12を収納する工程の一例を説明する。
電子部品収納工程の実施に際しては、図3(A)に示したように、複数の収容部11a1と複数の空隙部11a2が形成されたコア層11aを用意し、該コア層11aの下面に粘着シート13を張り付ける。この粘着シート13は少なくとも上面に粘着層を有し、該粘着層は光又は熱による硬化が可能な粘着材から成る。そして、コア層11aの各収容部11a1内に電子部品12を上から挿入してその下面(端子が存する面)を粘着シート13に付着させる。そして、粘着シート13に光又は熱を与えて少なくとも電子部品12が付着した部分を硬化させ、各収容部11a1内に収納された電子部品12の仮固定を行う。
続いて、図3(B)に示したように、仮固定後のコア層11aをテーブル14に載置し、該コア層11aの上面に前記熱硬化性プラスチックの中間材料、即ち、「加熱加圧による成形及び加熱による硬化が可能な熱硬化性プラスチックの中間材料」から成るシート15を置く。そして、加熱加圧用のプレス板16をその下面がコア層11aの上面と略平行な向きを維持するようにして下方移動させる。この下方移動により中間材料(シート15)が塑性変形し、図3(C)に示したように、該中間材料が各収容部11a1内に収納された電子部品12と該収容部11a1の内面との間隙に流入して充填されると共に各空隙部11a2内に流入して充填される。
続いて、前記間隙及び各空隙部11a2内に充填された中間材料に熱を与えて各々を硬化させる。これにより、各絶縁材11j及び11kが形成され、各収容部11a1内に収納された電子部品12が絶縁材11jによって固定される。
次に、図1及び図2に示した電子部品内蔵部品に設けられた空隙部11a2の役割について説明する。
図2から分かるように、複数の収容部11a1は、各配線11c1、11e1、11g1及び11i1及び各導体ビア11c2、11e2、11g2及び11i2との関係もあってコア層11aに2次元的に散在しているため、該コア層11aには低剛性領域(例えば収容部11a1が集中する領域)と高剛性領域(例えば収容部11a1が存しない領域)が生成されてしまう。両領域の剛性差異が顕著でない場合には後記恐れを生じ難いが、両領域の剛性差異が顕著な場合には、電子部品内蔵基板に付与された振動や圧力等の外力や電子部品内蔵基板内に生じた熱膨張収縮等の内力に起因して、該電子部品内蔵基板に反りや歪み等の変形を生じる恐れがある。この恐れはコア層11a厚さが薄くなるほど、換言すれば電子部品内蔵基板が薄型化されるほど生じ易い。
けれども、図1及び図2に示したように、コア層11aの収容部11a1が形成されていない領域(高剛性領域)には絶縁材11kが充填された複数の空隙部11a2が設けられているため、該空隙部11a2の存在によって高剛性領域の剛性は低下する。つまり、コア層11aに形成された複数の収容部11a1の散在を原因として該コア層11aに低剛性領域と高剛性領域が生成され、且つ、両領域の剛性差異が顕著となる場合でも、絶縁材11kが充填された複数の空隙部11a2を高剛性領域に設けることによって該領域と低剛性領域との剛性差異を低減させること、好ましくは零に近付けることができ、これにより、コア層11aの厚さが薄くなって電子部品内蔵基板が薄型化されても、前記両領域の剛性差異を原因として電子部品内蔵基板に反りや歪み等の変形を生じることを極力防止できる。
また、先に述べた電子部品収納工程の「中間材料を各収容部11a1内に収納された電子部品12と該収容部11a1の内面との間隙に流入させて充填するステップ」では、理想的には電子部品12の周囲に略均等な流量下で中間材料が流入することが望ましいが、例えば電子部品12の一側と他側の流入流量に差異(偏り)が生じると、該差異(偏り)に起因して電子部品12に仮固定力よりも大きな力が働き、該電子部品12に位置ずれや傾きを生じる恐れがある。
けれども、収容部11a1の開口縁の一部の近くに少なくとも1つの空隙部11a2を設けておけば、好ましくは間隔をおいて直線的に並ぶ複数の空隙部11a2を収容部11a1の開口の少なくとも1つの辺と略平行となるように設けておけば、該空隙部11a2への中間材料の流入によって収容部11a1に流入する中間材料の流量を調整して前記差異(偏り)を生じないようにできるため、前記間隙に中間材料が流入する際に電子部品12に位置ずれや傾きを生じる恐れを回避できる。
加えて、空隙部11a2の横断面形が略円形であるため、該空隙部11a2への中間材料の流入をその内面に隙間を生じることなくスムースに行って、絶縁材11kが充填された空隙部11a2の形成を的確に行うことできる。
次に、図1及び図2に示した電子部品内蔵基板によって得られる効果について説明する。
(E1)前記電子部品内蔵基板にあっては、コア層11aに形成された複数の収容部11a1の散在を原因として該コア層11aに低剛性領域と高剛性領域が生成され、且つ、両領域の剛性差異が顕著となる場合でも、絶縁材11kが充填された複数の空隙部11a2を収容部11a1が形成されていない領域(高剛性領域)に設けることによって、該領域と低剛性領域との剛性差異を低減させること、好ましくは零に近付けることができ、これにより、コア層11aの厚さが薄くなって電子部品内蔵基板が薄型化されても、両領域の剛性差異を原因として電子部品内蔵基板に反りや歪み等の変形を生じることを極力防止できる。
加えて、電子部品内蔵基板に反りや歪み等の変形を生じることを極力防止できることから、該変形に起因して電子部品内蔵基板に層間剥離や断線等の不具合を生じることも極力抑止できる。
前記両領域の剛性差異を零にすることは現実的には難しいが、該両領域の剛性差異を零に近付けること、換言すればコア層11aの剛性が略均一になるように空隙部11a2を形成することは可能であるので、このようにすれば前記変形及び不具合をより的確に防止できる。因みに、前記両領域の剛性差異を零に近付ける手法としては、コア層11aの単位体積当たりの空隙部率が略同じになるように該複数の空隙部11a2の位置及び数を調整する方法が挙げられる。
(E2)前記電子部品内蔵基板にあっては、金属から成るコア層11aを用いたことから、該コア層11aの重量はプラスチック等の絶縁体から成るコア層の重量に比べて重くなるものの、該コア層11aに空隙部11a2を形成することによってコア層11aの軽量化が図れる。
加えて、金属から成るコア層11aを用い、且つ、該コア層11aの各収容部11a1内それぞれに電子部品12を収納しているため、金属製のコア層11aを電子部品12の電磁波シールド手段として利用できると共に、金属製のコア層11aを接地配線として利用できる利便性がある。
(E3)前記電子部品内蔵基板にあっては、コア層11aに形成された各空隙部11a2に絶縁材11kを充填してあるため、該各空隙部11a2の横断面形を大きくしてもコア層11aにおける空隙部11a2及び周囲部分の強度を絶縁材11kによって補強できる。
次に、図4(A)〜図4(C)を引用して、図1及び図2に示した空隙部11a2の変形例について説明する。
(M1)図1及び図2には、貫通孔タイプで横断面形が略円形の空隙部11a2を示したが、該空隙部の横断面形は、略正方形(図4(A)の符号11a2-1を参照)や略長方形(図4(A)の符号11a2-2を参照)であっても良いし、略L字形(図4(A)の符号11a2-3を参照)や略V字形(図示省略)や略U字形(図示省略)であっても良い。また、横断面形が略円形の空隙部11a2として開口面積が収容部11a1の開口面積よりも小さいものを示したが、横断面形が略正方形、略長方形、略L字形、略V字形又は略U字形の場合も含め、該空隙部の開口面積は、収容部11a1の開口面積と略同じ(図4(A)の符号11a2-4を参照)であっても良いし、収容部11a1の開口面積よりも大きなもの(図示省略)であっても良い。要するに、貫通孔タイプの空隙部の横断面形及び開口面積を変更しても、前記(E1)〜(E3)と同様の効果が得られる。
前記貫通孔としてその開口面積が収容部11a1の開口面積よりも小さいものを使用する場合には、先に述べたように、複数の貫通孔を収容部11a1の開口縁の一部に沿って間隔をおいて並ぶように設けること、即ち、収容部11a1の横断面形が略正方形又は略長方形の場合には間隔をおいて直線的に並ぶ複数の貫通孔を該収容部11a1の開口の少なくとも1つの辺と略平行になるように設けることが好ましい。加えて、前記貫通孔の開口縁の一部が収容部11a1の開口縁の一部と相似形の部分を有する場合には、該貫通孔をその相似形部分が収容部11a1の開口縁の一部に沿うように設けること、即ち、収容部11a1の横断面形が略正方形又は略長方形で前記貫通孔が直線状部分を有する場合には該貫通孔をその直線状部分が収容部11a1の開口の少なくとも1つの辺と略平行になるように設けることが好ましい。
また、貫通孔タイプの空隙部の横断面形として略正方形、略長方形、略L字形、略V字形又は略U字形を採用する場合、各々の内面に角部分があると前記中間材料が流入するときに該角部分に隙間を生じる可能性があるため、該角部分に丸みを付けて前記中間材料が流れ込み易くしておくことが好ましい。因みに、略L字形、略V字形及び略U字形の横断面形の中では、空隙部内における前記中間材料の流動性の観点からすると略U字形が好ましい。
(M2)図1及び図2と前記(M1)には、貫通孔タイプで横断面形が略円形、略正方形、略長方形、略L字形、略V字形及び略U字形の空隙部を示したが、該空隙部は、コア層11aを厚さ方向に貫かない有底穴(図4(B)の符号11a2-5及び11a2-6を参照)であっても良いし、その深さにも特段の制限は無い。また、有底穴タイプの空隙部の横断面形として略円形、略正方形、略長方形、略L字形、略V字形又は略U字形を採用する場合、前記(M1)で述べたように、該空隙部の開口面積は、収容部11a1の開口面積と略同じであっても良いし、収容部11a1の開口面積よりも大きなものであっても良い。要するに、有底穴タイプの空隙部を採用し、その横断面形、開口面積及び深さを変更しても、前記(E1)〜(E3)と同様の効果が得られる。
前記有底穴としてその開口面積が収容部11a1の開口面積よりも小さいものを使用する場合には、前記(M1)で述べたように、複数の有底穴を収容部11a1の開口縁の一部に沿って間隔をおいて並ぶように設けること、即ち、収容部11a1の横断面形が略正方形又は略長方形の場合には間隔をおいて直線的に並ぶ複数の有底穴を該収容部11a1の開口の少なくとも1つの辺と略平行になるように設けることが好ましい。加えて、前記有底穴の開口縁の一部が収容部11a1の開口縁の一部と相似形の部分を有する場合には、該有底穴をその相似形部分が収容部11a1の開口縁の一部に沿うように設けること、即ち、収容部11a1の横断面形が略正方形又は略長方形で前記有底穴が直線状部分を有する場合には該有底穴をその直線状部分が収容部11a1の開口の少なくとも1つの辺と略平行になるように設けることが好ましい。
また、有底穴タイプの空隙部の横断面形として略円形、略正方形、略長方形、略L字形、略V字形又は略U字形を採用する場合、前記(M1)で述べたように、各々の内面の角部分に丸みを付けて前記中間材料が流れ込み易くしておくことが好ましい。因みに、略L字形、略V字形及び略U字形の横断面形の中では、空隙部内における前記中間材料の流動性の観点からすると略U字形が好ましい。
(M3)図1及び図2と前記(M1)及び(M2)には、貫通孔タイプ又は有底穴タイプの空隙部を示したが、該空隙部は、コア層11aを厚さ方向に貫き、且つ、少なくとも一端が該コア層11aの外縁に至るように延設されたスリット(図4(C)の符号11a2-7を参照)であっても良いし、コア層11aの厚さよりも小さな深さを有し、且つ、少なくとも一端が該コア層11aの外縁に至るように延設された溝(図4(C)の符号11a2-8を参照)であっても良い。また、スリットタイプや溝タイプの空隙部の横断面形として略長方形、略L字形、略V字形、略U字形又はこれらを適宜組み合わせたものを採用する場合、前記(M1)で述べたように、該空隙部の開口面積は、収容部11a1の開口面積と略同じであっても良いし、収容部11a1の開口面積よりも大きなものであっても良い。要するに、スリットタイプや溝タイプの空隙部を採用し、その横断面形、開口面積及び深さ(溝タイプのみ)を変更しても、前記(E1)〜(E3)と同様の効果が得られる。
前記スリット又は溝の開口縁の一部が収容部11a1の開口縁の一部と相似形の部分を有する場合には、該スリット又は溝をその相似形部分が収容部11a1の開口縁の一部に沿うように設けること、即ち、収容部11a1の横断面形が略正方形又は略長方形で前記スリット又は溝が直線状部分を有する場合には該スリット又は溝をその直線状部分が収容部11a1の開口の少なくとも1つの辺と略平行になるように設けることが好ましい。
また、スリットタイプと溝タイプの空隙部として略長方形、略L字形、略V字形、略U字形又はこれらを適宜組み合わせたものを採用する場合、前記(M1)で述べたように、各々の内面の角部分に丸みを付けて前記中間材料が流れ込み易くしておくことが好ましい。因みに、略L字形、略V字形、略U字形及びこれらを適宜組み合わせたものの中では、空隙部内における前記中間材料の流動性の観点からすると略U字形又は略U字形を連続させたものが好ましい。
(M4)図1及び図2には、貫通孔タイプで横断面形が略円形の空隙部11a2を示したが、前記(M1)で述べた他の貫通孔タイプの空隙部、前記(M2)で述べた有底穴タイプの空隙部、前記(M3)で述べたスリットタイプの空隙部と溝タイプの空隙部のうちの少なくとも2つのタイプの空隙部を併用しても、前記(E1)〜(E3)と同様の効果が得られる。
次に、図1〜図3に示した電子部品内蔵基板の変形例について説明する。
(M5)図1〜図3には、貫通孔タイプで横断面形が略正方形又は略長方形の収容部11a1を示したが、該収容部11a1の横断面形は所期の電子部品12を収容できるものであれば略正方形又は略長方形に限定されるものではない。しかも、貫通孔タイプの収容部11a1に代えて、コア層11aを厚さ方向に貫かない有底穴タイプの収容部を採用しても、前記(E1)〜(E3)と同様の効果が得られる。
(M6)図1〜図3には、コア層11aの上側に各2つの絶縁体層11b及び11dと導体層11c及び11eを設け、且つ、下側に各2つの絶縁体層11f及び11hと導体層11g及び11iを設けた基板11を示したが、基板として、コア層11aの上側又は下側に各1つの絶縁層と導体層を設けた層構成しても、或いは、コア層11aの上側又は下側に各3つ以上の絶縁体層と導体層を設けた層構成を採用しても、前記(E1)〜(E3)と同様の効果が得られる。
(M7)図1〜図3には、金属製のコア層11aを示したが、コア層として、プラスチック等の絶縁体から成りコア層11aと同じ厚さを有するコア層を用いても、或いは、各絶縁体層11c、11e、11g及び11iと同じ厚さの絶縁体層を積層して構成されたコア層を用いても、前記(E1)及び(E3)と同様の効果が得られる。
11…基板、11a…コア層、11a1…収容部、11a2,11a2-1,11a2-2,11a2-3,11a2-4,11a2-5,11a2-6,11a2-7,11a2-8…空隙部、11b,11d,11f,11h…絶縁体層、11c,11e,11g,11i…導体層、11c2,11e2,11g2,11i2…導体ビア、11j,11k…絶縁材、12…電子部品。

Claims (3)

  1. コア層に形成された収容部内に電子部品が収納された電子部品内蔵基板であって、
    絶縁材が充填された空隙部が前記コア層の前記収容部が形成されていない領域に設けられており、
    前記コア層の厚さ方向の両面それぞれに絶縁体層及び導体層が設けられており
    前記空隙部は(1)前記コア層を厚さ方向に貫く貫通孔、又は(2)前記コア層を厚さ方向に貫かない有底穴から構成され、且つ、該貫通孔又は該有底穴の開口面積が前記収容部の開口面積よりも小さい場合において、複数の前記空隙部が前記収容部の開口縁の一部に沿って間隔をおいて並ぶように設けられている、
    ことを特徴とする電子部品内蔵基板。
  2. 前記コア層は金属から成り、前記収容部内に収納された電子部品と該収容部の内面との間隙には電子部品を絶縁封止するための絶縁材が充填されている、
    ことを特徴とする請求項に記載の電子部品内蔵基板。
  3. 前記コア層は単一層である、
    ことを特徴とする請求項1又は2に記載の電子部品内蔵基板。
JP2012180211A 2012-08-15 2012-08-15 電子部品内蔵基板 Active JP5236826B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012180211A JP5236826B1 (ja) 2012-08-15 2012-08-15 電子部品内蔵基板
US13/589,560 US9078370B2 (en) 2012-08-15 2012-08-20 Substrate with built-in electronic component
KR1020130069499A KR101445548B1 (ko) 2012-08-15 2013-06-18 전자 부품 내장 기판
CN201310355893.7A CN103402312B (zh) 2012-08-15 2013-08-15 电子部件内置基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012180211A JP5236826B1 (ja) 2012-08-15 2012-08-15 電子部品内蔵基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013025404A Division JP2014039005A (ja) 2013-02-13 2013-02-13 電子部品内蔵基板

Publications (2)

Publication Number Publication Date
JP5236826B1 true JP5236826B1 (ja) 2013-07-17
JP2014038933A JP2014038933A (ja) 2014-02-27

Family

ID=49041710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012180211A Active JP5236826B1 (ja) 2012-08-15 2012-08-15 電子部品内蔵基板

Country Status (4)

Country Link
US (1) US9078370B2 (ja)
JP (1) JP5236826B1 (ja)
KR (1) KR101445548B1 (ja)
CN (1) CN103402312B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015038912A (ja) * 2012-10-25 2015-02-26 イビデン株式会社 電子部品内蔵配線板およびその製造方法
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP5639242B2 (ja) * 2013-04-12 2014-12-10 太陽誘電株式会社 電子部品内蔵基板
JP6375889B2 (ja) * 2014-11-18 2018-08-22 株式会社村田製作所 電子部品内蔵基板およびその製造方法
JP6401119B2 (ja) * 2015-07-21 2018-10-03 太陽誘電株式会社 モジュール基板
WO2017111125A1 (ja) * 2015-12-25 2017-06-29 太陽誘電株式会社 プリント配線板、及びカメラモジュール
CN110958758A (zh) 2018-09-26 2020-04-03 奥特斯(中国)有限公司 部件承载件及板件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100880A (ja) * 2000-09-25 2002-04-05 Taiyo Yuden Co Ltd 多層回路基板
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2010283043A (ja) * 2009-06-02 2010-12-16 Ngk Spark Plug Co Ltd 補強材付き配線基板及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790122B2 (ja) * 1996-05-31 1998-08-27 日本電気株式会社 積層回路基板
CN100381026C (zh) * 1999-09-02 2008-04-09 伊比登株式会社 印刷布线板及其制造方法
KR101384035B1 (ko) * 1999-09-02 2014-04-09 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
EP1990832A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP3810296B2 (ja) * 2000-09-19 2006-08-16 日本特殊陶業株式会社 配線基板
TWI293315B (en) * 2000-12-26 2008-02-11 Ngk Spark Plug Co Wiring substrate
JP2003078250A (ja) 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよびその製造方法
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100704936B1 (ko) * 2005-06-22 2007-04-09 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제작방법
TWI336608B (en) * 2006-01-31 2011-01-21 Sony Corp Printed circuit board assembly and method of manufacturing the same
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP5395360B2 (ja) 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
TWI458400B (zh) 2008-10-31 2014-10-21 Taiyo Yuden Kk Printed circuit board and manufacturing method thereof
JP2010118581A (ja) 2008-11-14 2010-05-27 Denso Corp 電子部品内蔵基板
KR101095161B1 (ko) * 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100880A (ja) * 2000-09-25 2002-04-05 Taiyo Yuden Co Ltd 多層回路基板
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2010283043A (ja) * 2009-06-02 2010-12-16 Ngk Spark Plug Co Ltd 補強材付き配線基板及びその製造方法

Also Published As

Publication number Publication date
KR20140022724A (ko) 2014-02-25
CN103402312A (zh) 2013-11-20
US20140048321A1 (en) 2014-02-20
US9078370B2 (en) 2015-07-07
KR101445548B1 (ko) 2014-09-29
CN103402312B (zh) 2014-09-03
JP2014038933A (ja) 2014-02-27

Similar Documents

Publication Publication Date Title
JP5236826B1 (ja) 電子部品内蔵基板
US9899137B2 (en) Method for producing a coil integrated in a substrate or applied to a substrate, and electronic device
JP2008028376A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
US9648735B2 (en) Printed circuit boards and methods of manufacturing thereof
JP2014192452A (ja) 電子部品内蔵基板及びその製造方法
WO2014091869A1 (ja) 配線基板およびその製造方法
JP2018022824A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
JP2007305617A (ja) 多層配線基板
JP2010062199A (ja) 回路基板
JP2009054689A (ja) 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP2014039005A (ja) 電子部品内蔵基板
JP2011258794A (ja) 電子装置およびその製造方法
WO2014181509A1 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP2016076509A (ja) 回路モジュール
JP2010010714A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20080079384A (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP6587796B2 (ja) 回路モジュール
JP2006186058A (ja) 部品内蔵モジュールとその製造方法
JP2012243986A (ja) 部品内蔵モジュール、および部品内蔵モジュールの製造方法
JPWO2013038468A1 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP2017085073A (ja) プリント回路基板及びプリント回路基板の製造方法
JP5394111B2 (ja) 配線基板
JP2015015355A (ja) 配線基板およびこれを用いた電子装置、配線基板の製造方法
JP5434436B2 (ja) 部品実装基板、部品実装基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5236826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250