TWI525616B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI525616B
TWI525616B TW099144997A TW99144997A TWI525616B TW I525616 B TWI525616 B TW I525616B TW 099144997 A TW099144997 A TW 099144997A TW 99144997 A TW99144997 A TW 99144997A TW I525616 B TWI525616 B TW I525616B
Authority
TW
Taiwan
Prior art keywords
transistor
electrode
source
insulating layer
drain electrode
Prior art date
Application number
TW099144997A
Other languages
English (en)
Other versions
TW201137873A (en
Inventor
山崎舜平
小山潤
加藤清
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201137873A publication Critical patent/TW201137873A/zh
Application granted granted Critical
Publication of TWI525616B publication Critical patent/TWI525616B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)

Description

半導體裝置
此處所揭示之發明係相關於利用半導體元件之半導體裝置及其製造方法。
利用半導體元件之儲存裝置大致分類成兩類：揮發性儲存裝置，其在供電停止時喪失所儲存的資料；及非揮發性儲存裝置，其甚至當未供應電力時仍可保留所儲存的資料。
揮發性儲存裝置的典型例子為動態隨機存取記憶體(DRAM)。DRAM以選擇包括在記憶體元件中的電晶體及將電荷儲存在電容器中之此種方法來儲存資料。
當從DRAM讀取資料時，根據上述原理電容器中的電荷會喪失；如此，每當讀出資料時都需要另一個寫入操作。而且，在關閉狀態中，包括在記憶體元件中之電晶體在源極和汲極之間具有漏電流(關閉狀態電流)等等，及即使未選擇電晶體電荷仍流入或流出電容器，藉以資料(資訊)保持週期短。就那原因，預定間隔就需要另一個寫入操作(更新操作)，及難以充分降低電力消耗。而且，因為當供電停止時喪失所儲存的資料，所以為了長時間儲存資料需要利用磁性材料或光學材料的其他儲存裝置。
揮發性儲存裝置的另一例子為靜態隨機存取記憶體(SRAM)。SRAM藉由使用諸如正反器等電路來保留所儲存的資料，及如此不需要更新操作。此意謂SRAM具有優於DRAM的有利點。然而，每一儲存電容的成本增加，因為使用諸如正反器等電路。而且，如同在DRAM中一般，當供電停止時喪失SRAM中所儲存的資料。
非揮發性儲存裝置的典型例子為快閃記憶體。快閃記憶體包括浮動閘極在電晶體中的閘極電極和通道形成區之間，及藉由保持電荷在浮動閘極中來儲存資料。因此，快閃記憶體具有資料保持時間極長(幾乎永久性的)及不需要揮發性儲存裝置中所需的更新操作之有利點(如、見專利文件1)。
然而，包括在記憶體元件中之閘極絕緣層係由於寫入時所產生的隧道電流而劣化，使得記憶體元件在預定寫入操作數目之後停止其功能。為了降低此問題的不利影響，例如，利用使記憶體元件的寫入操作數目相等之方法。然而，為了實現此方法需要複雜的周邊電路。甚至當利用此種方法時，仍未解決使用期的基本問題。換言之，快閃記憶體並不適用於經常重寫資料之應用。
此外，為了保持電荷在浮動閘極中高電壓是必要的，及需要用以供應電壓之電路。另外，保持或去除電荷要花上相當長的時間，及並不容易以高速執行寫入和拭除。
[參考]
[專利文件]
[專利文件1]日本已出版專利申請案號S57-105889
鑑於上述問題，此處所揭示之發明的實施例之目的在於設置具有新穎結構之半導體裝置，其中甚至當未供應電力時仍可保留所儲存的資料，及並未限制寫入次數。
在所揭示的發明中，半導體裝置係使用淨化的氧化物半導體所形成。使用淨化的氧化物半導體所形成之電晶體具有極小的漏電流，使得可長時間儲存資料。
所揭示的發明之實施例為半導體裝置，其包括源極線；位元線；第一信號線；第二信號線；字元線；記憶體單元，並聯連接在源極線和位元線之間；第一驅動器電路，電連接到源極線和位元線；第二驅動器電路，電連接到第一信號線；第三驅動器電路，電連接到第二信號線；以及第四驅動器電路，電連接到字元線。記憶體單元的每一個包括：第一電晶體，其包括第一閘極電極、第一源極電極、和第一汲極電極；第二電晶體，其包括第二閘極電極、第二源極電極、和第二汲極電極；以及電容器。第一電晶體包括除了氧化物半導體以外的半導體材料。第二電晶體包括氧化物半導體材料。第一閘極電極、第二源極電極和第二汲極電極的其中之一、及電容器的一電極係彼此電連接。源極線和第一源極電極係彼此電連接。位元線和第一汲極電極係彼此電連接。第一信號線及第二源極電極和第二汲極電極的其中另一個係彼此電連接。第二信號線和第二閘極電極係彼此電連接。字元線和電容器的另一電極係彼此電連接。
另外，在上述中，第一電晶體可具有結構如下：包括使用除了氧化物半導體以外的半導體材料所形成之第一通道形成區；雜質區，係設置有第一通道形成區夾置在其間；第一閘極絕緣層，在第一通道形成區之上；第一閘極電極，在第一閘極絕緣層之上；以及第一源極電極和第一汲極電極，電連接到雜質區。
另外，在上述中，第二電晶體可具有結構如下：包括第二源極電極和第二汲極電極，設置在第一電晶體之上；第二通道形成區，包括氧化物半導體材料，及電連接到第二源極電極和第二汲極電極；第二閘極絕緣層，在第二通道形成區之上；以及第二閘極電極，在第二閘極絕緣層之上。
在上述中，電容器可包括：第二源極電極或第二汲極電極；第二閘極絕緣層；以及電容器用的電極，在第二閘極絕緣層之上。
需注意的是，雖然在上述中電晶體係使用氧化物半導體材料所形成，但是所揭示的發明並不侷限於此。可使用能夠實現等同氧化物半導體材料的關閉電流特性之關閉電流特性的材料，諸如像碳化矽等寬能帶隙材料(尤其是，具有能帶隙Eg大於3 eV之半導體材料)等。
需注意的是，在此說明書等等中，諸如“在...之上”或“在...之下”等語詞不一定意指將“組件直接置放在另一組件之上”或“組件直接置放在另一組件之下”。例如，詞句“在閘極絕緣層之上的閘極電極”可意指具有其他組件在閘極絕緣層和閘極電極之間的例子。而且，只為了說明方便而使用諸如“在...之上”或“在...之下”等語詞，除非特別指明，否則可包括將組件的關係顛倒之例子。
此外，在此說明書等等中，諸如“電極”或“配線”等語詞並不限制組件的功能。例如，有時使用“電極”作為“配線”的一部分，反之亦然。而且，語詞“電極”或“配線”可包括以整合方式形成複數個“電極”或“配線”之例子。
例如，當使用相反極性的電晶體時或當在電路操作中改變電流流動的方向時，有時將“源極”和“汲極”彼此取代。因此，在此說明書中，可將語詞“源極”和“汲極”彼此取代。
需注意的是，在此說明書等等中，語詞“電連接”包括經由具有任何電功能之物體將組件連接的例子。只要可在經由物體所連接的組件之間傳送和接收電信號，並未特別限制具有任何電功能之物體。
“具有任何電功能之物體”的例子不但是電極和配線，而且是諸如電晶體、電阻器、感應器、電容器、和具有各種功能之元件等交換元件。
因為包括氧化物半導體之電晶體的關閉狀態電流極小，所以藉由使用包括氧化物半導體之電晶體可將所儲存的資料保留相當長的一段時間。換言之，可充分降低電力消耗，因為更新操作變得不需要，或更新操作的頻率會極低。而且，甚至當未供應電力時仍可長時間保留所儲存的資料。
另外，在根據所揭示的發明之半導體裝置中，寫入資料不需要高電壓，及元件的劣化不會變成問題。例如，不像習知非揮發性記憶體一般，其不需要注射和擷取電子至/自浮動閘極，使得諸如閘極絕緣層的劣化等問題不會發生。也就是說，根據所揭示的發明之半導體裝置在重寫次數上並沒有限制，此本來是習知非揮發性記憶體的問題；以及大幅提高其可靠性。另外，依據電晶體的開通狀態和關閉狀態而執行資料的寫入，使得能夠容易實現高速操作。因此，具有不需要拭除資料的操作之有利點。
因為可以足夠高的速度來操作包括除了氧化物半導體以外的材料之電晶體，所以在組合包括氧化物半導體的電晶體時，半導體裝置可以充分高的速度來執行操作(如、讀取資料)。另外，包括除了氧化物半導體以外的材料之電晶體可令人滿意地實現高速操作所需之各種電路(諸如邏輯電路或驅動器電路等)。
藉由包括包括除了氧化物半導體以外的材料之電晶體和包括氧化物半導體之電晶體二者，可實現具有新穎特徵之半導體裝置。
下面，將參考圖式說明本發明的實施例之例子。需注意的是，本發明並不侷限於下面說明，及精於本技藝之人士應明白，在不違背本發明的精神和範疇之下，可以各種方式修改模式和細節。因此，本發明不應被闡釋作侷限於下面實施例和例子的說明。
需注意的是，為了容易明白，在某些例子中，圖式等等所示之各組件的位置、尺寸、範圍等等並非實際者。因此，所揭示的發明不一定侷限於圖式等等所揭示之位置、尺寸、範圍等等。
在此說明書等等中，使用諸如“第一”、“第二”、及“第三”等序數，以避免組件之間的混淆，及這些語詞並不限制組件的數目。
(實施例1)
在此實施例，將參考圖1A-1及1A-2說明根據所揭示的發明之實施例的半導體裝置之電路組態和操作。需注意的是，在電路圖中，可在電晶體旁寫個“OS”，以表示電晶體包括氧化物半導體。
在圖1A-1所示之半導體裝置中，第一配線(1st Line，又稱作源極線)係電連接到電晶體160的源極電極，及第二配線(2nd line，又稱作位元線)係電連接到電晶體160的汲極電極。第三線(3rd line，又稱作第一信號線)及電晶體162之源極電極和汲極電極的其中之一係彼此電連接，及第四線(4th Line，又稱作第二信號線)及電晶體162的閘極電極係彼此電連接。電晶體160的閘極電極及電晶體162之源極電極和汲極電極的其中另一個係電連接到電容器164的一電極。第五線(5th Line，又稱作字元線)及電容器164的另一電極係彼此電連接。
此處，包括氧化物半導體之電晶體被使用作為電晶體162。包括氧化物半導體之電晶體具有明顯很小的關閉狀態電流之特性。因此，當電晶體162被關閉時，電晶體160的閘極電極之電位可保持一段相當長的時間。設置電容器164有助於保持指定給電晶體160的閘極電極之電荷以及讀取所儲存的資料。
圖1A-1所示之半導體裝置利用可保持電晶體160的閘極電極之電位的特性，藉以寫入、儲存、和讀取資料如下。
首先，將說明資料的寫入和儲存。第四配線的電位被設定成開通電晶體162之電位，使得電晶體162被開通。因此，第三配線的電位係供應到電晶體160的閘極電極和電容器164的一電極。也就是說，指定預定的電荷到電晶體160的閘極電極(寫入)。此處，供應兩種不同電位之電荷的其中之一(下面稱作低能階電荷和高能階電荷)係指定給電晶體160的閘極電極。之後，第四配線的電位被設定成關閉電晶體162之電位，使得電晶體162被關閉。如此，保持指定給電晶體160的閘極電極之電荷(保持)。
因為電晶體162的關閉狀態電流明顯很小，所以可長時間保持電晶體160的閘極電極之電荷。
接著，將說明資料的讀取。藉由在供應預定電位(恆定電位)到第一配線的同時，供應適當電位(讀取電位)到第五配線，而第二配線的電位視電晶體160的閘極電極中所保持之電荷量而改變。通常這是因為，當電晶體160為n通道電晶體時，在高能階電荷指定給電晶體160的閘極電極時之視在臨界電壓Vth_H低於在低能階電荷指定給電晶體160的閘極電極時之視在臨界電壓Vth_L。此處，視在臨界電壓意指開通電晶體160所需之第五配線的電位。如此，第五配線的電位被設定成Vth_H和Vth_L之間的中間電位V0，藉以可決定指定給電晶體160的閘極電極之電荷。例如，在寫入時指定給高能階電荷之例子中，當第五配線的電位被設定成V0(>Vth_H)時，電晶體160被開通。在寫入時指定給低能階電荷之例子中，甚至當第五配線的電位被設定成V0(<Vth_L)時，電晶體160維持在關閉狀態中。因此，可藉由第二配線的電位來讀取所儲存的資料。
需注意的是，在記憶體單元被排列成欲待使用之例子中，只有想要的記憶體單元之資料需要被讀取。在未讀取資料之記憶體單元中，不管電晶體160的閘極電極之狀態如何，都關閉電晶體160之電位，即、可將低於Vth_H之電位供應到第五配線。
接著，將說明資料的重寫。以類似於寫入和保持資料的方式來執行資料的重寫。也就是說，第四配線的電位被設定成開通電晶體162之電位，使得電晶體162被開通。因此，第三配線的電位(有關新資料的電位)被供應到電晶體160的閘極電極和電容器164的一電極。之後，第四配線的電位被設定成關閉電晶體162之電位，使得電晶體162被關閉。因此，有關新資料的電荷被指定給電晶體160的閘極電極。
在根據所揭示的發明之半導體裝置中，可藉由以上述方式的另一次資料寫入來直接重寫資料。因此，不需要藉由快閃記憶體等所需之使用高電壓從浮動閘極擷取電荷，如此可抑制由於拭除操作所導致之操作速度的降低。換言之，可實現半導體裝置的高速操作。
需注意的是，電晶體162的源極電極或汲極電極係電連接到電晶體160的閘極電極，藉以具有類似於非揮發性記憶體元件所使用之浮動閘極電晶體的浮動閘極之效果的效果。因此，在某些例子中，圖式中電晶體162的源極電極或汲極電極係電連接到電晶體160的閘極電極之部位被稱作浮動閘極部FG(或節點FG)。當電晶體162關閉時，可將浮動閘極部FG視作嵌入在絕緣體中，如此電荷保持在浮動閘極部FG中。包括氧化物半導體之電晶體162的關閉電流量低於或等於包括矽等等的電晶體之關閉電流量的十萬分之一；如此，由於電晶體162的漏電流所導致之累積在浮動閘極部FG中的電荷損失可忽略。即、利用包括氧化物半導體之電晶體162，可實現甚至當未供應電力時仍可儲存資料之非揮發性儲存裝置。
例如，當電晶體162的關閉狀態電流在室溫中為10 zA/μm(1 zA(10-21安培)為1×10-21 A)或更低以及電容器164的電容值約為10 fF時，資料可被儲存長達104秒或更長。無須說，保持時間視電晶體特性和電容值而定。
另外，在那例子中，在習知浮動閘極電晶體被指出之閘極絕緣膜(隧道絕緣膜)的劣化問題不存在。也就是說，可解決由於注射電子到浮動閘極所導致的閘極絕緣膜之劣化(此在傳統上被視作問題)。此意指原則上在寫入次數上沒有限制。而且，不需要習知浮動閘極電晶體之寫入或拭除所需的高電壓。
圖1A-1的半導體裝置中之諸如電晶體等組件可被視作包括電阻器和電容器，如圖1A-2所示。即、在圖1A-2中，電晶體160和電容器164各被視作包括電阻器和電容器。R1及C1分別表示電容器164的電阻值和電容值。電阻值R1對應於視包括在電容器164中的絕緣層而定之電阻值。R2及C2分別表示電晶體160的電阻值和電容值。電阻值R2對應於當電晶體160開通時之閘極絕緣層而定的電阻值。電容值C2對應於所謂的閘極電容之值(形成在閘極電極和源極電極或汲極電極之間的電容或者形成在閘極電極和通道形成區之間的電容)。
在滿足電晶體162的閘極漏洩足夠小及R1ROS和R2ROS之條件下，電子保持週期(又稱作資料保持週期)主要由電晶體162的關閉狀態電流所決定，其中在電晶體162關閉時的源極電極和汲極電極之間的電阻值(又稱作有效電阻)為ROS。
另一方面，當條件未被滿足時，即使電晶體162的關閉狀態電流夠小，仍難以確保充分的保持週期。這是因為除了電晶體162的關閉狀態電流以外之漏電流(如、產生在源極電極和閘極電極之間的漏電流)大。如此，可說明此實施例所揭示的半導體裝置滿足上述關係較佳。
滿足C1C2較佳。當C1較大時，當浮動閘極部FG的電位受第五配線控制時(如、在讀取時)，可抑制第五配線的電位變化。
當滿足上述關係時，可實現更令人滿意的半導體裝置。需注意的是，R1及R2受電晶體160及電晶體162的閘極絕緣層控制。此亦應用到C1及C2。因此，適當設定閘極絕緣層的材料、厚度等等較佳，使得能夠滿足上述關係。
在此實施例所說明之半導體裝置中，節點FG具有類似於快閃記憶體等等的浮動閘極電晶體之浮動閘極的效果，但是此實施例的節點FG具有實質上不同於快閃記憶體等等的浮動閘極的特徵。在快閃記憶體的例子中，因為施加到控制閘極的電壓高，所以必須在單元之間保持適當距離，以防止電位受到鄰接單元的浮動閘極影響。這是妨礙高度整合半導體裝置的因素之一。此因素係由於在施加高電場時隧道電流流動之快閃記憶體的基本原理。
另外，因為快閃記憶體的上述原理，所以絕緣膜的劣化繼續下去，如此在重寫次數上有限制之問題發生(約104至105次)。
根據所揭示的發明之半導體裝置係由包括氧化物半導體的電晶體之交換來操作，及不使用上述由隧道電流之電荷注射的原理。也就是說，不需要電荷注射用的高電場，不像快閃記憶體一樣。因此，不需要考慮來自鄰接單元之控制閘極的高電場之影響，如此有助於高度整合。
另外，未利用隧道電流的電荷注射，此意指沒有使記憶體單元劣化的成因。換言之，根據所揭示的發明之半導體裝置具有比快閃記憶體還高的耐久性和可靠性。
此外，與快閃記憶體比較，不需要高電場和不需要大的周邊電路(例如升壓電路)也是有利點。
在包括在電容器元件164中之絕緣層的介電常數εr1不同於形成電晶體160之閘極電容器的絕緣層之介電常數εr2的例子中，在滿足2‧S2S1(S2S1較佳)的同時滿足C1C2是容易的，其中S1為包括在電容器元件164中之絕緣層的面積，而S2為形成電晶體160之閘極電容器的絕緣層之面積。也就是說，在滿足包括在電容器元件164中之絕緣層的面積是小的同時滿足C1C2是容易的。尤其是，例如，諸如氧化鉿等由高k材料所形成之膜，或者諸如氧化鉿等高k材料所形成之膜和由氧化物半導體所形成之膜的堆疊被用於包括在電容器元件164中之絕緣層，使得εr1可被設定成10或更高、15或更高較佳，及氧化矽被用於形成電晶體160之閘極電容器的絕緣層，使得εr2可被設定成3至4。
此種結構的組合能夠更高度整合根據所揭示的發明之半導體裝置。
需注意的是，在上述說明中使用電子是多數載子之n通道電晶體；無須說，可使用電洞是多數載子之p通道電晶體來取代n通道電晶體。
如上述，根據所揭示的發明之實施例的半導體裝置具有非揮發性記憶體單元，其包括寫入電晶體，其中在關閉狀態中源極和汲極之間的漏電流(關閉狀態電流)小；讀取電晶體，係使用不同於寫入電晶體的半導體材料之半導體材料所形成；以及電容器。
寫入電晶體的關閉狀態電流在室溫中(如、25℃)低於或等於100 zA(1×10-19 A)較佳、低於或等於10 zA(1×10-20 A)更好、低於或等於1 zA(1×10-21 A)仍更好。在包括矽之電晶體的例子中，難以達成此種小的關閉狀態電流。然而，在藉由適當條件下處理氧化物半導體所獲得之電晶體中，可達成小的關閉狀態電流。因此，包括氧化物半導體之電晶體被使用作為寫入電晶體較佳。
此外，包括氧化物半導體之電晶體具有小的次臨界擺動值(S值)，使得即使遷移率極低交換率仍夠高。因此，藉由使用此電晶體作為寫入電晶體，指定給節點FG之寫入脈衝的上升會非常急遽。另外，關閉狀態電流小，如此可降低保持在節點FG中之電荷量。也就是說，藉由使用包括氧化物半導體之電晶體作為寫入電晶體，可以高速執行資料的重寫。
關於讀取電晶體，雖然並未限制關閉狀態電流，但是使用以高速操作之電晶體較佳，以增加讀取率。例如，使用具有十億分之一秒或更快之交換率的電晶體作為讀取電晶體較佳。
藉由開通寫入電晶體，使得電位被供應到寫入電晶體之源極電極和汲極電極的其中之一、電容器的一電極、和讀取電晶體的閘極電極彼此電連接之節點，而後關閉寫入電晶體，使得在節點中保持預定的電荷量，而將資料寫入記憶體單元。此處，寫入電晶體的關閉狀態電流極小；如此，長時間保持供應到節點之電荷。當關閉狀態電流例如大體上為0時，可不需要習知DRAM所需之更新操作，或更新操作的頻率明顯是低的(如、約一個月或一年一次)。因此，可充分降低半導體裝置的電力消耗。
另外，可藉由覆寫新資料到記憶體單元來直接重寫資料。因此，不需要快閃記憶體等等所需之拭除操作，使得可防止由於拭除操作所導致之操作速度的降低。換言之，可實現半導體裝置的高速操作。而且，不需要習知浮動閘極電晶體寫入和拭除資料所需之高電壓；如此，可進一步降低半導體裝置的電力消耗。在寫入兩階段(一位元)的資料之例子中，在各記憶體單元中，根據此實施例之供應到記憶體單元的最高電壓(同時施加到記憶體單元的各別終端之最高電位和最低電位之間的差)可以是5 V或更低、3 V或更低較佳。
設置在根據本揭示的發明之半導體裝置中的記憶體單元可至少包括寫入電晶體、讀取電晶體、和電容器。另外，甚至當電容器的面積小時仍可操作記憶體單元。因此，例如，與在各記憶體單元中需要六個電晶體之SRAM比較，各記憶體單元的面積夠小；如此，可將記憶體單元高密度排列在半導體裝置中。
在習知浮動閘極電晶體中，在寫入操作期間電荷在閘極絕緣膜(隧道絕緣膜)中行進，使得無法避免閘極絕緣膜(隧道絕緣膜)的劣化。反之，在根據本發明的實施例之記憶體單元中，藉由寫入電晶體的交換操作來寫入資料；因此，可解決習知上被認為是問題之閘極絕緣膜的劣化。此意謂原則上寫入次數沒有限制，及寫入耐久性非常高。例如，在根據本發明的實施例之記憶體單元中，甚至在寫入資料1×1019或更多次(十億或更多次)之後，電流-電壓特性仍不會劣化。
另外，在使用包括氧化物半導體之電晶體作為記憶體單元的寫入電晶體之例子中，甚至在例如高溫150℃中記憶體單元的電流-電壓特性仍不會劣化，因為氧化物半導體通常具有寬能帶隙3.0 eV至3.5 eV，及包括極少的熱激發載子。
由於密集研究，本發明人已成功首次發現，包括氧化物半導體之電晶體具有絕佳特性，因為甚至在高溫150℃中特性仍不劣化並且關閉狀態電流低於或等於極小的100 zA。根據所揭示的發明之實施例，藉由使用具有此種絕佳特性之電晶體作為記憶體單元的寫入電晶體，而提供具有新穎特徵的半導體裝置。
需注意的是，此實施例所說明之結構、方法等等可與其他實施例所說明之結構、方法等等的任一者適當組合。
(實施例2)
在此實施例中，將說明上述實施例所說明之半導體裝置的應用例子。尤其是，將說明上述實施例所說明的半導體裝置被排列成矩陣之半導體裝置的例子。
圖2為具有m×n位元的記憶體容量之半導體裝置的電路圖之例子。
根據本發明的實施例之半導體裝置包括：記憶體單元陣列，其中m字元線WL、m第二信號線S2、n位元線BL、n源極線SL、n第一信號線S1、和複數個記憶體單元1100被排列成m(列)(在垂直方向上)×n(行)(在水平方向上)(m及n為自然數)的矩陣；及周邊電路，諸如第一驅動器電路1111、第二驅動器電路1112、第三驅動器電路1113、和第四驅動器電路1114等。此處，上述實施例所說明的組態(圖1A-1中的組態)係應用到記憶體單元1100。
也就是說，記憶體單元1100的每一個包括第一電晶體、第二電晶體、和電容器。第一電晶體的閘極電極、第二電晶體之源極電極和汲極電極的其中之一、及電容器的一電極係彼此電連接。源極線SL和第一電晶體的源極電極係彼此電連接。位元線BL和第一電晶體的汲極電極係彼此電連接。第一信號線S1及第二電晶體之源極電極和汲極電極的其中另一個係彼此電連接。第二信號線S2及第二電晶體的閘極電極係彼此電連接。字元線WL和電容器的另一電極係彼此電連接。
另外，記憶體單元1100串聯電連接在源極線SL和位元線BL之間。例如，第i列和第j行(i,j)的記憶體單元1100(i為大於或等於1及小於或等於m之整數，及j為大於或等於1及小於或等於n之整數)係電連接到源極線SL(j)、位元線BL(j)、第一信號線S1(j)、字元線WL(i)、和第二信號線S2(i)。
源極線SL和位元線BL係電連接到第一驅動器電路1111。第一信號線S1係電連接到第二驅動器電路1112。第二信號線S2係電連接到第三驅動器電路1113。字元線WL係電連接到第四驅動器電路1114。此處需注意的是，第一驅動器電路1111、第二驅動器電路1112、第三驅動器電路1113、及第四驅動器電路1114被分開設置；然而，所揭示的發明並不侷限於此。可使用具有任一個功能或任一些功能之解碼器。
接著，將參考圖3的時序圖說明圖2中之半導體裝置的寫入操作和讀取操作。
雖然為了簡化將說明兩列和兩行的半導體裝置之操作，但是所揭示的發明並不侷限於此。
圖3為圖2中的半導體裝置之操作圖。在圖3中，S1(1)及S1(2)為第一信號線S1的電位；S2(1)及S2(2)為第二信號線S2的電位；BL(1)及BL(2)為位元線BL的電位；WL(1)及WL(2)為字元線WL的電位；以及SL(1)及SL(2)為源極線SL的電位。
首先，將說明寫入資料到在第一列中之記憶體單元1100(1,1)和記憶體單元1100(1，2)，及從在第一列中之記憶體單元1100(1，1)和記憶體單元1100(1,2)讀取資料。需注意的是，在下面說明中，假設欲待寫入到記憶體單元1100(1,1)之資料為“1”，而欲待寫入到記憶體單元1100(1,2)之資料為“0”。
首先，將說明寫入。在第一列的寫入週期中，電位VH係供應到第一列的第二信號線S2(1)，使得第一列的第二電晶體被開通。另外，電位0 V係供應到第二列的第二信號線S2(2)，使得第二列的第二電晶體被關閉。
接著，電位V2和電位0 V係分別供應到第一行的第一信號線S1(1)和第二行的第一信號線S1(2)。
結果，電位V2和電位0 V係分別施加到記憶體單元1100(1,1)的浮動閘極部FG和記憶體單元1100(1,2)的浮動閘極部FG。此處，電位V2高於第一電晶體的臨界電壓。然後，第一列的第二信號線S2(1)之電位被設定成0 V，使得第一列的第二電晶體被關閉。如此，完成寫入。
需注意的是，字元線WL(1)及WL(2)被設定在0 V。另外，在第一行之第一信號線S1(1)的電位改變成0 V之前，第一列之第二信號線S2(1)的電位被設定0 V。假設在記憶體元件中，電連接到字元線WL的終端為控制閘極電極、第一電晶體的源極電極為源極電極、和第二電晶體的汲極電極為汲極電極，則已寫入資料之記憶體元件的臨界電壓在資料“0”時為VW0，而在資料“1”時為VW1。此處，記憶體單元的臨界電壓意指連接到字元線WL之終端的電壓，其改變第一電晶體的源極電極和汲極電極之間的電阻。需注意的是，滿足VW0>0>VW1。
然後，將說明讀取。在第一列的讀取週期中，電位0 V及電位VL係分別供應到第一列的字元線WL(1)及第二列的字元線WL(2)。電位VL低於臨界電壓VW1。當WL(1)在電位0 V時，在第一列中，儲存資料“0”之記憶體單元的第一電晶體被關掉，及儲存資料“1”之記憶體單元的第一電晶體被開通。當字元線WL(2)在電位VL時，在第二列中，不是儲存資料“0”就是資料“1”之記憶體單元的第二電晶體被關掉。
接著，電位0 V係供應到第一行的源極線SL(1)及第二行的源極線SL(2)。
結果，在位元線BL(1)和源極線SL(1)之間的記憶體單元1100(1,1)之電晶體被開通，藉以具有低電阻，而在位元線BL(2)和源極線SL(2)之間的記憶體單元之電晶體被關掉，藉以具有高電阻。連接到位元線BL(1)和位元線BL(2)之讀取電路可依據位元線BL之間的電阻差來讀取資料。
另外，電位0 V及電位VL係分別供應到第二信號線S2(1)及第二信號線S2(2)，使得所有第二電晶體被關掉。第一列的浮動閘極部FG之電位為0 v或V2；如此，第二信號線S2(1)的電位被設定成0 V，藉以第一列的第二電晶體二者可被關掉。另一方面，若電位VL係供應到字元線WL(2)，則第二列的浮動閘極部FG之電位低於直接在資料寫入之後時的電位。因此，為了防止第二電晶體被開通，第二信號線S2(2)的電位被設定成低的，類似於字元線WL(2)的電位。如此，所有第二電晶體可被關掉。
接著，圖4圖解包括在第一驅動器電路1111中之讀取電路。讀取電路係經由位元線BL連接到記憶體單元。此外，讀取電路包括：電晶體，其閘極電極和源極或汲極電極係連接到Vdd；以及時控反相器。將說明使用圖4之電路的例子中之輸出電位。此處，將說明圖4之讀取電位係連接到位元線BL(1)及BL(2)的每一個之例子。因為位元線BL(1)和源極線SL(1)之間的電阻是低的，所以低電位係供應到時控反相器，及輸出D(1)為信號High。因為位元線BL(2)和源極線SL(2)之間的電阻是高的，所以高電位係供應到時控反相器，及輸出D(2)為信號Low。
關於操作電壓，可假設例如滿足Vdd=2V、V2=1.5 V、VH=2 V、及VL=-2 V。
此實施例所說明之結構、方法等等可與其他實施例所說明之結構、方法等等的任一者適當組合。
(實施例3)
在此實施例中，將說明上述實施例所說明的半導體裝置被排列成矩陣之半導體裝置的另一例子。
圖5圖解具有m×n位元的記憶體容量之半導體裝置的電路之例子圖。
圖5之半導體裝置包括：記憶體單元陣列，其中m字元線WL、m第一信號線S1、n位元線BL、n源極線SL、n第二信號線S2、和複數個記憶體單元1100被排列成m(列)(在垂直方向上)×n(行)(在水平方向上)(m及n為自然數)的矩陣；及周邊電路，諸如第一驅動器電路1111、第二驅動器電路1112、第三驅動器電路1113、和第四驅動器電路1114等。此處，上述實施例所說明的組態(圖1A-1中的組態)係應用到記憶體單元1100。
另外，記憶體單元1100的每一個包括第一電晶體、第二電晶體、和電容器。第一電晶體的閘極電極、第二電晶體之源極電極和汲極電極的其中之一、及電容器的一電極係彼此電連接。源極線SL和第一電晶體的源極電極係彼此電連接。位元線BL和第一電晶體的汲極電極係彼此電連接。第一信號線S1及第二電晶體之源極電極和汲極電極的其中另一個係彼此電連接。第二信號線S2及第二電晶體的閘極電極係彼此電連接。字元線WL和電容器的另一電極係彼此電連接。
在圖5中，第i列和第j行(i,j)的記憶體單元1100(i為大於或等於1及小於或等於m之整數，及j為大於或等於1及小於或等於n之整數)係電連接到源極線SL(j)、位元線BL(j)、字元線WL(i)、第一信號線S1(i)、和第二信號線S2(i)。
在圖5中，位元線BL和源極線SL係電連接到第一驅動器電路1111。第二信號線S2係電連接到第二驅動器電路1112。第一信號線S1係電連接到第三驅動器電路1113。字元線WL係電連接到第四驅動器電路1114。
圖6為部分不同於圖5者之具有m×n位元的記憶體容量之半導體裝置的電路圖之例子。
圖6之半導體裝置包括：記憶體單元陣列，其中m位元線BL、m源極線SL、m第二信號線S2、n字元線WL、n第一信號線S1、和複數個記憶體單元1100被排列成m(列)(在垂直方向上)×n(行)(在水平方向上)(m及n為自然數)的矩陣；及周邊電路，諸如第一驅動器電路1111、第二驅動器電路1112、第三驅動器電路1113、和第四驅動器電路1114等。此處，上述實施例所說明的組態(圖1A-1中的組態)係應用到記憶體單元1100。
在圖6中，第i列和第j行(i,j)的記憶體單元1100(i為大於或等於1及小於或等於m之整數，及j為大於或等於1及小於或等於n之整數)係電連接到位元線BL(i)、源極線SL(i)、第二信號線S2(i)、字元線WL(j)、和第一信號線S1(j)。
在圖6中，字元線WL係電連接到第一驅動器電路1111。第一信號線S1係電連接到第二驅動器電路1112。第二信號線S2係電連接到第三驅動器電路1113。位元線BL和源極線SL係電連接到第四驅動器電路1114。
圖7之半導體裝置包括：記憶體單元陣列，其中m位元線BL、m源極線SL、m第一信號線S1、n字元線WL、n第二信號線S2、和複數個記憶體單元1100被排列成m(列)(在垂直方向上)×n(行)(在水平方向上)(m及n為自然數)的矩陣；及周邊電路，諸如第一驅動器電路1111、第二驅動器電路1112、第三驅動器電路1113、和第四驅動器電路1114等。此處，上述實施例所說明的組態(圖1A-1中的組態)係應用到記憶體單元1100。
在圖7中，第i列和第j行(i,j)的記憶體單元1100(i為大於或等於1及小於或等於m之整數，及j為大於或等於1及小於或等於n之整數)係電連接到源極線SL(i)、位元線BL(i)、字元線WL(j)、第一信號線S1(i)、和第二信號線S2(j)。
在圖7中，字元線WL係電連接到第一驅動器電路1111。第二信號線S2係電連接到第二驅動器電路1112。第一信號線S1係電連接到第三驅動器電路1113。位元線BL和源極線SL係電連接到第四驅動器電路1114。
需注意的是，圖5、圖6、及圖7中之半導體裝置的電路之操作類似於圖2中之半導體裝置的電路之操作；因此，省略詳細說明。圖5、圖6、及圖7中的半導體裝置之電路的操作可參考圖3之時序圖。
藉由將關閉狀態電流極小之氧化物半導體用於圖5、圖6、及圖7中的半導體裝置，所儲存的資料可被保留極長的一段時間。換言之，可充分降低電力消耗，因為不需要更新操作或更新操作的頻率極低。而且，甚至當未供應電力時仍可長時間保留所儲存的資料。
另外，在圖5、圖6、及圖7中的半導體裝置中，寫入資料不需要高電壓，及元件的劣化未變成問題。因此，圖5、圖6、及圖7中之半導體裝置的每一個未限制重寫次數，此本來為習知非揮發性記憶體的問題；並且可大幅提高其可靠性。另外，依據電晶體的開通狀態和關閉狀態來執行資料的寫入，使得能夠容易實現高速操作。此外，具有不需要拭除資料的操作之有利點。
另外，因為可以足夠高的速度來操作包括氧化物半導體以外的材料之電晶體，所以此電晶體與包括氧化物半導體之電晶體的組合可充分確保半導體裝置之高速操作(如、資料的讀取操作)。而且，利用包括除了氧化物半導體以外的材料之電晶體，可令人滿意地實現需要高速操作之各種電路(諸如邏輯電路和驅動器電路等)。
如此，可藉由包括包括除了氧化物半導體以外的材料之電晶體和包括氧化物半導體之電晶體二者，可實現具有新穎特徵的半導體裝置。
此實施例所說明之結構、方法等等可與其他實施例所說明之結構、方法等等的任一者適當組合。
(實施例4)
在此實施例中，將參考圖8A及8B、圖9A至9H、和圖10A至10E說明根據所揭示發明的實施例之半導體裝置的結構和製造方法。
<半導體裝置的橫剖面結構和平面結構>
圖8A及8B圖解半導體裝置的結構之例子。圖8A為半導體裝置的橫剖面圖，而圖8B為半導體裝置的平面圖。此處，圖8A對應於圖8B中沿著線A1-A2及線B1-B2所取之橫剖面。圖8A及8B所示之半導體裝置包括：包括除了氧化物半導體以外的材料之電晶體160在下部；以及包括氧化物半導體之電晶體162在上部。能夠容易以高速操作包括除了氧化物半導體以外的材料之電晶體。另一方面，包括氧化物半導體之電晶體由於其特性可長時間保持電荷。
雖然在此處電晶體二者都是n通道電晶體，但是無須說，可使用p通道電晶體。因為所揭示的發明之技術本質在於將氧化物半導體用在電晶體162中，使得可儲存資料，所以不一定限制半導體裝置的特別結構為此處所說明的結構。
圖8A及8B之電晶體160包括：通道形成區116，其設置在包括半導體材料(如、矽)之基板100中；雜質區114和高濃度雜質區120(這些區域亦被統一簡稱作雜質區)，其被設置，使得通道形成區116夾置在雜質區114和高濃度雜質區120之間；閘極絕緣層108，其係設置在通道形成區116之上；閘極電極110，其係設置在閘極絕緣層108之上；以及源極或汲極電極130a和源極或汲極電極130b，係電連接到雜質區114。
側壁絕緣層118係設置在閘極電極110的側表面上。高濃度雜質區120位在當從垂直於基板100的表面之方向看時未與側壁絕緣層118重疊的基板100之區域中。金屬化合物區124被定位與高濃度雜質區120相接觸。元件隔離絕緣層106係設置在基板100之上，以便包圍電晶體160。中間層絕緣層126和中間層絕緣層128被設置，以便覆蓋電晶體160。經由形成在中間層絕緣層126和中間層絕緣層128中之開口，源極或汲極電極130a和源極或汲極電極130b的每一個係電連接到金屬化合物區124。也就是說，經由金屬化合物區124，源極或汲極電極130a和源極或汲極電極130b的每一個係電連接到高濃度雜質區120和雜質區114。另外，經由形成在中間層絕緣層126和中間層絕緣層128中之開口，電極130c係電連接到閘極電極110。需注意的是，在某些例子中，為了整合電晶體160等等並未形成側壁絕緣層118。
圖8A及8B之電晶體162包括：源極或汲極電極142a和源極或汲極電極142b，其係設置在中間層絕緣層128之上；氧化物半導體層144，其係電連接到源極或汲極電極142a和源極或汲極電極142b；閘極絕緣層146，其覆蓋源極或汲極電極142a、源極或汲極電極142b、和氧化物半導體層144；以及閘極電極148a，其係設置在閘極絕緣層146之上，以便與氧化物半導體層144重疊。此處，電晶體160的閘極電極110係經由電極130c電連接到電晶體162的源極或汲極電極142a。
此處，藉由充分去除諸如氫等雜質或充分供應氧來淨化氧化物半導體層144較佳。尤其是，例如，氧化物半導體層144中之氫的濃度低於或等於5×1019 atoms/cm3、5×1018 atoms/cm3較佳、5×1017 atoms/cm3更好。需注意的是，以二次離子質譜儀(SIMS)測量氧化物半導體層144中之氫的濃度。如此，在充分降低氫濃度使得氧化物半導體層被淨化，及藉由充分供應氧來降低由於氧不足所導致的能帶隙中之缺陷位準的氧化物半導體層144中，載子密度低於1×1012/cm3、低於1×1011/cm3較佳、低於1.45×1010/cm3更好。例如，在室溫中，關閉狀態電流(此處為每微米通道寬度的電流)低於或等於100 zA/μm(1 zA(10-21安培)為1×10-21 A)、低於或等於10 zA/μm較佳。藉由使用此種i型(本徵)或實質上為i型氧化物半導體，可獲得具有極佳關閉狀態特性之電晶體162。
需注意的是，在圖8A及8B之電晶體162中，氧化物半導體層144未被處理成島型；因此，可防止由於處理中的蝕刻所導致之氧化物半導體層144的污染。
電容器164包括：源極或汲極電極142a、氧化物半導體層144、閘極絕緣層146、和電極148b。也就是說，源極或汲極電極142a充作電容器164的一電極，而電極148b充作電容器164的另一電極。
需注意的是，在圖8A及8B之電晶體164中，將氧化物半導體層144和閘極絕緣層146堆疊，藉以可充分確保源極或汲極電極142a和電極148b之間的絕緣。
需注意的是，在電晶體162和電容器164中，使源極或汲極電極142a和源極或汲極電極142b的端部位成錐形較佳。此處，例如，錐角大於或等於30°及小於或等於60°。需注意的是，在從垂直於橫剖面(垂直於基板的表面之平面)的方向觀察此層之例子中，錐角為具有錐形之層(如、源極或汲極電極142a)的側表面和底表面所形成之傾斜角度。使源極或汲極電極142a和源極或汲極電極142b的端部位成錐形，藉以可提高與氧化物半導體層144的覆蓋範圍，及可防止分離。
另外，中間層絕緣層150係設置在電晶體162和電容器164之上，及中間層絕緣層152係設置在中間層絕緣層150之上。
<半導體裝置之製造方法>
接著，將說明製造半導體裝置之方法的例子。首先，下面將參考圖9A至9H說明製造下部中之電晶體160的方法，而後，將參考圖10A至10E說明製造上部中之電晶體162的方法。
<製造下部中之電晶體的方法>
首先，備製包括半導體材料之基板100(見圖9A)。作為包括半導體材料之基板100，可使用由矽、碳化矽等等所製成的單晶半導體基板或多晶半導體基板；由矽鍺等等所製成的化合物半導體基板；SOI基板等等。此處，將說明使用單晶矽基板作為包括半導體材料之基板100的例子。需注意的是，通常，“SOI基板”一詞意指矽層係設置在絕緣表面上之基板。在此說明書等等中，“SOI基板”一詞又意指包括矽以外的材料之半導體層係設置在絕緣表面上的基板。也就是說，包括在“SOI基板”中之半導體層不侷限於矽層。而且，SOI基板可以是具有半導體層係設置在諸如玻璃基板等絕緣基板之上且具有絕緣層位在其間的結構之基板。
充作用以形成元件隔離絕緣層之遮罩的保護層102係形成在基板100之上(見圖9A)。作為保護層102，例如，可使用使用諸如氧化矽、氮化矽、或氮氧化矽等材料所形成的絕緣層。需注意的是，在此步驟之前或之後，給予n型導電性的雜質元素或給予p型導電性的雜質元素可添加到基板100，以控制電晶體的臨界電壓。當包括在基板100中之半導體材料為矽時，可使用磷、砷等等作為給予n型導電性之雜質。可使用硼、鋁、鎵等等作為給予p型導電性的雜質。
接著，未被覆蓋有保護層102的區域中(在露出區中)之基板100的部分係藉由使用保護層102作為遮罩的蝕刻來去除。如此，形成與其他半導體區隔離之半導體區104(見圖9B)。作為蝕刻，執行乾蝕刻較佳，但是可執行濕蝕刻。可根據欲待蝕刻的材料來適當選擇蝕刻氣體和蝕刻劑。
然後，絕緣層被形成，以便覆蓋半導體區104，及與半導體區104重疊之區域中的絕緣層被選擇性蝕刻，使得元件隔離絕緣層106被形成(見圖9B)。絕緣層係使用氧化矽、氮化矽、氮氧化矽等等所形成。作為用以去除絕緣層之方法，具有蝕刻處理和諸如CMP處理等拋光處理，及可利用它們之中的任一者。需注意的是，在形成半導體區104之後或者在形成元件隔離絕緣層106之後去除保護層102。
接著，絕緣層係形成在半導體區104之上，及包括導電材料的層係形成在絕緣層之上。
稍後，絕緣層充作閘極絕緣層，及絕緣層具有使用藉由使用CVD法、濺鍍法等等所形成之包括氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、鉿矽酸鹽(HfSixOy(x>0,y>0))、添加氮之鉿矽酸鹽(HfSixOy(x>0,y>0))、添加氮之鉿鋁酸鹽(HfAlxOy(x>0,y>0))等等的任一者之膜的單層結構或堆疊結構較佳。另一選擇是，可以藉由高密度電漿處理或熱激發處理將半導體區104的表面氧化或氮化之此種方法來形成絕緣層。可使用例如諸如He(氦)、Ar(氬)、Kr(氪)、或Xe(氙)等稀有氣體和諸如氧、氧化氮、氨、氮、或氫等氣體之混合氣體來執行高密度電漿處理。絕緣層可具有厚度例如大於或等於1 nm及小於或等於100 nm、大於或等於10 nm及小於或等於50 nm較佳。
包括導電材料之層係可使用諸如鋁、銅、鈦、鉭、或鎢等金屬材料來形成。包括導電材料之層係可使用諸如多晶矽等半導體材料來形成。並未特別限制形成包括導電材料之層的方法，及可利用諸如蒸發法、CVD法、濺鍍法、及旋轉塗佈法等各種膜形成法。需注意的是，在此實施例中，說明包括導電材料之層係使用金屬材料來形成時的例子。
之後，絕緣層和包括導電材料之層被選擇性蝕刻，使得閘極絕緣層108和閘極電極110被形成(見圖9C)。
接著，覆蓋閘極電極110之絕緣層112被形成(見圖9C)。然後，具有淺接合深度之雜質區114係藉由添加磷(P)、砷(As)等等到半導體區104來形成(見圖9C)。需注意的是，此處添加磷或砷以形成n通道電晶體；在形成p通道電晶體之例子中可添加諸如硼(B)或鋁(Al)等雜質元素。利用形成雜質區114，通道形成區116係形成在閘極絕緣層108下方的半導體區104中(見圖9C)。此處，可適當設定所添加之雜質的濃度；然而，當大幅降低半導體元件的尺寸時，增加濃度較佳。此處利用在形成絕緣層112之後形成雜質區114的步驟；另一選擇是，可在形成雜質區114之後形成絕緣層112。
接著，形成側壁絕緣層118(見圖9D)。絕緣層被形成，以便覆蓋絕緣層112，而後接受高度各向異性蝕刻處理，藉以可以自我對準方式來形成側壁絕緣層118。此時，部分蝕刻絕緣層112，使得閘極電極110的頂表面和雜質區114的頂表面被露出較佳。需注意的是，在某些例子中，為了高度整合並未形成側壁絕緣層118。
然後，絕緣層被形成，以便覆蓋閘極電極110、雜質區114、側壁絕緣層118等等。接著，將磷(P)、砷(As)等等添加到絕緣層與雜質區114相接觸之區域，使得高濃度雜質區120被形成(見圖9E)。之後，去除絕緣層，及金屬層122被形成，以便覆蓋閘極電極110、側壁絕緣層118、高濃度雜質區120等等(見圖9E)。諸如真空蒸發法、濺鍍法、及旋轉塗佈法等各種膜形成法可被用於形成金屬層122。金屬層122係使用與包括在半導體區104中的半導體材料起化學作用而成為低電阻金屬化合物之金屬材料來形成較佳。此種金屬材料的例子為鈦、鉭、鎢、鎳、鈷、及鉑。
接著，熱處理被執行，使得金屬層122與半導體材料起化學作用。如此，與高濃度雜質區120相接觸之金屬化合物區124被形成(見圖9F)。需注意的是，當閘極電極110係使用多晶矽等等所形成時，金屬化合物區亦被形成在與金屬層122相接觸的閘極電極110之區域中。
作為熱處理，例如，可利用以閃光燈的輻射。雖然無須說可使用另一熱處理法，但是使用可極短時間達成熱處理之方法較佳，以提高形成金屬化合物時之化學反應的可控制性。需注意的是，金屬化合物區係使用金屬材料和半導體材料的化學反應來形成，及具有足夠高的導電性。形成金屬化合物區可充分降低電阻和提高元件特性。需注意的是，在形成金屬化合物區124之後去除金屬層122。
然後，中間層絕緣層126和中間層絕緣層128被形成，以便覆蓋上述步驟所形成之組件(見圖9G)。中間層絕緣層126和中間層絕緣層128係可使用包括諸如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭等無機絕緣材料之材料來形成。而且，中間層絕緣層126和中間層絕緣層128係可使用諸如聚醯亞胺或丙烯酸樹脂等有機絕緣材料來形成。需注意的是，此處利用中間層絕緣層126和中間層絕緣層128的堆疊結構；然而，所揭示的發明之實施例並不侷限於此。亦可利用單層結構或包括三或多層之堆疊結構。在形成中間層絕緣層128之後，藉由CMP處理、蝕刻處理等等將其表面平面化較佳。
到達金屬化合物區124之開口係形成在中間層絕緣層中，及在開口中形成源極或汲極電極130a和源極或汲極電極130b(見圖9H)。可以例如藉由PVD法、CVD法等等將導電層形成在包括開口之區域中，而後藉由蝕刻處理、CMP處理等等去除導電層的部分之此種方法來形成源極或汲極電極130a和源極或汲極電極130b。
尤其是，能夠利用例如藉由PVD法將薄的鈦膜形成在包括開口之區域中、藉由CVD法形成薄的氮化鈦膜、而後形成鎢膜以便嵌入在開口中之方法。此處，藉由PVD法所形成之鈦膜具有降低形成在形成鈦膜之表面上的氧化物膜(諸如自然氧化物膜等)之功能，藉以降低與下電極等等(此處為金屬化合物區124)的接觸電阻。形成鈦膜之後所形成之氮化鈦膜具有防止導電材料擴散之障壁功能。可在形成鈦、氮化鈦等等的障壁膜之後，以電鍍法形成銅膜。
需注意的是，在源極或汲極電極130a和源極或汲極電極130b係藉由去除導電層的部分所形成之例子中，處理被執行，使得能夠使表面平面化較佳。例如，當薄的鈦膜或薄的氮化鈦膜形成在包括開口的區域中，而後鎢膜被形成，以便嵌入在開口中時，可去除過量的鎢、鈦、氮化鈦等等，及可藉由隨後的CMP處理來提高表面的平坦性。以此種方式將包括源極或汲極電極130a和源極或汲極電極130b之表面平面化，使得在稍後步驟中令人滿意的形成電極、配線、絕緣層、半導體層等等。
需注意的是，此處只圖示與金屬化合物區124相接觸之源極或汲極電極130a和源極或汲極電極130b；然而，亦可在此步驟中形成與閘極電極110等等相接觸之電極。並未特別限制用於源極或汲極電極130a和源極或汲極電極130b之材料，及可使用各種導電材料。例如，可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等導電材料。考量稍後執行的熱處理，使用具有足夠承受此熱處理的耐熱性之材料來形成源極或汲極電極130a和源極或汲極電極130b較佳。
經由上述步驟，使用包括半導體材料之基板100的電晶體160被形成(見圖9H)。可以高速操作包括除了氧化物半導體以外的材料之電晶體160。
需注意的是，可在上述步驟之後另形成電極、配線、絕緣層等等。當配線具有包括中間層絕緣層和導電層的堆疊結構之多層結構時，可設置高度整合的半導體裝置。
<製造上部中之電晶體的方法>
接著，將參考圖10A至10E說明在中間層絕緣層128之上製造電晶體162的步驟。需注意的是，圖10A至10E圖解在中間層絕緣層128之上製造電極、電晶體162等等之步驟；因此，省略位在電晶體162下方的電晶體160等等。
首先，導電層係形成在中間層絕緣層128之上且被選擇性蝕刻，使得源極或汲極電極142a和源極或汲極電極142b被形成(見圖10A)。
導電層係可藉由以濺鍍法為代表之PVD法或諸如電漿CVD法等CVD法來形成。作為用於導電層的材料，可使用選自鋁、鉻、銅、鉭、鈦、鉬、和鎢之元素；包括這些元素的任一者作為成分之合金等等。可使用錳、鎂、鋯、及鈹的任一者，或者包括這些的其中二者或更多之組合的材料。可使用與選自鈦、鉭、鎢、鉬、鉻、釹、和鈧的元素組合之鋁，或者包括這些的其中二者或更多之組合的材料。
導電層可具有單層結構或包括兩或多層之堆疊結構。例如，可指定鈦膜或氮化鈦膜的單層結構，包括矽的鋁膜之單層結構，鈦膜堆疊在鋁膜之上的兩層結構，鈦膜堆疊在氮化鈦膜之上的兩層結構，鈦膜、鋁膜、和鈦膜以此順序堆疊之三層結構等等。需注意的是，在導電層具有鈦膜或氮化鈦膜之單層結構的例子中，具有源極或汲極電極142a和源極或汲極電極142b可容易被處理成錐形之有利點。
另一選擇是，導電層係可使用導電金屬氧化物來形成。作為導電金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，在某些例子中縮寫成ITO)、氧化銦-氧化鋅合金(In2O3-ZnO)、或者包括矽或氧化矽之這些金屬氧化物材料的任一者。
導電層被蝕刻，使得使源極或汲極電極142a和源極或汲極電極142b的端部位成錐形較佳。此處，例如，錐角大於或等於30°及小於或等於60°。蝕刻被執行，使得使源極或汲極電極142a和源極或汲極電極142b的端部位成錐形，藉以可提高與稍後所形成之閘極絕緣層146的覆蓋範圍，及可防止分離。
電晶體的通道長度(L)係由源極或汲極電極142a的下邊緣部和源極或汲極電極142b的下邊緣部之間的距離所決定。需注意的是，關於用以形成在形成具有通道長度(L)小於25 nm之電晶體時所使用的遮罩之曝光，使用波長如幾奈米至幾十奈米一樣短的超紫外線較佳。利用超紫外線的曝光之解析度高及焦點深度大。由於這些原因，稍後所形成之電晶體的通道長度(L)可大於或等於10 nm及小於或等於1000 nm(1 μm)，及可以高速操作電路。而且，可藉由微型化降低半導體裝置的電力消耗。
需注意的是，充作基座之絕緣層係可設置在中間層絕緣層128之上。可藉由PVD法、CVD法等等來形成絕緣層。
另外，絕緣層係可形成在源極或汲極電極142a和源極或汲極電極142b之上。藉由設置絕緣層，可降低稍後所形成的閘極電極與源極及汲極電極142a及142b之間的寄生電容。
之後，氧化物半導體層144被形成，以便覆蓋源極或汲極電極142a和源極或汲極電極142b(見圖10B)。
作為氧化物半導體層144，可使用四金屬元素的氧化物，諸如In-Sn-Ga-Zn-O基的氧化物半導體等；三金屬元素的氧化物，諸如In-Ga-Zn-O基的氧化物半導體、In-Sn-Zn-O基的氧化物半導體、In-Al-Zn-O基的氧化物半導體、Sn-Ga-Zn-O基的氧化物半導體、Al-Ga-Zn-O基的氧化物半導體、或Sn-Al-Zn-O基的氧化物半導體等；兩金屬元素的氧化物，諸如In-Zn-O基的氧化物半導體、Sn-Zn-O基的氧化物半導體、Al-Zn-O基的氧化物半導體、Zn-Mg-O基的氧化物半導體、Sn-Mg-O基的氧化物半導體、或In-Mg-O基的氧化物半導體等；In-O基的氧化物半導體、Sn-O基的氧化物半導體、Zn-O基的氧化物半導體等等。
尤其是，當沒有電場時In-Ga-Zn-O基的氧化物半導體材料具有足夠高的電阻，如此可充分降低關閉狀態電流。此外，In-Ga-Zn-O基的氧化物半導體材料具有高的場效遷移率，如此適合作為用於半導體裝置的半導體材料。
作為In-Ga-Zn-O基的氧化物半導體材料的典型例子，指定以InGaO3(ZnO)m(m>0)表示者。此外，具有以M取代Ga且以InMO3(ZnO)m(m>0)表示之氧化物半導體材料。此處，M表示選自鎵(Ga)、鋁(Al)、鐵(Fe)、鎳(Ni)、錳(Mn)、鈷(Co)等等之一或多個金屬元素。例如，M可以是Ga、Ga及Al、Ga及Fe、Ga及Ni、Ga及Mn、Ga及Co等等。需注意的是，上述組成只是從晶體結構所獲得的例子。
具有以分子式In:Ga:Zn=1:x:y(x大於或等於0，及y大於或等於0.5及小於或等於5)所表示的組成之靶材被使用作為藉由濺鍍法形成氧化物半導體層144的靶材較佳。例如，可使用具有組成比In:Ga:Zn=1:1:1[分子比](x=1，y=1)之靶材(即、In2O3:Ga2O3:ZnO=1:1:2[莫耳比])。另一選擇是，可使用具有組成比In:Ga:Zn=1:1:0.5[分子比](x=1，y=0.5)之靶材、具有組成比In:Ga:Zn=1:1:2[分子比](x=1，y=2)之靶材、或具有組成比In:Ga:Zn=1:0:1[分子比](x=0，y=1)之靶材。
在此實施例中，具有非晶結構之氧化物半導體層144係藉由使用In-Ga-Zn-O基的金屬氧化物靶材以濺鍍法所形成。
金屬氧化物靶材中之金屬氧化物的相對密度為80%或更高、95%或更高較佳、99.9%或更高更好。藉由使用具有高相對密度之金屬氧化物靶材，氧化物半導體層144可被形成具有濃密結構。
形成氧化物半導體層144之大氣為稀有氣體(典型上為氬)大氣、氧大氣、或包括稀有氣體(典型上為氬)和氧之混合大氣較佳。尤其是，使用例如諸如氫、水、氫氧根、或氫化物等雜質被去除，使得濃度為1 ppm或更低(濃度為10 ppb或更低較佳)之高純度氣體的大氣較佳。
在形成氧化物半導體層144時，例如，欲待處理之物體被支托在保持在降壓下的處理室中，及欲待處理之物體被加熱，使得欲待處理之物體的溫度高於或等於100℃及低於550℃、高於或等於200℃及低於或等於400℃較佳。另一選擇是，形成氧化物半導體層144時之欲待處理的物體之溫度可以是室溫。然後，去除處理室中的濕氣，引進氫、水等等被去除之濺鍍氣體，及使用上述靶材，使得氧化物半導體層144被形成。藉由在加熱欲待處理的物體同時而形成氧化物半導體層144，可降低氧化物半導體層144中之雜質。另外，可降低由於濺鍍所導致的破壞。為了去除處理室中的濕氣，使用誘捕式真空泵較佳。例如，可使用低溫泵、離子繃、鈦昇華泵等等。可使用設置有冷凝阱之渦輪泵。藉由執行使用低溫泵等的抽空，可從處理室去除氫、水等等；如此，可降低氧化物半導體層144中之雜質濃度。
可在下面條件下形成氧化物半導體層144，例如：欲待處理的物體和靶材之間的距離為170 mm、壓力為0.4 Pa、直流(DC)電力為0.5 kW、及大氣為氧(氧：100%)大氣、氬(氬：100%)大氣、或包括氧和氬的混合大氣。需注意的是，脈衝式直流(DC)電源較佳，因為可降低灰塵(在膜形成時所形成之諸如粉末物質等)，及可使膜厚度均勻。氧化物半導體層144的厚度大於或等於1 nm及小於或等於50 nm、大於或等於1 nm及小於或等於30 nm較佳、大於或等於1 nm及小於或等於10 nm更好。利用具有此種厚度之氧化物半導體層144，可抑制隨著微型化所發生之短通道效應。需注意的是，適當厚度視欲待使用的氧化物半導體材料、半導體裝置的預期使用性等等而不同；因此，可根據材料、預期使用性等等來決定厚度。
需注意的是，在藉由濺鍍形成氧化物半導體層144之前，附著於形成表面(如、中間層絕緣層128的表面)的物質係藉由引進氬氣和產生電漿之逆向濺鍍來去除較佳。此處，逆向濺鍍為離子與欲待處理的表面碰撞，使得表面被修改之方法，與離子與濺鍍靶材碰撞之一般濺鍍相反。使離子與欲待處理的表面碰撞之方法的例子為：在氬氣中將高頻電壓施加到欲待處理的表面，使得電漿產生在欲待處理的物體附近。需注意的是，可使用氮大氣、氦大氣、氧大氣等等來取代氬大氣。
之後，在氧化物半導體層144上執行熱處理(第一熱處理)較佳。藉由第一熱處理，可去除氧化物半導體層144中之過量的氫(包括水和氫氧根)，可修改氧化物半導體層的結構，及可降低能帶隙中的缺陷位準。第一熱處理的溫度例如高於或等於300℃及低於550℃，或者高於或等於400℃及低於或等於500℃。
可以例如欲待處理的物體引進到使用電阻加熱元件之電爐內，並且在氮大氣中以450℃加熱一小時的此種方式來執行熱處理。在熱處理期間，氧化物半導體層144未暴露至空氣，以防止水和氫的進入。
熱處理設備並不侷限於電爐，及可使用以來自諸如加熱氣體等媒體的熱傳導或熱輻射來加熱欲待處理之物體的設備。例如，可使用諸如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)等快速熱退火(RTA)設備。LRTA設備為藉由從諸如鹵素燈、金屬鹵化物燈、氙弧光燈、碳弧光燈、高壓鈉燈、或高壓水銀燈等燈所發出的光之輻射(電磁波)來加熱欲待處理的物體之設備。GRTA設備為使用高溫氣體來執行熱處理之設備。作為氣體，使用不會由於熱處理而與欲待處理的物體起化學反應之鈍氣，例如氮或諸如氬等稀有氣體。
例如，作為第一熱處理，可以下面方式執行GRTA處理。將欲待處理的物體置放在已被加熱之鈍氣大氣中，加熱幾分鐘，及從鈍氣大氣中取出。GRTA處理能夠短時間高溫熱處理。而且，甚至當溫度超過欲待處理的物體之溫度上限時仍可利用GRTA處理。需注意的是，可在處理中將鈍氣切換成包括氧之氣體。這是因為可藉由在包括氧之大氣中執行第一熱處理來降低由於氧不足所導致的能帶隙中之缺陷位準。
需注意的是，作為鈍氣大氣，使用包括氮或稀有氣體(諸如氦、氖、或氬等)作為主要成分而未包括水、氫等之大氣較佳。例如，引進熱處理設備內之氮或諸如氦、氖、或氬等稀有氣體的純度高於或等於6N(99.9999 %)，7N(99.99999 %)較佳(即、雜質的濃度低於或等於1 ppm、低於或等於0.1 ppm較佳)。
在任一例子中，藉由第一熱處理來降低雜質，使得能夠獲得i型(本徵)或實質上為i型氧化物半導體層144。因此，可實現具有絕佳特性的電晶體。
上述熱處理(第一熱處理)具有去除氫、水等等之效果，如此可被稱作脫水處理，除氫處理等等。亦可在下面時序中執行脫水處理或除氫處理：在形成氧化物半導體層之後；在形成閘極絕緣層之後；在形成閘極電極之後等等。此種脫水處理或除氫處理可被執行一次或複數次。
接著，閘極絕緣層146被形成與氧化物半導體層144相接觸(見圖10C)。可藉由CVD法、濺鍍法等等形成閘極絕緣層146。閘極絕緣層146被形成，以便包括氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉭、氧化鉿、氧化釔、鉿矽酸鹽(HfSixOy(x>0,y>0))、添加氮之鉿矽酸鹽(HfSixOy(x>0,y>0))、添加氮之鉿鋁酸鹽(HfAlxOy(x>0,y>0))等等較佳。閘極絕緣層146可具有單層結構或堆疊結構。並不特別限制閘極絕緣層146的厚度；在降低氧化物半導體裝置的尺寸之例子中，為了確保電晶體的操作，閘極絕緣層146為薄的較佳。例如，在使用氧化矽之例子中，厚度可大於或等於1 nm及小於或等於100 nm、大於或等於10 nm及小於或等於50 nm較佳。
當閘極絕緣層如同上述說明一般薄時，會產生由於隧道效應等等所導致的閘極漏洩問題。為了解決閘極漏洩的問題，閘極絕緣層146係使用高介電常數(高k)材料來形成較佳，諸如氧化鉿、氧化鉭、氧化釔、鉿矽酸鹽(HfSixOy(x>0,y>0))、添加氮之鉿矽酸鹽(HfSixOy(x>0,y>0))、添加氮之鉿鋁酸鹽(HfAlxOy(x>0,y>0))等。藉由將高k材料用於閘極絕緣層146，可增加其厚度來抑制閘極漏洩且維持著令人滿意的特性。需注意的是，亦可利用包括高k材料之膜和包括氧化矽、氮化矽、氮氧化矽、氧氮化矽、氧化鋁等等的任一者之膜的堆疊結構。
在形成閘極絕緣層146之後，在鈍氣大氣或氧大氣中執行第二熱處理較佳。熱處理的溫度高於或等於200℃及低於或等於450℃、高於或等於250℃及低於或等於350℃較佳。例如，可在氮大氣中以250℃執行熱處理達一小時。第二熱處理可降低電晶體的電特性變化。而且，在閘極絕緣層146包括氧之例子中，將氧供應到氧化物半導體層144，以補償氧化物半導體層144中之氧不足，藉以可形成i型(本徵)或實質上為i型氧化物半導體層。
需注意的是，此實施例在形成閘極絕緣層146之後執行第二熱處理；然而，第二熱處理的時序並不特別侷限於此。例如，可在形成閘極電極之後執行第二熱處理。而且，可連續執行第一熱處理和第二熱處理，亦可將第一熱處理充作第二熱處理，或亦可將第二熱處理充作第一熱處理。
接著，在閘極絕緣層146之上，在與氧化物半導體層144重疊之區域中形成閘極電極148a，而在與源極或汲極電極142a重疊之區域中形成電極148b(見圖10D)。可以導電層形成在閘極絕緣層146之上，而後被選擇性蝕刻的此種方式來形成閘極電極148a和電極148b。欲成為閘極電極148a和電極148b之導電層係可藉由以濺鍍法為代表之PVD法或諸如電漿CVD法等CVD法來形成。細節類似於源極或汲極電極142a等等的細節；如此，可參考其說明。
接著，中間層絕緣層150和中間層絕緣層152係形成在閘極絕緣層146、閘極電極148a、和電極148b之上(見圖10E)。中間層絕緣層150和中間層絕緣層152係可以PVD法、CVD法等等來形成。中間層絕緣層150和中間層絕緣層152係使用包括諸如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭等無機絕緣材料之材料來形成。需注意的是，此實施例利用中間層絕緣層150和中間層絕緣層152的堆疊結構；然而，所揭示的發明之實施例並不侷限於此。亦可利用單層結構或包括三或多層之堆疊結構。亦可利用未設置中間層絕緣層之結構。
需注意的是，中間層絕緣層152被形成，以具有平面化表面較佳。藉由將中間層絕緣層152形成具有平面化表面，例如甚至在半導體裝置的尺寸被降低之例子中，仍可令人滿意地將電極、配線等等形成在中間層絕緣層152之上。可藉由諸如化學機械拋光(CMP)處理等方法將中間層絕緣層152平面化。
經由上述步驟，完成包括淨化的氧化物半導體層144之電晶體162(見圖10E)。亦完成電容器164。
圖10E所示之電晶體162包括：氧化物半導體層144；源極或汲極電極142a和源極或汲極電極142b，其電連接到氧化物半導體層144；閘極絕緣層146，其覆蓋氧化物半導體層144、源極或汲極電極142a、和源極或汲極電極142b；以及閘極電極148a，其在閘極絕緣層146之上。另外，電容器164包括：源極或汲極電極142a；氧化物半導體層144；閘極絕緣層146，其覆蓋源極或汲極電極142a；以及電極148b，其在閘極絕緣層146之上。
在此實施例所說明之電晶體162中，氧化物半導體層144被淨化，如此其氫濃度低於或等於5×1019 atoms/cm3、5×1018 atoms/cm3較佳、5×1017 atoms/cm3更好。與一般矽晶圓的載子密度(約1×104/cm3)比較，氧化物半導體層144的載子密度夠低(如、低於1×1012/cm3、低於1.45×1010/cm3較佳)。因此，關閉狀態電流夠小。例如，在室溫中，電晶體162的關閉狀態電流(此處為每微米通道寬度的電流)低於或等於100 zA/μm(1 zA(10-21安培)為1×10-21 A)、低於或等於10 zA/μm較佳。
藉由使用淨化且本徵氧化物半導體層144，可充分降低電晶體的關閉狀態電流。另外，藉由使用此種電晶體，可獲得能夠將所儲存資料保留一段極長時間之半導體裝置。
此實施例所說明之結構、方法等等可與其他實施例所說明之結構、方法等等的任一者適當組合。
(實施例5)
在此實施例中，將參考圖11A及11B、圖12A至12D、和圖13A及13B說明根據不同於實施例4者之所揭示的發明之實施例的半導體裝置之結構和製造方法。
<半導體裝置的橫剖面結構和平面結構>
圖11A及11B圖解半導體裝置的結構之例子。圖11A為半導體裝置的橫剖面圖，而圖11B為半導體裝置的平面圖。此處，圖11A對應於圖11B中沿著線A3-A4及線B3-B4所取之橫剖面。圖11A及11B所示之半導體裝置包括：包括除了氧化物半導體以外的材料之電晶體160在下部；以及包括氧化物半導體之電晶體162在上部。能夠容易以高速操作包括氧化物半導體以外的材料之電晶體。另一方面，包括氧化物半導體之電晶體由於其特性可長時間保持電荷。
雖然在此處電晶體二者都是n通道電晶體，但是無須說，可使用p通道電晶體。因為所揭示的發明之技術本質在於將氧化物半導體用在電晶體162中，使得可儲存資料，所以不一定限制半導體裝置的特別結構為此處所說明的結構。
圖11A及11B之電晶體160包括：通道形成區116，其設置在包括半導體材料(如、矽)之基板100中；雜質區114和高濃度雜質區120(這些區域亦被統一簡稱作雜質區)，其被設置，使得通道形成區116夾置在雜質區114和高濃度雜質區120之間；閘極絕緣層108，其係設置在通道形成區116之上；閘極電極110，其係設置在閘極絕緣層108之上；以及源極或汲極電極130a和源極或汲極電極130b，係電連接到雜質區。另外，配線142c和配線142d係設置在源極或汲極電極130a和源極或汲極電極130b之上。需注意的是，作為半導體材料，例如，可使用矽、鍺、矽鍺、碳化矽、砷化鎵等等，及使用單晶半導體較佳。
側壁絕緣層118係設置在閘極電極110的側表面上。高濃度雜質區120位在當從垂直於基板100的表面之方向看時未與側壁絕緣層118重疊的基板100之區域中。金屬化合物區124被定位與高濃度雜質區120相接觸。元件隔離絕緣層106係設置在基板100之上，以便包圍電晶體160。中間層絕緣層126和中間層絕緣層128被設置，以便覆蓋電晶體160。經由形成在中間層絕緣層126中之開口，源極或汲極電極130a和源極或汲極電極130b係電連接到金屬化合物區124。也就是說，經由金屬化合物區124，源極或汲極電極130a和源極或汲極電極130b的每一個係電連接到高濃度雜質區120和雜質區114。需注意的是，在某些例子中，為了整合電晶體160等等並未形成側壁絕緣層118。
圖11A及11B之電晶體162包括：源極或汲極電極142a和源極或汲極電極142b，其係設置在中間層絕緣層128之上；島型氧化物半導體層144，其係電連接到源極或汲極電極142a和源極或汲極電極142b；閘極絕緣層146，其覆蓋源極或汲極電極142a、源極或汲極電極142b、和島型氧化物半導體層144；以及閘極電極148a，其係設置在閘極絕緣層146之上，以便與島型氧化物半導體層144重疊。
此處，源極或汲極電極142a被形成在閘極電極110上且與閘極電極110相接觸，藉以下部中之電晶體160和上部中之電晶體162係彼此電連接。也就是說，此實施例所說明之半導體裝置具有在實施例4所說明之半導體裝置中，上部中的電晶體162形成在去除閘極電極110的頂表面之上的部位之下部中的電晶體160之上的結構。
需注意的是，藉由充分去除諸如氫等雜質或充分供應氧來淨化氧化物半導體層144較佳。尤其是，例如，氧化物半導體層144中之氫的濃度低於或等於5×1019 atoms/cm3、5×1018 atoms/cm3較佳、5×1017 atoms/cm3更好。需注意的是，以二次離子質譜儀(SIMS)測量氧化物半導體層144中之氫的濃度。如此，在充分降低氫濃度使得氧化物半導體層被淨化，及藉由充分供應氧來降低由於氧不足所導致的能帶隙中之缺陷位準的氧化物半導體層144中，載子密度低於1×1012/cm3、低於1×1011/cm3較佳、低於1.45×1010/cm3更好。例如，在室溫中，關閉狀態電流(此處為每微米通道寬度的電流)低於或等於100 zA/μm(1 zA(10-21安培)為1×10-21 A)、低於或等於10 zA/μm較佳。藉由使用此種i型(本徵)或實質上為i型氧化物半導體，可獲得具有極佳關閉狀態特性之電晶體162。
電容器164包括：源極或汲極電極142a、氧化物半導體層144、閘極絕緣層146、和電極148b。也就是說，源極或汲極電極142a充作電容器164的一電極，而電極148b充作電容器164的另一電極。
需注意的是，在圖11A及11B之電晶體164中，將氧化物半導體層144和閘極絕緣層146堆疊，藉以可充分確保源極或汲極電極142a和電極148b之間的絕緣。
需注意的是，在電晶體162和電容器164中，使源極或汲極電極142a和源極或汲極電極142b的端部位成錐形較佳。此處，例如，錐角大於或等於30°及小於或等於60°。需注意的是，在從垂直於橫剖面(垂直於基板的表面之平面)的方向觀察此層之例子中，錐角為具有錐形之層(如、源極或汲極電極142a)的側表面和底表面所形成之傾斜角度。使源極或汲極電極142a和源極或汲極電極142b的端部位成錐形，藉以可提高與氧化物半導體層144的覆蓋範圍，及可防止分離。
另外，中間層絕緣層150係設置在電晶體162和電容器164之上，及中間層絕緣層152係設置在中間層絕緣層150之上。
<半導體裝置之製造方法>
接著，將說明製造半導體裝置之方法的例子。下面將參考圖12A至12D說明在形成下部中的電晶體160之後所執行的步驟，以及製造上部中的電晶體162之方法。下部中的電晶體160係可以類似於實施例4所說明者之方法來製造，及可參考實施例4中的說明。
首先，藉由實施例4所說明之方法來形成下部中的電晶體160，而後去除閘極電極110的頂表面之上的電晶體160之部位(見圖12A)。藉由在下部中的電晶體160上執行拋光處理(如、CMP處理)來去除閘極電極110的頂表面之上的電晶體160之部位，直到露出閘極電極110的頂表面為止。如此，藉由CMP處理去除閘極電極110之上的中間層絕緣層126及128和源極及汲極電極130a及130b之部位。此時，包括中間層絕緣層126及128和源極及汲極電極130a及130b之表面被平面化，使得可在稍後步驟中令人滿意地形成電極、配線、絕緣層、半導體層等等。此外，實施例4所說明之電極130c會被CMP處理完全去除，如此不需要形成。
以此方式，藉由CMP處理露出閘極電極110的頂表面，藉以閘極電極110和源極或汲極電極142a可彼此直接相接觸；因此，可容易將電晶體160和電晶體162彼此電連接。
接著，導電層係形成在中間層絕緣層126及128之上且被選擇性蝕刻，使得源極或汲極電極142a、源極或汲極電極142b、配線142c、和配線142d被形成(見圖12B)。此處，源極或汲極電極142a、配線142c、和配線142d被形成，以便分別與閘極電極110、源極或汲極電極130a、和源極或汲極電極130b直接相接觸。
此處，關於用以形成源極或汲極電極142a、源極或汲極電極142b、配線142c、和配線142d之導電層，可使用類似於實施例4所說明者之材料，及可參考實施例4的說明。亦以類似於實施例4所說明者之方式來蝕刻導電層，及可參考實施例4的說明。
另外，如同在實施例4之例子中一般，可將絕緣層形成在源極或汲極電極142a和源極或汲極電極142b之上。藉由設置絕緣層，可降低稍後所形成的閘極電極和源極及汲極電極142a及142b之間的寄生電容。
接著，氧化物半導體被形成，以便覆蓋源極或汲極電極142a、源極或汲極電極142b、配線142c、和配線142d，及選擇性蝕刻氧化物半導體層，使得氧化物半導體層144被形成與源極或汲極電極142a和源極或汲極電極142b相接觸(見圖12C)。
氧化物半導體層係可使用類似於實施例4所說明者之材料和方法來形成。因此，氧化物半導體層的材料和形成法可參考實施例4。
藉由諸如使用遮罩的蝕刻等方法，將以此方式所形成之氧化物半導體層處理成島型，使得島型氧化物半導體層144被形成。
作為氧化物半導體層的蝕刻，不是利用乾蝕刻就是利用濕蝕刻。無須說，可組合使用乾蝕刻和濕蝕刻。根據材料適當設定蝕刻條件(諸如蝕刻氣體、蝕刻劑、蝕刻時間、和溫度等)，使得能夠將氧化物半導體層蝕刻成想要的形狀。
另外，以類似於實施例4所說明者之方式，將氧化物半導體層144經過熱處理(第一熱處理)較佳。可藉由實施例4所說明之方法來執行第一熱處理，及可參考實施例4。藉由第一熱處理降低雜質，使得能夠獲得i型(本徵)或實質上為i型氧化物半導體層144。因此，可實現具有極佳特性的電晶體。需注意的是，可在氧化物半導體層被蝕刻以處理成島型之前或者在氧化物半導體層被蝕刻以處理成島型之後執行第一熱處理。
接著，閘極絕緣層146被形成與氧化物半導體層144相接觸(見圖12C)。
可使用類似於實施例4所說明者之材料和方法來形成閘極絕緣層146。因此，閘極絕緣層146的材料和形成法可參考實施例4。
在形成閘極絕緣層146之後，以類似於實施例4所說明者之方式，在鈍氣大氣或氧大氣中執行第二熱處理較佳。可藉由實施例4所說明之方法來執行第二熱處理，及可參考實施例4。第二熱處理可降低電晶體的電特性變化。而且，在閘極絕緣層146包括氧之例子中，將氧供應到氧化物半導體層144，以補償氧化物半導體層144中之氧不足，藉以可形成i型(本徵)或實質上為i型氧化物半導體層。
需注意的是，此實施例在形成閘極絕緣層146之後執行第二熱處理；然而，第二熱處理的時序並不特別侷限於此。例如，可在形成閘極電極之後執行第二熱處理。而且，可連續執行第一熱處理和第二熱處理，亦可將第一熱處理充作第二熱處理，或亦可將第二熱處理充作第一熱處理。
接著，在閘極絕緣層146之上，在與氧化物半導體層144重疊之區域中形成閘極電極148a，而在與源極或汲極電極142a重疊之區域中形成電極148b(見圖12D)。可以導電層形成在閘極絕緣層146之上，而後被選擇性蝕刻的此種方式來形成閘極電極148a和電極148b。欲成為閘極電極148a和電極148b之導電層係可藉由以濺鍍法為代表之PVD法或諸如電漿CVD法等CVD法來形成。細節類似於源極或汲極電極142a等等的細節；如此，可參考其說明。
接著，以類似於實施例4所說明者之方式，將中間層絕緣層150和中間層絕緣層152形成在閘極絕緣層146、閘極電極148a、和電極148b之上。中間層絕緣層150和中間層絕緣層152係可使用類似於實施例4所說明者之材料和方法來形成。因此，中間層絕緣層150和中間層絕緣層152的材料和形成法可參考實施例4。
需注意的是，中間層絕緣層152被形成，以具有平面化表面較佳。藉由將中間層絕緣層152形成具有平面化表面，例如甚至在半導體裝置的尺寸被降低之例子中，仍可令人滿意地將電極、配線等等形成在中間層絕緣層152之上。可藉由諸如化學機械拋光(CMP)處理等方法將中間層絕緣層152平面化。
經由上述步驟，完成包括淨化的氧化物半導體層144之電晶體162(見圖12A至12D)。亦完成電容器164。
圖12D所示之電晶體162包括：氧化物半導體層144；源極或汲極電極142a和源極或汲極電極142b，其電連接到氧化物半導體層144；閘極絕緣層146，其覆蓋氧化物半導體層144、源極或汲極電極142a、和源極或汲極電極142b；以及閘極電極148a，其在閘極絕緣層146之上。另外，電容器164包括：源極或汲極電極142a；氧化物半導體層144；閘極絕緣層146，其覆蓋源極或汲極電極142a；以及電極148b，其在閘極絕緣層146之上。
<半導體裝置的橫剖面圖和平面圖>
接著，將參考圖23A及23B和圖24A及24B說明根據不同於圖11A及11B者之所揭示的發明之實施例的半導體裝置之結構及其製造方法。
圖23A及23B圖解半導體裝置的結構之例子。圖23A為半導體裝置的橫剖面圖，而圖23B為半導體裝置的平面圖。此處，圖23A對應於圖23B中沿著線E1-E2及線F1-F2所取之橫剖面。圖23A及23B所示之半導體裝置包括：包括除了氧化物半導體以外的材料之電晶體160在下部；以及包括氧化物半導體之電晶體163在上部。圖23A及23B的下部中之電晶體160的結構類似於圖11A及11B者，如此不詳細說明。
氧化物半導體層144、源極或汲極電極142a、源極或汲極電極142b、閘極絕緣層146、和閘極電極148a包括在圖23A及23B所示之電晶體163和圖11A及11B所示之電晶體162二者中。電晶體163和電晶體162之間的差別為氧化物半導體層144與源極或汲極電極142a和源極或汲極電極142b相接觸的位置。也就是說，在電晶體163中，氧化物半導體層144的上部與源極或汲極電極142a和源極或汲極電極142b相接觸。
在圖23A及23B中，藉由提高形成氧化物半導體層144在其上之中間層絕緣層128的平坦性，而氧化物半導體層144可具有均勻的厚度；如此，可提高電晶體163的特性。
源極或汲極電極142a、閘極絕緣層146、和電極148b包括在圖23A及23B所示之電容器165和圖11A及11B所示之電容器164二者中。電容器165和電容器164之間的差別在於電容器165未包括氧化物半導體層144。
電容器165未包括氧化物半導體層144，藉以在電晶體162的閘極絕緣層146係使用與電晶體163的閘極絕緣層146相同的材料所形成且具有相同厚度之例子中，電容器165可具有比電容器164大的電容。
另外，中間層絕緣層150係設置在電晶體163和電容器165之上，及中間層絕緣層152係設置在中間層絕緣層150之上。
<半導體裝置之製造方法>
接著，將說明製造半導體裝置之方法的例子。下面，將參考圖24A至24D說明在形成下部中的電晶體160之後製造上部中的電晶體163之方法。下部中之電晶體係可藉由類似於實施例4所說明者之方法來製造，及可參考實施例4的說明。
首先藉由實施例4所說明之方法形成下部中的電晶體160，而後去除閘極電極110的頂表面之上的電晶體160之部位(見圖24A)。藉由在下部中的電晶體160上執行拋光處理(如、CMP處理)來去除閘極電極110的頂表面之上的電晶體160之部位，直到露出閘極電極110的頂表面為止。如此，藉由CMP處理去除閘極電極110之上的中間層絕緣層126及128和源極及汲極電極130a及130b之部位。此時，藉由將稍後在其上形成氧化物半導體層之中間層絕緣層126及128和源極及汲極電極130a及130b的表面平面化，氧化物半導體層144可具有均勻厚度。
接著，氧化物半導體層係形成在被平面化的中間層絕緣層126及128和源極及汲極電極130a及130b之上，及選擇性蝕刻氧化物半導體層，使得氧化物半導體層144被形成(見圖24A)。
氧化物半導體層係可使用類似於實施例4所說明者之材料和方法來形成。因此，氧化物半導體層的材料和形成法可參考實施例4。
藉由諸如使用遮罩的蝕刻等方法，將以此方式所形成之氧化物半導體層處理成島型，使得島型氧化物半導體層144被形成。處理氧化物半導體層之方法可參考實施例4。
另外，以類似於實施例4所說明者之方式，將氧化物半導體層144經過熱處理(第一熱處理)較佳。可藉由實施例4所說明之方法來執行第一熱處理，及可參考實施例4。藉由第一熱處理降低雜質，使得能夠獲得i型(本徵)或實質上為i型氧化物半導體層144。因此，可實現具有極佳特性的電晶體。需注意的是，可在氧化物半導體層被蝕刻以處理成島型之前或者在氧化物半導體層被蝕刻以處理成島型之後執行第一熱處理。
接著，導電層係形成在氧化物半導體層144等等之上且被選擇性蝕刻，使得源極或汲極電極142a、源極或汲極電極142b、和配線142c及142d被形成(見圖24B)。此處，源極或汲極電極142a、配線142c、和配線142d被形成，以便分別與閘極電極110、源極或汲極電極130a、和源極或汲極電極130b直接相接觸。
此處，關於用於形成源極或汲極電極142a、源極或汲極電極142b、配線142c、和配線142d之導電層，可使用類似於實施例4所說明者之材料，及可參考實施例4的說明。亦可以類似於實施例4所說明的方法之方式來執行導電層的蝕刻，及可參考實施例4的說明。
以上述方式，藉由以CMP處理來去除閘極電極110之上的中間層絕緣層126及128之部位，藉以閘極電極110和源極或汲極電極142a可彼此直接相接觸；因此，電晶體160和電晶體163可容易彼此電連接。
接著，閘極絕緣層146被形成與氧化物半導體層144相接觸(見圖24C)。
可使用類似於實施例4所說明者之材料和方法來形成閘極絕緣層146。因此，閘極絕緣層146的材料和形成法可參考實施例4。
在形成閘極絕緣層146之後，以類似於實施例4所說明者之方式，在鈍氣大氣或氧大氣中執行第二熱處理較佳。可藉由實施例4所說明之方法來執行第二熱處理，及可參考實施例4。第二熱處理可降低電晶體的電特性變化。而且，在閘極絕緣層146包括氧之例子中，將氧供應到氧化物半導體層144，以補償氧化物半導體層144中之氧不足，藉以可形成i型(本徵)或實質上為i型氧化物半導體層。
需注意的是，此實施例在形成閘極絕緣層146之後執行第二熱處理；然而，第二熱處理的時序並不特別侷限於此。例如，可在形成閘極電極之後執行第二熱處理。而且，可連續執行第一熱處理和第二熱處理，亦可將第一熱處理充作第二熱處理，或亦可將第二熱處理充作第一熱處理。
接著，在閘極絕緣層146之上，在與氧化物半導體層144重疊之區域中形成閘極電極148a，而在與源極或汲極電極142a重疊之區域中形成電極148b(見圖24C)。可以導電層形成在閘極絕緣層146之上，而後被選擇性蝕刻的此種方式來形成閘極電極148a和電極148b。欲成為閘極電極148a和電極148b之導電層係可藉由以濺鍍法為代表之PVD法或諸如電漿CVD法等CVD法來形成。細節類似於源極或汲極電極142a等等的細節；如此，可參考其說明。
接著，以類似於實施例4所說明者之方式，將中間層絕緣層150和中間層絕緣層152形成在閘極絕緣層146、閘極電極148a、和電極148b之上。中間層絕緣層150和中間層絕緣層152係可使用類似於實施例4所說明者之材料和方法來形成。因此，中間層絕緣層150和中間層絕緣層152的材料和形成法可參考實施例4。
需注意的是，中間層絕緣層152被形成，以具有平面化表面較佳。藉由將中間層絕緣層152形成具有平面化表面，例如甚至在半導體裝置的尺寸被降低之例子中，仍可令人滿意地將電極、配線等等形成在中間層絕緣層152之上。可藉由諸如化學機械拋光(CMP)處理等方法將中間層絕緣層152平面化。
經由上述步驟，完成包括淨化的氧化物半導體層144之電晶體163(見圖24D)。亦完成電容器165。
圖24D所示之電晶體163包括：氧化物半導體層144；源極或汲極電極142a及142b，其電連接到氧化物半導體層144；閘極絕緣層146，其覆蓋氧化物半導體層144、源極或汲極電極142a及142b；以及閘極電極148a，其在閘極絕緣層146之上。另外，電容器165包括：源極或汲極電極142a；閘極絕緣層146；以及電極148b，其在閘極絕緣層146之上。
在此實施例所說明之電晶體162和電晶體163中，氧化物半導體層144被淨化，如此其氫濃度低於或等於5×1019 atoms/cm3、5×1018 atoms/cm3較佳、5×1017 atoms/cm3更好。與一般矽晶圓的載子密度(約1×104/cm3)比較，氧化物半導體層144的載子密度夠低(如、低於1×1012/cm3、低於1.45×1010/cm3較佳)。因此，關閉狀態電流夠小。例如，在室溫中，電晶體162和電晶體163的每一個之關閉狀態電流(此處為每微米通道寬度的電流)低於或等於100 zA/μm(1 zA(10-21安培)為1×10-21 A)、低於或等於10 zA/μm較佳。
藉由使用淨化且本徵氧化物半導體層144，可充分降低電晶體的關閉狀態電流。另外，藉由使用此種電晶體，可獲得具有能夠保留所儲存的資料一段極長時間之半導體裝置。
此實施例所說明之結構、方法等等可與其他實施例所說明之結構、方法等等的任一者適當組合。
(實施例6)
在此實施例中，將參考圖13A及13B、圖14A至14D、和圖15A至15C說明根據不同於實施例4及5者之所揭示的發明之實施例的半導體裝置之結構和製造方法。
<半導體裝置的橫剖面結構和平面結構>
圖13A及13B圖解半導體裝置的結構之例子。圖13A為半導體裝置的橫剖面圖，而圖13B為半導體裝置的平面圖。此處，圖13A對應於圖13B中沿著線C1-C2及線D1-D2所取之橫剖面。在圖13B的平面圖中，為了避免複雜而省略諸如源極或汲極電極154和配線156等一些組件。圖13A及13B所示之半導體裝置包括：包括除了氧化物半導體以外的材料之電晶體160在下部；以及包括氧化物半導體之電晶體162在上部。能夠容易以高速操作包括氧化物半導體以外的材料之電晶體。另一方面，包括氧化物半導體之電晶體由於其特性可長時間保持電荷。
雖然在此處電晶體二者都是n通道電晶體，但是無須說，可使用p通道電晶體。因為所揭示的發明之技術本質在於將氧化物半導體用在電晶體162中，使得可儲存資料，所以不一定限制半導體裝置的特別結構為此處所說明的結構。
圖13A及13B之半導體裝置不同於上述實施例所說明的半導體裝置在於半導體裝置的平面佈局。在此實施例中，電晶體162和電容器164被設置，以便與電晶體160重疊。藉由利用此種平面佈局，能夠高度整合。例如，假設最小的處理尺寸為F，則記憶體單元所佔有的面積可以是15 F2至25 F2。
圖13A及13B之半導體裝置不同於上述實施例所說明的半導體裝置亦在於側壁絕緣層118未設置在電晶體160中。也就是說，圖13A及13B之半導體裝置未包括側壁絕緣層。因為未形成側壁絕緣層，所以未形成雜質區114。如此，在未設置側壁絕緣層之例子中，與設置側壁絕緣層118之例子比較，較容易高度整合。此外，與設置側壁絕緣層118之例子比較，可使製造處理簡化。
圖13A及13B之半導體裝置不同於上述實施例所說明的半導體裝置亦在於中間層絕緣層125設置在電晶體160中。也就是說，圖13A及13B之半導體裝置包括中間層絕緣層125。藉由使用包括氫之絕緣層作為中間層絕緣層125，可將氫供應給電晶體，及可提高電晶體160的特性。作為中間層絕緣層125，例如，指定由電漿CVD法所形成之包括氫的氮化矽層。另外，藉由使用充分降低氫之絕緣層作為中間層絕緣層126，可防止對電晶體162的特性有不利影響之氫包括在電晶體162中。作為中間層絕緣層126，例如，指定藉由濺鍍法所形成之氮化矽層。當利用此種結構時，可充分提高電晶體160和電晶體162之特性。
圖13A及13B之半導體裝置不同於上述實施例所說明的半導體裝置亦在於絕緣層143a和絕緣層143b設置在電晶體162中。也就是說，圖13A及13B之半導體裝置包括絕緣層143a和絕緣層143b。藉由如此設置絕緣層143a和絕緣層143b，可降低由閘極電極148a和源極或汲極電極142a(或閘極電極148a和源極或汲極電極142b)所形成之所謂的閘極電容，及可增加電晶體162的操作速度。
而且，圖13A及13B之半導體裝置不同於上述實施例所說明的半導體裝置亦在於電晶體160的源極或汲極電極154係設置在與配線156相接觸。
需注意的是，如同在實施例5中一般，源極或汲極電極142a係直接形成在閘極電極110上，藉以下部中的電晶體160和上部中的電晶體162係彼此電連接。利用此種結構，與額外設置電極或配線之例子比較，整合程度較增加。此外，製造處理被簡化。
雖然此實施例說明包括所有差異的結構，但是可利用包括差異的其中之一的結構。
<半導體裝置之製造方法>
接著，將說明製造半導體裝置之方法的例子。下面，將參考圖14A至14D和圖15A至15C說明形成下部中的電晶體160之後所執行的步驟以及製造上部中的電晶體162之方法。下部中的電晶體160係可藉由類似於實施例4所說明者之方法來製造。細節可參考實施例4的說明。需注意的是，在此實施例中，形成三個中間層絕緣層125、126、及128，以便覆蓋電晶體160(參見圖9G)。此外，此實施例在電晶體160的製造處理中未形成源極或汲極電極130a和源極或汲極電極130b(參見圖9H)；然而，為了方便，甚至未形成源極或汲極電極130a和源極或汲極電極130b之結構仍被稱作電晶體160。
首先藉由實施例4所說明之方法形成下部中的電晶體160，而後去除閘極電極110的頂表面之上的電晶體160之部位。關於去除步驟，可使用諸如化學機械拋光(CMP)處理等拋光處理。如此，去除閘極電極110的頂表面之上的中間層絕緣層125、中間層絕緣層126、和中間層絕緣層128。需注意的是，將經過拋光處理的表面充分平面化，藉以可在稍後步驟中令人滿意地形成電極、配線、絕緣層、半導體層等等。
然後，導電層係形成在閘極電極110、中間層絕緣層125、中間層絕緣層126、和中間層絕緣層128之上，及導電層被選擇性蝕刻，使得能夠形成源極或汲極電極142a和源極或汲極電極142b(見圖14A)。此處，源極或汲極電極142a被形成，以便與閘極電極110直接相接觸。
以使用類似於實施例4所說明者之材料來形成用以形成源極或汲極電極142a和源極或汲極電極142b的導電層。另外，藉由類似於實施例4所說明者之方法來蝕刻導電層。細節可參考實施例4。
接著，絕緣層被形成以便覆蓋源極或汲極電極142a和源極或汲極電極142b，及被選擇性蝕刻，使得絕緣層143a和絕緣層143b係分別形成在源極或汲極電極142a和源極或汲極電極142b之上(見圖14B)。
藉由設置絕緣層143a和絕緣層143b，可降低稍後形成的閘極電極和源極汲極及電極142a及142b之間的寄生電容。
之後，氧化物半導體層144被形成以便覆蓋源極或汲極電極142a和源極或汲極電極142b，及閘極絕緣層146係形成在氧化物半導體層144之上(見圖14C)。
可使用類似於實施例4所說明之材料和方法來形成氧化物半導體層144。另外，將氧化物半導體層144經過熱處理(第一熱處理)較佳。細節可參考實施例4。
可使用類似於實施例4所說明之材料和方法來形成閘極絕緣層146。在形成閘極絕緣層146之後，在鈍氣大氣或氧大氣中執行熱處理(第二熱處理)較佳。細節可參考實施例4。
然後，在閘極絕緣層146之上，在與充作通道形成區之電晶體162的區域重疊之區域中形成閘極電極148a，及在與源極或汲極電極142a重疊之區域中形成電極148b(見圖14D)。
可以導電層係形成在閘極絕緣層146之上，而後選擇性蝕刻的此種方式來形成閘極電極148a和電極148b。欲成為閘極電極148a和電極148b之導電層係可藉由以濺鍍法為代表之PVD法或諸如電漿CVD法等CVD法來形成。細節類似於源極或汲極電極142a等等的細節；如此，可參考其說明。
接著，將中間層絕緣層150和中間層絕緣層152形成在閘極絕緣層146、閘極電極148a、和電極148b之上(見圖15A)。中間層絕緣層150和中間層絕緣層152係可使用類似於實施例4所說明者之材料和方法來形成。因此，細節可參考實施例4。
需注意的是，中間層絕緣層152被形成，以具有平面化表面較佳。藉由將中間層絕緣層152形成具有平面化表面，例如甚至在半導體裝置的尺寸被降低之例子中，仍可令人滿意地將電極、配線等等形成在中間層絕緣層152之上。可藉由諸如化學機械拋光(CMP)處理等方法將中間層絕緣層152平面化。
之後，選擇性蝕刻中間層絕緣層125、中間層絕緣層126、中間層絕緣層128、氧化物半導體層144、閘極絕緣層146、中間層絕緣層150、和中間層絕緣層152，使得到達電晶體160的金屬化合物區124之開口被形成(見圖15B)。作為蝕刻，不是使用乾蝕刻就是濕蝕刻；就微製造而言，使用乾蝕刻較佳。
源極或汲極電極154被形成，以便嵌入在開口中。然後，配線156被形成連接到源極或汲極電極154(見圖15C)。
可以例如藉由PVD法、CVD法等等將導電層形成在包括開口之區域中，而後藉由蝕刻處理、CMP處理等等去除導電層的部分之此種方式來形成源極或汲極電極154。尤其是，能夠利用例如以PVD法將薄的鈦膜形成在包括開口之區域中，以CVD法形成薄的氮化鈦膜，而後形成鎢膜以便嵌入在開口中之方法。此處，藉由PVD法所形成之鈦膜具有降低形成在形成鈦膜之表面上的氧化物膜(諸如自然氧化物膜等)之功能，藉以降低與下電極等等(此處為金屬化合物區124)的接觸電阻。形成鈦膜之後所形成之氮化鈦膜具有防止導電材料擴散之障壁功能。可在形成鈦、氮化鈦等等的障壁膜之後，以電鍍法形成銅膜。
可以導電層被形成與源極或汲極電極154相接觸，而後選擇性蝕刻之此種方式來形成配線156。導電層係可藉由以濺鍍法為代表之PVD法或諸如電漿CVD法等CVD法來形成。細節類似於源極或汲極電極142a等等的細節。
經由上述步驟，完成包括電晶體160、電晶體162、和電容器164之半導體裝置。
在此實施例所說明之半導體裝置中，電晶體162和電容器164與電晶體160重疊，例如，電晶體160未包括側壁絕緣層，及源極或汲極電極142a係直接形成在閘極電極110上；因此，能夠高度整合。另外，使製造處理簡化。
另外，在此實施例所說明之半導體裝置中，分別使用包括氫之絕緣層和氫被充分降低之絕緣層作為中間層絕緣層125和中間層絕緣層126；如此，提高電晶體160和電晶體162的特性。由於絕緣層143a和絕緣層143b，降低所謂的閘極電容，如此增加電晶體162的操作速度。
此實施例所說明之上述特徵能夠設置具有絕佳特性的半導體裝置。
此實施例所說明之結構、方法等等可與其他實施例所說明之結構、方法等等的任一者適當組合。
(實施例7)
在此實施例中，將參考圖16A至16F說明上述實施例的任一者所說明之半導體裝置應用到電子裝置的例子。在此實施例中，說明上述半導體裝置應用到諸如電腦、行動電話(亦稱作蜂巢式電話或行動電話裝置等)、可攜式資訊終端(包括可攜式遊戲基、聲頻再生裝置等等)、數位相機、數位視頻相機、電子紙、或電視裝置(亦稱作電視或電視接收器)之例子。
圖16A圖解膝上型電腦，其包括外殼701、外殼702、顯示部703、鍵盤704等等。上述實施例的任一者所說明之半導體裝置係設置在外殼701和外殼702中。因此，膝上型電腦可以高速執行資料的寫入和讀取，長時間儲存資料，及具有足夠低的電力消耗。
圖16B圖解可攜式資訊終端(個人數位助理(PDA))。主體711被設置有顯示部713、外部介面715、操作按鈕714等等。另外，亦設置用以操作可攜式資訊終端等等之電子筆712。上述實施例的任一者所說明之半導體裝置係設置在主體711中。因此，可攜式資訊終端可以高速執行資料的寫入和讀取，長時間儲存資料，及具有足夠低的電力消耗。
圖16C圖解安裝電子紙之電子書閱讀器。電子書閱讀器具有外殼721和外殼723的兩外殼。外殼721和外殼723被分別設置有顯示部725和顯示部727。由鉸鏈737連接外殼721和外殼723，及可以鉸鏈737作為軸來開闔。另外，外殼721被設置有電力開關731、操作鍵733、揚聲器735等等。外殼721和外殼723的至少其中之一被設置有上述實施例的任一者所說明之半導體裝置。因此，電子書閱讀器可以高速執行資料的寫入和讀取，長時間儲存資料，及具有足夠低的電力消耗。
圖16D圖解行動電話，其包括外殼740和外殼741的兩外殼。另外，在外殼740和外殼741為如圖16D所示一般發展的狀態者可藉由滑動來位移，使得其中之一重疊在另一個之上；因此，可降低行動電話的尺寸，如此使行動電話便於攜帶。外殼741被設置有顯示面板742、揚聲器743、麥克風744、操作鍵745、定位裝置746、相機透鏡747、外部連接終端748等等。外殼740被設置有可充電行動電話之太陽能電池749、外部記憶體插槽759等等。另外，天線結合在外殼741中。外殼740和外殼741的至少其中之一被設置有上述實施例的任一者所說明之半導體裝置。因此，行動電話可以高速執行資料的寫入和讀取，長時間儲存資料，及具有足夠低的電力消耗。
圖16E圖解數位相機，其包括主體761、顯示部767、接目鏡763、操作開關764、顯示部765、蓄電池766等等。上述實施例的任一者所說明之半導體裝置係設置在主體761中。因此，數位相機可以高速執行資料的寫入和讀取，長時間儲存資料，及具有足夠低的電力消耗。
圖16F為電視裝置，其包括外殼771、顯示部773、機座775等等。可藉由外殼771的開關或遙控器780來操作電視裝置。上述實施例的任一者所說明之半導體裝置係設置給外殼771和遙控器780。因此，電視裝置可以高速執行資料的寫入和讀取，長時間儲存資料，及具有足夠低的電力消耗。
如此，根據上述實施例的任一者所說明之半導體裝置係設置給此實施例所說明的電子裝置。因此，可實現具有低電力消耗的電子裝置。
檢驗根據所揭示的發明之實施例的半導體裝置能夠重寫資料之次數。在此例中，將參考圖17說明檢驗結果。
檢驗所使用的半導體裝置為具有圖1A-1中之電路組態的半導體裝置。此處，氧化物半導體被用於對應於電晶體162之電晶體，及使用具有電容值0.33 pF之電容器作為對應於電容器164的電容器。
藉由比較最初記憶體視窗寬度和在儲存和寫入資料被重複預定次數之後的記憶體視窗寬度來執行檢驗。藉由施加0 V或5 V到對應於圖1A-1的第三配線之配線以及施加0 V或5 V到對應於圖1A-1的第四配線之配線來儲存和寫入資料。當對應於第四配線之配線的電位為0 V時，對應於電晶體162之電晶體(寫入電晶體)是關閉的；如此，保持供應到節點FG的電位。當對應於第四配線之配線的電位為5 V時，對應於電晶體162之電晶體(寫入電晶體)是開通的；如此，對應於第三配線之配線的電位供應到節點FD。
記憶體視窗寬度為儲存裝置的特性之指示物的其中之一。此處，記憶體視窗寬度表示不同記憶體狀態之間的曲線(Vcg-Id曲線)中之位移量ΔVcg，其顯示對應於第五配線之配線的電位Vcg和對應於電晶體160之電晶體(讀取電晶體)的汲極電流Id之間的關係。不同的記憶體狀態意指0 V施加到節點FG之狀態(下面稱作Low狀態)以及5 V施加到節點FG之狀態(下面稱作High狀態)。也就是說，藉由掃掠Low狀態中和High狀態中的電位Vcg來檢查記憶體視窗寬度。
圖17為最初記憶體視窗寬度和執行寫入1×1019次之後的記憶體視窗寬度之檢驗結果圖。需注意的是，在圖17中，水平軸表示Vcg(V)，而垂直軸表示Id(A)。根據圖17，在資料被寫入1×1019次之後記憶體視窗寬度未改變，此意謂至少在此週期半導體裝置未劣化。
如上述，在根據所揭示的發明之實施例的半導體裝置中，甚至在資料被儲存和寫入1×1019次之後仍未改變特性，及抵抗重寫的電阻極高。也就是說，可說明根據所揭示的發明之實施例，能夠實現相當可靠的半導體裝置。
[例子2]
在此例中，將說明藉由測量包括淨化的氧化物半導體之電晶體的關閉狀態電流所獲得之結果。
在此例中，根據實施例4形成包括淨化的氧化物半導體之電晶體。首先，在考量包括淨化的氧化物半導體之電晶體的極小關閉狀態電流之下，而備製具有通道寬度W 1 m(足夠寬)之電晶體，及測量關閉狀態電流。圖18圖示藉由測量具有通道寬度W 1 m之電晶體的關閉狀態電流所獲得之結果。在圖18中，水平軸表示閘極電壓VG，而垂直軸表示汲極電流ID。在汲極電壓VD為+1 V或+10 V以及閘極電壓VG在-5 V至-20 V的範圍內之例子中，發現薄膜電晶體的關閉狀態電流低於或等於1×10-13A，此為偵測極限。而且，發現電晶體的關閉電流密度低於或等於1 aA/μm(1×10-18 A/μm)。
接著將說明藉由更準確測量包括淨化的氧化物半導體之薄膜電晶體的關閉狀態電流所獲得之結果。如上述，發現包括淨化的氧化物半導體之電晶體的關閉狀態電流低於或等於1×10-13A，此為測量設備的偵測極限。此處，將藉由使用特性評估用的元件來說明藉由測量更準確的關閉狀態電流所獲得之結果(此值低於或等於上述測量中之測量設備的偵測極限)。
首先，將參考圖19說明在測量電流的方法中所使用之特性評估用的元件。
在圖19之特性評估用的元件中，並聯連接三個測量系統800。測量系統800包括電容器802、電晶體804、電晶體805、電晶體806、及電晶體808。根據實施例4所製造的電晶體被使用作為電晶體804及808的每一個。
在測量系統800中，電晶體804之源極終端和汲極終端的其中之一、電容器802的一終端、和電晶體805之源極終端和汲極終端的其中之一係連接到電源(用以供應V2)。電晶體804之源極終端和汲極終端的其中另一個、電晶體808之源極終端和汲極終端的其中之一、電容器802的另一終端、和電晶體805的閘極終端係彼此連接。電晶體808之源極終端和汲極終端的其中另一個、電晶體806之源極終端和汲極終端的其中之一、和電晶體806的閘極終端係連接到電源(用以供應V1)。電晶體805之源極終端和汲極終端的其中另一個及電晶體806之源極終端和汲極終端的其中另一個係各電連接到Vout的輸出終端。
用以控制電晶體804之開通狀態和關閉狀態的電位Vext_b2係供應到電晶體804的閘極終端。用以控制電晶體808之開通狀態和關閉狀態的電位Vext_b1係供應到電晶體808的閘極終端。從輸出終端輸出電位Vout。
接著，將說明藉由使用測量系統來測量電流之方法。
首先，簡單說明施加電位差以測量關閉狀態電流之初始化週期。在初始化週期中，用以開通電晶體808之電位Vext_b1係輸入到電晶體808的閘極終端，及電位V1係供應到節點A，其為連接到電晶體804之源極終端和汲極終端的其中另一個之節點(即、連接到電晶體808之源極終端和汲極終端的其中之一、電容器802的另一終端、和電晶體805的閘極終端之節點)。此處，電位V1例如是高電位。電晶體804是關閉的。
之後，用以關閉電晶體808之電位Vext_b1係輸入到電晶體808的閘極終端，使得電晶體808被關閉。在關閉電晶體808之後，電位V1被設定成低的。電晶體804仍舊是關閉的。電位V2是與電位V1相同的電位。如此，完成初始化週期。在完成初始化週期之狀態中，電位差產生在節點A及電晶體804之源極終端和汲極終端的其中之一之間，及電位差亦產生在節點A及電晶體808之源極終端和汲極終端的其中另一個之間。因此，電荷稍微流經電晶體804和電晶體808。換言之，產生關閉狀態電流。
接著，將簡單說明關閉狀態電流的測量週期。在測量週期中，電晶體804之源極終端和汲極終端的其中之一的電位(即、電位V2)及電晶體808之源極終端和汲極終端的其中另一個之電位(即、電位V1)被設定成低且固定的。另一方面，在測量週期中節點A的電位未被固定(節點A是在浮動狀態中)。因此，電荷流經電晶體804，及保持在節點A中之電荷量隨著時間過去而改變。另外，隨著保持在節點A中之電荷量改變，節點A的電位也改變。也就是說，輸出終端的輸出電位Vout亦改變。
圖20圖示產生電位差之初始化週期中和下一測量週期中的電位之間的關係之細節(時序圖)。
在初始化週期中，首先，電位Vext_b2被設定成開通電晶體804之電位(高電位)。如此，節點A的電位變成V2，即、低電位(VSS)。之後，電位Vext_b2被設定成關閉電晶體804之電位(低電位)，藉以關閉電晶體804。然後，電位Vext_b1被設定成開通電晶體808之電位(高電位)。如此，節點A的電位變成V1，即、高電位(VDD)。之後，電位Vext_b1被設定成關閉電晶體808之電位，藉以關閉電晶體808。因此，節點A變成浮動狀態，及完成初始化週期。
在下一測量週期中，電位V1和電位V2被個別設定成電荷流至或自節點A之電位。此處，電位V1和電位V2為低電位(VSS)。需注意的是，在測量輸出電位Vout之時序中，必須操作輸出電路；如此，在某些例子中，暫時將V1設定成高電位(VDD)。V1為高電位(VDD)之週期被設定為短的，使得不影響到測量。
當以上述方式產生電位差來開始測量週期時，保持在節點A中之電荷量隨著時間過去而改變，因此，節點A的電位也改變。此意謂電晶體805的閘極終端之電位改變，如此，輸出終端的輸出電位Vout亦隨著時間的消逝而改變。
下面將說明依據所獲得的輸出電位Vout來計算關閉狀態電流之方法。
在計算關閉狀態電流之前事先獲得節點A的電位VA和輸出電位Vout之間的關係。如此，可依據輸出電位Vout而獲得節點A的電位VA。從上述關係，可以下面等式來表示節點A的電位VA作為輸出電位Vout之函數。
[等式1]
V A =F(Vout)
使用節點A的電位VA、連接到節點A之電容CA、和常數(const)，以下面等式來表示節點A的電荷QA。此處，連接到節點A之電容CA為電容器802的電容和其他電容之總和。
[等式2]
Q A =C A V A +const
因為藉由將流至節點A的電荷(或流自節點A的電荷)對時間微分後而獲得節點A的電流IA，以下面等式表示節點A的電流IA。
[等式3]
如此，可依據連接到節點A之電容CA和輸出終端的輸出電位Vout來獲得節點A的電流IA。
藉由上述方法，可計算在關閉之電晶體的源極和汲極之間流動的漏電流(關閉狀態電流)。
在此例中，使用淨化的氧化物半導體來製造電晶體804和電晶體808。電晶體的通道長度(L)對通道寬度(W)之比例為L/W=1/5。在並聯排列之測量系統800中，電容器802的個別電容值為100 fF、1 pF、及3 pF。
需注意的是，假設滿足VDD=5 V及VSS=0 V，而執行根據此實施例的測量。在測量週期中，電位V1基本上被設定成VSS，及只有在每10秒至300秒100 msec的週期中設定成VDD，及測量Vout。另外，計算流經元件的電流I所使用之Δt約30000秒。
圖21圖示電流測量中之輸出電位Vout和消逝的時間Time之間的關係。根據圖21，電位隨著時間過去而改變。
圖22圖示依據上述電流測量所計算之關閉狀態電流。需注意的是，圖22圖示源極-汲極電壓V和關閉狀態電流I之間的關係。根據圖22，在源極-汲極電壓為4 V的條件下，關閉狀態電流約40 zA/μm。當源極-汲極電壓為3.1 V時，關閉狀態電流低於或等於10 zA/μm。需注意的是，1 zA等同10-21 A。
根據此例，證實在包括淨化的氧化物半導體之電晶體中，關閉狀態電流夠小。
此申請案係依據日本專利局於2009、12、28所發表之日本專利申請案序號2009-298891、日本專利局於2010、1、15所發表之日本專利申請案序號2010-007488、及日本專利局於2010、7、15所發表之日本專利申請案序號2010-160954，藉以併入其全文做為參考。
100．．．基板
102．．．保護層
104．．．半導體區
106．．．元件隔離絕緣層
108．．．閘極絕緣層
110．．．閘極電極
112．．．絕緣層
114．．．雜質區
116．．．通道形成區
118．．．側壁絕緣層
120．．．高濃度雜質區
122．．．金屬層
124．．．金屬化合物區
125．．．中間層絕緣層
126．．．中間層絕緣層
128．．．中間層絕緣層
130a．．．源極或汲極電極
130b．．．源極或汲極電極
130c．．．電極
142a．．．源極或汲極電極
142b．．．源極或汲極電極
142c．．．配線
142d．．．配線
143a．．．絕緣層
143b．．．絕緣層
144．．．氧化物半導體層
146．．．閘極絕緣層
148a．．．閘極電極
148b．．．電極
150．．．中間層絕緣層
152．．．中間層絕緣層
154．．．源極或汲極電極
156．．．配線
160．．．電晶體
162．．．電晶體
163．．．電晶體
164．．．電容器
165．．．電容器
701．．．外殼
702．．．外殼
703．．．顯示部
704．．．鍵盤
711．．．主體
712．．．電子筆
713．．．顯示部
714．．．操作按鈕
715．．．外部介面
720．．．電子書閱讀器
721．．．外殼
723．．．外殼
725．．．顯示部
727．．．顯示部
731．．．電力開關
733．．．操作鍵
735．．．揚聲器
737．．．麥克風
740．．．外殼
741．．．外殼
742．．．顯示面板
743．．．揚聲器
744．．．麥克風
745．．．操作鍵
746．．．定位裝置
747．．．相機透鏡
748．．．外部連接終端
749．．．太陽能電池
750．．．外部記憶體插槽
761．．．主體
763．．．接目鏡
764．．．操作開關
765．．．顯示部
766．．．蓄電池
767．．．顯示部
771．．．外殼
773．．．顯示部
775．．．機座
780．．．遙控器
800．．．測量系統
802．．．電容器
804．．．電晶體
805．．．電晶體
806．．．電晶體
808．．．電晶體
1100．．．記憶體單元
1111．．．第一驅動器電路
1112．．．第二驅動器電路
1113．．．第三驅動器電路
1114．．．第四驅動器電路
在附圖中：
圖1A-1及1A-2為半導體裝置的電路圖和概念圖；
圖2為半導體裝置的電路圖；
圖3為時序圖；
圖4為半導體裝置的電路圖；
圖5為半導體裝置的電路圖；
圖6為半導體裝置的電路圖；
圖7為半導體裝置的電路圖；
圖8A及8B分別為半導體裝置的橫剖面圖及平面圖；
圖9A至9H為半導體裝置的製造處理之橫剖面圖；
圖10A至10E為半導體裝置的製造處理之橫剖面圖；
圖11A及11B為半導體裝置的製造處理之橫剖面圖；
圖12A至12D為半導體裝置的製造處理之橫剖面圖；
圖13A及13B為半導體裝置的製造處理之橫剖面圖；
圖14A至14D為半導體裝置的製造處理之橫剖面圖；
圖15A至15C為半導體裝置的製造處理之橫剖面圖；
圖16A至16F為各包括半導體裝置之電子裝置圖；
圖17為記憶體視窗寬度的檢驗結果圖；
圖18為包括氧化物半導體之電晶體的特性圖；
圖19為用以評估包括氧化物半導體之電晶體的特性之電路圖；
圖20為用以評估包括氧化物半導體之電晶體的特性之時序圖；
圖21為包括氧化物半導體之電晶體的特性圖；
圖22為包括氧化物半導體之電晶體的特性圖；
圖23A及23B分別為半導體裝置的橫剖面圖及平面圖；及
圖24A至24D為半導體裝置的製造處理之橫剖面圖。
1100．．．記憶體單元
1111．．．第一驅動器電路
1112．．．第二驅動器電路
1113．．．第三驅動器電路
1114．．．第四驅動器電路

Claims (12)

  1. 一種半導體裝置，包含：源極線；位元線；第一信號線；第二信號線；字元線；記憶體單元陣列，包含複數個記憶體單元；第一驅動器電路，電連接到該源極線和該位元線；第二驅動器電路，電連接到該第一信號線；第三驅動器電路，電連接到該第二信號線；以及第四驅動器電路，電連接到該字元線，其中，該複數個記憶體單元的其中之一包含：第一電晶體，包含第一閘極電極、第一源極電極、和第一汲極電極；第二電晶體，包含第二閘極電極、第二源極電極、和第二汲極電極；以及電容器，包含第一終端和第二終端，其中，該第二電晶體包含氧化物半導體材料，其中，該氧化物半導體材料包含銦及鋅，其中，該第一閘極電極、該第二源極電極和該第二汲極電極的其中之一、及該電容器的該第一終端係彼此電連接，其中，該源極線和該第一源極電極係彼此電連接， 其中，該位元線和該第一汲極電極係彼此電連接，其中，該第一信號線及該第二源極電極和該第二汲極電極的其中另一個係彼此電連接，其中，該第二信號線和該第二閘極電極係彼此電連接，以及其中，該字元線和該電容器的該第二終端係彼此電連接。
  2. 根據申請專利範圍第1項之半導體裝置，另外包含讀取電路，電連接到該位元線。
  3. 根據申請專利範圍第1項之半導體裝置，其中，該複數個記憶體單元係並聯電連接在該源極線和該位元線之間。
  4. 一種半導體裝置，包含：第一線；第二線；第三線；第四線；第五線；第一驅動器電路，電連接到該第一線和該第五線；第二驅動器電路，電連接到該第二線；第三驅動器電路，電連接到該第三線；第四驅動器電路，電連接到該第四線；以及記憶體單元陣列，包含第一記憶體單元、第二記憶體單元、和第三記憶體單元，該第一記憶體單元、該第二記 憶體單元、和該第三記憶體單元的每一個包含：第一電晶體，包含第一閘極電極、第一源極電極、及第一汲極電極；第二電晶體，包含第二閘極電極、第二源極電極、和第二汲極電極；以及電容器，包含第一終端和第二終端，其中，該第二電晶體包含氧化物半導體材料，其中，該氧化物半導體材料包含銦及鋅，以及其中，該第一閘極電極、該第二源極電極和該第二汲極電極的其中之一、及該第一終端係彼此電連接，其中，該第一記憶體單元之該第一源極電極和該第一汲極電極的其中之一及該第二記憶體單元之該第一源極電極和該第一汲極電極的其中之一係電連接到該第一線，其中，該第一記憶體單元之該第二閘極電極及該第二源極電極和該第二汲極電極的其中另一個的其中之一與該第二記憶體單元的該第二閘極電極及該第二源極電極和該第二汲極電極的其中另一個的其中之一係電連接到該第二線，其中，該第一記憶體單元之該第二閘極電極和該第二源極電極和該第二汲極電極的其中另一個的其中另一個與該第三記憶體單元之該第二閘極電極及該第二源極電極和該第二汲極電極的其中另一個的其中另一個係電連接到第三線，其中，該第一記憶體單元的該第二終端和該第三記憶 體單元的該第二終端係電連接到該第四線，以及其中，該第一記憶體單元之該第一源極電極和該第一汲極電極的其中另一個與該第二記憶體單元之該第一源極電極和該第一汲極電極的其中另一個係電連接到該第五線。
  5. 根據申請專利範圍第1或4項之半導體裝置，其中，該第一電晶體包含除了氧化物半導體以外的半導體材料。
  6. 根據申請專利範圍第1或4項之半導體裝置，其中，該第一電晶體包含：通道形成區，包含除了氧化物半導體以外的半導體材料；雜質區，係設置有該通道形成區夾置在其間；閘極絕緣層，在該通道形成區之上；該第一閘極電極，在該閘極絕緣層之上；以及該第一源極電極和該第一汲極電極，電連接到該等雜質區。
  7. 根據申請專利範圍第1或4項之半導體裝置，其中，該第二電晶體包含：該第二源極電極和該第二汲極電極；通道形成區，包含該氧化物半導體材料，及電連接到該第二源極電極和該第二汲極電極；閘極絕緣層，在該通道形成區之上；以及該第二閘極電極，在該閘極絕緣層之上。
  8. 根據申請專利範圍第7項之半導體裝置，其中，該電容器包含：該第二源極電極或該第二汲極電極；該閘極絕緣層；以及電極，在該閘極絕緣層之上。
  9. 根據申請專利範圍第1或4項之半導體裝置，其中，該氧化物半導體材料包含鎵。
  10. 根據申請專利範圍第4項之半導體裝置，其中，該第一驅動器電路包含讀取電路，電連接到該第一線。
  11. 根據申請專利範圍第2或10項之半導體裝置，其中，該讀取電路包含第三電晶體和時控反相器，其中，該第三電晶體之第三閘極電極及第三源極電極和第三汲極電極的其中之一係電連接到高電位電源，以及其中，該時控反相器及該第三源極電極和第三汲極電極的其中另一個係彼此電連接。
  12. 一種電子裝置，包含根據申請專利範圍第1或4項之半導體裝置，其中，該電子裝置係選自由電腦、行動電話、可攜式資訊終端、數位相機、數位視頻相機、電子紙、和電視裝置所組成之群組的其中之一。
TW099144997A 2009-12-28 2010-12-21 半導體裝置 TWI525616B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009298891 2009-12-28
JP2010007488 2010-01-15
JP2010160954 2010-07-15

Publications (2)

Publication Number Publication Date
TW201137873A TW201137873A (en) 2011-11-01
TWI525616B true TWI525616B (zh) 2016-03-11

Family

ID=44187379

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099144997A TWI525616B (zh) 2009-12-28 2010-12-21 半導體裝置

Country Status (7)

Country Link
US (2) US8400817B2 (zh)
EP (1) EP2519969A4 (zh)
JP (2) JP5604290B2 (zh)
KR (1) KR101760537B1 (zh)
CN (2) CN102714184B (zh)
TW (1) TWI525616B (zh)
WO (1) WO2011080999A1 (zh)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190006091A (ko) * 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101813460B1 (ko) 2009-12-18 2017-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2517245B1 (en) 2009-12-25 2019-07-24 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
EP2519969A4 (en) 2009-12-28 2016-07-06 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
KR101762316B1 (ko) 2009-12-28 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8780629B2 (en) * 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101943807B1 (ko) 2010-01-15 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
CN102714209B (zh) 2010-01-22 2015-09-16 株式会社半导体能源研究所 半导体存储器件及其驱动方法
CN102742001B (zh) 2010-02-05 2017-03-22 株式会社半导体能源研究所 半导体装置
KR101921618B1 (ko) * 2010-02-05 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2011096270A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011102233A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011108475A1 (en) * 2010-03-04 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
WO2011111503A1 (en) 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102220018B1 (ko) 2010-03-08 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR101891065B1 (ko) 2010-03-19 2018-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 구동 방법
WO2011125432A1 (en) * 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011135999A1 (en) 2010-04-27 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP5923248B2 (ja) 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
KR101894897B1 (ko) 2010-06-04 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8779433B2 (en) 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8467231B2 (en) 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5671418B2 (ja) 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8339837B2 (en) 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP5702689B2 (ja) 2010-08-31 2015-04-15 株式会社半導体エネルギー研究所 半導体装置の駆動方法、及び半導体装置
US8634228B2 (en) 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
TWI543166B (zh) 2010-09-13 2016-07-21 半導體能源研究所股份有限公司 半導體裝置
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5973165B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI572009B (zh) 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
US8709889B2 (en) 2011-05-19 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and manufacturing method thereof
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6091083B2 (ja) 2011-05-20 2017-03-08 株式会社半導体エネルギー研究所 記憶装置
JP5871263B2 (ja) * 2011-06-14 2016-03-01 富士フイルム株式会社 非晶質酸化物薄膜の製造方法
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6125850B2 (ja) * 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9349849B2 (en) * 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
CN103367459B (zh) * 2012-03-28 2019-08-27 株式会社日本有机雷特显示器 半导体装置和电子设备
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
JP6298662B2 (ja) 2013-03-14 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
US9716188B2 (en) * 2013-08-30 2017-07-25 Qualcomm Incorporated Metal oxide semiconductor (MOS) capacitor with improved linearity
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9887212B2 (en) * 2014-03-14 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2015206789A (ja) * 2014-04-11 2015-11-19 株式会社半導体エネルギー研究所 電流測定方法
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
JP6676354B2 (ja) 2014-12-16 2020-04-08 株式会社半導体エネルギー研究所 半導体装置
JP2016116220A (ja) 2014-12-16 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
CN104966737A (zh) 2015-05-07 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
JP6807725B2 (ja) 2015-12-22 2021-01-06 株式会社半導体エネルギー研究所 半導体装置、表示パネル、及び電子機器
JP6995481B2 (ja) 2016-01-29 2022-02-04 株式会社半導体エネルギー研究所 ソースドライバ
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
US20170345834A1 (en) * 2016-05-25 2017-11-30 Globalfoundries Inc. Soi memory device
US10490116B2 (en) 2016-07-06 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and display system
WO2018130930A1 (en) 2017-01-16 2018-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device
US10727222B2 (en) * 2017-04-20 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Memory system and memory cell having dense layouts

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6260191A (ja) * 1985-09-11 1987-03-16 Nec Corp 半導体メモリセル
JPS62230043A (ja) 1986-03-31 1987-10-08 Seiko Epson Corp 半導体装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63268184A (ja) 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JPH0713872B2 (ja) 1987-11-24 1995-02-15 三菱電機株式会社 半導体記憶装置
JP2662822B2 (ja) 1990-03-20 1997-10-15 三菱電機株式会社 半導体記憶装置
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06251588A (ja) * 1993-03-02 1994-09-09 Toshiba Corp センスアンプ回路
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5770483A (en) 1996-10-08 1998-06-23 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with high performance drain-to-gate connection
US6271542B1 (en) * 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6762951B2 (en) * 2001-11-13 2004-07-13 Hitachi, Ltd. Semiconductor integrated circuit device
US6515892B1 (en) * 1999-05-14 2003-02-04 Hitachi, Ltd. Semiconductor integrated circuit device
JP2001093988A (ja) 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
JP4654471B2 (ja) * 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
JP2001053167A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001093989A (ja) 1999-09-22 2001-04-06 Sony Corp 半導体装置
JP2001168198A (ja) * 1999-12-09 2001-06-22 Sony Corp メモリ混載半導体集積回路およびその設計方法
JP2001230329A (ja) 2000-02-16 2001-08-24 Sony Corp 半導体記憶装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3749101B2 (ja) * 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
JP2002093924A (ja) * 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368141A (ja) * 2001-06-06 2002-12-20 Sony Corp 不揮発性半導体メモリ装置
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6787864B2 (en) * 2002-09-30 2004-09-07 Advanced Micro Devices, Inc. Mosfets incorporating nickel germanosilicided gate and methods for their formation
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7184301B2 (en) 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100930916B1 (ko) * 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100578793B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
US8445946B2 (en) * 2003-12-11 2013-05-21 International Business Machines Corporation Gated diode memory cells
KR100746220B1 (ko) * 2004-01-12 2007-08-03 삼성전자주식회사 적층된 노드 콘택 구조체들과 적층된 박막 트랜지스터들을채택하는 반도체 집적회로들 및 그 제조방법들
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7250627B2 (en) * 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4849817B2 (ja) 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4958253B2 (ja) * 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007122758A (ja) 2005-10-24 2007-05-17 Sony Corp 半導体メモリ装置およびその読み出し方法
CN101577231B (zh) * 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP5049491B2 (ja) 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8058675B2 (en) * 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN100583443C (zh) * 2007-06-08 2010-01-20 北京京东方光电科技有限公司 一种薄膜晶体管结构及其制备方法
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2009016368A (ja) 2007-06-29 2009-01-22 Ricoh Co Ltd メモリーデバイス
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP5150932B2 (ja) * 2008-04-04 2013-02-27 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP5202094B2 (ja) 2008-05-12 2013-06-05 キヤノン株式会社 半導体装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20100067612A (ko) * 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20190006091A (ko) * 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY180559A (en) 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101662359B1 (ko) * 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
WO2011065258A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101777643B1 (ko) * 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
KR101813460B1 (ko) * 2009-12-18 2017-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101781336B1 (ko) * 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2517245B1 (en) * 2009-12-25 2019-07-24 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
EP2519969A4 (en) 2009-12-28 2016-07-06 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
KR101762316B1 (ko) * 2009-12-28 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101943807B1 (ko) * 2010-01-15 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections

Also Published As

Publication number Publication date
JP2015008297A (ja) 2015-01-15
US20130200369A1 (en) 2013-08-08
KR20120114280A (ko) 2012-10-16
JP2012039058A (ja) 2012-02-23
EP2519969A4 (en) 2016-07-06
US8400817B2 (en) 2013-03-19
CN105702631A (zh) 2016-06-22
WO2011080999A1 (en) 2011-07-07
US9053969B2 (en) 2015-06-09
TW201137873A (en) 2011-11-01
CN102714184B (zh) 2016-05-18
CN102714184A (zh) 2012-10-03
JP5604290B2 (ja) 2014-10-08
CN105702631B (zh) 2019-05-28
EP2519969A1 (en) 2012-11-07
US20110157961A1 (en) 2011-06-30
KR101760537B1 (ko) 2017-07-21

Similar Documents

Publication Publication Date Title
TWI525616B (zh) 半導體裝置
JP7185731B2 (ja) 半導体装置
US10128247B2 (en) Semiconductor device having memory cell utilizing oxide semiconductor material
US9490370B2 (en) Semiconductor device
US8654582B2 (en) Non-volatile semiconductor memory device equipped with an oxide semiconductor writing transistor having a small off-state current
TWI506622B (zh) 半導體裝置及驅動半導體裝置之方法
TWI496142B (zh) 半導體裝置及驅動半導體裝置之方法
TWI528502B (zh) 半導體裝置
US8587999B2 (en) Semiconductor device
US8482974B2 (en) Semiconductor memory device and method for driving the same
TWI523150B (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees