CN100583443C - 一种薄膜晶体管结构及其制备方法 - Google Patents

一种薄膜晶体管结构及其制备方法 Download PDF

Info

Publication number
CN100583443C
CN100583443C CN200710100342A CN200710100342A CN100583443C CN 100583443 C CN100583443 C CN 100583443C CN 200710100342 A CN200710100342 A CN 200710100342A CN 200710100342 A CN200710100342 A CN 200710100342A CN 100583443 C CN100583443 C CN 100583443C
Authority
CN
China
Prior art keywords
layer
source
drain electrode
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710100342A
Other languages
English (en)
Other versions
CN101320737A (zh
Inventor
薛建设
林承武
梁珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Gaochuang Suzhou Electronics Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN200710100342A priority Critical patent/CN100583443C/zh
Priority to KR1020080029767A priority patent/KR100931875B1/ko
Priority to US12/061,425 priority patent/US8030654B2/en
Priority to JP2008097547A priority patent/JP2008306167A/ja
Publication of CN101320737A publication Critical patent/CN101320737A/zh
Application granted granted Critical
Publication of CN100583443C publication Critical patent/CN100583443C/zh
Priority to JP2012204276A priority patent/JP5685565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种薄膜晶体管结构，包括：基板，形成在所述基板上的栅极、栅绝缘层、半导体层、掺杂半导体层、源漏电极、钝化层和像素电极，其中像素电极同源漏电极的漏极端相连接，其中在掺杂半导体层上部及所述源漏电极的下方设置有8-15nm的SiNx或者SiOxNy层；源漏电极的材料为铝合金，包括两元铝合金和多元铝合金。本发明同时公开了该薄膜晶体管的制造方法，包括：在掺杂半导体层上部和源漏电极的下方形成8-15nm的SiNx或者SiOxNy层。本发明通过变更源漏电极的结构及其制造方法，克服源漏电极断线缺陷，并同时提高产能，降低生产成本。

Description

一种薄膜晶体管结构及其制备方法
技术领域
本发明涉及薄膜晶体管液晶显示器(TFT LCD)器件结构及其制造方法，尤其涉及TFT LCD阵列基板中的薄膜晶体管结构及其制备方法。
背景技术
薄膜晶体管(TFT)在LCD显示器件中是作为开关元件使用的。目前大多数TFT LCD的制造厂商采用的底栅式TFT结构如图1所示。该结构主要是由如下各个层构成：玻璃基板100、依次形成在玻璃基板上的栅极200；栅绝缘层300；半导体层400；掺杂半导体层500；源漏电极700；钝化层800；像素电极层900。这种TFT的制备工艺如下：
1、利用磁控溅射的方法在基体(一般是玻璃或者单晶硅圆)上沉积一层金属薄膜，目前沉积该金属薄膜的靶材以Al和Al合金为主，如果在制备IC时也用到其它金属和合金，再利用光刻和刻蚀的方法制备形成栅线和栅电极图形。
2、利用化学气相沉积法(CVD)制备出SiNx或者SiOxNy薄膜层作为栅绝缘层，在栅绝缘层之上再利用CVD的方法同时沉积出半导体层(如：a-Si层)和掺杂半导体层(如：N+a-Si层)，利用光刻和干法刻蚀的工艺形成硅岛和一定的导电的沟道。
3、利用磁控溅射的方法在掺杂半导体层上沉积一层金属层，利用光刻和刻蚀的方法形成源漏电极，制备该源漏电极所用的材料包括Mo、Cr、Ti和MoW等高熔点的稀有技术或者合金，形成的该源漏电极分别和掺杂半导体层形成良好的接触。
4、利用CVD方法沉积一层钝化层(如：SiOxNy)，利用光刻和刻蚀的工艺制备出沟道保护层，同时在保护层上刻蚀形成过孔。
5、利用磁控溅射的方法沉积像素电极层(如：ITO导电薄膜)，利用光刻和刻蚀工艺形成像素电极图形，同时使像素电极通过过孔和漏电极连接。
由以上工艺形成的TFT结构具有如下特点：结构简单，易于制备；每一层形成图形所用的工艺比较简单；良品率较高；可以采用6mask、5mask、4mask、甚至3mask工艺都能够完成，而且设备不需要进行改变。
但是随着TFT LCD电视市场需求不断扩大，生产线代数不断增加，面板的尺寸越来越大，因此用作电视的面板要求不同于作为电脑显示器的面板要求。例如面板尺寸的增加使栅线和源漏电极公共线长度增加，同时总线电阻增大，就可能产生信号延迟问题，引起诸如：X方向串扰(x-talk)以及横线方向亮度不均(H-dim)等问题。因此，利用以上工艺进行大尺寸电视用屏时，需要解决以上问题。
对于大尺寸电视用屏，源漏电极公共线目前取代象Mo、Cr等高电阻难熔金属或者合金的是Al或者Al合金，但是由于Al与N+层的接触不太好，功函数相差比较大，首先必须在底层要沉积一层薄的Mo层作为过渡层；同时为了解决像素电极和Al的接触不良的问题，需要在Al层的上面再沉积一层薄的Mo层，这样不但解决了同ITO接触电阻大的问题而且还解决了纯Al在受热过程中的小丘(Hillock)问题。但是如果采用这种三明治的结构又会产生如下不足：
1、引起刻蚀方面的问题，例如源漏电极断线，原因是中间层的Al金属和底部以及顶部Mo金属腐蚀速度有差异。
2、降低了产能，因为需要沉积两种金属，而且还需沉积三层，和沉积一种金属相比，增加了沉积时间。
3、增加了成本，由于目前市场价格Mo的价格远高于Al的价格。
发明内容
本发明的目的是针对现有技术的缺陷，提供一种TFT LCD的薄膜晶体管结构及其制备方法，通过变更源漏电极的结构及其制造方法，克服源漏电极断线缺陷，并同时提高产能，降低生产成本降低。
为了实现上述目的，本发明提供一种薄膜晶体管结构，包括：基板，形成在所述基板上的栅极、栅绝缘层、半导体层、掺杂半导体层、源漏电极、钝化层和像素电极，其中像素电极同源漏电极的漏极端相连接，其中在所述掺杂半导体层上部及所述源漏电极的下方设置有SiNx或者SiOxNy层；所述SiNx或者SiOxNy层的厚度为8-15nm。
上述方案中所述源漏电极的材料优选为铝合金，包括两元铝合金和多元铝合金。
为了实现上述目的，本发明同时提供一种薄膜晶体管结构的制造方法，包括：
步骤1，提供一基板，在所述基板上利用磁控溅射的方法沉积一层金属薄膜，利用光刻和刻蚀的方法制备形成栅电极图形；
步骤2，在完成步骤1的基板上利用化学气相沉积法依次沉积栅绝缘层，半导体层和掺杂半导体层；
步骤3，在完成步骤2的基板上利用化学气相沉积法沉积一薄层SiNx或者SiOxNy层，所述SiNx或者SiOxNy层的沉积厚度为8-15nm，利用光刻和干法刻蚀的工艺形成一定的导电的沟道；
步骤4，在完成步骤3的基板上利用磁控溅射的方法形成一层源漏金属层，利用光刻和刻蚀的方法形成源漏电极，形成的该源漏电极分别通过所述步骤3中形成的SiNx层或者SiOxNy，与所述掺杂半导体层形成接触；
步骤5，在完成步骤4的基板上利用化学气相沉积法形成一层钝化层，利用光刻和刻蚀的工艺制备出所述沟道保护层，并同时在保护层上刻蚀形成过孔；
步骤6，在完成步骤4的基板上利用磁控溅射的方法沉积透明像素电极薄膜，利用光刻和刻蚀工艺形成像素电极图形，同时使像素电极通过所述过孔和所述源漏电极的漏极端连接。
上述方案中，所述步骤4中形成一层源漏金属层优选为形成一层铝合金金属层。
为了实现上述目的，本发明同时还提供另一种薄膜晶体管结构的制造方法，包括：
步骤1，提供一基板，在所述基板上利用磁控溅射的方法沉积一层金属薄膜，利用光刻和刻蚀的方法制备形成栅电极图形；
步骤2，在完成步骤1的基板上利用化学气相沉积法依次沉积栅绝缘层，半导体层和掺杂半导体层；
步骤3，在完成步骤2的基板上利用化学气相沉积法沉积一薄层SiNx或者SiOxNy层，所述SiNx或者SiOxNy层的沉积厚度为8-15nm，利用光刻和干法刻蚀的工艺形成硅岛；
步骤4，在完成步骤3的基板上利用磁控溅射的方法沉积透明像素电极薄膜，利用光刻和刻蚀工艺形成像素电极图形；
步骤5，在完成步骤4的基板上利用磁控溅射的方法在以上图形上沉积一层源漏金属层，利用光刻和刻蚀的方法形成源漏电极，形成的源漏电极分别通过所述步骤3中形成的SiNx层或者SiOxNy，与掺杂半导体层形成接触，同时又和所述像素电极形成电连接；对掺杂半导体层进行刻蚀形成导电沟道。
步骤6，在完成步骤5的基板上利用化学气相沉积法形成一层钝化层，利用光刻和刻蚀的工艺制备出所述沟道的保护层。
上述方案中，所述步骤5中形成一层源漏金属层优选为形成一层铝合金金属层。
相对于现有技术，本发明将常用的多层源漏电极结构变成单层，解决了由于多层金属引起的刻蚀问题。例如源漏极断线，原因是中间层的Al金属和底部及顶部的Mo金属的腐蚀速度有差异。另外，相对于现有技术需要，沉积两种金属，而且还要沉积三层，需要较长沉积时间，存在效率比较低的问题，本发明只需沉积一种金属，提高了产能。再者本发明由于只需要沉积一层金属，所以可以减少目前所用的磁控溅射(sputter)设备的腔体(chamber)数目，节省了设备成本和维护成本。此外，由于目前市场价格Mo的价格很高，本发明能够省去顶部和底部的Mo层，降低了原材料成本。最后，本发明还保持了Al的低电阻特性。
下面结合附图和具体实施例对本发明进行进一步更为详细地说明。
附图说明
图1是现有技术底栅式TFT结构截面示意图；
图2是本发明的薄膜晶体管结构之一截面示意图；
图3是本发明的薄膜晶体管结构之二截面示意图。
图中标记：100、基板；200、栅极；300、栅绝缘层；400、半导体层；500、掺杂半导体层；600、SiNx或者SiOxNy层；700、源漏电极；800、钝化层；900、像素电极。
具体实施方式
图2是本发明的薄膜晶体管结构之一截面示意图；图3是本发明的薄膜晶体管结构之二截面示意图。如图2和图3所示，本发明公开的薄膜晶体管结构，包括：基板100、形成在基板上的栅极200；栅绝缘层300；半导体层400；掺杂半导体层500；源漏电极700；钝化层800；像素电极900，其中像素电极900可以通过钝化层的过孔同源漏电极700的漏极端连接，如图2所示；像素电极900还可以是直接搭接在源漏电极700的漏极端，如图3所示，这些组成部分同现有技术中的结构类似；本发明区别于现有技术的特征在于：在掺杂半导体层500上部形成源漏电极700的下方设置有一层厚度为8-15nm的SiNx或者SiOxNy层600，并将源漏电极材料变化为Al合金，取代现有技术中的纯Al材料，或者Al/Mo；Mo/Al/Mo多层结构材料。
本发明由于采用Al合金替代纯Al材料，利用磁控溅射的方法形成TFT的源漏极，在其顶部不用沉积一层Mo；而且由于Al合金可以同像素电极(ITO)的接触非常良好，可以省去顶部Mo的沉积；采取以上技术手段就可以解决刻蚀的问题，即腐蚀的坡度角。另外，本发明不用沉积底层的Mo，而是用厚度为8-15nm的SiNx或者SiOxNy替代，虽然SiNx薄膜和SiOxNy是绝缘性的，但是由于该薄膜非常薄，因此底层的源漏电极就会通过电子的隧道效应和像素电极连接起来。采取以上技术手段就可以解决现有技术中源漏电极制备过程多层金属层的沉积导致设备产能下降的问题，而且由于顶部和底部Mo的免沉积使源漏极的原材料***格降低，同时替代底层Mo的SiNx层或者SiOxNy很容易通过CVD的方法在掺杂半导体层沉积以后在同一个反应室里面沉积。
本发明同时公开了上述薄膜晶体管源漏电极结构的制备方法，下面将详述该制造方法。
实施例1
1、利用磁控溅射的方法在基板(一般是玻璃或者单晶硅圆上)沉积一层金属薄膜，沉积该金属薄膜的靶材Al合金为主，再利用光刻和刻蚀的方法制备形成栅电极图形。
2、利用化学气相沉积法(CVD)制备出SiNx或者SiOxNy薄膜层作为栅绝缘层，在栅绝缘层之上再利用CVD方法同时沉积出半导体层(如：a-Si层)和掺杂半导体层(N+a-Si层)；
3、在与步骤2相同的反应器中利用CVD原理生成厚度为10nm的一个薄层SiNx或者SiOxNy层，利用光刻和干法刻蚀的工艺形成一定的导电的沟道。
4、利用磁控溅射的方法在步骤3中形成的导电沟道上沉积一层Al合金金属层，利用光刻和刻蚀的方法形成源漏电极，形成的该源漏电极分别通过前述步骤中形成的SiNx层或者SiOxNy层，与掺杂半导体层形成良好的接触。
5、利用CVD方法沉积一层钝化层(如：SiOxNy)，利用光刻和刻蚀的工艺制备出沟道保护层，并同时在保护层上刻蚀形成过孔。
6、利用磁控溅射的方法沉积透明像素电极薄膜(如：ITO)，利用光刻和刻蚀工艺形成像素电极图形，同时使像素电极通过过孔和源漏电极的漏极端连接。
完成上述步骤形成的薄膜晶体管器件如图2所示。
实施例2
1、利用磁控溅射的方法在基板(一般是玻璃或者单晶硅圆上)沉积一层金属薄膜，沉积该金属薄膜的靶材Al合金为主，再利用光刻和刻蚀的方法制备形成栅电极图形。
2、利用化学气相沉积法(CVD)制备出SiNx或者SiOxNy薄膜层作为栅绝缘层，在绝缘层之上再利用CVD方法同时沉积出半导体层(如：a-Si层)和掺杂半导体层(N+a-Si层)。
3、在与上一步骤相同的反应器中利用CVD原理生成厚度为10nm的一个薄层SiNx或者SiOxNy层，利用光刻和干法刻蚀的工艺形成一定的硅岛。
4、利用磁控溅射的方法沉积像素电极薄膜(如：ITO)，利用光刻和刻蚀工艺形成像素电极图形。
5、利用磁控溅射的方法在以上图形上沉积一层Al合金金属层，利用光刻和刻蚀的方法形成源漏电极，形成的该源漏极分别通过步骤3中形成的SiNx层或者SiOxNy和掺杂半导体层形成良好的接触同时又和像素电极连接在一起，形成良好的接触。
6、对掺杂半导体层进行刻蚀形成导电沟道。
7、利用CVD方法沉积一层钝化层(如：SiOxNy)，利用光刻和刻蚀的工艺制备出沟道保护层。
完成上述步骤形成的薄膜晶体管器件如图3所示。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，按照需要可使用不同材料和设备实现之，即可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (6)

1、一种薄膜晶体管结构，包括：基板，形成在所述基板上的栅极、栅绝缘层、半导体层、掺杂半导体层、源漏电极、钝化层和像素电极，其中像素电极同源漏电极的漏极端相连接，其特征在于：在所述掺杂半导体层上部及所述源漏电极的下方设置有SiNx或者SiOxNy层；所述SiNx或者SiOxNy层的厚度为8-15nm。
2、根据权利要求1所述的薄膜晶体管结构，其特征在于：所述源漏电极的材料为铝合金，包括两元铝合金和多元铝合金。
3、一种薄膜晶体管结构的制造方法，其特征在于，包括：
步骤1，提供一基板，在所述基板上利用磁控溅射的方法沉积一层金属薄膜，利用光刻和刻蚀的方法制备形成栅电极图形；
步骤2，在完成步骤1的基板上利用化学气相沉积法依次沉积栅绝缘层、半导体层和掺杂半导体层；
步骤3，在完成步骤2的基板上利用化学气相沉积法沉积一薄层SiNx或者SiOxNy层，所述SiNx或者SiOxNy层的沉积厚度为8-15nm，利用光刻和干法刻蚀的工艺形成导电的沟道；
步骤4，在完成步骤3的基板上利用磁控溅射的方法形成一层源漏金属层，利用光刻和刻蚀的方法形成源漏电极，形成的该源漏电极分别通过所述步骤3中形成的SiNx层或者SiOxNy，与所述掺杂半导体层形成接触；
步骤5，在完成步骤4的基板上利用化学气相沉积法形成一层钝化层，利用光刻和刻蚀的工艺制备出所述沟道的保护层，并同时在保护层上刻蚀形成过孔；
步骤6，在完成步骤4的基板上利用磁控溅射的方法沉积透明像素电极薄膜，利用光刻和刻蚀工艺形成像素电极图形，同时使像素电极通过所述过孔和所述源漏电极的漏极端连接。
4、根据权利要求3所述的制造方法，其特征在于：所述步骤4中形成一层源漏金属层具体为形成一层铝合金金属层。
5、一种薄膜晶体管结构的制造方法，其特征在于，包括：
步骤1，提供一基板，在所述基板上利用磁控溅射的方法沉积一层金属薄膜，利用光刻和刻蚀的方法制备形成栅电极图形；
步骤2，在完成步骤1的基板上利用化学气相沉积法依次沉积栅绝缘层，半导体层和掺杂半导体层；
步骤3，在完成步骤2的基板上利用化学气相沉积法沉积一薄层SiNx或者SiOxNy层，所述SiNx或者SiOxNy层的沉积厚度为8-15nm，利用光刻和干法刻蚀的工艺形成硅岛；
步骤4，在完成步骤3的基板上利用磁控溅射的方法沉积透明像素电极薄膜，利用光刻和刻蚀工艺形成像素电极图形；
步骤5，在完成步骤4的基板上利用磁控溅射的方法在以上图形上沉积一层源漏金属层，利用光刻和刻蚀的方法形成源漏电极，形成的源漏电极分别通过所述步骤3中形成的SiNx层或者SiOxNy，与掺杂半导体层形成接触，同时又和所述像素电极形成电连接；对掺杂半导体层进行刻蚀形成导电沟道。
步骤6，在完成步骤5的基板上利用化学气相沉积法形成一层钝化层，利用光刻和刻蚀的工艺制备出所述沟道的保护层。
6、根据权利要求5所述的制造方法，其特征在于：所述步骤5中形成一层源漏金属层具体为形成一层铝合金金属层。
CN200710100342A 2007-06-08 2007-06-08 一种薄膜晶体管结构及其制备方法 Active CN100583443C (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN200710100342A CN100583443C (zh) 2007-06-08 2007-06-08 一种薄膜晶体管结构及其制备方法
KR1020080029767A KR100931875B1 (ko) 2007-06-08 2008-03-31 박막 트랜지스터 및 이의 제조 방법
US12/061,425 US8030654B2 (en) 2007-06-08 2008-04-02 Thin film transistor and method of manufacturing the same
JP2008097547A JP2008306167A (ja) 2007-06-08 2008-04-03 薄膜トランジスタ及びその製造方法
JP2012204276A JP5685565B2 (ja) 2007-06-08 2012-09-18 薄膜トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710100342A CN100583443C (zh) 2007-06-08 2007-06-08 一种薄膜晶体管结构及其制备方法

Publications (2)

Publication Number Publication Date
CN101320737A CN101320737A (zh) 2008-12-10
CN100583443C true CN100583443C (zh) 2010-01-20

Family

ID=40095018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710100342A Active CN100583443C (zh) 2007-06-08 2007-06-08 一种薄膜晶体管结构及其制备方法

Country Status (4)

Country Link
US (1) US8030654B2 (zh)
JP (2) JP2008306167A (zh)
KR (1) KR100931875B1 (zh)
CN (1) CN100583443C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917654B1 (ko) * 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN101826532B (zh) * 2009-03-06 2012-05-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
EP2519969A4 (en) * 2009-12-28 2016-07-06 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
JP6019370B2 (ja) * 2012-01-11 2016-11-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、表示装置
CN103400822A (zh) * 2013-08-01 2013-11-20 京东方科技集团股份有限公司 阵列基板及显示装置
CN103715266A (zh) 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
CN105161504B (zh) * 2015-09-22 2019-01-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105870058B (zh) * 2016-06-08 2018-12-18 昆山龙腾光电有限公司 薄膜晶体管阵列基板的制作方法
CN109935627A (zh) * 2019-01-21 2019-06-25 上海易密值半导体技术有限公司 薄膜晶体管
CN112447762A (zh) * 2019-09-05 2021-03-05 咸阳彩虹光电科技有限公司 一种显示面板及显示器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6284563A (ja) * 1985-10-08 1987-04-18 Nec Corp 薄膜電界効果トランジスタアレイの製造方法
JPS62252973A (ja) * 1986-04-25 1987-11-04 Nec Corp 順スタガ−ド型薄膜トランジスタ
JPS6378572A (ja) * 1986-09-20 1988-04-08 Fujitsu Ltd 半導体装置
JPH02248079A (ja) * 1989-03-22 1990-10-03 Sumitomo Metal Ind Ltd 薄膜半導体装置
JPH05315616A (ja) 1992-05-08 1993-11-26 Hitachi Ltd 半導体装置及び薄膜トランジスタ
JPH07326756A (ja) * 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH11109406A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 表示装置とその製造方法
JP3288615B2 (ja) * 1997-10-21 2002-06-04 株式会社アドバンスト・ディスプレイ 薄膜トランジスタの製造方法
KR100336890B1 (ko) * 1998-12-15 2003-06-19 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자의제조방법
JP2001166332A (ja) * 1999-12-06 2001-06-22 Hitachi Ltd 液晶表示装置
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
CN1466017A (zh) 2002-07-05 2004-01-07 友达光电股份有限公司 于薄膜晶体管液晶显示器制造过程中的蚀刻方法
KR100615205B1 (ko) * 2004-01-27 2006-08-25 삼성에스디아이 주식회사 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법
JP2006100387A (ja) * 2004-09-28 2006-04-13 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP4700352B2 (ja) * 2005-01-12 2011-06-15 出光興産株式会社 Ｔｆｔ基板及びその製造方法
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices

Also Published As

Publication number Publication date
KR20080107990A (ko) 2008-12-11
JP2008306167A (ja) 2008-12-18
JP2012248896A (ja) 2012-12-13
US8030654B2 (en) 2011-10-04
KR100931875B1 (ko) 2009-12-15
JP5685565B2 (ja) 2015-03-18
CN101320737A (zh) 2008-12-10
US20080303028A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
CN100583443C (zh) 一种薄膜晶体管结构及其制备方法
US7683370B2 (en) Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
CN100442132C (zh) 一种tft lcd阵列基板结构及其制造方法
US6207970B1 (en) Thin-film transistor display devices having composite electrodes
CN101325201B (zh) 一种透明薄膜晶体管的阵列基板结构及其制造方法
CN103700665B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN101388371B (zh) 半导体器件、显示装置及半导体器件的制造方法
CN103000628A (zh) 显示装置、阵列基板及其制作方法
CN102033370B (zh) 液晶显示基板及其制造方法
CN102053435A (zh) 液晶显示设备及其制造方法
CN102751240A (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN102543754A (zh) 氧化物薄膜晶体管及其制造方法
CN103489920A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN102566166A (zh) 一种双栅的tft基板及其制造方法
CN103474437A (zh) 一种阵列基板及其制备方法与显示装置
CN106783871A (zh) 一种阵列基板、显示面板及制作方法
KR20080100358A (ko) 전자 장치, 이의 제조방법 및 스퍼터링 타겟
CN101359669B (zh) 一种tft lcd阵列基板结构及其制造方法
CN101561598B (zh) 液晶显示器的阵列基板及其制造方法、维修方法
CN107170757A (zh) 一种阵列基板及其制作方法
CN101840118A (zh) 液晶显示面板及其制造方法
CN202009000U (zh) 阵列基板及液晶显示器
CN103022083A (zh) 一种阵列基板、显示装置及阵列基板的制备方法
CN101252149A (zh) 薄膜晶体管、包括它的有机发光器件、及其制造方法
CN201637973U (zh) 阵列基板和液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20141128

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20141128

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141128

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

TR01 Transfer of patent right

Effective date of registration: 20201127

Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road

Patentee after: Gaochuang (Suzhou) Electronics Co.,Ltd.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right