TWI472283B - 具有柱狀突出部分之配線基板 - Google Patents

具有柱狀突出部分之配線基板 Download PDF

Info

Publication number
TWI472283B
TWI472283B TW99111229A TW99111229A TWI472283B TW I472283 B TWI472283 B TW I472283B TW 99111229 A TW99111229 A TW 99111229A TW 99111229 A TW99111229 A TW 99111229A TW I472283 B TWI472283 B TW I472283B
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
wiring substrate
columnar
protruding
Prior art date
Application number
TW99111229A
Other languages
English (en)
Other versions
TW201041472A (en
Inventor
Kotaro Kodani
Junichi Nakamaura
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW201041472A publication Critical patent/TW201041472A/zh
Application granted granted Critical
Publication of TWI472283B publication Critical patent/TWI472283B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

具有柱狀突出部分之配線基板
本發明係有關於一種配線基板，該配線基板具有從配線基板表面突出的突出部分，一種含有該配線基板之半導體封裝體，及製作該配線基板及半導體封裝體的方法。
在先前技術中，已知經由焊料凸塊(solder bumps)或其類似物，將半導體晶片裝在配線基板上之半導體封裝體。對於這類型的半導體封裝體，配線基板及半導體晶片的連接可靠度的改善相當重要。在半導體封裝體的相關研究中，金屬層的部分係在配線基板形成而由配線基板的表面突出，而焊料凸塊則為了使配線基板及半導體晶片的連接可靠度得以改善，而形成在這些金屬層突出部分上。以下將敘述一個相關技術之配線基板的例子，其中在配線基板上形成突出於該配線基板表面的金屬層部分。
第1圖係一個配線基板的剖面，為相關技術的一個例子。在第1圖中，配線基板100包含：第一絕緣層130a；第二絕緣層130b；第三絕緣層130c；第一內連線層140a；第二內連線層140b；突出金屬層160；及焊料凸塊170。
在配線基板100中，第一內連線層140a在第一絕緣層130a中形成，第二內連線層140b在第二絕緣層130b中形成，它們由第一通孔(first via holes)150而在電性上互相連接。第一絕緣層130a被形成在第二絕緣層130b及第一內連線層140a的表面，並具有開口(openings)130x，該開口130x暴露出部分第一內連線層140a。
第三絕緣層130c形成在第二絕緣層130b的另一個表面，以覆蓋第二內連線層140b。突出金屬層160形成在第三絕緣層130c的開口130y中，用以部分突出於配線基板100的表面100a。突出金屬層160包含一個銅層161及一個鎳層162。該銅層161由配線基板100的表面100a大約突出30μm。鎳層162形成在銅層161上，厚度大約為5μm。銅層161與第二內連線層140b經第二通孔150b彼此電性連接。焊料凸塊170形成在突出金屬層160上。
以下為製備配線基板100的方法。第2至6圖描述製備配線基板的相關方法的例子，第2至6圖所使用的元件與第1圖相同時，則用相同數字表示並可省略其中的說明。
第2圖的步驟中，具有包含厚度約為500μm的不鏽鋼(SUS)載體金屬(如金屬板)110。載體金屬110的表面110a上，形成具有預定圖案的蝕刻阻擋層(etching resist layer)120a，並藉由微影法在配線基板上欲形成突出金屬層160的對應位置上形成開口120x。另外，形成蝕刻阻擋層120b以覆蓋載體金屬110的背面110b。
第3圖的步驟中，噴灑用以溶解不鏽鋼之蝕刻溶液，以蝕刻暴露在蝕刻阻擋層120a的開口120x中的載體金屬110的表面110a。因此，深約20μm、基本上為圓形的孔洞110x，形成於載體金屬110的表面110a。
第4圖的步驟中，在孔洞110x中形成突出金屬層160a突出超過載體金屬110表面110a。特別是金的電鍍製程形成金的電解電鍍，從而在開口110x的內牆表面上，形成厚度約0.5μm鍍金層163。而後以鎳的電鍍製程形成鎳的電解電鍍，從而在鍍金層163上形成厚度約5μm的鍍鎳層162。
更進一步，在鎳層162上，以銅的電鍍形成厚度(高)約為30μm的銅層161，從而以銅層161填補鎳層162所形成的孔洞。在此步驟，較佳以銅電鍍溶液，由充填導通孔的方式(filled-via formation)以填補鎳層162所造成的孔洞。由上述三個電鍍過程，包含銅層161、鎳層162及金層163的突出金屬層160a，即被加至突出金屬層160上。
第5圖的步驟中，在移除第4圖中蝕刻阻擋層120a及120b後，在載體金屬100的表面100a及突出金屬層160a上形成第三絕緣層130c，其在突出金屬層160a的位置具有第二通孔150b及開口130y。此外，在第三絕緣層130c上形成第二內連線層140b，經由第二通孔150b與突出金屬層160a的銅層161電性連接。
而後，具有第一通孔150a的第二絕緣層130b形成於第三絕緣層130c上，以覆蓋第二內連線層140b。而且，經由第一通孔150a與第二內連線層140b電性連接的第一內連線層140a，則形成於第二絕緣層130b上。另外，在第二絕緣層130b上形成第一絕緣層130a，以部分覆蓋第一內連線層140a，該第一絕緣層130a具有開口130x露出部分的第一內連線層140a。
第6圖步驟中，以蝕刻完全移除第5圖的載體金屬110，從而完全暴露出配線基板100的表面100a與突出金屬層160a。而後，焊料凸塊170形成於突出金屬層160a(見第1圖)。在此過程中，金層163會擴散至焊料中。顧慮到這一點，焊料凸塊170形成於鎳層162上(即：在突出金屬層160上)。以這種方式，形成了第1圖所示配線基板100即。
配線基板100具有突出金屬層160，該突出金屬層160係在第三絕緣層上，由開口130y內突出於配線基板100之表面100a。焊料凸塊170則製備於突出金屬層160。
第7圖為相關配線基板技術之另一個例子的剖面。第7圖中，配線基板200包括蝕刻阻斷層210b、第一內連線層220、銅層240、第二內連線層250、鎳層260、第一絕緣層270、第二絕緣層270a、突出金屬層280、增強部分(reinforcement part)290及焊料凸塊300。
在配線基板200中，第一內連線層220形成於第一絕緣層270，第二內連線層250形成於第二絕緣層270a，第一內連線層220與第二內連線層250藉由銅層240與鎳層260電性相連。蝕刻阻擋層210b形成於第一內連線層220。突出金屬層280形成於蝕刻阻擋層210b上，用以突出自配線基板200的表面200a。焊料凸塊300形成於突出金屬層280上。第二絕緣層270a形成於第一絕緣層270及第二內連線層250上，並具有使部分第二內連線層250暴露出的開口270x。
以下敘述製造配線基板200的方法。第8至12圖為說明另一個製造配線基板之相關技術的例子。在第8至12圖中，與第7圖相同的元件則以相同數字代表，且其描述可會省略。
在第8圖步驟中，提供一個具三層的金屬基板210。該金屬基板210包含金屬層210a、蝕刻停止層210b及一個金屬層210c。該金屬基板210a係由銅或銅合金做成，並製備為厚度例如約為80至150μm的薄膜。蝕刻停止層210b的材料，則為在對銅或銅合金蝕刻時(如：鹽酸為主的蝕刻溶液)，相對於銅或銅合金具足夠蝕刻選擇性的材料。金屬層210c為銅所製成的金屬薄膜，在蝕刻阻擋層210b表面上堆疊而成。該金屬層210c係為了轉變為第一內連線層220。
在第9圖步驟中，在具有三層結構之金屬基板210上的金屬層210c，用微影蝕刻圖案化以形成第一內連線層220。而後，電路基板(circuitry substrate)230根據金屬基板210擺放。電路基板230包含金屬層210d、鎳層260及銅層240以此順序依序堆疊，由第一絕緣層270覆蓋其表面。然而，必須注意的係，銅層240係由第一絕緣層270暴露出來，而金屬層210d係為了轉變成第二內連線層250。
在第10圖步驟中，電路基板230堆疊在金屬基板210上。且，電路基板230的銅層240係經第一絕緣層270，以熱壓焊接(thermal-compression-bonded)於金屬基板210的第一內連線層220上。在其他非銅層240的位置上，電路基板230及金屬基板210係經第一絕緣層270連接。
在第11圖步驟中，電路基板230的金屬層210d係以微影蝕刻圖案化，以形成內連線層250。第二絕緣層270a形成在第一絕緣層270及第二內連線層250上，且具有使部分第二內連線層250暴露出的開口270x。電鍍鎳或電鍍金可被應用在第二內連線層250上，該第二內連線層250經開口270x暴露出來。
在第12圖步驟中，如第11圖所示之銅金屬層210a，從背面被選擇性地蝕刻而形成突出金屬層280及增強部分290。焊料薄膜(solder film)(例：10至50μm厚)300為用來進行選擇性蝕刻的蝕刻罩幕，係由電鍍形成。該焊料薄膜300可利用光阻作為罩幕，並以強鹼蝕刻選擇性的去除而將之圖案化。焊料薄膜300而後在形成突出金屬層280及增強部分290的蝕刻過程中，被用作蝕刻罩幕。焊料薄膜300則採用回流步驟形成焊料凸塊300，從而形成第7圖所示配線基板200。
如上述所示，配線基板200具有突出金屬層280由配線基板200的表面200a突出。焊料凸塊300則形成於突出金屬層280上。
金屬突出層形成於相關技術的配線基板上，作為可靠的連接終端，該連接終端具有足夠的高度。儘管如此，當金屬突出層的鄰近部分之間隔(internal)被縮短，其可靠度很難被維持。這個問題將在以下以相關圖示敘述。
在第3圖或該類似結構中，由蝕刻載體金屬110所形成的孔洞110x係表示成具矩形剖面。然而，它們實際的結面並非矩形。第13圖為以蝕刻形成的孔洞的實際形狀的例子。如第13圖所示，由蝕刻形成的孔洞110y並非如孔洞110x在平行XZ平面的平面上有矩形剖面，而係圓形剖面。
既然蝕刻的進行並非只在Z方面，也在X方向及Y方向，在蝕刻阻擋層120a上，孔洞110y的最大直徑Φ1 應大於開口120x的最大直徑Φ2 ，假設開口120x具有圓形表面形狀(當從Z方向看)。除此之外，孔洞110y的最大直徑Φ1 隨著孔洞110y的最大深度D1 增加而增加。當鄰近孔洞110y的間隔(pitches)縮短時，尤其會引起問題，這將在第14圖說明。
第14圖為如第13圖所示鄰近孔洞的間隔P1 縮短的例子。如第14圖所示，鄰近孔洞110y的間隔越短，鄰近孔洞110y彼此相連的風險就越高。為了使鄰近孔洞110y不會彼此相連，最大深度D1 必須較淺，故很難在大深寬比(D1 /Φ1 )下，以蝕刻形成孔洞110y。既然突出金屬層160在孔洞110y中形成，很難形成大深寬比的突出金屬層160。
再者，配線基板上的突出金屬層280，係以蝕刻形成，如同配線基板的孔洞110x一樣，因此其剖面形狀並非第7圖或其類似物所示的矩形。如第7圖或該類似結構所示，突出金屬層280的頂表面直徑，較其在蝕刻阻擋層210b的底表面直徑小。據此，為了增加連接可靠度，而增加突出金屬層280的頂表面積，可會增加突出金屬層280鄰近部分彼此接觸的風險。為了使突出金屬層280鄰近部分不會彼此連觸，突出金屬層280的高度必須較小。因此，由蝕刻而得的各突出金屬層280很難具有大深寬比。
如上述所示製造配線基板的相關技術方法，其利用蝕刻方法形成突出金屬層，因無法形成矩形剖面的突出金屬層，從而無法得到大深寬比。因此，在確保突出金屬層作為具足夠高的可靠的連接終端的情況下，突出金屬層的鄰近間隔無法減小。相反的，若突出金屬層的鄰近部分間隔減小，突出金屬層的高度必須降低，而其會造成連接可靠度下降。
[專利文件1]日本專利2003-218286
[專利文件2]日本專利2002-43506
[專利文件3]日本專利2001-177010
較佳提供配線基板、具有配線基板的半導體封裝體及製備配線基板與半導體封裝體的方法，其中配線基板具有高可靠度的連接終端，並可利用於窄間隔的配置方式。
在一實施例中製造配線基板的方法，包括：第一金屬層形成步驟，其在支承構件表面形成第一金屬層，該第一金屬層含有至少一個柱狀穿孔而暴露出支承構件；柱狀金屬層形成步驟，其柱狀金屬層填補柱狀穿孔；絕緣層形成步驟，在柱狀金屬層及第一金屬層上形成絕緣層；內連線層形成步驟，其在第一絕緣層的表面形成內連線層，使該內連線層與柱狀金屬層透過絕緣層彼此電性連接；及一個突出部分形成步驟，形成至少包含支承構件及第一金屬層的突出部分，該突出部分突出自絕緣層的第二表面，該第二表面相反於第一表面，該突出部分並作為配線基板上至少部分的連接終端。
根據另一製造半導體封裝體方法的實施例，該半導體封裝體包含配線基板，該配線基板含有由上述方法形成的突出部分，及具有至少一個電極墊(electrode pad)的半導體晶片；置放半導體晶片在配線基板上使其電極墊面朝突出部分，且突出部分與電極墊的電性連接。
根據另一實施例的配線基板包括絕緣層；在絕緣層第一表面形成的內連線層；及柱狀突出部分，該突出部分在絕緣層相反於第一表面的第二表面上形成，其柱狀突出部分與該內連線層電性連接。
根據另一實施例的半導體封裝體包含如上述配線基板；及一個具有至少一個電極墊的半導體晶片，其中突出部分與電極墊彼此電性連接。
根據至少一實施例，提供配線基板，含有配線基板的半導體封裝體及製造該配線基板與該半導體封裝體的方法，其中配線基板具有連接終端，該連接終端有高連接可靠度並可於窄間隔上使用。
為讓本發明之上述及其他目的、特徵及優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
下述實施例將配合圖示敘述。
[第一實施例]
第一實施例為具有多層內連線層結構(例：具有堆疊的內連線層)的配線基板。
[第一實施例的配線基板結構]
下述為第一實施例的配線基板架構之敘述。第15圖係第一實施例的剖面圖。在第15圖中，配線基板10具有堆疊的內連線層，並包含第一絕緣層12a、第二絕緣層12b、第三絕緣層12c、第一內連線層13a、第二內連線層13b、第三內連線層13c、焊料阻擋層14、連接終端16及第四金屬層17。
連接終端16形成於配線基板10的表面10a上，用以連接半導體晶片。各連接終端16包括：突出金屬層11，其部分由配線基板10的表面10a上突出，及凸塊，其覆蓋突出金屬層11從配線基板10表面10a上突出的部分。該突出金屬層11包括：第二金屬層11a及第三金屬層11b。突出金屬層11的結構為：柱狀第三金屬層11b的表面上，塗覆上第二金屬層11a。為了方便起見，在突出金屬層11上，由配線基板10的表面10a上的突出部分，之後稱為突出部分11x。再者，突出金屬層11的表面，相對於與第一絕緣層接觸12a的表面，則稱為表面11y。當半導體晶片裝配在配線基板10上時，表面11y透過焊料接觸半導體晶片的電極墊。
第一內連線層13a形成於第一絕緣層12a上(例：在與形成突出部分11x的表面之相對的表面上)。第二絕緣層12b形成以覆蓋第一內連線層13a及第一絕緣層12a，而第二內連線層13b則形成於第二絕緣層12b上，第三絕緣層12c形成以覆蓋第二內連線層13b及第二絕緣層12b；而第三內連線層13c係形成於第三絕緣層12c上。
第一內連線層13a經由形成於第一絕緣層的第一通孔12x與突出金屬層上的第三金屬層11b彼此電性連接。第一內連線層13a及第二內連線層13b藉由形成於第二絕緣層12b中的第二通孔12y彼此電性連接。再者，第二內連線層13b藉由形成於第三絕緣層12c的第三通孔12z，與第三內連線層13c電性連接。
具有開口14x的焊料阻擋層14，形成於第三內連線層13c及第三絕緣層12c上。第四金屬層17形成於第三內連線層13c的範圍內，該範圍由焊料阻擋層14的開口14x暴露出來。第四金屬層17作為電極墊以連接主板或其類似物。
在配線基板10中，突出部分11x在平行於XZ平面的平面上且具有矩形剖面，異於相關技術中突出金屬層的圓形。突出部分11x由配線基板10的表面10a突出的長度為L10 ，該長度例如為大約為30至50μm。突出部分11x的形狀可為一圓柱，該圓柱在表面11y上具有直徑Φ10 ，舉例來說，約為60至70μm。突出部分11x的間隔P10 ，舉例來說，可為150μm。突出部分11x的形狀並不限制為圓柱，而通常為柱狀。換句話說，突出部分11x的形狀可不為圓柱，但可係橢圓柱或稜柱如：矩形柱或六角形柱。在本申請案中，”柱狀”一詞可指一個三維的形狀，該形狀具有一個頂表面及一個底表面，基本上這兩表面互相平行並具有相同的面積。其中柱狀突出部分的剖面形狀，從與柱狀突出部分的縱向垂直剖面來看，不論在縱向的哪一個位置，該柱狀物的剖面形狀維持不變，亦即：在柱狀突出部分的整個長度中皆為固定。柱狀突出表面可具有平坦的底表面，其形狀與剖面形狀相同。
金可作為突出金屬層11上之第二金屬層11a的材料。鎳、金層可形成在突出金屬層11上之第二金屬層11a上，該鎳、金層為一層鎳層及一層金層依此順序堆疊在突出金屬層11的第三金屬層11b上；或者形成為鎳、鈀、金層，該鎳、鈀、金層具有一層鎳層、一層鈀層及一層金層，依此順序堆疊在第三金屬層11b上。銅或其類似金屬也可作為形成在突出金屬層11之第三金屬層11b的材料。包含鉛的合金、包含錫及銅的合金、包含錫及銀的合金、或錫銀銅的合金可被用作焊料凸塊的材料。
既然突出部分11x在平行於XZ平面的平面上具有矩形剖面，其深寬比(L10 /Φ10 )大，因此連接終端可以被適當的應用於較窄間隔。並且，在半導體晶片安裝在配線板路上時，平行於XZ平面的矩形剖面可以提供表面11y較大的面積經由焊料與半導體晶片的電極墊接觸，藉此提供連接終端較高的連接可靠度。第一實施例的配線基板的結構已敘述如上。
[製造第一實施例中配線基板的方法]
以下將描述在第一實施例中製造配線基板的方法。第16至30圖為根據第一實施例製造配線基板的步驟的例子。在第16至30圖中，與第15圖相同的元件將以相同的數字代表，並且其敘述可省略。
在第16圖的步驟中有支承構件21，該支承構件21具有表面21a。在此實施例中，銅的金屬薄片可被用作支承構件21。支承構件21的厚度，舉例來說，可為35至100μm。在第17圖所示步驟中，阻擋層22被形成於支承構件21的表面21a上。(事實上，在支承構件21上，相對於表面21a的表面也以阻擋層覆蓋。)可使乾膜來作為阻擋層22，阻擋層22的厚度，舉例來說，可在30至50μm之間。
在第18圖所示步驟中，對阻擋層22進行圖案化以移除阻擋層22上沒有形成突出金屬層11的地方。阻擋層22上剩餘部分的形狀可為圓柱，該圓柱的剖面，舉例來說，具有直徑Φ10 約為60至70μm。在阻擋層22剩餘部分的形狀並不限於圓柱，而通常為柱狀。亦即，阻擋層22剩餘部分的形狀可不只為圓柱，而可為橢圓柱或稜柱如：矩形柱或六角形柱。阻擋層22剩餘部分的間隔P10 ，舉例來說，可為150μm。
在第19圖所述的步驟，支承構件21的表面21a上以電鍍形成第一金屬層23，該電鍍為利用支承構件21作為電鍍的饋電層(power feeding layer)。第一金屬層23形成於支承構件21的表面21a中不具阻擋層22的部分。第一金屬層將與支承構件21的蝕刻同時移除，該步驟稍後將於第30圖所示步驟中敘述。因此，支承構件21及第一金屬層23的形成材料較佳係可被相同蝕刻溶液移除。具體而言，銅可以被用作第一金屬層23的較佳材料，因為銅金屬薄片在本實施例中被作為支承構件21。第一金屬層23的厚度T10 ，舉例來說，可為50μm。第一金屬層23的厚度T10 控制突出長度L10 ，該突出長度L10 係突出部分11x上突出於配線基板10表面10a的長度。亦即，在突出部分11x上，突出於配線基板10的表面10a的突出長度L10 ，基本上會相等於第一金屬層23的厚度T10 。
在第20圖所示的步驟中，在第19圖所示的阻擋層22被移除以形成開口23x。以這種方式，在支承構件21上的表面21a上形成具開口23x的第一金屬層23，開口23x作為暴露出支承構件21表面21a的圓柱穿孔。在第21圖所示步驟中，阻擋層24形成於第一金屬層23上。該阻擋層含有與開口23x相同形狀的開口。可使用乾膜作為阻擋層24。阻擋層24的厚度例如為30至50μm。
在第22A及22B圖所示的步驟中，以支承構件21及第一金屬層23作為饋電層，電鍍形成第二金屬層11a及第三金屬層11b，並依此順序依序堆疊在開口23x中，以形成突出金屬層11。第二金屬層11a覆蓋由開口23x暴露出的支承構件21的表面21a，且覆蓋或塗覆開口23x的內牆表面。第二金屬層11a在表面21a及內牆表面實質上可為固定厚度，因此由開口23x塗上第二金屬層21a所形成的內層孔洞，實質上具有及開口23x相同的形狀但面積較小。第三金屬層11b形成於第二金屬層11a上，並至少填滿開口23x。第二金屬層11a的材料例如可為金。第三金屬層11b的材料例如可為銅(參見第22A圖)。
第二金屬層11a可具有由複數個不同金屬層堆疊而成的結構。第22B圖為第二金屬層11a具有複數個金屬堆疊結構的例子。在第22B圖的第二金屬層11a中，金屬層11c可為金層，例如其厚度大約為1μm；金屬層11d可為鈀層，例如其厚度大約為1μm；及金屬層11e可為鎳層，例如為其厚度大約為5μm。另一個第二金屬層11a具有複數個金屬堆疊結構的例子，是由一層金層一層鎳層依序堆疊而成。
在第23圖所示步驟中，移除在第22A圖中的阻擋層24。在第24圖所示步驟中，第一絕緣層12a形成於第一金屬層23上，用以覆蓋突出金屬層11上的第三金屬層11b。第一絕緣層12a的材料，可為樹脂如環氧系統樹脂或聚酰亞胺樹脂。一個製備第一絕緣層12a的例子，係以樹脂薄片層疊第一金屬層23，施壓於樹脂薄片，並以加熱使該樹脂薄片固化，其加熱溫度約為190℃，從而形成第一絕緣層12a。
在第25圖所示步驟中，對支承構件21的第一絕緣層12a進行雷射步驟或其類似方法，用以得到穿透一絕緣層12a的第一通孔12x，使得突出金屬層11的第三金屬層11b被暴露出來。光阻薄膜可被用作第一絕緣層12a，並由微影圖案化，以形成第一通孔12x。另外，另一個可選擇的方法，則係可由網版印刷形成在阻擋層上的開口，用以圖案化以形成第一通孔。
在第26圖所示步驟中，第一內連線層13a形成於第一絕緣層12a上，並且與突出金屬層11的第三金屬層11b電性上連接，該第三金屬層係由第一通孔12x暴露出來。第一內連線層13a的材料例如可為銅。第一內連線層13a例如可以半添加法(semi-additive method)製得。
以下詳述以半添加法形成第一內連線層13a的例子中。首先，在第一絕緣層12a上及第一通孔12x內，以無電鍍(electroless plating)或濺鍍法(sputtering method)製作銅晶種層(未顯示)。下一步，形成在第一內連線層13a的位置上具有開口的阻擋層(未顯示)。而後，在阻擋層的開口，利用銅晶種層作為饋電層形成銅層的圖案(未顯示)。
阻擋層而後被移除，並以銅層的圖案作為罩幕而蝕刻銅晶種層，從而獲得第一內連線層13a。減去法(subtractive method)或係其他形成內連線層的方法，也可被用來替代上述的半添加法，作為形成第一內連線層13a的方法。
在第27圖所示步驟中，重複相似於上述方法的步驟用以堆疊第一內連線層13a至第三內連線層13c，以及第一絕緣層12a至第三絕緣層12c。亦即，第二絕緣層12b被用來覆蓋第一內連線層13a及第一絕緣層12a，而後在第一內連線層13a上，穿過第二絕緣層12b形成第二通孔12y。
更進一步的，將第二內連線層13b形成於第二絕緣層12b上，其中第二內連線層13b及第一內連線層13a經由第二通孔12y相連，。第二內連線層13b的材料例如可為銅。第二內連線層13b例如可以半添加法形成。
再者，第三絕緣層12c的形成係用以覆蓋第二內連線層13b及第二絕緣層12b，而後在第二內連線層13b上的第三絕緣層12c形成第三通孔12z。第三內連線層13c藉由第三通孔12z與第二內連線層13b相連，該第三內連線層13c形成於第三絕緣層12c上。第三內連線層13c例如可為銅。第三內連線層13c例如可以半添加法形成。
在此情況下，堆疊的內連線層形成於支承構件21的表面21a上。在此實施例中形成三層堆疊的內連線層(例：從第一內連線層13a至第三內連線層13c)。本例並非一個限定的例子，且可形成n(n為正整數)層內連線層堆疊亦。
在第28圖所示步驟中，在第三絕緣層12c及第三內連線層13c上形成焊料阻擋層14。焊料阻擋層14的材料可為光敏樹脂(photosensitive resin)成分包含環氧系統樹脂、酰亞胺系統樹脂、或其類似樹脂。
在第29圖所示步驟中，焊料阻擋層14被暴露於光下顯影而形成開口14x。因此，部分的第三內連線層13c經由焊料阻擋層14上的開口14x暴露出來。而後，第四金屬層17經由無電鍍或類似方法形成於第三內連線層13c的部分，並藉由焊料阻擋層14上的開口14x暴露出來。第四金屬層17被用作電極墊，用來與主板或其類似物相連接。
第四金屬層17的例子包含鎳及金層由一層鎳層、一層金層依序堆疊構成。另外的例子也包含鎳、鈀及金層由一層鎳層、一層鈀層及一層金層依序堆疊構成。取代第四金屬層17，有機可焊保護劑(organic solderability preservative,OSP)製程可被用於第三內連線層13c的部分面積，該部分為經由焊料阻擋層14上的開口14x暴露出來的地方。
在第30圖所示步驟中，移除在第29圖中的支承構件21及第一金屬層23，造成至少部分的突出金屬層11(例：第二金屬層11a及第三金屬層11b)突出於第一絕緣層12a外，從而形成圓柱狀突出部分11x。該圓柱狀突出部分11x的突出長度L10 ，相當於在第19圖中第一金屬層23的厚度T10 ，舉例來說，為30至50μm。
在支承構件21及第一金屬層23都係以銅形成的例子中，支承構件21及第一金屬層23可用相同的蝕刻溶液移除。舉例來說，用氯化鐵水溶液、氯化銅水溶液、過硫酸銨水溶液或其類似物來進行濕蝕刻，可用來移除支承構件21及第一金屬層23。既然突出金屬層11的第二金屬層11a係以非銅材料(如：金)形成，支承構件21及第一金屬層23可藉蝕刻選擇性的被移除，而不會移除第二金屬層11a。
而後形成焊料凸塊15，用以覆蓋突出金屬層11的突出部分11x，從而製得第15圖的配線基板10。具體而言錫膏印上以覆蓋突出金屬層11的突出部分11x，而後例如以回流方法形成焊料凸塊15。包含鉛的合金、包含錫及銅的合金、包含錫及銀的合金、或包含錫及銀及銅的合金可被用來當作製造焊料凸塊15的材料。突出金屬層11及焊料凸塊15構成連接終端16，該連接終端16係用以與半導體晶片連接。
焊料凸塊15可不形成在配線基板10上。舉例來說，焊料凸塊可形成於半導體晶片的電極墊上，該半導體晶片會堆疊在配線基板10上。在半導體晶片上的焊料凸塊與突出金屬層11的突出部分11x可電性連接。在第一實施例中製造配線基板的方法如上所述。
根據第一實施例，用來形成突出金屬層的開口並非如相關方法中以蝕刻形成，而係由電鍍形成。因此，在突出金屬層上該部分的形狀(例：突出部分)，亦即由配線基板的表面突出的部分可為柱狀。亦即突出部分的剖面為矩形而非圓形。故突出金屬層的突出深寬比增加，因而提供可應用於窄間隔的連接終端。並且，也可提供具有較大的表面的突出金屬層上之突出部分，當半導體晶片安裝在配線基板上時，該表面係用來與半導體晶片上的電極墊透過焊料接觸，從而提供具有高度連接可靠度的連接終端。
[第二實施例]
第二實施例為另一具多層內連線層結構(例：具有堆疊的內連線層)的配線基板的例子。在第二實施例中，與第一實施例相同的部分可忽略而主要描述與第一實施例不同的地方。
[第二實施例的配線基板結構]
以下將先敘述在第二實施例中配線基板的架構。第31圖為第二實施例中配線基板的剖面圖。在第31圖中，配線基板30具有堆積的內連線層，包含第一絕緣層12a、第二絕緣層12b、第三絕緣層12c、第一內連線層13a、第二內連線層13b、第三內連線層13c、焊料阻擋層14、連接終端36及第四金屬層17。
在配線基板30表面30a上形成連接終端36以連接半導體晶片。各連接終端36包含突出金屬層31，該突出金屬層31部分突出自配線基板30的表面30a上，而形成凸塊以覆蓋在突出金屬層31上。第一內連線層13a與突出金屬層31經由形成在第一絕緣層12a中的第一通孔12x電性連接。為了方便起見，突出金屬層31突出自配線基板30表面30a的突出部分之後稱為突出部分31x。並且，相對於突出金屬層31與第一絕緣層12a相連，之後稱為表面31y。當半導體晶片安裝在配線基板30上時，表面31y經由焊料與半導體晶片的電極墊接觸。
不同於相關技術的圓形剖面，在配線基板30中突出部分31x在與XZ平面平行的平面上具有矩形剖面。突出部分31x由配線基板30的表面30a突出，具有突出長度L30 ，例如約為30至50μm。突出部分31x的形狀可為圓柱，該圓柱的表面直徑Φ30 ，例如約為60至70μm。突出部分31x的間隔P30 ，例如約為150μm。突出部分31x的形狀並不限於圓柱，而通常為柱狀。換句話說，突出部分31x的形狀可不為圓柱，而係橢圓柱或稜柱如：矩形柱或六角形柱。
銅或其類似金屬可被用作突出金屬層31的材料。包含鉛的合金、包含錫及銅的合金、包含錫及銀的合金、或包含錫及銀及銅的合金可用作製造焊料凸塊35的材料。
既然突出部分31x在平行於XZ平面的平面上具有矩形剖面，其相對深寬比(L30 /Φ30 )較大，因此該連接終端可應用於窄間隔中。再者，因平行於XZ平面的平面上的矩形剖面可提供較大的表面31y，當半導體晶片安裝在配線基板上時，該表面透過焊料與半導體晶片上的電極墊接觸，從而提供具有高度連接可靠度的連接終端。上述為第二實施例中的配線基板結構。
[製作第二實施例中配線基板的方法]
以下描述製作第二實施例中配線基板的方法。第32至35圖中所示為製作第二實施例中配線基板的步驟。在第32至35圖中，與第31圖所指相同的元件以相同數字描述，且其敘述可省略。
首先，製程步驟與第一實施例中的第16至21圖相同。在第32圖所示步驟中，利用支承構件21及第一金屬層23作為饋電層(power feeding layer)來進行電鍍，用以在開口23x中，依序堆疊形成第二金屬層11a及突出金屬層31。形成第二金屬層11a以覆蓋透過開口23x暴露出來的支承構件21表面21a，以及覆蓋或塗覆開口23x的內牆表面。形成於第二金屬層11a上的突出金屬層31至少完全覆蓋開口23x。
構成第二金屬層11a的材料，不能以移除第34圖中支承構件21及第一金屬層23的蝕刻溶液移除，該材料稍後會敘述。再者，相對於突出金屬層31，構成第二金屬層11a的材料可在第35圖所述的步驟選擇性的蝕刻，該材料將在稍後敘述。舉例來說，當銅被用以形成支承構件21、第一金屬層23及突出金屬層31，鎳可用以製作第二金屬層11a。
接下來，以與第一實施例中第23至29圖相同的步驟形成第33圖所描述的結構。在第34圖的步驟中，移除第33圖所示支承構件21及第一金屬層23，以使第二金屬層11a及至少部分突出金屬層31突出自第一絕緣層12a。第二金屬層11a的突出部分長L31 及從第一絕緣層12a的突出金屬層31的突出部分，與第19圖所示第一金屬層23的厚度T10 相當，例如為30至50μm。
在這樣的例子中，支承構件21及第一金屬層23皆由銅形成，並且可藉相同的蝕刻溶液移除支承構件21及第一金屬層23。例如：用氯化鐵水溶液、氯化銅水溶液、過硫酸銨水溶液或其類似物來進行濕蝕刻，可用來移除支承構件21及第一金屬層23。既然形成第二金屬層11a的材料(如：鎳)，不會被用來移除支承構件21及第一金屬層23的蝕刻溶液移除，支承構件21及第一金屬層23可選擇性的以蝕刻移除，而不會移除第二金屬層11a。
在第35圖所示步驟中，移除第34圖中的第二金屬層11a。既然形成第二金屬層11a的材料(如：鎳)，相較於突出金屬層31(如：銅)可選擇性的蝕刻，因此第二金屬層11a可以被選擇性的移除而不會移除突出金屬層31。故突出金屬層31的部分突出於第一絕緣層12a。第二金屬層11a的厚度為數μm，故突出部分31x的突出長度L30 大約相當於第34圖中的突出長度L30 ，例如約為30至50μm。
舉例來說，當突出金屬層31係銅，而第二金屬層11a係鎳，以鎳移除劑的濕蝕刻選擇性的移除第二金屬層11a。可使用市售的鎳移除劑包括由EBARAUDYLITE CO.,LTD製造的EBASTRIP、由Meltex Inc.，製造的MELSTRIP、或MEC CP.,LTD製造的MEC REMOVER。
而後，形成焊料凸塊35以覆蓋突出金屬層31，從而形成第31圖的配線基板30。具體而言，錫膏印上以覆蓋突出金屬層31的突出部分31x，而後例如以回流方式形成焊料凸塊35。可用作焊料凸塊35的材料包含鉛的合金、包含錫及銅的合金、包含錫及銀的合金、或錫銀銅的合金。突出金屬層31及焊料凸塊35構成連接終端36，連接終端36係用以與半導體晶片接觸。
焊料凸塊35可不形成於配線基板上。舉例來說，焊料凸塊可形成於半導體晶片的電極墊上，該半導體晶片會裝置在配線基板30上。在半導體晶片上的焊料凸塊與突出金屬層31的突出部分31x可電性連接。在第二實施例中製造配線基板的方法如上所述。
根據第二實施例，用來製得突出金屬層的開口並非如相關技術由蝕刻形成，而係由電鍍形成。因此，在突出金屬層上該部分的形狀(例：突出部分)，亦即由配線基板的表面突出的部分，可為柱狀。即突出部分的剖面為矩形而非圓形，故突出金屬層的突出深寬比增加，因而提供的連接終端可應用於窄間隔上。並且，也可提供具有較大的表面之突出金屬層上的突出部分，當半導體晶片係裝置在配線基板上時，該表面透過焊料與半導體晶片上的電極墊接觸，從而提供具有高度連接可靠度的連接終端。
[第三實施例]
第三實施例為具有多層內連線層結構(例：具有堆疊的內連線層)的配線基板的例子。在第三實施例中，與第一實施例相同的部分可忽略，而主要描述與第一實施例不同的地方。
[第三實施例的配線基板結構]
以下將先敘述在第三實施例中配線基板的架構。第36圖為第三實施例中配線基板的剖面圖。在第36圖中，配線基板50具有堆疊的內連線層，包含第一絕緣層12a、第二絕緣層12b、第三絕緣層12c、第一內連線層13a、第二內連線層13b、第三內連線層13c、焊料阻擋層14、連接終端36及第四金屬層17。
不同於配線基板10，在配線基板50上安裝晶片的表面與形成第四金屬層17的表面同一邊。以第四金屬層17作為連接終端以連接半導體晶片。第四金屬層17各部分的間隔(pitches)與要堆疊在半導體晶片上之電極墊的間隔(例：150μm)相對應。所形成的連接終端56的間隔P50 比第四金屬層17部分的間隔更寬，以符合在主板或其類似物上的連接終端之間隔。
在配線基板50的表面50a上形成連接終端56。各連接終端56包含突出金屬層51，該突出金屬層51部分突出自配線基板50表面50a上。而形成凸塊55以覆蓋在突出金屬層51的突出部分，該突出金屬層51部分突出自配線基板50的表面50a上，該突出部分為了方便之後可稱為突出部分51x。並且，相對於突出金屬層51與第一絕緣層12a相連的表面，則以表面51y稱之。當主板或其類似物與配線基板50彼此接觸，表面51 y經由焊料與主板或其類似物上的電極墊接觸。
不同於相關技術的圓形剖面，在配線基板50中突出部分51x在與XZ平面平行的平面上具有矩形剖面。突出部分51x由配線基板50表面50a突出，具有突出長度L50 ，例如約為30至50μm。突出部分51x的形狀可為圓柱，在表面51y上該圓柱的表面直徑Φ50 ，例如約為100至200μm。突出部分51x的間隔P50 ，例如約為500μm。突出部分51x的形狀並不限於圓柱，而通常為柱狀。換句話說，突出部分51x的形狀可不為圓柱，而係橢圓柱或稜柱如：矩形柱或六角形柱。
突出金屬層51包括第二金屬層51a及第三金屬層51b。突出金屬層51的結構為在柱狀第三金屬層51b的表面塗覆上第二金屬層51a。第二金屬層51a的材料，例如可為金。第二金屬層51a，可形成為鎳、金層，該鎳、金層為一層鎳層及一層金層依此順序堆疊在第三金屬層51b上；或者形成為鎳、鈀、金層，該鎳、鈀、金層具有一層鎳層、一層鈀層及一層金層，依此順序堆疊在第三金屬層51b上。銅也可作第三金屬層51b的材料。可被用作焊料凸塊的材料有包含鉛的合金、包含錫及銅的合金、包含錫及銀的合金、或錫銀銅的合金。
配線基板50的其他結構與配線基板10相同，因而省略其敘述。製備配線基板50的方法與製備配線基板10的方法相同，故其敘述省略。
根據第三實施例，突出金屬層的開口並非如相關技術由蝕刻形成，而由電鍍形成。因此，在突出金屬層上該部分的形狀(例：突出部分)，亦即由配線基板的表面突出的部分，可為柱狀。即突出部分的剖面為矩形而非圓形。並且，在突出金屬層上的突出部分上可提供具有較大的表面，當半導體晶片裝置在配線基板上時，該表面透過焊料與半導體晶片上的電極墊接觸，從而提供具有高度連接可靠度的連接終端。
[第四實施例]
第四實施例為另一具有多層內連線層結構(例：具有堆疊的內連線層)的配線基板的例子。在第四實施例中，與第二實施例相同的部分可忽略，而主要描述與第二實施例不同的地方。
[第四實施例的配線基板結構]
以下將先敘述在第四實施例中配線基板的架構。第37圖為第四實施例中配線基板的剖面圖。在第37圖中，配線基板60組成內連線層上，包含第一絕緣層12a、第二絕緣層12b、第三絕緣層12c、第一內連線層13a、第二內連線層13b、第三內連線層13c、焊料阻擋層14、連接終端66及第四金屬層17。
不同於配線基板30，配線基板60堆疊晶片的表面與形成第四金屬層17的表面在同一邊。第四金屬層17作為連接終端以連接半導體晶片。第四金屬層17各部分的間隔與要堆疊上的半導體晶片上的電極墊的間隔相對應(例：150μm)。連接終端66的間隔P60 比第四金屬層17部分的間隔更寬，用以符合在主板或其類似物上的連接終端的間隔。
連接終端66形成在配線基板60表面60a上。各連接終端66包含突出金屬層61，該突出金屬層61部分突出自配線基板60表面60a上。而形成凸塊65以覆蓋在突出金屬層61的突出部分上，該突出金屬層61部分突出自配線基板60表面60a上。為了方便起見，突出金屬層61突出自配線基板60表面60a的突出部分之後可稱為突出部分61x。並且，相對於突出金屬層61與第一絕緣層12a接觸的表面，之後稱為表面61y。當主板或其類似物與配線基板60彼此接觸，表面61y經由焊料與主板或其類似物上的電極墊接觸。
不同於相關技術的圓形剖面，在配線基板60中突出部分61x在與XZ平面平行的平面上具有矩形剖面。突出部分61x由配線基板60表面60a突出，具有突出長度L60 ，例如約為30至50μm。突出部分61x的形狀可為圓柱，在表面61y上該圓柱的表面直徑Φ60 ，例如約為100至200μm。突出部分61x的間隔P60 ，例如約為500μm。突出部分61x的形狀並不限於圓柱，而通常為柱狀。換句話說，突出部分61x的形狀可不為圓柱，而係橢圓柱或稜柱如：矩形柱或六角形柱。
銅或其類似金屬可用作突出金屬層61的材料。包含鉛的合金、包含錫及銅的合金、包含錫及銀的合金、或包含錫及銀及銅的合金可用作製造焊料凸塊65的材料。
配線基板60的其他結構與配線基板30相同，因而省略其敘述。製備配線基板60的方法與製備配線基板30的方法相同，故其敘述省略。
根據第四實施例，用來製得突出金屬層的開口並非如相關技術由蝕刻形成，而係由電鍍形成。因此，在突出金屬層上該部分的形狀(例：突出部分)，亦即由配線基板的表面突出的部分，可為柱狀。即突出部分的剖面為矩形而非圓形。並且，在突出金屬層上的突出部分可提供較大的表面，當半導體晶片裝置在配線基板上時，該表面透過焊料與半導體晶片上的電極墊接觸，從而提供具有高度連接可靠度的連接終端。
[第五實施例]
第五實施例為一個半導體封裝體的例子。該半導體封裝體的半導體晶片裝置在配線基板上，而內連線層則組成在該配線基板上。在第五實施例中，與第一實施例相同的部分可忽略，而主要描述與第一實施例不同的地方。
[第五實施例中半導體封裝體的結構]
以下將先敘述在第五實施例中，半導體封裝體的結構。第38圖為根據第五實施例的半導體封裝體剖面圖的例子。在第38圖中，與第15圖相同的元件將以相同數字稱呼，而其描述可會省略。在第38圖中，半導體封裝體70包括第15圖的配線基板10、半導體晶片71及底膠樹脂75。
半導體晶片71包含晶片72及電極墊73。晶片72具有形成於半導體基板(未顯示)上的半導體積體電路(未顯示)，該半導體基板為由矽或其類似物形成的薄板。於晶片72上形成電極墊73。電極墊73與半導體積體電路電性連接(未顯示)。金或其類似金屬可用作電極墊73的材料。配線基板10的焊料凸塊15熔化後，與半導體晶片71的電極墊73電性連接。並以底膠樹脂75填補半導體晶片71與配線基板10的表面10a之間的空隙。
既然配線基板10的突出部分11x的剖面為矩形，跨過熔化的焊料凸塊15而與電極墊73相對之表面11y的面積可增加。連接終端因此具有高連接可靠度。第五實施例中半導體封裝體的結構敘述如上。
[製作第五實施例中半導體封裝體的方法]
以下描述製作第五實施例中半導體封裝體的方法。第39至40圖中所示為製作第五實施例中半導體封裝體的步驟。在第39至40圖中，與第38圖所指相同的元件以相同數字描述，且其敘述可會省略。
首先，提供第15圖所示的配線基板10。在第39圖的步驟中，於配線基板10的表面形成連接終端16，於半導體晶片71的表面形成電極墊73，排列配線基板10及半導體晶片71的位置使連接終端16與電極墊73彼此面對。
在第40圖所示步驟中，加熱連接終端16的焊料凸塊15，例如至230℃，以熔化焊料。因此，連接終端16的突出金屬層11與電極墊73電性連接。若於各電極墊73上形成焊料，各電極墊73上的焊料與焊料凸塊15會熔化成一個凸塊。在此之後，注入底膠樹脂75以填補半導體晶片71與配線基板10的表面10a之間的空隙，從而完成第38圖的半導體封裝體。
根據第五實施例製得半導體封裝體，其經由連接終端或其類似物而有半導體晶片裝置在配線基板上。在此架構中，配線基板的連接終端具有柱狀突出部分，該柱狀突出部分的剖面為矩形而非圓形。因此，可以提供具有大面積的突出部分的表面，該表面藉由焊料與半導體晶片的電極墊接觸，藉此增進配線基板與半導體封裝體中之半導體晶片的連接可靠度。
[第六實施例]
第六實施例為另一半導體封裝體的例子。該半導體封裝體的半導體晶片裝置在配線基板上，而內連線層則組成在配線基板上。在第六實施例中，與第二實施例相同的部分可忽略，而主要描述與第二實施例不同的地方。
[第六實施例中半導體封裝體的結構]
以下將先敘述在第六實施例中半導體封裝體的結構。第41圖為根據第六實施例的半導體封裝體剖面圖的例子。在第41圖中，與第31圖相同的元件將以相同數字稱呼，而其描述可省略。在第41圖中，半導體封裝體80包括第31圖的配線基板30、半導體晶片71及底膠樹脂75。
半導體晶片71包含晶片72及電極墊73。晶片72具有形成於半導體基板(未顯示)上的半導體積體電路(未顯示)，該半導體基板為由矽或其類似物形成的薄板。於晶片72上形成電極墊73。電極墊73與半導體積體電路電性連接(未顯示)。金或其類似金屬可用作電極墊73的材料。配線基板30的焊料凸塊35熔化後，與半導體晶片71的電極墊73電性連接。且以底膠樹脂75填補半導體晶片71與配線基板30的表面30a之間的空隙。
既然配線基板30的突出部分31x的剖面為矩形，跨過熔化焊料凸塊35而與電極墊73相對之表面31y的面積可增加。連接終端因此具有高連接可靠度。第六實施例中半導體封裝體的結構敘述如上。
根據第六實施例製得半導體封裝體，其經由連接終端或其類似物而有半導體晶片裝置在配線基板上。在此架構中，配線基板的連接終端具有柱狀突出部分，該柱狀突出部分的剖面為矩形而非圓形。因此，可以提供具有大表面面積的突出部分，該表面藉由焊料與半導體晶片的電極墊接觸，藉此增進配線基板與半導體封裝體中半導體晶片的連接可靠度。
再者，本發明並不限於這些實施例，而可做出多種變化及修改但仍不超過本發明範圍。
舉例來說，上述實施例係以半添加法為形成內連線層的例子，但這並非以此為限，內連線層可用其他方法形成，如：減去法或其類似方法。再者，上述的實施例中，突出金屬層11、31、51、或61可分別只形成連接終端16、36、56、或66，而沒有凸塊15、35、55或65。
本申請案根據於2009年4月16日申請之日本優先權申請案No. 2009-099989，其所有內容特此合併作為參考。
100,200,10,30,50,60．．．配線基板
10a,200a,10a,30a,50a,60a．．．配線基板的表面
130a,270,12a．．．第一絕緣層
130b,270a,12b．．．第二絕緣層
130c,12c．．．第三絕緣層
140a,220,13a．．．第一內連線層
140b,250,13b．．．第二內連線層
13c．．．第三內連線層
160,160a,280,11,31,51,61．．．突出金屬層
11x,31x,51x,61x．．．突出部分
11y,31y,51y,61y．．．表面
170,300,15,35,55,65．．．焊料凸塊
16,36,56,66．．．連接終端
120x,130x,130y,270x,14x,23x．．．開口
210a,210c,210d,11c,11d,11e．．．金屬層
23．．．第一金屬層
11a,51a．．．第二金屬層
11b,51b．．．第三金屬層
17．．．第四金屬層
120a,120b．．．蝕刻阻擋層
210b．．．蝕刻停止層
110x,110y．．．孔洞
12x,150a．．．第一通孔
12y．．．第二通孔
12z．．．第三通孔
L10 ,L30 ,L31 ．．．突出長度
P10 ,P30 ,P50 ,P60 ．．．間隔
Φ10 ,Φ30 ,Φ50 ．．．直徑
T10 ．．．厚度
110．．．載體金屬
110a．．．載體金屬的表面
210．．．金屬基板
230．．．電路基板
14．．．焊料阻擋層
161,240．．．銅層
162,260．．．鎳層
163．．．金層
290．．．增強部分
300．．．焊料薄膜
21．．．支承構件
21a．．．支承構件的表面
22,24．．．阻擋層
70．．．半導體封裝體
71．．．半導體晶片
75．．．底膠樹脂
73．．．電極墊
72．．．晶片
第1圖為一剖面圖，用以說明習知的配線基板的例子。
第2圖顯示習知的配線基板的製程步驟(第一部分)。
第3圖顯示相關的配線基板的製程步驟(第二部分)。
第4圖顯示相關的配線基板的製程步驟(第三部分)。
第5圖顯示相關的配線基板的製程步驟(第四部分)。
第6圖顯示相關的配線基板的製程步驟(第五部分)。
第7圖為一剖面圖，用以說明相關的配線基板的另一個例子。
第8圖顯示相關的配線基板的另一個製程步驟(第一部分)。
第9圖顯示相關的配線基板的另一個製程步驟(第二部分)。
第10圖顯示相關的配線基板的另一個製程步驟(第三部分)。
第11圖顯示相關的配線基板的另一個製程步驟(第四部分)。
第12圖顯示相關的配線基板的另一個製程步驟(第五部分)。
第13圖為一剖面圖，用以說明利用蝕刻形成孔洞的實際形狀的例子。
第14圖為一個例子，說明第13圖中相鄰孔洞間隔縮短的例子。
第15圖為一剖面圖，用以說明第一較佳實施例中的配線基板。
第16圖顯示第一較佳實施例製作配線基板的製程步驟(第一部分)。
第17圖顯示第一較佳實施例製作配線基板的製程步驟(第二部分)。
第18圖顯示第一較佳實施例製作配線基板的製程步驟(第三部分)。
第19圖顯示第一較佳實施例製作配線基板的製程步驟(第四部分)。
第20圖顯示第一較佳實施例製作配線基板的製程步驟(第五部分)。
第21圖顯示第一較佳實施例製作配線基板的製程步驟(第六部分)。
第22A及22B圖顯示第一較佳實施例製作配線基板的製程步驟(第七部分)。
第23圖顯示第一較佳實施例製作配線基板的製程步驟(第八部分)。
第24圖顯示第一較佳實施例製作配線基板的製程步驟(第九部分)。
第25圖顯示第一較佳實施例製作配線基板的製程步驟(第十部分)。
第26圖顯示第一較佳實施例製作配線基板的製程步驟(第十一部分)。
第27圖顯示第一較佳實施例製作配線基板的製程步驟(第十二部分)。
第28圖顯示第一較佳實施例製作配線基板的製程步驟(第十三部分)。
第29圖顯示第一較佳實施例製作配線基板的製程步驟(第十四部分)。
第30圖顯示第一較佳實施例製作配線基板的製程步驟(第十五部分)。
第31圖為一剖面圖，用以說明第二較佳實施例中的配線基板。
第32圖顯示第二較佳實施例製作配線基板的製程步驟(第一部分)。
第33圖顯示第二較佳實施例製作配線基板的製程步驟(第二部分)。
第34圖顯示第二較佳實施例製作配線基板的製程步驟(第三部分)。
第35圖顯示第二較佳實施例製作配線基板的製程步驟(第四部分)。
第36圖為一剖面圖，用以說明第三較佳實施例中的配線基板。
第37圖為一剖面圖，用以說明第四較佳實施例中的配線基板。
第38圖為一剖面圖，用以說明第五較佳實施例中的配線基板。
第39圖顯示第五較佳實施例製作配線基板的製程步驟(第一部分)。
第40圖顯示第五較佳實施例製作配線基板的製程步驟(第一部分)。
第41圖為一剖面圖，用以說明第六較佳實施例中的配線基板。
L10 ．．．突出長度
P10 ．．．間隔
Φ10 ．．．直徑
11．．．突出金屬層
11a．．．第二金屬層
11b．．．第三金屬層
11x．．．突出部分
11y．．．表面
12a．．．第一絕緣層
12b．．．第二絕緣層
12c．．．第三絕緣層
12x．．．第一通孔
12y．．．第二通孔
12z．．．第三通孔
13a．．．第一內連線層
13b．．．第二內連線層
13c．．．第三內連線層
14．．．焊料阻擋層
14x．．．開口
15．．．焊料凸塊
16．．．連接終端
17．．．第四金屬層

Claims (16)

  1. 一種製作配線基板的方法，包括：一第一金屬層的形成步驟，包括：形成一柱狀阻擋層在該支承構件上；形成一第一金屬層於一支承構件的一表面上，且形成在該支承構件上沒有形成該柱狀阻擋層的區域；以及移除該柱狀阻擋層，藉此形成至少一柱狀穿孔，使該第一金屬層具有該柱狀穿孔露出該支承構件的該表面，該柱狀阻擋層的形狀與柱狀穿孔相符；一柱狀金屬層的形成步驟，形成一柱狀金屬層填入該柱狀穿孔；一絕緣層的形成步驟，形成一絕緣層於該柱狀金屬層及該第一金屬層上；一內連線層的形成步驟，形成一內連線層於該絕緣層的一第一表面，使得該內連線層通過該絕緣層與該柱狀金屬層電性連接；以及一突出部分的形成步驟，藉由至少移除該支承構件與該第一金屬層形成一包含至少部分該柱狀金屬層的突出部分，該突出部分突出於該絕緣層的一第二表面，該第二表面相對於該第一表面且作為該配線基板至少部分的一連接終端。
  2. 如申請專利範圍第1項所述之方法，其中該柱狀金屬層的形成步驟，包括：一第二金屬層的形成步驟，形成一第二金屬層塗覆在 該柱狀穿孔所露出之該支承構件的該表面，該第二金屬層也塗覆在該柱狀穿孔的一內壁表面；以及一第三金屬層的形成步驟，形成一第三金屬層在該第二金屬層上，以填入塗有該第二金屬層之該柱狀穿孔，而該第二金屬層與該第三金屬層一起組成該柱狀金屬層。
  3. 如申請專利範圍第2項所述之方法，其中該突出部分包括該第二金屬層及該第三金屬層。
  4. 如申請專利範圍第2項所述之方法，其中形成該突出部分的步驟在移除該支承構件及該第一金屬層後，再移除該第二金屬層，從而形成包括該第三金屬層的突出部分。
  5. 如申請專利範圍第1項所述之方法，其中該柱狀穿孔的剖面形狀，從與其縱向垂直的剖面來看，該柱狀穿孔的整個長度的剖面形狀大致不變。
  6. 如申請專利範圍第1項所述之方法，其中該支承構件為一電導體，並且該第一金屬層的形成步驟是以該支承構件作為饋電層，以電鍍法形成該第一金屬層。
  7. 如申請專利範圍第1項所述之方法，其中該支承構件為一電導體，並且該突出金屬層的形成步驟是以該支承構件作為一饋電層，以電鍍法形成該柱狀金屬層。
  8. 如申請專利範圍第1項所述之方法，其中該支承構件及該第一金屬層由一或多種材料形成，其可藉共同的蝕刻溶液同時移除該材料。
  9. 如申請專利範圍第2項所述之方法，其中該第二金屬層的形成材料，不能被用來移除該支承構件及該第一金 屬層的蝕刻溶液所移除。
  10. 如申請專利範圍第2項所述之方法，其中該第二金屬層的結構係由不同材質的複數個金屬層依序堆疊而成。
  11. 一種製作半導體封裝體的方法，包括：提供如申請專利範圍第1項所述之方法所製得之具有突出部分的該配線基板及具有至少一個電極墊的一半導體晶片；置放該半導體晶片在該配線基板上，使該電極墊面對該突出部分；以及電性連接該突出部分至該電極墊。
  12. 如申請專利範圍第11項所述之方法，其中更包括提供樹脂以填補該半導體晶片及形成有該突出部分之該配線基板表面之間的空隙。
  13. 一種配線基板，包括：一絕緣層；一內連線層，形成於該絕緣層的一第一表面上；一柱狀突出部分，突出自該絕緣層的一第二表面，該第二表面相對於該第一表面，而該柱狀突出部分與該內連線層電性連接，且作為該配線基板上至少部分的一連接終端；其中該柱狀突出部分的剖面形狀，從與其縱向垂直的剖面來看，該柱狀突出部分的整個長度的剖面形狀大致不變。
  14. 如申請專利範圍第13項所述之配線基板，其中該 柱狀突出部分的結構為由不同材質的複數個金屬層依序堆疊而成。
  15. 一種半導體封裝體，包括：如申請專利範圍第13項所述之該配線基板；以及一半導體晶片，該半導體晶片具有至少一電極墊，其中該突出部分及該電極墊彼此電性連接。
  16. 如申請專利範圍第15項所述之半導體封裝體，其中該突出部分及該電極墊藉由一焊料層彼此連接，該焊料層形成於該突出部分及該電極墊之間。
TW99111229A 2009-04-16 2010-04-12 具有柱狀突出部分之配線基板 TWI472283B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009099989A JP5147779B2 (ja) 2009-04-16 2009-04-16 配線基板の製造方法及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
TW201041472A TW201041472A (en) 2010-11-16
TWI472283B true TWI472283B (zh) 2015-02-01

Family

ID=42980152

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99111229A TWI472283B (zh) 2009-04-16 2010-04-12 具有柱狀突出部分之配線基板

Country Status (4)

Country Link
US (3) US8458900B2 (zh)
JP (1) JP5147779B2 (zh)
KR (1) KR101709629B1 (zh)
TW (1) TWI472283B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108811301A (zh) * 2017-05-04 2018-11-13 南亚电路板股份有限公司 电路板结构及其制造方法
TWI644598B (zh) * 2017-04-21 2018-12-11 南亞電路板股份有限公司 電路板結構及其形成方法
US10325842B2 (en) 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8698303B2 (en) 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
TWI454320B (zh) * 2011-08-19 2014-10-01 Jieng Tai Internat Electric Corp 填補穿孔的方法
JP5861400B2 (ja) * 2011-11-09 2016-02-16 イビデン株式会社 半導体実装部材
KR101287742B1 (ko) * 2011-11-23 2013-07-18 삼성전기주식회사 인쇄 회로 기판 및 그 제조 방법
JP5886617B2 (ja) * 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP2013247201A (ja) * 2012-05-24 2013-12-09 Shinko Electric Ind Co Ltd 配線基板、実装構造、及び配線基板の製造方法
TWI637467B (zh) * 2012-05-24 2018-10-01 欣興電子股份有限公司 中介基材及其製作方法
US9269681B2 (en) * 2012-11-16 2016-02-23 Qualcomm Incorporated Surface finish on trace for a thermal compression flip chip (TCFC)
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
US8981842B1 (en) * 2013-10-25 2015-03-17 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit comprising buffer chain
KR20150064976A (ko) * 2013-12-04 2015-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
JP6543887B2 (ja) * 2014-02-24 2019-07-17 日立化成株式会社 バンプ付き配線基板及びその製造方法
US9693455B1 (en) * 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
US20150279815A1 (en) * 2014-03-28 2015-10-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Substrate Having Conductive Columns
JP2016021496A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 配線基板及びその製造方法
US10001439B2 (en) * 2014-08-04 2018-06-19 National Institute Of Advanced Industrial Science And Technology Localized surface plasmon resonance sensing chip and localized surface plasmon resonance sensing system
JP5795415B1 (ja) 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
TWI562275B (en) * 2014-11-27 2016-12-11 Advance Process Integrate Technology Ltd Process of forming waferless interposer
US9899248B2 (en) 2014-12-03 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
TWI595810B (zh) 2015-05-22 2017-08-11 欣興電子股份有限公司 封裝結構及其製作方法
CN106298707B (zh) * 2015-06-05 2019-05-21 欣兴电子股份有限公司 封装结构及其制作方法
US9755030B2 (en) * 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
KR102077583B1 (ko) * 2016-04-28 2020-02-17 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
JP2018032661A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびその製造方法
CN107872929B (zh) * 2016-09-27 2021-02-05 欣兴电子股份有限公司 线路板与其制作方法
US9922924B1 (en) * 2016-11-03 2018-03-20 Micron Technology, Inc. Interposer and semiconductor package
US9922845B1 (en) * 2016-11-03 2018-03-20 Micron Technology, Inc. Semiconductor package and fabrication method thereof
KR101944997B1 (ko) * 2017-01-06 2019-02-01 조인셋 주식회사 금속패드 인터페이스
US10515889B2 (en) 2017-10-13 2019-12-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10163758B1 (en) * 2017-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
JP2019140174A (ja) * 2018-02-07 2019-08-22 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
US10573572B2 (en) 2018-07-19 2020-02-25 Advanced Semiconductor Engineering, Inc. Electronic device and method for manufacturing a semiconductor package structure
KR102530754B1 (ko) * 2018-08-24 2023-05-10 삼성전자주식회사 재배선층을 갖는 반도체 패키지 제조 방법
JP7154913B2 (ja) * 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法
US11109481B2 (en) * 2019-02-15 2021-08-31 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
WO2020203724A1 (ja) * 2019-03-29 2020-10-08 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
WO2021031125A1 (zh) * 2019-08-20 2021-02-25 华为技术有限公司 线路嵌入式基板、芯片封装结构及基板制备方法
CN112885806B (zh) * 2019-11-29 2022-03-08 长鑫存储技术有限公司 基板及其制备方法、芯片封装结构及其封装方法
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
JP2021132068A (ja) * 2020-02-18 2021-09-09 イビデン株式会社 プリント配線板、プリント配線板の製造方法
KR20220009193A (ko) * 2020-07-15 2022-01-24 삼성전자주식회사 반도체 패키지 장치
US20220199427A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Multi-step isotropic etch patterning of thick copper layers for forming high aspect-ratio conductors
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers
US20230187400A1 (en) * 2021-12-13 2023-06-15 Amkor Technology Singapore Holding Pte. Ltd. Electronic devices and methods of manufacturing electronic devices
CN117794104A (zh) * 2022-09-21 2024-03-29 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218286A (ja) * 2002-01-25 2003-07-31 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
US4240198A (en) * 1979-02-21 1980-12-23 International Telephone And Telegraph Corporation Method of making conductive elastomer connector
US5054192A (en) * 1987-05-21 1991-10-08 Cray Computer Corporation Lead bonding of chips to circuit boards and circuit boards to circuit boards
US4847136A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Thermal expansion mismatch forgivable printed wiring board for ceramic leadless chip carrier
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
US6054772A (en) * 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
US6441479B1 (en) * 2000-03-02 2002-08-27 Micron Technology, Inc. System-on-a-chip with multi-layered metallized through-hole interconnection
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
JP3653452B2 (ja) 2000-07-31 2005-05-25 株式会社ノース 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP2002111185A (ja) * 2000-10-03 2002-04-12 Sony Chem Corp バンプ付き配線回路基板及びその製造方法
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
JP3875867B2 (ja) * 2001-10-15 2007-01-31 新光電気工業株式会社 シリコン基板の穴形成方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
JP4708148B2 (ja) * 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007165513A (ja) * 2005-12-13 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法
KR100782798B1 (ko) * 2006-02-22 2007-12-05 삼성전기주식회사 기판 패키지 및 그 제조 방법
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
US20090056998A1 (en) * 2007-08-31 2009-03-05 International Business Machines Corporation Methods for manufacturing a semi-buried via and articles comprising the same
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
JP4835629B2 (ja) * 2008-04-11 2011-12-14 凸版印刷株式会社 半導体装置の製造方法
KR20100065691A (ko) 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218286A (ja) * 2002-01-25 2003-07-31 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644598B (zh) * 2017-04-21 2018-12-11 南亞電路板股份有限公司 電路板結構及其形成方法
CN108811301A (zh) * 2017-05-04 2018-11-13 南亚电路板股份有限公司 电路板结构及其制造方法
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
US10325842B2 (en) 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same

Also Published As

Publication number Publication date
TW201041472A (en) 2010-11-16
KR101709629B1 (ko) 2017-02-23
US20100263923A1 (en) 2010-10-21
US20130250533A1 (en) 2013-09-26
KR20100114845A (ko) 2010-10-26
US20150206833A1 (en) 2015-07-23
JP2010251552A (ja) 2010-11-04
US8458900B2 (en) 2013-06-11
JP5147779B2 (ja) 2013-02-20
US9018538B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
TWI472283B (zh) 具有柱狀突出部分之配線基板
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
JP5026400B2 (ja) 配線基板及びその製造方法
US8835773B2 (en) Wiring board and method of manufacturing the same
US7480151B2 (en) Wiring board and method of manufacturing the same
US20100139962A1 (en) Wiring board and method of manufacturing the same
US20100147574A1 (en) Wiring board and method of manufacturing the same
JP4769056B2 (ja) 配線基板及びその製法方法
KR20100050457A (ko) 핀 인터페이스를 갖는 다층의 배선 요소
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
US20150144384A1 (en) Packaging substrate and fabrication method thereof
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP3981227B2 (ja) 多層配線基板とその製造方法
JP3874669B2 (ja) 配線基板の製造方法
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
US20130105214A1 (en) Method for manufacturing circuit board provided with metal posts and circuit board manufactured by the method
JP5653144B2 (ja) 半導体パッケージの製造方法
JP5422718B2 (ja) 配線基板及び半導体パッケージ
TWI461134B (zh) 載板結構及其製作方法
JP2016039251A (ja) Ｐｏｐ構造体およびその製造方法
JP2001053189A (ja) 配線基板とその製造方法
JP2005093930A (ja) 多層基板とその製造方法
JP2012015521A (ja) Ｉｃモジュール及びその製造方法、並びにｉｃモジュールを用いる埋め込み印刷回路基板及びその製造方法