JP2016021496A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2016021496A
JP2016021496A JP2014144674A JP2014144674A JP2016021496A JP 2016021496 A JP2016021496 A JP 2016021496A JP 2014144674 A JP2014144674 A JP 2014144674A JP 2014144674 A JP2014144674 A JP 2014144674A JP 2016021496 A JP2016021496 A JP 2016021496A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
conductor
wiring board
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014144674A
Other languages
English (en)
Inventor
照井　誠
Makoto Terui
誠 照井
亮二郎 富永
Ryojiro Tominaga
亮二郎 富永
雅敏 國枝
Masatoshi Kunieda
雅敏 國枝
徳樹 澤田
Tokuki Sawada
徳樹 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014144674A priority Critical patent/JP2016021496A/ja
Priority to US14/799,846 priority patent/US9613893B2/en
Publication of JP2016021496A publication Critical patent/JP2016021496A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrochemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】歩留りの向上を図ることが可能な配線基板の提供を目的とする。【解決手段】第１ソルダーレジスト層２９Ｂと、第１ソルダーレジスト層２９Ｂにて外側を覆われる外側ビルドアップ導体層２２と、第１ソルダーレジスト層２９Ｂに形成されて外側ビルドアップ導体層２２の一部を第１導体パッド２４として露出させる複数の第１開口２８と、第２ソルダーレジスト層２９Ｆと、第２ソルダーレジスト層２９Ｆにて外側を覆われる外側ビルドアップ導体層２２と、第２ソルダーレジスト層２９Ｆに形成されて外側ビルドアップ導体層２２の一部を第２導体パッド２３として露出させる複数の第２開口２３と、を備える配線基板１００であって、第１導体パッド２４上に、第１ソルダーレジスト層２９Ｂの外面に対して凹む第１めっき層４２が形成され、第２導体パッド２３上に、第２ソルダーレジスト層２９Ｆの外面からバンプ状に突出する第２めっき層４１が形成されている。【選択図】図５

Description

本発明は、導体層の外側を覆うソルダーレジスト層に導体層の一部を導体パッドとして露出させる開口が形成されている配線基板及びその製造方法に関する。
従来、この種の配線基板として、導体パッドの上に無電解めっき層が形成され、その無電解めっき層の上にソルダーレジスト層よりも外側に突出する半田バンプが形成されているものが知られている（例えば、特許文献１参照）。
再表２００７−１２９５４５号公報（段落［００３９］〜［００４１］）
しかしながら、上述した従来の配線基板では、半田バンプの形成に手間がかかり、歩留りの低下を引き起こすという問題が考えられる。
本発明は、上記事情に鑑みてなされたもので、歩留りの向上を図ることが可能な配線基板及びその製造方法の提供を目的とする。
上記目的を達成するためになされた本発明に係る配線基板は、表裏のうち一方側の面を形成する第１絶縁層と、第１絶縁層にて外側を覆われる第１導体層と、第１絶縁層に形成されて第１導体層の一部を第１導体パッドとして露出させる複数の第１開口と、表裏のうち他方側の面を形成する第２絶縁層と、第２絶縁層にて外側を覆われる第２導体層と、第２絶縁層に形成されて第２導体層の一部を第２導体パッドとして露出させる複数の第２開口と、を備える配線基板であって、第１導体パッド上に、第１絶縁層の外面に対して凹む第１めっき層が形成され、第２導体パッド上に、第２絶縁層の外面と面一となるか又は第２絶縁層の外面からバンプ状に突出する第２めっき層が形成されている。
本発明の一実施形態に係る配線基板の断面図 配線基板におけるインターポーザ周辺の拡大断面図 キャビティ付き配線板の断面図 キャビティ付き配線板のキャビティ周辺の拡大断面図 （Ａ）第２めっき層の断面図、（Ｂ）第１めっき層の断面図 キャビティ付き配線板の製造工程を示す図 キャビティ付き配線板の製造工程を示す図 キャビティ付き配線板の製造工程を示す図 キャビティ付き配線板の製造工程を示す図 配線基板の製造工程を示す図 配線基板の製造工程を示す図 配線基板の製造工程を示す図 配線基板の製造工程を示す図 配線基板の製造工程を示す図 配線基板の製造工程を示す図 変形例に係る配線基板における第２めっき層の断面図
以下、本発明の一実施形態を図１〜図１５に基づいて説明する。図１に示すように、本実施形態に係る配線基板１００は、電子部品としてのインターポーザ８０を内蔵する電子部品内蔵配線基板であって、キャビティ３０内にインターポーザ８０を収容するキャビティ付き配線板１０（図３参照）の表裏の両面に、外側ビルドアップ絶縁層２１と外側ビルドアップ導体層２２が積層されると共に、外側ビルドアップ導体層２２が第１ソルダーレジスト層２９Ｂと第２ソルダーレジスト層２９Ｆで覆われる構造になっている。第１ソルダーレジスト層２９Ｂは、配線基板１００の裏側面であるＢ面１００Ｂを構成し、第２ソルダーレジスト層２９Ｆは、配線基板１００の裏側面であるＦ面１００Ｆを構成する。各ソルダーレジスト層２９Ｆ，２９Ｂの厚さは、約１０〜２０μｍになっている。外側ビルドアップ絶縁層２１の厚さは、約１５μｍになっている。外側ビルドアップ層２２の厚さは、約１５μｍになっている。
図３に示すように、キャビティ付き配線板１０は、コア基板１１の表側面であるＦ面１１Ｆと裏側面であるＢ面１１Ｂとにビルドアップ絶縁層１５とビルドアップ導体層１６とが交互に積層されている多層構造になっている。
コア基板１１の厚さは、約７００μｍになっていて、コア基板１１の表裏の両面には、コア導体層１２が形成されている。コア導体層１２の厚さは、約３５μｍになっている。ビルドアップ絶縁層１５は、絶縁性材料で構成され、その厚さは、約２５〜３０μｍになっている。ビルドアップ導体層１６は、金属（例えば、銅）で構成され、その厚さは、約１５μｍになっている。
表側のコア導体層１２と裏側のコア導体層１２とは、コア基板１１を貫通するスルーホール導体１３によって接続されている。スルーホール導体１３は、コア基板１１を貫通するスルーホール１３Ａの壁面に、例えば、銅のめっきが形成されることにより形成されている。
コア基板１１に最も近い最内のビルドアップ導体層１６とコア導体層１２とは、最内のビルドアップ絶縁層１５を貫通するビア１７によって接続されている。また、積層方向で隣り合うビルドアップ導体層１６，１６同士は、それらビルドアップ導体層１６，１６の間に位置するビルドアップ絶縁層１５を貫通するビア１８によって接続されている。
コア基板１１のＦ面１１Ｆ側に積層されるビルドアップ導体層１６のうち外側から２番目に位置する第２ビルドアップ導体層１６Ｂには、導体回路層３１Ｂと、プレーン層３１Ａとが形成されている。プレーン層３１Ａは、例えば、ベタ状をなして独立した導体層、或いは、グランド接続されるグランド層になっている。
コア基板１１のＦ面１１Ｆ側に積層されるビルドアップ導体層１６のうち外側から２番目に配置される第２ビルドアップ導体層１６Ｂには、ビア１８を介して導体回路層３１Ｂに接続される外側導体回路層３５が形成されている。また、第２ビルドアップ導体層１６Ａ上には、保護層３４が積層されている。保護層３４は、ビルドアップ絶縁層１５と同じ材質で構成されている。保護層３４の厚さは、約１５μｍになっていて、ビルドアップ絶縁層１５よりも薄くなっている。なお、保護層３４は、キャビティ付き配線板１０の表側面であるＦ面１０Ｆと、キャビティ付き配線板１０の裏側面であるＢ面１０Ｂとを構成する。
キャビティ付き配線板１０には、配線板１０のＦ面１０Ｆに開口３０Ａを有するキャビティ３０が形成されている。キャビティ３０は、最も外側に位置する第１ビルドアップ絶縁層１５Ａと保護層３４とを貫通し、プレーン層３１Ａを底面として露出させる。
図４に示すように、キャビティ３０の開口３０Ａの面積は、プレーン層３１Ａの面積よりも小さくなっていて、プレーン層３１Ａの外周部は、キャビティ３０の外側にはみ出している。言い換えれば、プレーン層３１Ａは、キャビティ３０の底面全体を構成している。また、プレーン層３１Ａのうちキャビティ３０の底面として露出する部分の外周部には、凹部３２が形成されている。凹部３２の深さは、約０．５〜３μｍになっている。プレーン層３１Ａのうちキャビティ３０の底面として露出する部分の表面には、粗化層３６が形成されている。
図１に示すように、配線基板１００のＦ面１００Ｆには、半導体素子等を含む電子部品９０，９１が搭載される電子部品搭載領域Ｒ１，Ｒ２が形成され、キャビティ３０は、それら電子部品搭載領域Ｒ１，Ｒ２の境界部分の内側に配置されている。そして、キャビティ３０には、電子部品搭載領域Ｒ１，Ｒ２に搭載される電子部品９０，９１を電気的に接続するインターポーザ８０が収容されている。なお、電子部品９０は、例えば、ＭＰＵ又はＣＰＵであって、電子部品９１は、例えば、メモリである。
具体的には、図２に示すように、キャビティ３０の底面として露出するプレーン層３１Ａ上には、接着層３３が形成され、その接着層３３上にインターポーザ８０がマウントされている。ここで、プレーン層３１Ａの凹部３２によって、接着層３３にアンカー効果が作用し、接着層３３のプレーン層３１Ａからの剥離が抑制される。しかも、キャビティ３０の底面として露出するプレーン層３１Ａの表面に形成されている粗化層３６により、接着層３３のプレーン層３１Ａからの剥離がより抑制される。
図１に示すように、配線基板１００のＢ面１００Ｂを構成する第１ソルダーレジスト層２９Ｂには、外側ビルドアップ導体層２２の一部を第１導体パッド２４として露出させる第１開口２８が形成されている。第１導体パッド２４は、外側ビルドアップ絶縁層２１を貫通する第１ビア２６を介して第１ビルドアップ導体層１６Ａに接続されている。
第１導体パッド２４の上には、第１めっき層４２が複数形成されている。第１めっき層４２は、第１ソルダーレジスト層２９Ｂの外面に対して凹んでいる。図５（Ｂ）に示すように、第１めっき層４２は、無電解Ｎｉ／Ｐｄ／Ａｕ金属層で構成されている。第１めっき層４２の無電解Ｎｉ／Ｐｄ／Ａｕ金属層におけるＮｉ層４２Ｌの厚さは、３〜１０μｍであって、Ｐｄ層４２Ｍの厚さは、０〜１μｍ、Ａｕ層４２Ｎの厚さは、０．０３〜０．１μｍになっている。第１めっき層４２の外径は、８０〜１５０μｍになっていて、複数の第１めっき層４２における第１めっき層４２，４２同士の間隔（ピッチ）は、１５０〜３００μｍになっている。なお、Ｐｄ層４２Ｍの厚さは、０μｍであってもよく、この場合は、第１めっき層４２が無電解Ｎｉ／Ａｕ金属層で構成されることになる。
図１に示すように、配線基板１００のＦ面１００Ｆを構成する第２ソルダーレジスト層２９Ｆには、外側ビルドアップ導体層２２の一部を第２導体パッド２３として露出させる第２開口２７が複数形成されている。具体的には、複数の第２開口２７には、複数の第２小径開口２７Ａと複数の第２大径開口２７Ｂとが含まれていて、第２小径開口２７Ａは、外側ビルドアップ導体層２２の一部を第２小径導体パッド２３Ａとして露出させ、第２大径開口２７Ｂは、外側ビルドアップ導体層２２の一部を第２大径導体パッド２３Ｂとして露出させる。図２に示すように、第２大径導体パッド２３Ｂは、外側ビルドアップ絶縁層２１と接着層３４を貫通する第２大径ビア２５Ｂを介して第１ビルドアップ層１６Ａに接続されている。また、第２小径導体パッド２３Ａは、外側ビルドアップ絶縁層２１を貫通する第２小径ビア２５Ａを介してインターポーザ８０に接続されている。
第２小径導体パッド２３Ａ及び第２大径導体パッド２３Ｂの上には、第２めっき層４１が複数形成されている。第２めっき層４１は、第２ソルダーレジスト層２９Ｆの外側にバンプ状に突出し、第２めっき層４１の第２ソルダーレジスト層２９Ｆの外面からの突出量は０〜１５μｍになっている。また、複数の第２めっき層４１の間では、第２ソルダーレジスト層２９Ｆの外面からの突出量が略同じになっている。図５（Ａ）に示すように、第２めっき層４１は、第１めっき層４２と同様に、無電解Ｎｉ／Ｐｄ／Ａｕ金属層で構成されている。第２めっき層４１の無電解Ｎｉ／Ｐｄ／Ａｕ金属層におけるＮｉ層４１Ｌの厚さは、１０〜３５μｍ、Ｐｄ層４１Ｍの厚さは、０．１〜１μｍ、Ａｕ層４１Ｎの厚さは、０．０３〜０．１μｍになっている。第２小径導体パッド２５Ａ上の第２めっき層４１は第２小径開口２７Ａを貫通し、第２大径導体パッド２５Ｂ上の第２めっき層４１は第２大径開口２７Ｂを貫通している。ここで、第２小径開口２７Ａを貫通する第２めっき層４１と、第２大径開口２７Ｂを貫通する第２めっき層４１とを、第２小径めっき層４１Ａと第２大径めっき層４１Ｂと称して区別すると、第２小径めっき層４１Ａの外径は、２０〜３０μｍになっていて、複数の第２小径めっき層４１Ａにおける第２小径めっき層４１Ａ、４１Ａ同士の間隔（ピッチ）は、４０〜６０μｍになっている。また、第２大径めっき層４１Ｂの外径は、５０〜９０μｍになっていて、複数の第２大径めっき層４１Ｂにおける第２大径めっき層４１Ｂ，４１Ｂ同士の間隔（ピッチ）は、９０〜１８０μｍになっている。
なお、本実施形態では、第１ソルダーレジスト層２９Ｂと第２ソルダーレジスト層２９Ｆが、本発明の「第１絶縁層」と「第２絶縁層」に相当する。また、第１ソルダーレジスト層２９Ｂにて覆われるＢ面１００Ｂ側の外側ビルドアップ導体層２２が本発明の「第１導体層」に相当し、第２ソルダーレジスト層２９Ｆにて覆われるＦ面１００Ｆ側の外側ビルドアップ導体層２２が本発明の「第２導体層」に相当する。
配線基板１００の構造に関する説明は以上である。次に、配線基板１００の製造方法について説明する。ここで、配線基板１００はキャビティ付き配線板１０を用いて製造されるので、以下では、まず、キャビティ付き配線板１０の製造方法について説明する。
キャビティ付き配線板１０は、以下のようにして製造される。
（１）図６（Ａ）に示すように、コア基板１１に、例えば、ドリル加工等によってスルーホール１３Ａが形成される。なお、コア基板１１は、エポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１１Ｋの表側面であるＦ面１１Ｆと裏側面であるＢ面１１Ｂとに、図示しない銅箔がラミネートされている。
（２）無電解めっき処理、めっきレジスト処理、電解めっき処理により、コア基板１１のＦ面１１ＦとＢ面１１Ｂとに、コア導体層１２が形成されると共に、スルーホール１３Ａの内面にスルーホール導体１３が形成される（図６（Ｂ）参照）。
（３）図７（Ａ）に示すように、コア導体層１２上にビルドアップ絶縁層１５が積層され、そのビルドアップ絶縁層１５上にビルドアップ導体層１６が積層される。具体的には、コア基板１１のＦ面１１Ｆ側とＢ面１１Ｂ側とからコア導体層１２上にビルドアップ絶縁層１５としてのプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）と銅箔（図示せず）が積層されてから、加熱プレスされる。そして、銅箔にＣＯ２レーザーが照射されて、銅箔及びビルドアップ絶縁層１５を貫通するビア形成孔が形成される。そして、無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、電解めっきがビア形成孔内に充填されてビア１７が形成されると共に、ビルドアップ絶縁層１５上に所定パターンのビルドアップ導体層１６が形成される。なお、ビルドアップ絶縁層１５としてプリプレグの代わりに心材を含まない樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体層を形成することができる。
（４）図７（Ａ）の工程と同様にして、コア基板１１のＦ面１１Ｆ側とＢ面１１Ｂ側とにビルドアップ絶縁層１５及びビルドアップ導体層１６が交互に積層される（図７（Ｂ）参照。なお、同図では、Ｆ面１１Ｆ側のみが示されている。以下、図８〜図９についても同様とする。）。その際、ビルドアップ絶縁層１５を貫通するビア１８が形成され、そのビア１８によって積層方向で隣り合うビルドアップ絶縁層１６、１６同士が接続される。
（５）図８（Ａ）に示すように、ビルドアップ絶縁層１５が積層されると共に、そのビルドアップ絶縁層１５上にビルドアップ導体層１６が積層されて、第２ビルドアップ導体層１６Ｂが形成される。その際、第２ビルドアップ導体層１６Ｂには、内側のビルドアップ導体層１６にビア１８を介して接続される導体回路層３１Ｂと、ベタ状のプレーン層３１Ａとが形成される。
（６）図８（Ｂ）に示すように、第２ビルドアップ導体層１６Ｂ上に、ビルドアップ絶縁層１５とビルドアップ導体層１６が積層されて、第１ビルドアップ絶縁層１５Ａと第１ビルドアップ導体層１６Ａが形成される。その際、プレーン層３１Ａの上には、第１ビルドアップ絶縁層１５Ａのみが積層される。また、第１ビルドアップ導体層１６Ａには、第１ビルドアップ絶縁層１５Ａを貫通するビア１８を介して導体回路層３１Ｂに接続される外側導体回路層３５が形成される。
（７）図９（Ａ）に示すように、ビルドアップ導体層１６上に、ビルドアップ絶縁層１５と同じ材質の保護層３４が積層される。このとき、プレーン層３１Ａの上には、ビルドアップ層１５と保護層３４とが積層されている。
（８）図９（Ｂ）に示すように、コア基板１１のＦ面１１Ｆ側から、例えば、ＣＯ２レーザーが照射されて、保護層３４と第１ビルドアップ絶縁層１５Ａとに、プレーン層３１Ａを底面として露出させるキャビティ３０が形成される。ここで、レーザーが照射される範囲の面積、即ち、キャビティ３０の開口面積は、プレーン層３１Ａの面積よりも小さくなっていて、キャビティ３０の底面全体はプレーン層３１Ａのみで形成される。また、キャビティ３０の外周部にレーザーが強く照射されることで、プレーン層３１Ａのうちキャビティ３０の底面として露出する部分の外周部に凹部３２が形成される。
（９）キャビティ３０の底面として露出するプレーン層３１Ａにデスミア処理が施されると共に、粗化処理によってプレーン層３１Ａの表面に粗化層３６が形成される。なお、デスミア処理の際、第２ビルドアップ導体層１６Ｂに含まれる導体回路層３１Ｂは、保護層３４によって保護される。以上により、図３に示したキャビティ付き配線板１０が完成する。
以上が、キャビティ付き配線板１０の製造方法に関する説明である。次に、キャビティ付き配線板１０を用いた配線基板１００の製造方法について説明する。
配線基板１００は、以下のようにして製造される。
（１）図１０（Ａ）に示すように、キャビティ３０の底面として露出するプレーン層３１Ａに接着層３３が積層されると共に、接着層３３上にインターポーザ８０が載置され、熱硬化処理、ＣＺ処理が行われる。
（２）キャビティ付き配線板１０のＦ面１０ＦとＢ面１０Ｂとに、ビルドアップ絶縁層１５と同じ材質の外側ビルドアップ絶縁層２１が積層される（図１０（Ｂ）参照。なお、同図では、Ｆ面１０Ｆ側のみが示されている。図１１についても同様とする。）。
（３）キャビティ付き配線板１０のＦ面１０Ｆ側からレーザーが照射されて、外側ビルドアップ絶縁層２１に第２小径ビア形成孔４５Ａと第２大径ビア形成孔４５Ｂが形成される（図１１（Ａ）参照）と共に、配線板１０のＢ面１０Ｂ側からレーザーが照射されて、第１ビア形成孔４６が形成される。その際、Ｂ面１０Ｂ側では、例えば、赤外光のレーザーが照射されることで、比較的大径の第１ビア形成孔４６（図５（Ｂ）参照）が形成される。また、Ｆ面１０Ｆ側では、例えば、赤外光のレーザーが照射されることで、第１ビア形成孔４６よりも小径の第２大径ビア形成孔４５Ｂが形成されると共に、例えば、可視光又は紫外光のレーザーが照射されることで、第２大径ビア形成孔４５Ｂよりも小径の第２小径ビア形成孔４５Ａが形成される。なお、第１ビア形成孔４６の開口径は約１５０μｍであり、第２大径ビア形成孔４５Ｂの開口径は約５０〜６０μｍであり、第２小径ビア形成孔４５Ａの開口径は２０〜３０μｍである。
（４）無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、キャビティ付き配線板１０のＦ面１０Ｆ側では、第２小径ビア形成孔４５Ａ内と第２大径ビア形成孔４５Ｂ内に第２小径ビア２５Ａと第２大径ビア２５Ｂが形成される（図１１（Ｂ）参照）と共に、キャビティ付き配線板１０のＢ面１０Ｂ側では、第１ビア形成孔４６内に第１ビア２６が形成され。また、外側ビルドアップ絶縁層２１上に、外側ビルドアップ導体層２２が形成される。
（５）図１２に示すように、キャビティ付き配線板１０のＦ面１０Ｆ側とＢ面１０Ｂ側の両方から、外側ビルドアップ導体層２２上に第１ソルダーレジスト層２９Ｂと第２ソルダーレジスト層２９Ｆが積層されると共に、リソグラフィ処理によって、キャビティ付き配線板１０のＦ面１０Ｆ側の第２ソルダーレジスト層２９Ｆには、外側ビルドアップ導体層２２の一部を第２大径導体パッド２３Ｂとして露出させる第２大径開口２７Ｂが形成され、Ｂ面１０Ｂ側の第１ソルダーレジスト層２９Ｂには、外側ビルドアップ導体層２２の一部を第２導体パッド２４として露出させる第２開口２８が形成される。
（６）図１３に示すように、キャビティ付き配線板１０のＦ面１０Ｆ側から可視光又は紫外光のレーザーが照射されることで、外側ビルドアップ導体層２２の一部を第２小径導体パッド２３Ａとして露出させる第２小径開口２７Ａが形成される。
（７）図１４に示すように、キャビティ付き配線板１０のＦ面１０Ｆ側の第２ソルダーレジスト層２９Ｆが樹脂保護膜４３にて被覆される。そして、キャビティ付き配線板１０のＢ面１０Ｂ側に無電解めっき処理が行われ、第２導体パッド２４上に第１めっき層４２が形成される。詳細には、まず、第１ソルダーレジスト層２９Ｂ及び第２ソルダーレジスト層２９Ｆが形成された基板が無電解ニッケルめっき液に所定時間だけ浸漬されて、Ｎｉ層４２Ｌが形成される。次いで、その基板が無電解パラジウムめっき液に所定時間だけ浸漬されて、Ｐｄ層４２Ｍが形成される。さらに、その基板が無電解金めっき液に所定時間だけ浸漬されて、Ａｕ層４２Ｎが形成される。なお、無電解めっき処理の際、第２小径導体パッド２３Ａ及び第２大径導体パッド２３Ｂは、樹脂保護膜４３により保護される。
（８）図１５に示すように、キャビティ付き配線板１０のＦ面１０Ｆ側の樹脂保護層４３が除去されると共に、キャビティ付き配線板１０のＢ面１０Ｂ側の第１ソルダーレジスト層２９Ｂが、樹脂保護膜４３にて被覆される。そして、図１４の工程と同様にして、キャビティ付き配線板１０のＦ面１０Ｆ側に無電解めっき処理が行われ、第２小径導体パッド２３Ａ及び第２大径導体パッド２３Ｂ上に第２めっき層４１が形成される。その際、第１めっき層４２は、樹脂保護膜４３により保護される。
（９）配線板１０のＢ面１０Ｂ側の第１ソルダーレジスト層２９Ｂを被覆する樹脂保護層４３が除去されて、図１に示した電子部品内蔵配線板１００が完成する。
本実施形態の配線基板１００の構造及び製造方法に関する説明は以上である。次に、配線基板１００の作用効果について説明する。
本実施形態の配線基板１００によれば、第２導体パッド２３上に形成される第２めっき層４１は、第２ソルダーレジスト層２９Ｆの外面からバンプ状に突出しているので、第２ソルダーレジスト層２９Ｆ側の面を半導体素子等を含む電子部品９０，９１の実装面とすれば、従来の配線基板のように半田バンプを形成する必要がなくなり、歩留りの向上が図られる。また、第１めっき層４２については、第１ソルダーレジスト層２９Ｂの外面より凹んでいるので、第１ソルダーレジスト層２９Ｂ側の面を下にして、配線基板１００を、半田バンプを上面に有する回路基板に重ねることで、その回路基板に配線基板１００を実装することが可能となる。
また、配線基板１００では、第１めっき層４２と第２めっき層４１とが共に、無電解Ｎｉ／Ｐｄ／Ａｕ金属層で形成されているので、第１めっき層４２と第２めっき層４１とを同様の無電解めっき処理によって形成することが可能となる。また、第１開口２８よりも第２開口２７（第２小径開口２７Ａ及び第２大径開口２７Ｂ）の開口径が小さくなっているので、第２めっき層４１については、第２ソルダーレジスト層２９Ｆよりも外側に突出するまでにかかる時間を短くすることが可能となり、第１めっき層４２については、第１ソルダーレジスト層２９Ｂの外面に対して凹ませることが容易となる。
さらに、本実施形態の配線基板１００では、第２めっき層４１がＦ面１００Ｆの電子部品搭載領域Ｒ１，Ｒ２に配置されているので、第２めっき層４１によって配線基板１００内の導体回路層と電子部品９０，９１の接続が可能になる。しかも、配線基板１００は、電子部品９０，９１同士を電気的に接続するインターポーザ８０を内蔵しているので、電子部品９０，９１同士の間隔を狭めて、配線基板１００に電子部品９０，９１が搭載された電子回路装置のコンパクト化を図ることができる。
［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）上記実施形態では、配線基板１００が電子部品内蔵配線基板であったが、表裏の両面に導体層の一部を導体パッドとして露出させる開口を有する構成であれば、電子部品を内蔵しない配線基板であってもよい。
（２）上記実施形態において、配線基板１００を、コア基板１１を有さないコアレス基板としてもよい。
（３）図１６に示すように、第２めっき層４１は、第２ソルダーレジスト層２９Ｆの外面と面一であってもよい。
（４）上記実施形態では、第２めっき層４１に、サイズ（外径）が異なる２種類の第２めっき層４１（第２小径めっき層４１Ａと第２大径めっき層４１Ｂ）が設けられていたが、サイズが同じ１種類の第２めっき層４１のみが設けられていてもよいし、サイズが異なる３種類以上の第２めっき層４１が設けられていてもよい。
（５）上記実施形態において、第２小径開口２７Ａと第２大径開口２７Ｂとが同じ大きさであってもよい。また、第２開口２７（第２小径開口２７Ａ、第２大径開口２７Ｂ）と第１開口２８とが同じ大きさであってもよい。
２２ 外側ビルドアップ導体層（第１導体層、第２導体層）
２３ 第２導体パッド
２４ 第１導体パッド
２７ 第２開口
２８ 第１開口
２９Ｂ 第１ソルダーレジスト層（第１絶縁層）
２９Ｆ 第２ソルダーレジスト層（第２絶縁層）
４１ 第２めっき層
４２ 第１めっき層
１００ 配線基板

Claims (14)

  1. 表裏のうち一方側の面を形成する第１絶縁層と、
    前記第１絶縁層にて外側を覆われる第１導体層と、
    前記第１絶縁層に形成されて前記第１導体層の一部を前記第１導体パッドとして露出させる複数の第１開口と、
    表裏のうち他方側の面を形成する第２絶縁層と、
    前記第２絶縁層にて外側を覆われる第２導体層と、
    前記第２絶縁層に形成されて前記第２導体層の一部を前記第２導体パッドとして露出させる複数の第２開口と、を備える配線基板であって、
    前記第１導体パッド上に、前記第１絶縁層の外面に対して凹む第１めっき層が形成され、
    前記第２導体パッド上に、前記第２絶縁層の外面と面一となるか又は前記第２絶縁層の外面からバンプ状に突出する第２めっき層が形成されている。
  2. 請求項１に記載の配線基板において、
    前記第１絶縁層及び前記第２絶縁層は、ソルダーレジスト層である。
  3. 請求項１又は２に記載の配線基板において、
    前記第２めっき層は、前記第２絶縁層の外面からバンプ状に突出し、
    複数の前記第２めっき層の前記第２絶縁層からの突出高さが略同じである。
  4. 請求項３に記載の配線基板において、
    前記第２めっき層の前記第２絶縁層からの突出高さは、１５μｍ以下である。
  5. 請求項３又は４に記載の配線基板において、
    前記第２めっき層のうち前記第２絶縁層から突出する部分の外径は、前記第２開口の径よりも大きい。
  6. 請求項１乃至５のうち何れか１の請求項に記載の配線基板において、
    前記第１めっき層及び前記第２めっき層は、無電解Ｎｉ／Ｐｄ／Ａｕ金属層で形成されている。
  7. 請求項６に記載の配線基板において、
    前記第１めっき層の前記無電解Ｎｉ／Ｐｄ／Ａｕ金属層におけるＮｉ層の厚みは３〜１０μｍ、Ｐｄ層の厚みは０〜１μｍ、Ａｕ層の厚みは０．０３〜０．１μｍであって、
    前記第２めっき層の前記無電解Ｎｉ／Ｐｄ／Ａｕ金属層におけるＮｉ層の厚みは１０〜３５μｍ、Ｐｄ層の厚みは０．１〜１μｍ、Ａｕ層の厚みは０．０３〜０．１μｍである。
  8. 請求項１乃至７のうち何れか１の請求項に記載の配線基板において、
    前記第２開口の開口径は、前記第１開口の開口径よりも小さい。
  9. 請求項１乃至８のうち何れか１の請求項に記載の配線基板であって、
    前記第２絶縁層には、半導体素子等を含む電子部品が搭載される電子部品搭載領域が形成され、
    前記第２めっき層は、前記電子部品搭載領域に配置されている。
  10. 請求項９に記載の配線基板において、
    前記電子部品搭載領域が、複数形成され、
    複数の前記電子部品搭載領域に搭載される前記電子部品同士を電気的に接続するインターポーザを内蔵する。
  11. 表裏の一方側の面を形成する第１絶縁層と、表裏の他方側の面を形成する第２絶縁層とを形成することと、
    前記第１絶縁層にて外側を覆われる第１導体層と、前記第２絶縁層にて外側を覆われる第２導体層とを形成することと、
    前記第１絶縁層に前記第１導体層の一部を第１導体パッドとして露出させる複数の第１開口を形成することと、
    前記第２絶縁層に前記第２導体層の一部を第２導体パッドとして露出させる複数の第２開口を形成することと、を有する配線基板の製造方法であって、
    前記第１開口から露出する前記第１導体パッド上に、前記第１絶縁層の外面に対して凹む第１めっき層を形成することと、
    前記第２開口から露出する前記第２導体パッド上に、前記第２絶縁層の外面と面一となるか又は前記第２絶縁層の外面からバンプ状に突出する第２めっき層を形成することと、をさらに有する。
  12. 請求項１１に記載の配線基板の製造方法において、
    前記第１めっき層及び前記第２めっき層を無電解めっき処理により形成する。
  13. 請求項１２に記載の配線基板の製造方法において、
    前記無電解めっき処理を、前記第１絶縁層側の面、前記第２絶縁層側の面、片面ずつ行う。
  14. 請求項１３に記載の配線基板の製造方法において、
    前記無電解めっき処理を行うにあたり、無電解めっき処理を行わない側の面を保護膜で覆う。
JP2014144674A 2014-07-15 2014-07-15 配線基板及びその製造方法 Pending JP2016021496A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014144674A JP2016021496A (ja) 2014-07-15 2014-07-15 配線基板及びその製造方法
US14/799,846 US9613893B2 (en) 2014-07-15 2015-07-15 Wiring substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014144674A JP2016021496A (ja) 2014-07-15 2014-07-15 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016021496A true JP2016021496A (ja) 2016-02-04

Family

ID=55075196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014144674A Pending JP2016021496A (ja) 2014-07-15 2014-07-15 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9613893B2 (ja)
JP (1) JP2016021496A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058472A (ja) * 2014-09-08 2016-04-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US11508662B2 (en) * 2016-09-30 2022-11-22 Intel Corporation Device and method of very high density routing used with embedded multi-die interconnect bridge
US10468374B2 (en) 2017-03-31 2019-11-05 Intel Corporation Die interconnect substrates, a semiconductor device and a method for forming a die interconnect substrate
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2019114677A (ja) * 2017-12-25 2019-07-11 イビデン株式会社 プリント配線板
US10998262B2 (en) * 2019-04-15 2021-05-04 Intel Corporation Stripped redistrubution-layer fabrication for package-top embedded multi-die interconnect bridge
JP2021132068A (ja) * 2020-02-18 2021-09-09 イビデン株式会社 プリント配線板、プリント配線板の製造方法
CN111479391A (zh) * 2020-04-16 2020-07-31 广东通元精密电路有限公司 一种任意阶互联hdi板制作方法和hdi板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445069B1 (en) * 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
US20050001316A1 (en) * 2003-07-01 2005-01-06 Motorola, Inc. Corrosion-resistant bond pad and integrated device
JP4618100B2 (ja) 2005-11-04 2011-01-26 ソニー株式会社 撮像装置、撮像方法、およびプログラム
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US9236366B2 (en) * 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
JP6162458B2 (ja) * 2013-04-05 2017-07-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR20140143567A (ko) * 2013-06-07 2014-12-17 삼성전기주식회사 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법

Also Published As

Publication number Publication date
US20160020164A1 (en) 2016-01-21
US9613893B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
JP2016021496A (ja) 配線基板及びその製造方法
JP5931547B2 (ja) 配線板及びその製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP6473619B2 (ja) キャビティ付き配線板の製造方法
JP2013214578A (ja) 配線板及びその製造方法
US9723728B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
US9578743B2 (en) Circuit board
JP2016039214A (ja) 電子部品内蔵用キャビティ付き配線板及びその製造方法
JP2014082334A (ja) 配線板及びその製造方法
US9793200B2 (en) Printed wiring board
TWI505756B (zh) 印刷電路板及其製造方法
JP2013243227A (ja) 配線板及びその製造方法
JP2016058472A (ja) 電子部品内蔵配線板及びその製造方法
US10887985B2 (en) Wiring substrate
JP2015146346A (ja) 多層配線板
JP2014049578A (ja) 配線板、及び、配線板の製造方法
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2016082163A (ja) プリント配線板
JP6625491B2 (ja) 配線基板、半導体装置、配線基板の製造方法
JP2016082143A (ja) プリント配線板
JP2020184596A (ja) 電子部品内蔵配線板及びその製造方法
JP2019054111A (ja) プリント配線板およびプリント配線板の製造方法
JP2016082089A (ja) プリント配線板
JP5851572B1 (ja) 配線基板の製造方法
JP2020188059A (ja) キャビティ付き配線板の製造方法