JP2010251552A - 配線基板及び半導体パッケージ並びにそれらの製造方法 - Google Patents

配線基板及び半導体パッケージ並びにそれらの製造方法 Download PDF

Info

Publication number
JP2010251552A
JP2010251552A JP2009099989A JP2009099989A JP2010251552A JP 2010251552 A JP2010251552 A JP 2010251552A JP 2009099989 A JP2009099989 A JP 2009099989A JP 2009099989 A JP2009099989 A JP 2009099989A JP 2010251552 A JP2010251552 A JP 2010251552A
Authority
JP
Japan
Prior art keywords
layer
metal layer
wiring board
wiring
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009099989A
Other languages
English (en)
Other versions
JP5147779B2 (ja
JP2010251552A5 (ja
Inventor
Kotaro Kotani
幸太郎 小谷
Junichi Nakamura
順一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009099989A priority Critical patent/JP5147779B2/ja
Priority to US12/755,555 priority patent/US8458900B2/en
Priority to TW99111229A priority patent/TWI472283B/zh
Priority to KR1020100034673A priority patent/KR101709629B1/ko
Publication of JP2010251552A publication Critical patent/JP2010251552A/ja
Publication of JP2010251552A5 publication Critical patent/JP2010251552A5/ja
Application granted granted Critical
Publication of JP5147779B2 publication Critical patent/JP5147779B2/ja
Priority to US13/892,416 priority patent/US9018538B2/en
Priority to US14/673,981 priority patent/US20150206833A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】接続信頼性が高く狭ピッチ化にも対応可能な接続端子を有する配線基板、前記配線基板を有する半導体パッケージ、及びこれらの製造方法を提供する。
【解決手段】支持体上に、前記支持体の表面を露出する柱状の貫通孔を有する第１金属層を形成し、前記柱状の貫通孔から露出する前記支持体の表面及び前記柱状の貫通孔の内壁面を覆うように第２金属層１１ａを形成する。前記第２金属層上に前記柱状の貫通孔を充填するように第３金属層１１ｂを形成する。次に、前記第３金属層を覆うように前記第１金属層上に絶縁層１２ａを形成し、前記絶縁層の一方の面に、前記第３金属層と電気的に接続する配線層１３ａを形成する。次に、前記支持体及び前記第１金属層を除去し、前記第２金属層及び前記第３金属層を含んで構成され前記絶縁層の他方の面から突出する突出部１１を形成する突出部形成工程と、を有する。
【選択図】図１５

Description

本発明は、配線基板の一方の面から突出する突出部を有する配線基板、及びその配線基板を有する半導体パッケージ並びにそれらの製造方法に関する。
従来より、配線基板上に、はんだバンプ等を介して半導体チップを搭載した半導体パッケージが知られている。このような半導体パッケージにおいて、配線基板と半導体チップとの接続信頼性を向上させることは極めて重要である。従来の半導体パッケージでは、配線基板と半導体チップとの接続信頼性を向上させるために、例えば、配線基板に、配線基板の一方の面から突出する金属層（突出部）を設け、この突起する金属層にはんだバンプを形成している。以下、図面を参照しながら、配線基板の一方の面から突出する金属層を設けた従来の配線基板の例について説明する。
図１は、従来の配線基板の例を示す断面図である。図１を参照するに、配線基板１００は、第１絶縁層１３０ａと、第２絶縁層１３０ｂと、第３絶縁層１３０ｃと、第１配線層１４０ａと、第２配線層１４０ｂと、突出金属層１６０と、はんだバンプ１７０とを有する。
配線基板１００において、第２絶縁層１３０ｂには第１配線層１４０ａ及び第２配線層１４０ｂが形成され、第１配線層１４０ａと第２配線層１４０ｂとは第１ビアホール１５０ａを介して電気的に接続されている。第２絶縁層１３０ｂの一方の面には、第１配線層１４０ａを覆うように、第１配線層１４０ａの一部を露出する開口部１３０ｘを有する第１絶縁層１３０ａが形成されている。
第２絶縁層１３０ｂの他方の面には、第２配線層１４０ｂを覆うように、第３絶縁層１３０ｃが形成されている。第３絶縁層１３０ｃの開口部１３０ｙには、配線基板１００の一方の面１００ａから一部が突出する突出金属層１６０が形成されている。突出金属層１６０は、Ｃｕ層１６１及びＮｉ層１６２から構成されている。Ｃｕ層１６１は、配線基板１００の一方の面１００ａから略３０μｍ突出しており、Ｃｕ層１６１の表面には厚さ略５μｍのＮｉ層１６２が形成されている。Ｃｕ層１６１と第２配線層１４０ｂとは、第２ビアホール１５０ｂを介して電気的に接続されている。突出金属層１６０には、はんだバンプ１７０が形成されている。
続いて、配線基板１００の製造方法について説明する。図２〜図６は、従来の配線基板の製造工程の例を示す図である。図２〜図６において、図１と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、図２に示す工程では、ＳＵＳからなる厚さ約５００μｍのキャリアメタル（金属板）１１０を用意する。そして、用意したキャリアメタル１１０の表面１１０ａ上に、公知のフォトリソグラフィ法により、配線基板１００の突出金属層１６０に対応した位置に開口部１２０ｘを有する所定パターンのエッチングレジスト層１２０ａを形成する。又、キャリアメタル１１０の裏面１１０ｂ上には、ベタ状のエッチングレジスト層１２０ｂを形成する。
次いで、図３に示す工程では、ＳＵＳを溶解するエッチング液を噴射し、エッチングレジスト層１２０ａの開口部１２０ｘ内に露出したキャリアメタル１１０の表面１１０ａをエッチングする。そして、キャリアメタル１１０の表面１１０ａに、平面視略円形状で深さが約２０μｍの凹部１１０ｘを形成する。
次いで、図４に示す工程では、キャリアメタル１１０の凹部１１０ｘ内からその表面１１０ａを越えて突出する突出金属層１６０ａを形成する。具体的には、まず、Ａｕめっき工程において、電解Ａｕめっきを施し、凹部１１０ｘの内壁面上に厚さ約０．５μｍのＡｕめっき層１６３を形成する。その後、Ｎｉめっき工程において、電解Ｎｉめっきを施し、Ａｕめっき層１６３の表面上に厚さ約５μｍのＮｉめっき層１６２を形成する。
更に、電解Ｃｕめっきを施し、Ｎｉ層１６２の表面上に、厚さ（高さ）約３０μｍのＣｕ層１６１を形成して、Ｎｉ層１６２により形成された穴部をＣｕ層１６１で充填する。この工程では、Ｎｉ層１６２による穴部を容易に埋めるために、フィルドビア形成用のＣｕ電解めっき液を使用するのが好ましい。このような３つのめっき工程を経て、Ａｕ層１６３とＮｉ層１６２とＣｕ層１６１とからなる突出金属層１６０ａを形成する。なお、突出金属層１６０ａは、突出金属層１６０にＡｕめっき層１６３を形成したものである。
次いで、図５に示す工程では、図４に示すエッチングレジスト層１２０ａ及び１２０ｂを除去した後、キャリアメタル１１０の表面１１０ａ上及び突出金属層１６０ａ上に、周知の方法により、突出金属層１６０ａに対応する開口部１３０ｙと、第２ビアホール１５０ｂとを有する第３絶縁層１３０ｃを形成し、更に、第３絶縁層１３０ｃ上に、第２ビアホール１５０ｂを介して突出金属層１６０ａを構成するＣｕ層１６１と電気的に接続される第２配線層１４０ｂを形成する。
次いで、第３絶縁層１３０ｃ上に、第２配線層１４０ｂを覆うように、第１ビアホール１５０ａを有する第２絶縁層１３０ｂを形成する。更に、第２絶縁層１３０ｂ上に、第１ビアホール１５０ａを介して第２配線層１４０ｂと電気的に接続される第１配線層１４０ａを形成する。更に、第２絶縁層１３０ｂ上に、第１配線層１４０ａを覆うように、第１配線層１４０ａの一部を露出する開口部１３０ｘを有する第１絶縁層１３０ａを形成する。
次いで、図６に示す工程では、エッチングにより図５に示すキャリアメタル１１０全体を除去し、突出金属層１６０ａと配線基板１００の一方の面１００ａ全体を露出させる。次いで、突出金属層１６０ａ上に、はんだバンプ１７０を形成する（図１参照）。その際、Ａｕめっき層１６３は、はんだ内に拡散するので、はんだバンプ１７０は、Ｎｉ層１６２上（突出金属層１６０上）に形成される。このようにして、図１に示す配線基板１００が製造される。
このように、配線基板１００は、第３絶縁層１３０ｃの開口部１３０ｙ内から配線基板１００の一方の面１００ａを越えて突出する突出金属層１６０を有する。そして、突出金属層１６０上には、はんだバンプ１７０が形成されている。
図７は、従来の配線基板の他の例を示す断面図である。図７を参照するに、配線基板２００は、エッチングストップ層２１０ｂと、第１配線層２２０と、Ｃｕ層２４０と、第２配線層２５０と、Ｎｉ層２６０と、第１絶縁層２７０と、第２絶縁層２７０ａと、突出金属層２８０と、補強部２９０と、はんだバンプ３００とを有する。
配線基板２００において、第１絶縁層２７０には第１配線層２２０及び第２配線層２５０が形成され、第１配線層２２０と第２配線層２５０とはＣｕ層２４０及びＮｉ層２６０を介して電気的に接続されている。第１配線層２２０上には、エッチングストップ層２１０ｂが形成され、エッチングストップ層２１０ｂ上には配線基板２００の一方の面２００ａから突出する突出金属層２８０が形成されている。更に突出金属層２８０には、はんだバンプ３００が形成されている。第１絶縁層２７０上には、第２配線層２５０を覆うように、第２配線層２５０の一部を露出する開口部２７０ｘを有する第２絶縁層２７０ａが形成されている。
続いて、配線基板２００の製造方法について説明する。図８〜図１２は、従来の配線基板の製造工程の他の例を示す図である。図８〜図１２において、図７と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、図８に示す工程では、三層構造の金属基板２１０を用意する。金属基板２１０は、金属層２１０ａと、エッチングストップ層２１０ｂと、金属層２１０ｃとを有する。金属層２１０ａは、銅又は銅合金からなり、厚さが例えば８０〜１５０μｍ程度の金属膜である。エッチングストップ層２１０ｂは、銅或いは銅合金に対するエッチング（例えば塩酸系エッチング液を用いたエッチング）において該銅或いは銅合金に対して充分にエッチング選択比をとれる材料から構成されている。金属層２１０ｃは、エッチングストップ層２１０ｂの表面に積層された銅からなる薄い金属膜で、後に第１配線層２２０となる。
次いで、図９に示す工程では、三層構造の金属基板２１０の金属層２１０ｃをフォトエッチングによりパターニングすることにより第１配線層２２０を形成する。そして、回路形成用基板２３０を用意し、回路形成用基板２３０を金属基板２１０に対して位置合わせする。回路形成用基板２３０は、金属層２１０ｄ上にＮｉ層２６０及びＣｕ層２４０がこの順で積層形成され第１絶縁層２７０で被覆された基板である。ただし、Ｃｕ層２４０は、第１絶縁層２７０から露出している。なお、金属層２１０ｄは、後に第２配線層２５０となる。
次いで、図１０に示す工程では、回路形成用基板２３０を金属基板２１０に積層する。具体的には、回路形成用基板２３０のＣｕ層２４０を、第１絶縁層２７０を介して金属基板２１０の第１配線層２２０に熱圧着することにより積層する。回路形成用基板２３０と金属基板２１０とはＣｕ層２４０以外の部分は絶縁層２７０を介して接着される。
次いで、図１１に示す工程では、回路形成用基板２３０の金属層２１０ｄをフォトエッチングすることにより第２配線層２５０を形成する。そして、第１絶縁層２７０上に、第２配線層２５０を覆うように、第２配線層２５０の一部を露出する開口部２７０ｘを有する第２絶縁層２７０ａを形成する。開口部２７０ｘから露出する第２配線層２５０上に、ＮｉめっきやＡｕめっき等を施しても構わない。
次いで、図１２に示す工程では、図１１に示す銅からなる金属層２１０ａを裏面側から選択的にエッチングすることにより、突出金属層２８０及び補強部２９０を形成する。３００はその選択的エッチングに際してエッチングマスクとして用いた半田膜（厚さ例えば１０〜５０μｍ）で、めっきにより形成される。半田膜３００はレジスト層等をマスクとしてアルカリエッチングにより選択的に除去することによりパターニングできるので、突出金属層２８０及び補強部２９０を形成するエッチングにおいてエッチングマスクとして用いることができるのである。次いで、半田膜３００にリフロー処理を施し、はんだバンプ３００を形成することにより、図７に示す配線基板２００が製造される。
このように、配線基板２００は、配線基板２００の一方の面２００ａから突出する突出金属層２８０を有する。そして、突出金属層２８０上には、はんだバンプ３００が形成されている。
特開２００３−２１８２８６号公報 特開２００２−４３５０６号公報 特開２００１−１７７０１０号公報
しかしながら、従来の配線基板に形成されている突出金属層は、十分な高さを有する信頼性の高い接続端子として機能するという効果を奏する一方、この効果を維持しようとすると、隣接する突出金属層の間隔を狭くすることが困難であるという問題があった。以下、図面を参照しながら、この問題について説明する。
前述の図３等において、キャリアメタル１１０のエッチングにより形成された凹部１１０ｘは断面視矩形状に描かれているが、実際には断面視矩形状にはならないことが知られている。図１３は、エッチングにより形成された凹部の実際の形状を例示する断面図である。図１３に示すように、エッチングにより形成された凹部１１０ｙのＸＺ平面に平行な断面は、凹部１１０ｘのような矩形状にはならず、ドーム状になる。
更に、エッチングはＺ方向のみならずＸ方向及びＹ方向にも進行するため、開口部１２０ｘが平面視において（Ｚ方向から見て）円形状であるとすると、エッチングレジスト層１２０ａの凹部１１０ｙの最大径φ１は、開口部１２０ｘの径φ２よりも大きくなる。又、凹部１１０ｙの最大径φ１は、凹部１１０ｙの最大深さＤ１を深くするほど大きくなる。このことは、隣接する凹部１１０ｙのピッチが狭くなった場合に特に問題となる。これに関して、図１４を参照しながら説明する。
図１４は、図１３において隣接する凹部のピッチが狭くなった様子を例示する断面図である。図１４に示すように、隣接する凹部１１０ｙのピッチＰ１が狭くなると、隣接する凹部１１０ｙ同士が接触する虞が高くなる。隣接する凹部１１０ｙ同士が接触しないようにするためには、最大深さＤ１を浅くしなければならない。このように、エッチングにより形成された凹部１１０ｙのアスペクト比（Ｄ１／φ１）を高くすることは困難である。すなわち、突出金属層１６０は凹部１１０ｙ内に形成されるため、突出金属層１６０のアスペクト比を高くすることは困難である。
又、配線基板１００の凹部１１０ｘと同様に、配線基板２００の突出金属層２８０もエッチングにより形成されるため、その断面は図７等に示すように矩形状にはならない。図７等に示すように、突出金属層２８０の上面の直径は、下面（エッチングストップ層２１０ｂ側）の直径に対して小さくなる。よって、接続信頼性向上のために突出金属層２８０の上面の面積を広くしようとすると隣接する突出金属層２８０同士が接触する虞が高くなる。隣接する突出金属層２８０同士が接触しないようにするためには、突出金属層２８０の高さを低くしなければならない。従って、エッチングにより形成された突出金属層２８０のアスペクト比を高くすることは困難である。
以上詳説したように、従来の配線基板の製造方法では、エッチングにより突出金属層を形成するため、突出金属層の断面が矩形状にならず、アスペクト比を高くすることが困難である。その結果、突出金属層を十分な高さを有する接続信頼性の高い接続端子として機能させようとすると、隣接する突出金属層の狭ピッチ化を実現することができない。一方、隣接する突出金属層の狭ピッチ化を実現しようとすると、突出金属層の高さを十分に確保できなくなり接続信頼性が低下する。
上記の点に鑑みて、本発明は、接続信頼性が高く狭ピッチ化にも対応可能な接続端子を有する配線基板、前記配線基板を有する半導体パッケージ、及びこれらの製造方法を提供することを課題とする。
本配線基板の製造方法は、支持体上に、前記支持体の表面を露出する柱状の貫通孔を有する第１金属層を形成する第１金属層形成工程と、前記柱状の貫通孔から露出する前記支持体の表面及び前記柱状の貫通孔の内壁面を覆うように第２金属層を形成する第２金属層形成工程と、前記第２金属層上に前記柱状の貫通孔を充填するように第３金属層を形成する第３金属層形成工程と、前記第３金属層を覆うように前記第１金属層上に絶縁層を形成する絶縁層形成工程と、前記絶縁層の一方の面に、前記第３金属層と電気的に接続する配線層を形成する配線層形成工程と、前記支持体及び前記第１金属層を除去し、前記第２金属層及び前記第３金属層を含んで構成され前記絶縁層の他方の面から突出する突出部を形成する突出部形成工程（１）と、を有することを要件とする。
本半導体パッケージの製造方法は、本配線基板の製造方法で製造された突出金属層を有する配線基板と、電極パッドを有する半導体チップと、を準備する準備工程と、前記突出金属層と前記電極パッドとを対向させるように、前記配線基板上に前記半導体チップを配置する配置工程と、前記突出金属層と前記電極パッドとを電気的に接続する接続工程と、を有することを要件とする。
本配線基板は、絶縁層と、前記絶縁層の一方の面に形成された配線層と、前記配線層と電気的に接続され、前記絶縁層の他方の面から突出する柱状の突出金属層と、を有することを要件とする。
本半導体パッケージは、本配線基板と、電極パッドを有する半導体チップと、を有し、前記突出金属層と前記電極パッドとは電気的に接続されていることを要件とする。
開示の技術によれば、接続信頼性が高く狭ピッチ化にも対応可能な接続端子を有する配線基板、前記配線基板を有する半導体パッケージ、及びこれらの製造方法を提供することができる。
従来の配線基板の例を示す断面図である。 従来の配線基板の製造工程の例を示す図（その１）である。 従来の配線基板の製造工程の例を示す図（その２）である。 従来の配線基板の製造工程の例を示す図（その３）である。 従来の配線基板の製造工程の例を示す図（その４）である。 従来の配線基板の製造工程の例を示す図（その５）である。 従来の配線基板の他の例を示す断面図である。 従来の配線基板の製造工程の他の例を示す図（その１）である。 従来の配線基板の製造工程の他の例を示す図（その２）である。 従来の配線基板の製造工程の他の例を示す図（その３）である。 従来の配線基板の製造工程の他の例を示す図（その４）である。 従来の配線基板の製造工程の他の例を示す図（その５）である。 エッチングにより形成された凹部の実際の形状を例示する断面図である。 図１３において隣接する凹部のピッチが狭くなった様子を例示する断面図である。 第１の実施の形態に係る配線基板を例示する断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その７）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その８）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その９）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１０）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１５）である。 第２の実施の形態に係る配線基板を例示する断面図である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第３の実施の形態に係る配線基板を例示する断面図である。 第４の実施の形態に係る配線基板を例示する断面図である。 第５の実施の形態に係る半導体パッケージを例示する断面図である。 第５の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。 第５の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。 第６の実施の形態に係る半導体パッケージを例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。
〈第１の実施の形態〉
第１の実施の形態では、本発明を多層配線層（ビルドアップ配線層）を有する配線基板に適用する例を示す。
［第１の実施の形態に係る配線基板の構造］
始めに、第１の実施の形態に係る配線基板の構造について説明する。図１５は、第１の実施の形態に係る配線基板を例示する断面図である。図１５を参照するに、配線基板１０は、第１絶縁層１２ａと、第２絶縁層１２ｂと、第３絶縁層１２ｃと、第１配線層１３ａと、第２配線層１３ｂと、第３配線層１３ｃと、ソルダーレジスト層１４と、接続端子１６と、第４金属層１７とを有するビルドアップ配線層を備えた配線基板である。
配線基板１０の一方の面１０ａ側には、半導体チップと接続される接続端子として機能する接続端子１６が形成されている。接続端子１６は、配線基板１０の一方の面１０ａから一部が突出する突出金属層１１と、突出金属層１１の配線基板１０の一方の面１０ａから突出する部分を覆うように形成されたはんだバンプ１５とを有する。突出金属層１１は、第２金属層１１ａ及び第３金属層１１ｂを有する。以降、突出金属層１１の配線基板１０の一方の面１０ａから突出する部分を便宜上突出部１１ｘと称する場合がある。又、突出部１１ｘの第１絶縁層１２ａと接する面の反対側の面を面１１ｙと称する場合がある。なお、面１１ｙは、配線基板１０上に半導体チップを搭載する際に、突出部１１ｘがはんだを介して半導体チップの電極パッドと接触する部分となる。
第１絶縁層１２ａ上（突出部１１ｘの形成面と反対側）には、第１配線層１３ａが形成されている。更に第１配線層１３ａ及び第１絶縁層１２ａを覆うように第２絶縁層１２ｂが形成され、第２絶縁層１２ｂ上には第２配線層１３ｂが形成されている。更に、第２配線層１３ｂ及び第２絶縁層１２ｂを覆うように第３絶縁層１２ｃが形成され、第３絶縁層１２ｃ上には第３配線層１３ｃが形成されている。
第１配線層１３ａと突出金属層１１を構成する第３金属層１１ｂとは、第１絶縁層１２ａに形成された第１ビアホール１２ｘを介して電気的に接続されている。第１配線層１３ａと第２配線層１３ｂとは、第２絶縁層１２ｂに形成された第２ビアホール１２ｙを介して電気的に接続されている。又、第２配線層１３ｂと第３配線層１３ｃとは、第３絶縁層１２ｃに形成された第３ビアホール１２ｚを介して電気的に接続されている。
第３配線層１３ｃ及び第３絶縁層１２ｃを覆うように、開口部１４ｘを有するソルダーレジスト層１４が形成されている。ソルダーレジスト層１４の開口部１４ｘ内に露出する第３配線層１３ｃ上には、第４金属層１７が形成されている。第４金属層１７は、マザーボード等と接続される電極パッドとして機能する。
配線基板１０において、突出部１１ｘは、従来の配線基板の突出金属層（ドーム状等）とは異なり、ＸＺ平面に平行な断面が矩形状である。突出部１１ｘの配線基板１０の一方の面１０ａからの突出量Ｌ１０は、例えば３０〜５０μｍとすることができる。突出部１１ｘの形状は、例えば円柱状（例えば面１１ｙの直径φ１０＝φ６０〜７０μｍ）とすることができる。突出部１１ｘのピッチＰ１０は、例えば１５０μｍとすることができる。ただし、突出部１１ｘの形状は円柱状には限定されず、柱状であればよい。すなわち、突出部１１ｘの形状は円柱状ではなく、例えば楕円柱状や角柱状（四角柱、六角柱等）であってもよい。なお、本願において、柱状とは、略平行で略同一面積の上面及び下面（底面）を有する立体をいう。
突出金属層１１を構成する第２金属層１１ａの材料としては、例えばＡｕを用いることができる。又、突出金属層１１を構成する第２金属層１１ａは、突出金属層１１を構成する第３金属層１１ｂ側からＮｉ層とＡｕ層が積層されたＮｉ／Ａｕ層や、Ｎｉ層とＰｄ層とＡｕ層が積層されたＮｉ／Ｐｄ／Ａｕ層等としても構わない。突出金属層１１を構成する第３金属層１１ｂの材料としては、例えばＣｕ等を用いることができる。はんだバンプ１５の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
このように、突出部１１ｘはＸＺ平面に平行な断面が矩形状であるため、アスペクト比（Ｌ１０／φ１０）を高くするが可能となり、狭ピッチ化にも対応可能な接続端子を実現することができる。又、突出部１１ｘはＸＺ平面に平行な断面が矩形状であるため、半導体チップを実装する際にはんだを介して半導体チップの電極パッドと接触する部分となる面１１ｙの面積を大きくできるため、接続信頼性が高い接続端子を実現することができる。以上が、第１の実施の形態に係る配線基板の構造である。
［第１の実施の形態に係る配線基板の製造方法］
続いて、第１の実施の形態に係る配線基板の製造方法について説明する。図１６〜図３０は、第１の実施の形態に係る配線基板の製造工程を例示する図である。図１６〜図３０において、図１５と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、図１６に示す工程では、支持体２１を用意する。なお、２１ａは支持体２１の一方の面を示している。本実施形態では支持体２１としてＣｕ箔を用いる。支持体２１の厚さは、例えば３５〜１００μｍとすることができる。次いで、図１７に示す工程では、支持体２１の一方の面２１ａに、レジスト層２２を形成する（実際には、支持体２１の一方の面２１ａと反対側の面もレジスト層で被覆する）。レジスト層２２としては、例えば、ドライフィルム等を用いることができる。レジスト層２２の厚さは、例えば３０〜５０μｍとすることができる。
次いで、図１８に示す工程では、レジスト層２２に対してパターニング処理を行い、突出金属層１１の形成位置に対応する部分のレジスト層２２のみを残し、それ以外の部分のレジスト層２２を除去する。残ったレジスト層２２の形状は、例えば円柱状（例えば断面の直径φ１０＝φ６０〜７０μｍ）とすることができる。ただし、残ったレジスト層２２の形状は円柱状には限定されず、柱状であればよい。すなわち、残ったレジスト層２２の形状は円柱状ではなく、例えば楕円柱状や角柱状（四角柱、六角柱等）であってもよい。又、残ったレジスト層２２のピッチＰ１０は、例えば１５０μｍとすることができる。
次いで、図１９に示す工程では、支持体２１をめっき給電層に利用する電解めっき法等により、支持体２１の一方の面２１ａに第１金属層２３を形成する。第１金属層２３は、支持体２１の一方の面２１ａのレジスト層２２が形成されていない領域に形成される。第１金属層２３は、後述する図３０に示す工程で支持体２１とともにエッチングにより除去されるため、支持体２１及び第１金属層２３は同一のエッチング液により除去可能な材料により構成されていることが好ましい。具体的には、本実施形態では支持体２１としてＣｕ箔を用いているため、第１金属層２３の材料はＣｕであることが好ましい。第１金属層２３の厚さＴ１０は、例えば３０〜５０μｍとすることができる。なお、第１金属層２３の厚さＴ１０は、突出部１１ｘの配線基板１０の一方の面１０ａからの突出量Ｌ１０を決定する。すなわち、突出部１１ｘの配線基板１０の一方の面１０ａからの突出量Ｌ１０は、第１金属層２３の厚さＴ１０と略同一となる。
次いで、図２０に示す工程では、図１９に示すレジスト層２２を除去し開口部２３ｘを形成する。これにより、支持体２１の一方の面２１ａに、支持体２１の一方の面２１ａを露出する柱状の貫通孔である開口部２３ｘを有する第１金属層２３が形成される。次いで、図２１に示す工程では、第１金属層２３上にレジスト層２４を形成する。レジスト層２４には、開口部２３ｘに対応する形状の開口部が形成される。レジスト層２４としては、例えば、ドライフィルム等を用いることができる。レジスト層２４の厚さは、例えば３０〜５０μｍとすることができる。
次いで、図２２に示す工程では、支持体２１及び第１金属層２３をめっき給電層に利用する電解めっき法等により、開口部２３ｘに第２金属層１１ａ及び第３金属層１１ｂをこの順番で積層して突出金属層１１を形成する。第２金属層１１ａは、開口部２３ｘから露出する支持体２１の一方の面２１ａ及び開口部２３ｘの内壁面を覆うように形成される。第３金属層１１ｂは、第２金属層１１ａ上に少なくとも開口部２３ｘを完全に充填するように形成される。第２金属層１１ａの材料としては、例えばＡｕ等を用いることができる。第３金属層１１ｂの材料としては、例えばＣｕ等を用いることができる（図２２（ａ））。
なお、第２金属層１１ａは、異なる材料からなる複数の金属層が積層された構造を有しても構わない。図２２（ｂ）は、異なる材料からなる複数の金属層が積層された構造を有する第２金属層１１ａの一例である。図２２（ｂ）に示す第２金属層１１ａにおいて、例えば金属層１１ｃをＡｕ層（例えば層厚≒１μｍ）、金属層１１ｄをＰｄ層（例えば層厚≒１μｍ）、金属層１１ｅをＮｉ層（例えば層厚≒５μｍ）とすることができる。異なる材料からなる複数の金属層が積層された構造を有する第２金属層１１ａの他の例としては、Ａｕ層とＮｉ層とをこの順番で積層したＡｕ／Ｎｉ層等を挙げることができる。
次いで、図２３に示す工程では、図２２に示すレジスト層２４を除去する。次いで、図２４に示す工程では、突出金属層１１を構成する第３金属層１１ｂを覆うように第１金属層２３上に第１絶縁層１２ａを形成する。第１絶縁層１２ａの材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。第１絶縁層１２ａの形成方法の一例としては、第１金属層２３上に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、１９０℃程度の温度で熱処理して硬化させることにより第１絶縁層１２ａを得ることができる。
次いで、図２５に示す工程では、支持体２１に形成された第１絶縁層１２ａに、レーザ加工法等を用いて、突出金属層１１を構成する第３金属層１１ｂが露出するように第１絶縁層１２ａを貫通する第１ビアホール１２ｘを形成する。なお、第１絶縁層１２ａとして感光性樹脂膜を用い、フォトリソグラフィによりパターニングして第１ビアホール１２ｘを形成する方法を用いてもよいし、スクリーン印刷により開口部が設けられた樹脂膜をパターニングして第１ビアホール１２ｘを形成する方法を用いてもよい。
次いで、図２６に示す工程では、第１絶縁層１２ａ上に、ビアホール１２ｘ内に露出した突出金属層１１を構成する第３金属層１１ｂと電気的に接続する第１配線層１３ａを形成する。第１配線層１３ａの材料としては、例えばＣｕ等を用いることができる。第１配線層１３ａは、例えばセミアディティブ法により形成される。
第１配線層１３ａを、セミアディティブ法により形成する例を、より詳しく説明すると、先ず、無電解めっき法又はスパッタ法により、第１ビアホール１２ｘ内及び第１絶縁層１２ａ上にＣｕシード層（図示せず）を形成した後に、第１配線層１３ａに対応する開口部を備えたレジスト層（図示せず）を形成する。次いで、Ｃｕシード層をめっき給電層に利用した電解めっき法により、レジスト層の開口部にＣｕ層パターン（図示せず）を形成する。
続いて、レジスト層を除去した後に、Ｃｕ層パターンをマスクにしてＣｕシード層をエッチングすることにより、第１配線層１３ａを得る。なお、第１配線層１３ａの形成方法としては、上述したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を用いることができる。
次いで、図２７に示す工程では、上記と同様な工程を繰り返すことにより、第１配線層１３ａ〜第３配線層１３ｃ及び第１絶縁層１２ａ〜第３絶縁層１２ｃを積層する。すなわち、第１配線層１３ａ及び第１絶縁層１２ａを被覆する第２絶縁層１２ｂを形成した後に、第１配線層１３ａ上の第２絶縁層１２ｂの部分に第２ビアホール１２ｙを形成する。
更に、第２絶縁層１２ｂ上に、第２ビアホール１２ｙを介して第１配線層１３ａに接続される第２配線層１３ｂを形成する。第２配線層１３ｂとしては、例えばＣｕ等を用いることができる。第２配線層１３ｂは、例えばセミアディティブ法により形成される。
更に、第２配線層１３ｂ及び第２絶縁層１２ｂを被覆する第３絶縁層１２ｃを形成した後に、第２配線層１３ｂ上の第３絶縁層１２ｃの部分に第３ビアホール１２ｚを形成する。更に、第３絶縁層１２ｃ上に、第３ビアホール１２ｚを介して第２配線層１３ｂに接続される第３配線層１３ｃを形成する。第３配線層１３ｃとしては、例えば、Ｃｕ等を用いることができる。第３配線層１３ｃは、例えばセミアディティブ法により形成される。
このようにして、支持体２１の一方の面２１ａに所定のビルドアップ配線層が形成される。本実施例では、３層のビルドアップ配線層（第１配線層１３ａ〜第３配線層１３ｃ）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次いで、図２８に示す工程では、第３配線層１３ｃを被覆するように第３絶縁層１２ｃ上にソルダーレジストを塗布し、ソルダーレジスト層１４を形成する。ソルダーレジスト層１４の材料としては、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。
次いで、図２９に示す工程では、ソルダーレジスト層１４を露光、現像することで開口部１４ｘを形成する。これにより、第３配線層１３ｃの一部は、ソルダーレジスト層１４の開口部１４ｘ内に露出する。更に、ソルダーレジスト層１４の開口部１４ｘ内に露出する第３配線層１３ｃ上に、例えば無電解めっき法により第４金属層１７を形成する。第４金属層１７は、マザーボード等と接続される電極パッドとして機能する。
第４金属層１７の例としては、Ａｕ層、Ｎｉ層／Ａｕ層をこの順番で積層したＮｉ／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層をこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を挙げることができる。又、第４金属層１７に代えて、ソルダーレジスト層１４の開口部１４ｘ内に露出する第３配線層１３ｃ上にＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理を施しても構わない。
次いで、図３０に示す工程では、図２９に示す支持体２１及び第１金属層２３を除去し、突出金属層１１（第２金属層１１ａ及び第３金属層１１ｂ）の少なくとも一部を第１絶縁層１２ａから突出させ柱状の突出部１１ｘを形成する。ここで突出部１１ｘの突出量Ｌ１０は図１９に示す第１金属層２３の厚さＴ１０に対応し、例えば３０〜５０μｍとなる。
支持体２１及び第１金属層２３の材料として何れもＣｕを選定した場合には、支持体２１及び第１金属層２３は同一のエッチング液により除去可能である。例えば、支持体２１及び第１金属層２３は、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液等を用いたウエットエッチングにより除去することができる。この際、突出金属層１１の第２金属層１１ａはＣｕ以外の材料（例えばＡｕ等）から構成されているため、第２金属層１１ａに対し、支持体２１及び第１金属層２３を選択的にエッチングして除去することができる。
次いで、突出金属層１１の突出部１１ｘを覆うように、はんだバンプ１５を形成することにより、図１５に示す配線基板１０が製造される。はんだバンプ１５は、例えば突出金属層１１の突出部１１ｘを覆うように、はんだペーストを印刷し、リフローすることにより形成することができる。はんだバンプ１５の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。突出金属層１１及びはんだバンプ１５は接続端子１６を構成し、接続端子１６は半導体チップと接続される接続端子として機能する。
なお、はんだバンプ１５は、配線基板１０に必ずしも形成しなくても構わない。例えば配線基板１０に搭載する半導体チップの電極パッドにはんだバンプを形成し、半導体チップに形成されたはんだバンプと配線基板１０の突出金属層１１の突出部１１ｘとを電気的に接続することも可能である。以上が、第１の実施の形態に係る配線基板の製造方法である。
このように、第１の実施の形態によれば、突出金属層形成用の開口部を、従来のようにエッチング法により形成せずに、めっき法により形成するため、突出金属層の配線基板の一方の面から突出する部分（突出部）の形状を柱状とすることができる（突出部の断面はドーム状ではなく矩形状となる）。その結果、突出金属層の突出部のアスペクト比を高くするが可能となり、狭ピッチ化にも対応可能な接続端子を実現することができる。又、突出金属層の突出部において、半導体チップを実装する際にはんだを介して半導体チップの電極パッドと接触する部分の面積を大きくできるため、接続信頼性が高い接続端子を実現することができる。
〈第２の実施の形態〉
第２の実施の形態では、本発明を多層配線層（ビルドアップ配線層）を有する配線基板に適用する他の例を示す。第２の実施の形態において、第１の実施の形態と共通する部分についてはその説明を省略し、第１の実施の形態と異なる部分を中心に説明する。
［第２の実施の形態に係る配線基板の構造］
始めに、第２の実施の形態に係る配線基板の構造について説明する。図３１は、第２の実施の形態に係る配線基板を例示する断面図である。図３１を参照するに、配線基板３０は、第１絶縁層１２ａと、第２絶縁層１２ｂと、第３絶縁層１２ｃと、第１配線層１３ａと、第２配線層１３ｂと、第３配線層１３ｃと、ソルダーレジスト層１４と、接続端子３６と、第４金属層１７とを有するビルドアップ配線層を備えた配線基板である。
配線基板３０の一方の面３０ａには、半導体チップと接続される接続端子として機能する接続端子３６が形成されている。接続端子３６は、配線基板３０の一方の面３０ａから突出する突出金属層３１と、突出金属層３１を覆うように形成されたはんだバンプ３５とを有する。第１配線層１３ａと突出金属層３１とは、第１絶縁層１２ａに形成された第１ビアホール１２ｘを介して電気的に接続されている。以降、突出金属層３１の配線基板３０の一方の面３０ａから突出する部分を便宜上突出部３１ｘと称する場合がある。又、突出部３１ｘの第１絶縁層１２ａに接する面の反対側の面を面３１ｙと称する場合がある。なお、面３１ｙは、配線基板３０上に半導体チップを搭載する際に、突出部３１ｘがはんだを介して半導体チップの電極パッドと接触する部分となる。
配線基板３０において、突出部３１ｘは、従来の配線基板の突出金属層（ドーム状等）とは異なり、ＸＺ平面に平行な断面が矩形状である。突出部３１ｘの配線基板３０の一方の面３０ａからの突出量Ｌ３０は、例えば３０〜５０μｍとすることができる。突出部３１ｘの形状は、例えば円柱状（例えば面３１ｙの直径φ３０＝φ６０〜７０μｍ）とすることができる。突出部３１ｘのピッチＰ３０は、例えば１５０μｍとすることができる。ただし、突出部３１ｘの形状は円柱状には限定されず、柱状であればよい。すなわち、突出部３１ｘの形状は円柱状ではなく、例えば楕円柱状や角柱状（四角柱、六角柱等）であってもよい。
突出金属層３１の材料としては、例えばＣｕ等を用いることができる。はんだバンプ３５の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
このように、突出部３１ｘはＸＺ平面に平行な断面が矩形状であるため、アスペクト比（Ｌ３０／φ３０）を高くするが可能となり、狭ピッチ化にも対応可能な接続端子を実現することができる。又、突出部３１ｘはＸＺ平面に平行な断面が矩形状であるため、半導体チップを実装する際にはんだを介して半導体チップの電極パッドと接触する部分となる面３１ｙの面積を大きくできるため、接続信頼性が高い接続端子を実現することができる。以上が、第２の実施の形態に係る配線基板の構造である。
［第２の実施の形態に係る配線基板の製造方法］
続いて、第２の実施の形態に係る配線基板の製造方法について説明する。図３２〜図３５は、第２の実施の形態に係る配線基板の製造工程を例示する図である。図３２〜図３５において、図３１と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、第１の実施の形態の図１６〜図２１に示す工程と同一の工程を実行する。次いで、図３２に示す工程では、支持体２１及び第１金属層２３をめっき給電層に利用する電解めっき法等により、開口部２３ｘに第２金属層１１ａ及び突出金属層３１をこの順番で積層する。第２金属層１１ａは、開口部２３ｘから露出する支持体２１の一方の面２１ａ及び開口部２３ｘの内壁面を覆うように形成される。突出金属層３１は、第２金属層１１ａ上に少なくとも開口部２３ｘを完全に充填するように形成される。
第２金属層１１ａは、後述する図３４に示す工程において、支持体２１及び第１金属層２３を除去するエッチング液により除去不可能な材料により構成されている必要がある。又、第２金属層１１ａは、後述する図３５に示す工程において、突出金属層３１に対して選択的にエッチングすることが可能な材料により構成されている必要がある。例えば支持体２１、第１金属層２３、及び突出金属層３１の材料としてＣｕを用いる場合には、第２金属層１１ａの材料としては、Ｎｉを用いることができる。
次いで、第１の実施の形態の図２３〜図２９に示す工程と同一の工程を実行し、図３３に示す構造体を作製する。次いで、図３４に示す工程では、図３３に示す支持体２１及び第１金属層２３を除去し、第２金属層１１ａ及び突出金属層３１の少なくとも一部を第１絶縁層１２ａから突出させる。ここで第２金属層１１ａ及び突出金属層３１の第１絶縁層１２ａから突出している部分の突出量Ｌ３１は図１９に示す第１金属層２３の厚さＴ１０に対応し、例えば３０〜５０μｍとなる。
支持体２１及び第１金属層２３の材料として何れもＣｕを選定した場合には、支持体２１及び第１金属層２３は同一のエッチング液により除去可能である。例えば、支持体２１及び第１金属層２３は、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液等を用いたウエットエッチングにより除去することができる。この際、第２金属層１１ａは支持体２１及び第１金属層２３を除去するエッチング液により除去不可能な材料（例えばＮｉ等）により構成されているため、第２金属層１１ａに対し、支持体２１及び第１金属層２３を選択的にエッチングして除去することができる。
次いで、図３５に示す工程では、図３４に示す第２金属層１１ａを除去する。この際、第２金属層１１ａは突出金属層３１（例えばＣｕ等）に対して選択的にエッチングすることが可能な材料（例えばＮｉ等）により構成されているため、突出金属層３１に対し第２金属層１１ａのみを選択的にエッチングして除去することができる。これにより、突出金属層３１の一部は、第１絶縁層１２ａから突出する。ここで、第２金属層１１ａの厚さは数μｍ程度であるため、突出部３１ｘの突出量Ｌ３０は図３４に示す突出量Ｌ３１とほぼ等しく例えば３０〜５０μｍとなる。
例えば突出金属層３１がＣｕであり第２金属層１１ａがＮｉである場合には、ニッケル剥離剤を用いたウエットエッチングにより第２金属層１１ａのみを選択的に除去することができる。ニッケル剥離剤としては、例えば、市販のニッケル剥離剤として知られているエバストリップ（荏原ユージライト社製）、メルストリップ（メルテックス社製）、メックリムーバ（メック社製）等を用いることができる。
次いで、突出金属層３１を覆うように、はんだバンプ３５を形成することにより、図３１に示す配線基板３０が製造される。はんだバンプ３５は、例えば突出金属層３１の突出部３１ｘを覆うように、はんだペーストを印刷し、リフローすることにより形成することができる。はんだバンプ３５の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。突出金属層３１及びはんだバンプ３５は接続端子３６を構成し、接続端子３６は半導体チップと接続される接続端子として機能する。
なお、はんだバンプ３５は、配線基板３０に必ずしも形成しなくても構わない。例えば配線基板３０に搭載する半導体チップの電極パッドにはんだバンプを形成し、半導体チップに形成されたはんだバンプと配線基板３０の突出金属層３１の突出部３１ｘとを電気的に接続することも可能である。以上が、第２の実施の形態に係る配線基板の製造方法である。
このように、第２の実施の形態によれば、突出金属層形成用の開口部を、従来のようにエッチング法により形成せずに、めっき法により形成するため、突出金属層の配線基板の一方の面から突出する部分（突出部）の形状を柱状とすることができる（突出部の断面はドーム状ではなく矩形状となる）。その結果、突出金属層の突出部のアスペクト比を高くするが可能となり、狭ピッチ化にも対応可能な接続端子を実現することができる。又、突出金属層の突出部において、半導体チップを実装する際にはんだを介して半導体チップの電極パッドと接触する部分の面積を大きくできるため、接続信頼性が高い接続端子を実現することができる。
〈第３の実施の形態〉
第３の実施の形態では、本発明を多層配線層（ビルドアップ配線層）を有する配線基板に適用する他の例を示す。第３の実施の形態において、第１の実施の形態と共通する部分についてはその説明を省略し、第１の実施の形態と異なる部分を中心に説明する。
［第３の実施の形態に係る配線基板の構造］
始めに、第３の実施の形態に係る配線基板の構造について説明する。図３６は、第３の実施の形態に係る配線基板を例示する断面図である。図３６を参照するに、配線基板５０は、第１絶縁層１２ａと、第２絶縁層１２ｂと、第３絶縁層１２ｃと、第１配線層１３ａと、第２配線層１３ｂと、第３配線層１３ｃと、ソルダーレジスト層１４と、接続端子５６と、第４金属層１７とを有するビルドアップ配線層を備えた配線基板である。
配線基板５０は配線基板１０とは異なり、第４金属層１７が形成されている側が半導体チップ搭載面となり、第４金属層１７は半導体チップと接続される接続端子として機能する。従って、第４金属層１７のピッチは搭載される半導体チップの電極パッドのピッチ（例えば１５０μｍ）に合わせて形成されている。一方、接続端子５６はマザーボード等と接続される接続端子として機能する。従って、接続端子５６のピッチＰ５０はマザーボード等の接続端子のピッチに合わせて（第４金属層１７のピッチよりも広く）形成されている。
配線基板５０の一方の面５０ａには、接続端子５６が形成されている。接続端子５６は、配線基板５０の一方の面５０ａから一部が突出する突出金属層５１と、突出金属層５１の配線基板５０の一方の面５０ａから突出する部分を覆うように形成されたはんだバンプ５５とを有する。以降、突出金属層５１の配線基板５０の一方の面５０ａから突出する部分を便宜上突出部５１ｘと称する場合がある。又、突出部５１ｘの第１絶縁層１２ａと接する面の反対側の面を面５１ｙと称する場合がある。なお、面５１ｙは、配線基板５０とマザーボード等とを接続する際に、突出部５１ｘがはんだを介してマザーボード等の電極パッドと接触する部分となる。
配線基板５０において、突出部５１ｘは、従来の配線基板の突出金属層（ドーム状等）とは異なり、ＸＺ平面に平行な断面が矩形状である。突出部５１ｘの配線基板５０の一方の面５０ａからの突出量Ｌ５０は、例えば３０〜５０μｍとすることができる。突出部５１ｘの形状は、例えば円柱状（例えば面５１ｙの直径φ５０＝φ１００〜２００μｍ）とすることができる。突出部５１ｘのピッチＰ５０は、例えば５００μｍとすることができる。ただし、突出部５１ｘの形状は円柱状には限定されず、柱状であればよい。すなわち、突出部５１ｘの形状は円柱状ではなく、例えば楕円柱状や角柱状（四角柱、六角柱等）であってもよい。
突出金属層５１は、第２金属層５１ａ及び第３金属層５１ｂを有する。第２金属層５１ａの材料としては、例えばＡｕを用いることができる。又、第２金属層５１ａは、第３金属層５１ｂ側からＮｉ層とＡｕ層が積層されたＮｉ／Ａｕ層や、第３金属層５１ｂ側からＮｉ層とＰｄ層とＡｕ層が積層されたＮｉ／Ｐｄ／Ａｕ層等としても構わない。第３金属層５１ｂの材料としては、例えばＣｕ等を用いることができる。はんだバンプ５５の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
配線基板５０のその他の部分の構成は配線基板１０と同一であるため、その説明は省略する。又、配線基板５０の製造方法は配線基板１０の製造方法と同一であるため、その説明は省略する。
このように、第３の実施の形態によれば、突出金属層形成用の開口部を、従来のようにエッチング法により形成せずに、めっき法により形成するため、突出金属層の配線基板の一方の面から突出する部分（突出部）の形状を柱状とすることができる（突出部の断面はドーム状ではなく矩形状となる）。その結果、突出金属層において、マザーボード等と接続する際にはんだを介してマザーボード等の接続端子と接触する部分の面積を大きくできるため、接続信頼性が高い接続端子を実現することができる。
〈第４の実施の形態〉
第４の実施の形態では、本発明を多層配線層（ビルドアップ配線層）を有する配線基板に適用する他の例を示す。第４の実施の形態において、第２の実施の形態と共通する部分についてはその説明を省略し、第２の実施の形態と異なる部分を中心に説明する。
［第４の実施の形態に係る配線基板の構造］
始めに、第４の実施の形態に係る配線基板の構造について説明する。図３７は、第４の実施の形態に係る配線基板を例示する断面図である。図３７を参照するに、配線基板６０は、第１絶縁層１２ａと、第２絶縁層１２ｂと、第３絶縁層１２ｃと、第１配線層１３ａと、第２配線層１３ｂと、第３配線層１３ｃと、ソルダーレジスト層１４と、接続端子６６と、第４金属層１７とを有するビルドアップ配線層を備えた配線基板である。
配線基板６０は配線基板３０とは異なり、第４金属層１７が形成されている側が半導体チップ搭載面となり、第４金属層１７は半導体チップと接続される接続端子として機能する。従って、第４金属層１７のピッチは搭載される半導体チップの電極パッドのピッチ（例えば１５０μｍ）に合わせて形成されている。一方、接続端子６６はマザーボード等と接続される接続端子として機能する。従って、接続端子６６のピッチＰ６０はマザーボード等の接続端子のピッチに合わせて（第４金属層１７のピッチよりも広く）形成されている。
配線基板６０の一方の面６０ａには、接続端子６６が形成されている。接続端子６６は、配線基板６０の一方の面６０ａから一部が突出する突出金属層６１と、突出金属層６１の配線基板６０の一方の面６０ａから突出する部分を覆うように形成されたはんだバンプ６５とを有する。以降、突出金属層６１の配線基板６０の一方の面６０ａから突出する部分を便宜上突出部６１ｘと称する場合がある。又、突出部６１ｘの第１絶縁層１２ａと接する面の反対側の面を面６１ｙと称する場合がある。なお、面６１ｙは、配線基板６０とマザーボード等とを接続する際に、突出部６１ｘがはんだを介してマザーボード等の電極パッドと接触する部分となる。
配線基板６０において、突出部６１ｘは、従来の配線基板の突出金属層（ドーム状等）とは異なり、ＸＺ平面に平行な断面が矩形状である。突出部６１ｘの配線基板６０の一方の面６０ａからの突出量Ｌ６０は、例えば３０〜５０μｍとすることができる。突出部６１ｘの形状は、例えば円柱状（例えば面６１ｙの直径φ６０＝φ１００〜２００μｍ）とすることができる。突出部６１ｘのピッチＰ６０は、例えば５００μｍとすることができる。ただし、突出部６１ｘの形状は円柱状には限定されず、柱状であればよい。すなわち、突出部６１ｘの形状は円柱状ではなく、例えば楕円柱状や角柱状（四角柱、六角柱等）であってもよい。
突出金属層６１の材料としては、例えばＣｕ等を用いることができる。はんだバンプ６５の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
配線基板６０のその他の部分の構成は配線基板３０と同一であるため、その説明は省略する。又、配線基板６０の製造方法は配線基板３０の製造方法と同一であるため、その説明は省略する。
このように、第４の実施の形態によれば、突出金属層形成用の開口部を、従来のようにエッチング法により形成せずに、めっき法により形成するため、突出金属層の配線基板の一方の面から突出する部分（突出部）の形状を柱状とすることができる（突出部の断面はドーム状ではなく矩形状となる）。その結果、突出金属層において、マザーボード等と接続する際にはんだを介してマザーボード等の接続端子と接触する部分の面積を大きくできるため、接続信頼性が高い接続端子を実現することができる。
〈第５の実施の形態〉
第５の実施の形態では、本発明をビルドアップ配線層を有する配線基板に半導体チップを搭載した半導体パッケージに適用する例を示す。第５の実施の形態において、第１の実施の形態と共通する部分についてはその説明を省略し、第１の実施の形態と異なる部分を中心に説明する。
［第５の実施の形態に係る半導体パッケージの構造］
始めに、第５の実施の形態に係る半導体パッケージの構造について説明する。 図３８は、第５の実施の形態に係る半導体パッケージを例示する断面図である。図３８において、図１５と同一部品については、同一符号を付し、その説明は省略する場合がある。図３８を参照するに、半導体パッケージ７０は、図１５に示す配線基板１０と、半導体チップ７１と、アンダーフィル樹脂７５とを有する。
半導体チップ７１は、本体７２と、電極パッド７３とを有する。本体７２は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。本体７２には、電極パッド７３が形成されている。電極パッド７３は、半導体集積回路（図示せず）と電気的に接続されている。電極パッド７３の材料としては、例えばＡｕ等を用いることができる。配線基板１０のはんだバンプ１５は、溶融して半導体チップ７１の電極パッド７３と電気的に接続されている。半導体チップ７１と配線基板１０の一方の面１０ａとの間には、アンダーフィル樹脂７５が充填されている。
配線基板１０の突出部１１ｘの断面は矩形状であるため、溶融したはんだバンプ１５の一部を介して電極パッド７３と対向する部分である面１１ｙの面積を大きくすることが可能となり、接続信頼性が高い接続端子を実現することができる。以上が、第５の実施の形態に係る半導体パッケージの構造である。
［第５の実施の形態に係る半導体パッケージの製造方法］
続いて、第５の実施の形態に係る半導体パッケージの製造方法について説明する。図３９及び図４０は、第５の実施の形態に係る半導体パッケージの製造工程を例示する図である。図３９及び図４０において、図３８と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、図１５に示す配線基板１０を用意する。次いで、図３９に示す工程では、配線基板１０の接続端子１６が形成されている側と半導体チップ７１の電極パッド７３が形成されている側とを対向させて、接続端子１６と電極パッド７３とが対応する位置に来るように配置する。
次いで、図４０に示す工程では、接続端子１６を構成するはんだバンプ１５を例えば２３０℃に加熱し、はんだを融解させることにより、接続端子１６を構成する突出金属層１１と電極パッド７３とを電気的に接続する。なお、電極パッド７３上にはんだが形成されている場合には、電極パッド７３上のはんだとはんだバンプ１５とが溶融して合金となり、１つのバンプが形成される。次いで、半導体チップ７１と配線基板１０の一方の面１０ａとの間にアンダーフィル樹脂７５を充填することにより、図３８に示す半導体パッケージ７０が完成する。
このように、第５の実施の形態によれば、配線基板に接続端子を介して半導体チップを搭載した半導体パッケージを製造する。この際、配線基板の接続端子は柱状の突出部（突出部の断面はドーム状ではなく矩形状となる）を有する。その結果、突出部のはんだを介して半導体チップの電極パッドと接触する部分の面積を大きくできるため、半導体パッケージにおける配線基板と半導体チップとの接続信頼性を向上することができる。
〈第６の実施の形態〉
第６の実施の形態では、本発明をビルドアップ配線層を有する配線基板に半導体チップを搭載した半導体パッケージに適用する他の例を示す。第６の実施の形態において、第２の実施の形態と共通する部分についてはその説明を省略し、第２の実施の形態と異なる部分を中心に説明する。
［第６の実施の形態に係る半導体パッケージの構造］
始めに、第６の実施の形態に係る半導体パッケージの構造について説明する。 図４１は、第６の実施の形態に係る半導体パッケージを例示する断面図である。図４１において、図３１と同一部品については、同一符号を付し、その説明は省略する場合がある。図４１を参照するに、半導体パッケージ８０は、図３１に示す配線基板３０と、半導体チップ７１と、アンダーフィル樹脂７５とを有する。
半導体チップ７１は、本体７２と、電極パッド７３とを有する。本体７２は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。本体７２には、電極パッド７３が形成されている。電極パッド７３は、半導体集積回路（図示せず）と電気的に接続されている。電極パッド７３の材料としては、例えばＡｕ等を用いることができる。配線基板３０のはんだバンプ３５は、溶融して半導体チップ７１の電極パッド７３と電気的に接続されている。半導体チップ７１と配線基板３０の一方の面３０ａとの間には、アンダーフィル樹脂７５が充填されている。
配線基板３０の突出部３１ｘの断面は矩形状であるため、溶融したはんだバンプ３５の一部を介して電極パッド７３と対向する部分である面３１ｙの面積を大きくすることが可能となり、接続信頼性が高い接続端子を実現することができる。以上が、第６の実施の形態に係る半導体パッケージの構造である。なお、第６の実施の形態に係る半導体パッケージの製造方法については、第５の実施の形態に係る半導体パッケージの製造方法と同様であるため、その説明は省略する。
このように、第６の実施の形態によれば、配線基板に接続端子を介して半導体チップを搭載した半導体パッケージを製造する。この際、配線基板の接続端子は柱状の突出部（突出部の断面はドーム状ではなく矩形状となる）を有する。その結果、突出部のはんだを介して半導体チップの電極パッドと接触する部分の面積を大きくできるため、半導体パッケージにおける配線基板と半導体チップとの接続信頼性を向上することができる。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、各実施の形態において、各配線層をセミアディティブ法で形成する例を示したが、各配線層は、セミアディティブ法の他にサブトラクティブ法等の各種の方法を用いて形成することができる。
１０、３０、５０、６０ 配線基板
１０ａ、３０ａ、５０ａ、６０ａ 配線基板の一方の面
１１、３１、５１、６１ 突出金属層
１１ａ、５１ａ 第２金属層
１１ｂ、５１ｂ 第３金属層
１１ｘ、３１ｘ、５１ｘ、６１ｘ 突出部
１２ａ 第１絶縁層
１２ｂ 第２絶縁層
１２ｃ 第３絶縁層
１２ｘ 第１ビアホール
１２ｙ 第２ビアホール
１２ｚ 第３ビアホール
１３ａ 第１配線層
１３ｂ 第２配線層
１３ｃ 第３配線層
１４ ソルダーレジスト層
１４ｘ 開口部
１５、３５、５５、６５ はんだバンプ
１６、３６、５６、６６ 接続端子
１７ 第４金属層
２１ 支持体
２１ａ 支持体の一方の面
２２、２４ レジスト層
２３ 第１金属層
７０、８０ 半導体パッケージ
７１ 半導体チップ
７２ 本体
７３ 電極パッド
７５ アンダーフィル樹脂
Ｌ１０、Ｌ３０、Ｌ５０、Ｌ６０ 突出量
Ｐ１０、Ｐ３０、Ｐ５０、Ｐ６０ ピッチ
Ｔ１０ 厚さ
φ１０、φ３０、φ５０、φ６０ 直径

Claims (15)

  1. 支持体上に、前記支持体の表面を露出する柱状の貫通孔を有する第１金属層を形成する第１金属層形成工程と、
    前記柱状の貫通孔から露出する前記支持体の表面及び前記柱状の貫通孔の内壁面を覆うように第２金属層を形成する第２金属層形成工程と、
    前記第２金属層上に前記柱状の貫通孔を充填するように第３金属層を形成する第３金属層形成工程と、
    前記第３金属層を覆うように前記第１金属層上に絶縁層を形成する絶縁層形成工程と、
    前記絶縁層の一方の面に、前記第３金属層と電気的に接続する配線層を形成する配線層形成工程と、
    前記支持体及び前記第１金属層を除去し、前記第２金属層及び前記第３金属層を含んで構成され前記絶縁層の他方の面から突出する突出部を形成する突出部形成工程（１）と、を有する配線基板の製造方法。
  2. 前記突出部形成工程（１）に代えて、前記支持体及び前記第１金属層を除去した後、更に前記第２金属層を除去し、前記第３金属層を含んで構成され前記絶縁層の他方の面から突出する突出部を形成する突出部形成工程（２）を有する請求項１記載の配線基板の製造方法。
  3. 前記第１金属層形成工程は、
    前記支持体上に前記柱状の貫通孔に対応する柱状のレジスト層を形成する第１工程と、
    前記支持体上の前記柱状のレジスト層が形成されていない領域に前記第１金属層を形成する第２工程と、
    前記柱状のレジスト層を除去する第３工程と、を有する請求項１又は２記載の配線基板の製造方法。
  4. 前記支持体は導電体であり、前記第１金属層形成工程において、前記第１金属層は、前記支持体を給電層とする電解めっき法により形成される請求項１乃至３の何れか一項記載の配線基板の製造方法。
  5. 前記支持体は導電体であり、前記第２金属層形成工程において、前記第２金属層は、前記支持体を給電層とする電解めっき法により形成される請求項１乃至４の何れか一項記載の配線基板の製造方法。
  6. 前記支持体は導電体であり、前記第３金属層形成工程において、前記第３金属層は、前記支持体を給電層とする電解めっき法により形成される請求項１乃至５の何れか一項記載の配線基板の製造方法。
  7. 前記支持体及び前記第１金属層は同一のエッチング液により除去可能な材料により構成されている請求項１乃至６の何れか一項記載の配線基板の製造方法。
  8. 前記第２金属層は、前記支持体及び前記第１金属層を除去するエッチング液により除去不可能な材料により構成されている請求項１乃至７の何れか一項記載の配線基板の製造方法。
  9. 前記第２金属層は、異なる材料からなる複数の金属層が積層された構造を有する請求項１乃至８の何れか一項記載の配線基板の製造方法。
  10. 請求項１乃至９の何れか一項記載の製造方法で製造された突出部を有する配線基板と、電極パッドを有する半導体チップと、を準備する準備工程と、
    前記突出部と前記電極パッドとを対向させるように、前記配線基板上に前記半導体チップを配置する配置工程と、
    前記突出部と前記電極パッドとを電気的に接続する接続工程と、を有する半導体パッケージの製造方法。
  11. 前記配線基板の前記突出部が形成されている面と前記半導体チップとの間に樹脂を充填する樹脂充填工程を更に有する請求項１０記載の半導体パッケージの製造方法。
  12. 絶縁層と、
    前記絶縁層の一方の面に形成された配線層と、
    前記配線層と電気的に接続され、前記絶縁層の他方の面から突出する柱状の突出部と、を有する配線基板。
  13. 前記柱状の突出部は、異なる材料からなる複数の金属層が積層された構造を有する請求項１２記載の配線基板。
  14. 請求項１２又は１３記載の配線基板と、電極パッドを有する半導体チップと、を有し、
    前記突出部と前記電極パッドとは電気的に接続されている半導体パッケージ。
  15. 前記突出部と前記電極パッドとは、前記突出部と前記電極パッドとの対向する面間に形成された略一定厚のはんだ層を介して接続されている請求項１４記載の半導体パッケージ。
JP2009099989A 2009-04-16 2009-04-16 配線基板の製造方法及び半導体パッケージの製造方法 Active JP5147779B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009099989A JP5147779B2 (ja) 2009-04-16 2009-04-16 配線基板の製造方法及び半導体パッケージの製造方法
US12/755,555 US8458900B2 (en) 2009-04-16 2010-04-07 Wiring substrate having columnar protruding part
TW99111229A TWI472283B (zh) 2009-04-16 2010-04-12 具有柱狀突出部分之配線基板
KR1020100034673A KR101709629B1 (ko) 2009-04-16 2010-04-15 기둥 형상의 돌출부를 가지는 배선 기판 제조 방법
US13/892,416 US9018538B2 (en) 2009-04-16 2013-05-13 Wiring substrate having columnar protruding part
US14/673,981 US20150206833A1 (en) 2009-04-16 2015-03-31 Wiring substrate having columnar protruding part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009099989A JP5147779B2 (ja) 2009-04-16 2009-04-16 配線基板の製造方法及び半導体パッケージの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012222420A Division JP5422718B2 (ja) 2012-10-04 2012-10-04 配線基板及び半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2010251552A true JP2010251552A (ja) 2010-11-04
JP2010251552A5 JP2010251552A5 (ja) 2012-05-10
JP5147779B2 JP5147779B2 (ja) 2013-02-20

Family

ID=42980152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009099989A Active JP5147779B2 (ja) 2009-04-16 2009-04-16 配線基板の製造方法及び半導体パッケージの製造方法

Country Status (4)

Country Link
US (3) US8458900B2 (ja)
JP (1) JP5147779B2 (ja)
KR (1) KR101709629B1 (ja)
TW (1) TWI472283B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114431A (ja) * 2010-11-23 2012-06-14 Ibiden Co Ltd 半導体搭載用基板、半導体装置及び半導体装置の製造方法
JP2013102062A (ja) * 2011-11-09 2013-05-23 Ibiden Co Ltd 半導体実装部材及びその製造方法
JP2013118255A (ja) * 2011-12-02 2013-06-13 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
JP2015173239A (ja) * 2014-02-24 2015-10-01 日立化成株式会社 バンプ付き配線基板及びその製造方法
US9406599B2 (en) 2014-08-29 2016-08-02 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrate

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
TWI454320B (zh) * 2011-08-19 2014-10-01 Jieng Tai Internat Electric Corp 填補穿孔的方法
KR101287742B1 (ko) * 2011-11-23 2013-07-18 삼성전기주식회사 인쇄 회로 기판 및 그 제조 방법
TWI637467B (zh) * 2012-05-24 2018-10-01 欣興電子股份有限公司 中介基材及其製作方法
JP2013247201A (ja) * 2012-05-24 2013-12-09 Shinko Electric Ind Co Ltd 配線基板、実装構造、及び配線基板の製造方法
US9269681B2 (en) * 2012-11-16 2016-02-23 Qualcomm Incorporated Surface finish on trace for a thermal compression flip chip (TCFC)
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
US8981842B1 (en) * 2013-10-25 2015-03-17 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit comprising buffer chain
KR20150064976A (ko) * 2013-12-04 2015-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
US9693455B1 (en) * 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
US20150279815A1 (en) * 2014-03-28 2015-10-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Substrate Having Conductive Columns
JP2016021496A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 配線基板及びその製造方法
US10001439B2 (en) * 2014-08-04 2018-06-19 National Institute Of Advanced Industrial Science And Technology Localized surface plasmon resonance sensing chip and localized surface plasmon resonance sensing system
TWI562275B (en) * 2014-11-27 2016-12-11 Advance Process Integrate Technology Ltd Process of forming waferless interposer
US9899248B2 (en) * 2014-12-03 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
US10325853B2 (en) 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
TWI595810B (zh) * 2015-05-22 2017-08-11 欣興電子股份有限公司 封裝結構及其製作方法
CN106298707B (zh) * 2015-06-05 2019-05-21 欣兴电子股份有限公司 封装结构及其制作方法
US9755030B2 (en) * 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
WO2017187747A1 (ja) * 2016-04-28 2017-11-02 株式会社村田製作所 弾性波装置
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
JP2018032661A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびその製造方法
CN107872929B (zh) * 2016-09-27 2021-02-05 欣兴电子股份有限公司 线路板与其制作方法
US9922924B1 (en) * 2016-11-03 2018-03-20 Micron Technology, Inc. Interposer and semiconductor package
US9922845B1 (en) * 2016-11-03 2018-03-20 Micron Technology, Inc. Semiconductor package and fabrication method thereof
KR101944997B1 (ko) * 2017-01-06 2019-02-01 조인셋 주식회사 금속패드 인터페이스
TWI644598B (zh) * 2017-04-21 2018-12-11 南亞電路板股份有限公司 電路板結構及其形成方法
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
US10325842B2 (en) 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same
US10515889B2 (en) 2017-10-13 2019-12-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10163758B1 (en) * 2017-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
JP2019140174A (ja) * 2018-02-07 2019-08-22 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
US10573572B2 (en) 2018-07-19 2020-02-25 Advanced Semiconductor Engineering, Inc. Electronic device and method for manufacturing a semiconductor package structure
KR102530754B1 (ko) * 2018-08-24 2023-05-10 삼성전자주식회사 재배선층을 갖는 반도체 패키지 제조 방법
JP7154913B2 (ja) * 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法
US11109481B2 (en) * 2019-02-15 2021-08-31 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
WO2020203724A1 (ja) * 2019-03-29 2020-10-08 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
WO2021031125A1 (zh) * 2019-08-20 2021-02-25 华为技术有限公司 线路嵌入式基板、芯片封装结构及基板制备方法
CN112885806B (zh) * 2019-11-29 2022-03-08 长鑫存储技术有限公司 基板及其制备方法、芯片封装结构及其封装方法
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
JP2021132068A (ja) * 2020-02-18 2021-09-09 イビデン株式会社 プリント配線板、プリント配線板の製造方法
KR20220009193A (ko) * 2020-07-15 2022-01-24 삼성전자주식회사 반도체 패키지 장치
US20220199427A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Multi-step isotropic etch patterning of thick copper layers for forming high aspect-ratio conductors
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers
US20230187400A1 (en) * 2021-12-13 2023-06-15 Amkor Technology Singapore Holding Pte. Ltd. Electronic devices and methods of manufacturing electronic devices
CN117794104A (zh) * 2022-09-21 2024-03-29 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177619A (ja) * 2008-04-11 2008-07-31 Toppan Printing Co Ltd チップキャリア及び半導体装置並びにチップキャリアの製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
US4240198A (en) * 1979-02-21 1980-12-23 International Telephone And Telegraph Corporation Method of making conductive elastomer connector
US5054192A (en) * 1987-05-21 1991-10-08 Cray Computer Corporation Lead bonding of chips to circuit boards and circuit boards to circuit boards
US4847136A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Thermal expansion mismatch forgivable printed wiring board for ceramic leadless chip carrier
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
US6054772A (en) * 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
US6441479B1 (en) * 2000-03-02 2002-08-27 Micron Technology, Inc. System-on-a-chip with multi-layered metallized through-hole interconnection
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
JP3653452B2 (ja) 2000-07-31 2005-05-25 株式会社ノース 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP2002111185A (ja) * 2000-10-03 2002-04-12 Sony Chem Corp バンプ付き配線回路基板及びその製造方法
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
JP3875867B2 (ja) * 2001-10-15 2007-01-31 新光電気工業株式会社 シリコン基板の穴形成方法
JP3874669B2 (ja) 2002-01-25 2007-01-31 日本特殊陶業株式会社 配線基板の製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
JP4708148B2 (ja) * 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007165513A (ja) * 2005-12-13 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法
KR100782798B1 (ko) * 2006-02-22 2007-12-05 삼성전기주식회사 기판 패키지 및 그 제조 방법
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
US20090056998A1 (en) * 2007-08-31 2009-03-05 International Business Machines Corporation Methods for manufacturing a semi-buried via and articles comprising the same
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
KR20100065691A (ko) 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177619A (ja) * 2008-04-11 2008-07-31 Toppan Printing Co Ltd チップキャリア及び半導体装置並びにチップキャリアの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114431A (ja) * 2010-11-23 2012-06-14 Ibiden Co Ltd 半導体搭載用基板、半導体装置及び半導体装置の製造方法
JP2013102062A (ja) * 2011-11-09 2013-05-23 Ibiden Co Ltd 半導体実装部材及びその製造方法
JP2013118255A (ja) * 2011-12-02 2013-06-13 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
JP2015173239A (ja) * 2014-02-24 2015-10-01 日立化成株式会社 バンプ付き配線基板及びその製造方法
US9406599B2 (en) 2014-08-29 2016-08-02 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrate
US9515018B2 (en) 2014-08-29 2016-12-06 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrate

Also Published As

Publication number Publication date
US20150206833A1 (en) 2015-07-23
KR20100114845A (ko) 2010-10-26
TWI472283B (zh) 2015-02-01
US20100263923A1 (en) 2010-10-21
JP5147779B2 (ja) 2013-02-20
KR101709629B1 (ko) 2017-02-23
US8458900B2 (en) 2013-06-11
US9018538B2 (en) 2015-04-28
TW201041472A (en) 2010-11-16
US20130250533A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP5147779B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP5026400B2 (ja) 配線基板及びその製造方法
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
JP5421254B2 (ja) ピン・インタフェースを有する多層配線エレメント
JP5221315B2 (ja) 配線基板及びその製造方法
US8749073B2 (en) Wiring board, method of manufacturing the same, and semiconductor device
US20100139962A1 (en) Wiring board and method of manufacturing the same
JP5951414B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP4769056B2 (ja) 配線基板及びその製法方法
JP2008300507A (ja) 配線基板とその製造方法
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2000138313A (ja) 半導体装置及びその製造方法
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR101011339B1 (ko) 배선기판 제조방법
JP5422718B2 (ja) 配線基板及び半導体パッケージ
JP3874669B2 (ja) 配線基板の製造方法
JP5653144B2 (ja) 半導体パッケージの製造方法
JP2023005616A (ja) 配線基板
JP3975887B2 (ja) フィルムキャリア及びその製造方法
JP2005108939A (ja) 印刷配線板、半導体装置、及びそれらの製造方法
JP2018032802A (ja) 配線基板およびこれを用いた半導体素子の実装構造
JP2000208917A (ja) 回路基板の製造方法および基板材料
JP2005093930A (ja) 多層基板とその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121127

R150 Certificate of patent or registration of utility model

Ref document number: 5147779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3