TWI643532B - 電路板結構及其製造方法 - Google Patents

電路板結構及其製造方法 Download PDF

Info

Publication number
TWI643532B
TWI643532B TW106114765A TW106114765A TWI643532B TW I643532 B TWI643532 B TW I643532B TW 106114765 A TW106114765 A TW 106114765A TW 106114765 A TW106114765 A TW 106114765A TW I643532 B TWI643532 B TW I643532B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
circuit board
board structure
item
Prior art date
Application number
TW106114765A
Other languages
English (en)
Other versions
TW201844065A (zh
Inventor
林政賢
王盛平
馬明傑
劉殷志
Original Assignee
南亞電路板股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞電路板股份有限公司 filed Critical 南亞電路板股份有限公司
Priority to TW106114765A priority Critical patent/TWI643532B/zh
Priority to CN201710998761.4A priority patent/CN108811301B/zh
Application granted granted Critical
Publication of TWI643532B publication Critical patent/TWI643532B/zh
Publication of TW201844065A publication Critical patent/TW201844065A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明實施例係關於一種電路板結構，其包括載板、設置於上述載板上之第一線路層、設置於上述第一線路層上之介電層、埋設於上述介電層中之第二線路層。上述第二線路層自上述介電層之上表面露出。上述電路板結構亦包括埋設於上述介電層中且電性連接第一線路層及第二線路層之導孔以及設置於上述介電層之上表面所露出之第二線路層上之金屬柱。

Description

電路板結構及其製造方法
本發明實施例係有關於一種電路板結構，且特別有關於一種具有載板之電路板結構及其製造方法。
印刷電路板(Printed circuit board，簡稱PCB)係廣泛的使用於各種電子設備當中。印刷電路板不僅可固定各種電子零件外，且能夠提供使各個電子零件彼此電性連接。
為了防止印刷電路板在相關製程中(例如：封裝製程)產生變形(例如：翹曲，Warpage)，有時須在印刷電路板中形成防焊漆(例如：防焊綠漆)，上述防焊漆因不易被移除，所以通常會留在印刷電路板中而增加印刷電路板整體的厚度。然而，上述之厚度增加不利於印刷電路板之縮小化。
因此，需要一種新的印刷電路板結構及其製造方法來改善上述問題。
本發明實施例提供一種電路板結構，包括：載板；第一線路層，設置於上述載板之上；介電層，設置於上述第一線路層之上；第二線路層，埋設於上述介電層中，且上述第二線路層自介電層之上表面露出；導孔(via)，埋設於上述介電層 中且電性連接上述第一線路層及第二線路層；以及金屬柱，設置於上述介電層之上表面所露出之第二線路層上。
本發明實施例亦提供一種電路板結構之製造方法，包括：提供基板；形成圖案化導電層於上述基板上，其中上述圖案化導電層具有金屬柱溝槽；形成金屬柱於上述金屬柱溝槽中以及形成第一線路層於上述金屬柱上；形成導孔於上述第一線路層上；形成介電層於上述圖案化導電層上且圍繞上述導孔及第一線路層；形成第二線路層於上述介電層上；以及將載板接合至上述介電層及第二線路層。
10、20、30‧‧‧電路板結構
100‧‧‧基板
102‧‧‧底板
104‧‧‧第一金屬層
202‧‧‧圖案化罩幕層
302‧‧‧圖案化導電層
304‧‧‧金屬柱溝槽
402‧‧‧金屬柱
404‧‧‧線路層
406‧‧‧金屬墊
502‧‧‧導孔
602‧‧‧介電層
W‧‧‧寬度
T1‧‧‧厚度
702‧‧‧線路層
802‧‧‧載板
804‧‧‧接合層
T2‧‧‧厚度
1002‧‧‧晶片
1004‧‧‧封裝材料
1006‧‧‧接合材料
1008‧‧‧接合墊
以下將配合所附圖式詳述本發明之實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。
第1-9圖係為一系列之剖面圖，其繪示出本發明一些實施例之電路板結構之製造方法，其中第9圖係繪示出本發明實施例之電路板結構10之剖面圖。
第10圖係繪示出本發明實施例之電路板結構20之剖面圖。
第11圖係繪示出本發明實施例之電路板結構30之剖面圖。
以下公開許多不同的實施方法或是例子來實行本發明實施例之不同特徵，以下描述具體的元件及其排列的實施 例以闡述本發明。當然這些實施例僅用以例示，且不該以此限定本發明實施例的範圍。例如，在說明書中提到第一元件形成於第二元件之上，其包括第一元件與第二元件是直接接觸的實施例，另外也包括於第一元件與第二元件之間另外有其他元件的實施例，亦即，第一元件與第二元件並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本發明實施例，不代表所討論的不同實施例及/或結構之間有特定的關係。
此外，其中可能用到與空間相關用詞，例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則其中使用的空間相關形容詞也可相同地照著解釋。
本發明實施例之電路板結構之製造方法，係於電路板結構中形成載板，而可避免電路板結構於製程中產生如翹曲之變形。此外，可在適當的時機將上述載板自電路板結構移除以降低電路板結構之整體厚度。
第1圖繪示出本發明實施例之電路板結構之製造方法的起始步驟。首先，提供基板100。在一些實施例中，基板100可包括覆金屬積層板(metal-clad laminate，例如：銅箔基板)，其可包括底板102以及設置於底板102兩相反面上之第一金屬層104。舉例而言，底板102可包括紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy)、聚亞醯胺樹脂(polyimide resin)、玻璃纖維(glass fiber)、其他適當之絕緣材料或上述之組合，且其厚度可為100μm至300μm。第一金屬層104可包括銅、銀、其他適當之金屬、其合金或上述之組合，且其厚度可為5μm至30μm。可使用適當之方法形成第一金屬層104於底板102上，例如：濺鍍(sputtering)、壓合(laminate)、塗佈(coating)或上述之組合。應注意的是，於本發明一些其他實施例中，基板100並不限定為覆金屬積層板，其亦可包括單層板、高密度連接板或其他適當之基板。
接著，請參照第2圖，形成圖案化罩幕層202於第一金屬層104上。舉例而言，圖案化罩幕層202可包括乾膜、液態光阻、其他適當之材料或上述之組合。在一些實施例中，可使用印刷、旋轉塗佈、貼合、其他適當之方式或上述之組合形成尚未圖案化之罩幕層202於第一金屬層104上，接著進行曝光、顯影等製程以形成圖案化罩幕層202。
接著，如第3圖所示，形成圖案化導電層302於圖案化罩幕層202所露出之第一金屬層104上，然後移除圖案化罩幕層202以於圖案化導電層302中形成對應於圖案化罩幕層202的溝槽304，上述溝槽304將於後續填入金屬柱，因此又稱為金屬柱溝槽304。舉例而言，圖案化導電層302可包括銅、鎢、銀、錫、鎳、鈷、鉻、鈦、鉛、金、鉍、銻、鋅、鋯、鎂、銦、碲、鎵、其他適當之金屬材料、其合金或上述之組合。在一些實施例中，可使用第一金屬層104充當導電路徑進行電鍍製程以形成圖案化導電層302，然後進行適當之製程(例如：剝膜製程)以 移除圖案化罩幕層202而形成金屬柱溝槽304。
接著，如第4圖所示，形成金屬柱402於金屬柱溝槽304中，並形成線路層404於金屬柱402及圖案化導電層302之上。舉例而言，金屬柱402及線路層404可包括銅、鎢、銀、錫、鎳、鈷、鉻、鈦、鉛、金、鉍、銻、鋅、鋯、鎂、銦、碲、鎵、其他適當之金屬材料、其合金或上述之組合。如第4圖所示，線路層404可包括與金屬柱402直接接觸之金屬墊406。在一些實施例中，可使用印刷、旋轉塗佈、貼合、曝光、顯影、其他適當之方式或上述之組合，先於圖案化導電層302上形成例如乾膜、液態光阻或上述之組合之圖案化罩幕層(未繪示)，上述圖案化罩幕層中具有對應於線路層404之線路層溝槽，接著使用圖案化導電層302充當導電路徑進行電鍍製程以形成金屬柱402於金屬柱溝槽304中以及形成線路層404於上述線路層溝槽中，然後進行適當之製程(例如：剝膜製程)以移除上述圖案化罩幕層。在一些實施例中，由於圖案化導電層302可充當導電路徑，而可於單一電鍍製程中同時形成金屬柱402及線路層404，使得金屬柱402及線路層404兩者包括相同之金屬(例如：兩者皆包括銅)且為一體成形(例如：線路層404之金屬墊406與金屬柱402兩者係為一體成形)而得到較佳之機械性質。
在一些實施例中，圖案化導電層302包括與金屬柱402及線路層404不同之金屬(例如：圖案化導電層302包括鎳、鈷或上述之組合，而金屬柱402及線路層404包括銅)，因此可於後續進行適當之製程(例如：選擇性蝕刻製程)以移除圖案化導電層302而實質上未移除金屬柱402及線路層404，於後文將更 加詳細說明。
應注意的是，雖然於第4圖所繪示的實施例中，金屬柱402之剖面輪廓為矩形，然而本發明實施例並不依此為限，亦可視需求使金屬柱402之剖面輪廓為倒梯形、T字形、倒L字形、鋸齒形、其他適當之形狀或上述之組合。
接著，如第5圖所示，形成導孔502於線路層404上。在一些實施例中，導孔502可用來電性連接線路層404及後續所形成之另一線路層。舉例而言，導孔502可包括銅、鎢、銀、錫、鎳、鈷、鉻、鈦、鉛、金、鉍、銻、鋅、鋯、鎂、銦、碲、鎵、其他適當之金屬材料、其合金或上述之組合，且其寬度W可為10μm至65μm並具有實質上筆直之側壁。在一些實施例中，可使用印刷、旋轉塗佈、貼合、曝光、顯影、其他適當之方式或上述之組合，先於圖案化導電層302及線路層404上形成例如乾膜、液態光阻或上述之組合之圖案化罩幕層(未繪示)，上述圖案化罩幕層中具有對應於導孔502之導孔溝槽，接著填入導電材料於上述導孔溝槽中以形成導孔502，然後進行適當之製程(例如：剝膜製程)以移除上述圖案化罩幕層。在一些實施例中，可使用線路層404充當導電路徑進行電鍍製程以於上述導孔溝槽中填入導電材料而形成導孔502。
接著，形成介電層602於圖案化導電層302上。如第6圖所示，介電層602可包圍導孔502及線路層404，且介電層602之上表面可與導孔502之上表面共平面。舉例而言，介電層602之厚度T1可為15至100μm。在一些實施例中，可先將紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy)、聚亞醯胺樹脂(polyimide resin)、玻璃纖維(glass fiber)、ABF膜(Ajinomoto Build-up Film)。其他適當之介電材料或上述之組合壓合至圖案化導電層302上，使得導孔502及線路層404埋設於上述介電材料中，接著進行整平製程以移除上述介電材料之一部分，使得未被移除之介電材料(亦即介電層602)之上表面與導孔502之上表面共平面。
應注意的是，於前述實施例中係於形成介電層之步驟前先形成導孔，因此相較於先形成介電層然後於其中形成導孔之情況，前述實施例之方法不須於介電層中形成對應導孔之導孔溝槽。由於製程能力之限制，於介電層中所形成之導孔溝槽通常較於罩幕層(例如乾膜、液態光阻或上述之組合)中所形成之導孔溝槽具有較大之寬度，使得所形成之導孔亦具有較大之寬度而不利於電路板結構之縮小化。相較之下，前述實施例以圖案化罩幕層形成導孔溝槽之方法則可避免此問題而可具有較小之導孔寬度(例如：10μm至65μm)。
接著，如第7圖所示，形成線路層702於介電層602上。舉例而言，線路層702可包括銅、鎢、銀、錫、鎳、鈷、鉻、鈦、鉛、金、鉍、銻、鋅、鋯、鎂、銦、碲、鎵、其他適當之金屬材料、其合金或上述之組合。在一些實施例中，可先以適當之方法(例如：物理氣相沉積法(例如蒸鍍或濺鍍)、原子層沉積(ALD)、電鍍或上述之組合)先形成金屬毯覆層(未繪示)於介電層602上，然後進行微影及蝕刻製程以形成線路層702。在另一些實施例中，則可先形成晶種層(未繪示)於介電層602上，接著使用印刷、旋轉塗佈、貼合、曝光、顯影、其他適當 之方式或上述之組合於上述晶種層上形成例如乾膜、液態光阻或上述之組合之圖案化罩幕層(未繪示)，上述圖案化罩幕層中具有對應於線路層702之線路層溝槽，接著使用上述晶種層充當導電路徑進行電鍍製程以填入導電材料於上述線路層溝槽中而形成線路層702，然後進行適當之製程(例如：剝膜製程)以移除上述圖案化罩幕層。
接著，如第8圖所示，將載板802接合至介電層602及線路層702。在一些實施例中，載板802可避免電路板結構發生有害之變形(例如：翹曲)。舉例而言，載板802可包括樹脂、環氧樹脂、玻璃纖維、其他適當之材料或上述之組合，且其厚度T2可為100μm至300μm。舉例而言，若載板802之厚度T2與介電層602之厚度T1之比值(T2/T1)太低，可能無法有效避免電路板結構發生變形，然而若載板802之厚度T2與介電層602之厚度T1之比值(T2/T1)太高，則可能增加生產成本。在一些實施例中，載板802之厚度T2與介電層602之厚度T1可具有適當之比值(T2/T1)，例如：1至2。
如第8圖所示，在一些實施例中，可經由接合層804將載板802接合至介電層602及線路層702。舉例而言，接合層804可包括可剝膠(例如：UV可剝膠)，其能夠輕易地自介電層602及線路層702被剝離。在一些實施例中，可視需求於適當的時機(例如：封裝製程之後)將接合層804自介電層602及線路層702剝離而自電路板結構將載板802移除，以降低電路板結構之整體厚度，於後文將對此更加詳細敘述。
接著，如第9圖所示，移除基板100及圖案化導電 層302以形成電路板結構10。舉例而言，可先以物理方式施加適當之剝離力將基板100移除，接著使用適當之蝕刻液(例如：硝酸)進行選擇性蝕刻以移除圖案化導電層302而露出線路層404及自介電層602突出之金屬柱402。如前文所述，在一些實施例中，圖案化導電層302包括與金屬柱402及線路層404不同之金屬(例如：圖案化導電層302包括鎳、鈷或上述之組合，而金屬柱402及線路層404包括銅)，因此上述蝕刻製程可移除圖案化導電層302而實質上未移除金屬柱402及線路層404。
如第9圖所示，電路板結構10包括載板802、設置於載板上之線路層702、設置於線路層702上之介電層602、埋設於介電層602中且自介電層602之上表面露出之線路層404、埋設於介電層602中且電性連接線路層702及線路層404之導孔502、以及設置於線路層404上之金屬柱402。如前文所述，電路板結構10包括載板802，而可避免於後續製程中(例如：封裝製程)發生有害之變形。
接著，可視需求形成共形保護層(未繪示)於金屬柱402及線路層404上，以避免金屬柱402及線路層404產生鏽蝕。舉例而言，上述共形保護層可包括有機保焊劑(Organic Solderability Preservative，OSP)、其他適當之材料或上述之組合。在一些實施例中，可視需求於後續移除上述共形保護層，例如：於封裝製程之前移除上述共形保護層。
接著，如第10圖所示，進行封裝製程以將晶片1002接合至金屬柱402以形成電路板結構20。在一些實施例中，可經由焊錫凸塊、或其他適當之接合材料1006將晶片1002之接合 墊1008接合至金屬柱402。在一些其他的實施例中，亦可使用共晶接合的方式直接將接合墊1008接合至金屬柱402，使得接合墊1008與金屬柱402直接接觸。舉例而言，接合墊1008可包括銅、鋁、其合金、其他適當之導電材料或上述之組合。在一些實施例中，上述封裝製程可於一高溫進行(例如：150至300℃)而可能使得電路板結構發生有害之變形，但本發明實施例之電路板結構10具有載板802，而可避免此問題。另外，如第10圖所示，上述封裝製程亦可形成包圍金屬柱402之封裝材料1004以保護電路板結構。
接著，如第11圖所示，於上述封裝製程之後移除載板802以形成電路板結構30。如前文所述，可將接合層804自介電層602及線路層702剝離而自電路板結構20將載板802移除，使得所形成之電路板結構30具有較小之厚度。
應注意的是，雖然第1-11圖所繪示的實施例中係於基板100之一側形成電路板結構，然而在一些其他實施例中，亦可於基板100之兩側皆形成電路板結構而增加生產效率。在一些實施例中，形成於基板100兩側之電路板結構可包括不同之線路設計而可增加製程之彈性。
綜合上述，本發明實施例之電路板結構之製造方法，係於電路板結構中形成載板，而可避免電路板結構於容易發生變形之製程中(例如：封裝製程)產生有害之變形。此外，亦可在達到上述避免電路板結構變形之目的後，於適當的時機將上述載板自電路板結構移除，而降低電路板結構之整體厚度。
雖然本發明已以數個較佳實施例揭露如上，然其 並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明實施例之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (18)

  1. 一種電路板結構，包括：一載板；一第一線路層，設置於該載板之上；一介電層，設置於該第一線路層之上；一接著層，設置於該載板與該介電層之間；一第二線路層，埋設於該介電層中，且該第二線路層自該介電層之一上表面露出；一導孔(via)，埋設於該介電層中且電性連接該第一線路層及該第二線路層；以及一金屬柱，設置於該介電層之上表面所露出之第二線路層上。
  2. 如申請專利範圍第1項所述之電路板結構，其中該載板之厚度與該介電層之厚度之比例為1至2。
  3. 如申請專利範圍第1項所述之電路板結構，其中該導孔具有一實質上筆直之側壁。
  4. 如申請專利範圍第3項所述之電路板結構，其中該導孔之寬度為10μm至65μm。
  5. 如申請專利範圍第1項所述之電路板結構，其中該第二線路層包括一金屬墊，且該金屬柱直接接觸該金屬墊。
  6. 如申請專利範圍第5項所述之電路板結構，其中該金屬柱及該金屬墊包括相同之金屬且兩者係為一體成形。
  7. 如申請專利範圍第1項所述之電路板結構，其中該接著層包括一可剝膠。
  8. 一種電路板結構之製造方法，包括：提供一基板；形成一圖案化導電層於該基板上，其中該圖案化導電層具有一金屬柱溝槽；形成一金屬柱於該金屬柱溝槽中以及形成一第一線路層於該金屬柱上；形成一導孔於該第一線路層上；形成一介電層於該圖案化導電層上且圍繞該導孔及該第一線路層；形成一第二線路層於該介電層上；以及經由一接著層將一載板接合至該介電層及該第二線路層，使得該接著層位於該載板以及該介電層之間。
  9. 如申請專利範圍第8項所述之電路板結構之製造方法，其中該圖案化導電層包括鎳、鈷或上述之組合。
  10. 如申請專利範圍第8項所述之電路板結構之製造方法，其中形成該導孔之步驟包括：形成一圖案化罩幕層於該圖案化導電層及該第一線路層之上，其中該圖案化罩幕層具有一導孔溝槽；填入一導電材料於該導孔溝槽中以形成該導孔；以及移除該圖案化罩幕層。
  11. 如申請專利範圍第8項所述之電路板結構之製造方法，其中形成該介電層之步驟包括：將一介電材料壓合至該圖案化導電層上，使得該導孔及該第一線路層埋設於該介電材料中，以及進行一整平製程，使得該介電材料之一上表面與該導孔之一上表面共平面以形成該介電層。
  12. 如申請專利範圍第8項所述之電路板結構之製造方法，更包括：移除該基板及該圖案化導電層，以露出該金屬柱且該露出之金屬柱自該介電層突出。
  13. 如申請專利範圍第12項所述之電路板結構之製造方法，更包括：在移除該基板及該圖案化導電層之步驟後，形成一共形保護層於該露出之金屬柱上。
  14. 如申請專利範圍第12項所述之電路板結構之製造方法，更包括：將該露出之金屬柱與一晶片接合；以及形成一包圍該露出之金屬柱之封裝材料。
  15. 如申請專利範圍第14項所述之電路板結構之製造方法，更包括：於形成該封裝材料之步驟後移除該載板。
  16. 如申請專利範圍第15項所述之電路板結構之製造方法，其中該接著層包括一可剝膠，且移除該載板之步驟包括自該介電層及該第二線路層將該可剝膠剝離。
  17. 如申請專利範圍第8項所述之電路板結構之製造方法，其中該基板包括一覆金屬積層板。
  18. 如申請專利範圍第8項所述之電路板結構之製造方法，其中經由該圖案化導電層進行一電鍍製程以形成該金屬柱及該第一線路層。
TW106114765A 2017-05-04 2017-05-04 電路板結構及其製造方法 TWI643532B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106114765A TWI643532B (zh) 2017-05-04 2017-05-04 電路板結構及其製造方法
CN201710998761.4A CN108811301B (zh) 2017-05-04 2017-10-20 电路板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106114765A TWI643532B (zh) 2017-05-04 2017-05-04 電路板結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI643532B true TWI643532B (zh) 2018-12-01
TW201844065A TW201844065A (zh) 2018-12-16

Family

ID=64095058

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114765A TWI643532B (zh) 2017-05-04 2017-05-04 電路板結構及其製造方法

Country Status (2)

Country Link
CN (1) CN108811301B (zh)
TW (1) TWI643532B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10999939B2 (en) 2018-06-08 2021-05-04 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof
US10888001B2 (en) 2018-06-08 2021-01-05 Unimicron Technology Corp. Circuit carrier board structure and manufacturing method thereof
US11032917B2 (en) 2018-06-08 2021-06-08 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof
CN110581075B (zh) * 2018-06-08 2021-11-02 欣兴电子股份有限公司 线路载板结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214643A (en) * 2010-09-16 2012-04-01 Fujitsu Ltd Package substrate unit and method for manufacturing package substrate unit
TWI373115B (zh) * 2007-11-15 2012-09-21
TWI472283B (zh) * 2009-04-16 2015-02-01 Shinko Electric Ind Co 具有柱狀突出部分之配線基板
CN104602459A (zh) * 2013-10-30 2015-05-06 京瓷电路科技株式会社 布线基板及其制造方法
TW201546912A (zh) * 2014-02-13 2015-12-16 Adl Engineering Inc 電子封裝件、封裝載板及兩者的製造方法
TWI556704B (zh) * 2016-03-03 2016-11-01 Non - welded multilayer circuit board and its manufacturing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104768325B (zh) * 2014-01-08 2018-03-23 南亚电路板股份有限公司 印刷电路板及其制作方法
TWI533771B (zh) * 2014-07-17 2016-05-11 矽品精密工業股份有限公司 無核心層封裝基板及其製法
TWI551207B (zh) * 2014-09-12 2016-09-21 矽品精密工業股份有限公司 基板結構及其製法
CN109691246B (zh) * 2016-10-06 2022-02-25 三井金属矿业株式会社 多层布线板的制造方法
US20200045830A1 (en) * 2016-10-06 2020-02-06 Mitsui Mining & Smelting Co., Ltd. Production method for multilayer wiring board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373115B (zh) * 2007-11-15 2012-09-21
TWI472283B (zh) * 2009-04-16 2015-02-01 Shinko Electric Ind Co 具有柱狀突出部分之配線基板
TW201214643A (en) * 2010-09-16 2012-04-01 Fujitsu Ltd Package substrate unit and method for manufacturing package substrate unit
CN104602459A (zh) * 2013-10-30 2015-05-06 京瓷电路科技株式会社 布线基板及其制造方法
TW201546912A (zh) * 2014-02-13 2015-12-16 Adl Engineering Inc 電子封裝件、封裝載板及兩者的製造方法
TWI556704B (zh) * 2016-03-03 2016-11-01 Non - welded multilayer circuit board and its manufacturing method

Also Published As

Publication number Publication date
CN108811301A (zh) 2018-11-13
TW201844065A (zh) 2018-12-16
CN108811301B (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
US7350298B2 (en) Method for fabricating circuit board with conductive structure
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
TWI643532B (zh) 電路板結構及其製造方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
TWI534916B (zh) 晶片封裝基板和結構及其製作方法
US9899235B2 (en) Fabrication method of packaging substrate
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2007281301A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
US10002825B2 (en) Method of fabricating package structure with an embedded electronic component
TWI484605B (zh) 封裝基板及其製造方法
KR20170009128A (ko) 회로 기판 및 그 제조 방법
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
US20200214145A1 (en) Circuit board structures and methods of fabricating the same
US8186043B2 (en) Method of manufacturing a circuit board
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR101197514B1 (ko) 반도체 패키지 및 그 제조방법
JP2019212692A (ja) 配線基板及びその製造方法
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
TWI392071B (zh) 封裝結構及其製法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
TWI404466B (zh) 印刷電路板