JP3875867B2 - シリコン基板の穴形成方法 - Google Patents
シリコン基板の穴形成方法 Download PDFInfo
- Publication number
- JP3875867B2 JP3875867B2 JP2001316762A JP2001316762A JP3875867B2 JP 3875867 B2 JP3875867 B2 JP 3875867B2 JP 2001316762 A JP2001316762 A JP 2001316762A JP 2001316762 A JP2001316762 A JP 2001316762A JP 3875867 B2 JP3875867 B2 JP 3875867B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- silicon substrate
- forming
- laser beam
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laser Beam Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はシリコン基板の穴形成方法に関し、更に詳細には一面側にパターンが形成されたシリコン基板にレーザ光を照射して貫通孔又は凹部を形成するシリコン基板の穴形成方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に伴なって、パッケージ内に複数個の半導体チップを配置したマルチチップパッケージ（ＭＣＰ）とし、半導体装置の高性能化と小型化とが図られている。
特に、複数個の半導体チップを厚み方向に積層した図８に示す三次元ＭＣＰは、複数個の半導体チップを平面方向に配設した二次元ＭＣＰに比較して、電気機器の小型化の寄与が大きいため、盛んに検討されている（特開２００１−９４０３９、特開平１０−１６３４１１号公報等参照）。
かかる三次元ＭＣＰでは、積層した半導体チップを相互に電気的に接続することを要するが、図８に示す様に、半導体チップ１００，１００，１００を相互にヴィア１０２で電気的に接続することが、半導体チップ１００，１００，１００を相互にワイヤで電気的に接続する場合に比較して、集積効率、実装効率等を向上できる。
ところで、図８に示す様に、半導体チップ１００，１００，１００の相互をヴィア１０２で電気的に接続するには、半導体チップ１００に貫通孔１０４を形成することが必要である。
従来、半導体チップ１００の様な、実質的にシリコンから成るシリコン基板にヴィア形成用の貫通孔等の穴を形成する穴形成方法には、プラズマ加工を用いた穴形成方法やレーザ加工を用いた穴形成方法がある。
【０００３】
【発明が解決しようとする課題】
かかる穴形成方法のうち、プラズマ加工による穴形成方法によれば、貫通孔等の穴の内壁面等に付着している付着物が極めて少ない清浄な穴をシリコン基板に形成できる。
しかしながら、プラズマ加工による穴形成方法は、貫通孔等の穴の形成コストが高くなり、低コストでシリコン基板に穴を形成できる穴形成方法が要請されている。
一方、レーザ加工によるシリコン基板の穴形成方法によれば、プラズマ加工による穴形成方法に比較して、シリコン基板に低コストで貫通孔等の穴を形成できるが、清浄な貫通孔等の穴を形成できない。
つまり、レーザ加工によるシリコン基板の穴形成方法では、図９に示す如く、ステージ２０２に真空吸着されたシリコン基板２００に、レーザ光２０４を照射すると、シリコン基板２００に形成される凹部２０６ａが次第に深くなり、図１０に示す様に、遂には貫通孔２０６がシリコン基板２００に形成される。
この様にして形成された貫通孔２０６には、そのレーザ２０４の照射側の開口周縁近傍には、レーザ光２０４の照射によってシリコン基板２００から飛散した飛散物が付着・堆積して堆積物（レーザドロス）２０８が形成されている。
更に、飛散物は、貫通孔２０６の内壁及びステージ２０２に載置したシリコン基板２００の載置面にも付着して付着物となっている。
【０００４】
かかるレーザドロス２０８や付着物を放置すると、後工程でシリコン基板２００から剥離し、異物となって製品の信頼性等を低下させ易い。
このレーザドロス２０８や付着物は、苛性カリ(KOH)溶液でシリコン基板２００を洗浄することによって除去可能ではあるが、苛性カリ(KOH)溶液での洗浄中に、シリコン基板２００の一面側に形成したパターン２１０を損傷するおそれがある。
また、レーザ光２０４の照射で貫通孔２０６を形成すると、貫通孔２０６の形成中に、熱がシリコン基板２００内に蓄熱されてパターン２１０が熱損傷を受けるおそれもある。
従って、従来は、レーザ加工によるシリコン基板の穴形成方法は、工業的に採用されていない。
しかしながら、レーザ加工によるシリコン基板の穴形成方法は、プラズマ加工による穴形成方法に比較して、シリコン基板に低コストで貫通孔等の穴を形成できるため、レーザ加工中のシリコン基板２００の放熱性を向上でき、形成された貫通孔等の穴の開口周縁に形成されたレーザドロス２０８や穴の内壁面に付着した付着物を容易に清掃できるならば、工業的に採用され易い。
そこで、本発明の課題は、加工中の放熱性を向上し、形成された貫通孔等の穴の開口周縁に形成された堆積物や穴の内壁面に付着した付着物を容易に清掃可能とし得るレーザ加工によるシリコン基板の穴形成方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明者は、前記課題を解決すべく、シリコン基板２００のパターン形成面に、苛性カリ溶液に対して安定な酸化ケイ素（SiO2）から成る保護膜を形成し、この保護膜の上面を含むシリコン基板２００の全面にニッケル（Ni）めっき皮膜を形成した後、レーザ光２０４を照射して貫通孔２０６を形成した。その結果、レーザ加工中に熱によるパターン２１０の損傷のおそれを解消できること、レーザ加工によって形成した貫通孔２０６を容易に洗浄でき、清浄な貫通孔２０６を形成できることを見出し、本発明に到達した。
すなわち、本発明は、一面側にパターンが形成されたシリコン基板にレーザ光を照射して貫通孔又は凹部を形成する際に、該シリコン基板のパターン形成面に、前記パターンを保護する保護膜を形成した後、前記保護膜の上面を含むシリコン基板の全面に、前記保護膜と密着する金属めっき皮膜を形成し、次いで、前記保護膜及び金属めっき皮膜で覆われたシリコン基板の所定個所にレーザ光を照射し、前記シリコン基板に貫通孔又は凹部を形成した後、前記貫通孔又は凹部の開口周縁で且つ前記金属めっき皮膜上に堆積した堆積物を、前記金属めっき皮膜を剥離して除去し、更に、前記貫通孔又は凹部の内壁面に付着した付着物を、前記保護膜を損傷することのない除去液により除去することを特徴とするシリコン基板の穴形成方法にある。
【０００６】
かかる本発明において、保護膜として、酸化ケイ素（SiO2）膜を形成することにより、保護膜を絶縁膜としても利用でき、金属めっき皮膜として、ニッケル（Ni）めっき皮膜を形成することにより、保護膜としての酸化ケイ素（SiO2）膜との密着性を良好にできる。
更に、貫通孔又は凹部の内壁面に付着している付着物を除去する除去液を、苛性カリ(KOH）溶液とすることにより、付着物を容易に除去できる。
また、シリコン基板に複数個の貫通孔又は凹部を順次レーザ光を照射して形成する際に、先に形成した貫通孔又は凹部の形成中に発生した熱の影響を受けないように、次の貫通孔又は凹部を形成する位置又は時間間隔を調整することにより、シリコン基板内に蓄熱されることを防止できる。
【０００７】
かかる本発明においても、シリコン基板をステージに載置しレーザ光を照射して貫通孔を形成する際に、前記貫通孔が貫通したとき、前記レーザ光のシリコン基板への照射によって発生した飛散物が前記ステージの載置面に反射してシリコン基板に付着されるが、この飛散物の反射防止手段が設けられているステージを用いることにより、飛散物がステージの載置面に反射してシリコン基板に付着されることを防止できる。
更に、シリコン基板に複数個の通孔を形成した後、前記貫通孔の各々にレーザ光を再度照射することにより、貫通孔に入り込んだ飛散物を除去できる。
また、シリコン基板に貫通孔を形成する際に、パターンが形成されていない前記シリコン基板の他面側からレーザ光を照射して貫通孔を形成することにより、シリコン基板のパターン形成面側に形成されるレーザドロスを少なくできる。
【０００８】
本発明によれば、シリコン基板の全面に金属めっき皮膜が形成された状態でレーザ加工を施すため、シリコン基板の放熱性を向上でき、レーザ加工中に発生した熱をシリコン基板から速やかに放熱できる。このため、レーザ加工中にシリコン基板に蓄熱されることに因り、形成されたパターンが熱損傷を受けるおそれを解消できる。
更に、金属めっき皮膜をレーザ加工後に剥離するため、レーザ加工中に貫通孔等の穴の開口周縁近傍に形成された堆積物（レーザドロス）等を除去できる。
また、シリコン基板のパターン形成面が、レーザ加工中にシリコン基板に付着した付着物を除去する除去液に対して安定な保護膜で保護されている。このため、レーザ加工後に除去液でシリコン基板を洗浄して形成された貫通孔等の内壁面を清浄する場合にも、シリコン基板に形成されたパターンが損傷されるおそれを解消できる。
この様に、本発明によれば、レーザ加工中のシリコン基板の放熱性を向上でき、レーザ加工によって形成された貫通孔等の開口周縁近傍に飛散物が付着・蓄積して成るレーザドロスや貫通孔等の内壁面に付着した付着物を容易に清掃できるため、清浄な貫通孔等をレーザ加工によって容易に形成できる。
【０００９】
【発明の実施の形態】
本発明に係るシリコン基板の穴形成方法の一例を図１に示す。図１に示す穴形成方法では、シリコン基板に貫通孔を形成する場合を示した。
先ず、シリコン基板１０のパターン１２，１２・・が形成された一面側（パターン形成面）に、保護膜として酸化ケイ素（SiO2）膜１４を形成する［図１（ａ）、（ｂ）］。このSiO2膜１４は、シリコン基板１０（以下、単に基板１０と称することがある）のパターン形成面に、ＣＶＤ法やSiO2溶液をスピナー等で塗布する塗布法により形成でき、その厚さは、パターン１２，１２・・を覆うことのできる厚さとする。
更に、シリコン基板１０の他面側を研磨し、シリコン基板１０の厚さを５０〜３００μｍ程度とした後、シリコン基板１０に形成したSiO2膜１４の上面及び基板１０の他面側を含む全面に、ニッケル(Ni)めっき皮膜１６を形成する［図１（ｃ）］。このNiめっき皮膜１６は、無電解Niめっきによって形成でき、必要に応じて電解Niめっきを施してもよく、その厚さを０．１〜１．０μｍ程度とすることが好ましい。
【００１０】
次いで、パターン形成面に保護膜として形成されたSiO2膜１４の上面を含む全面がNiめっき皮膜１６で覆われた基板１０の一面側の所定個所に、レーザ光１８を照射して凹部２０ａを形成する［図１（ｄ）］。この際に、基板１０を、図９に示す様に、ステージ２０２に真空吸着してレーザ光１８の照射を行い、レーザ光１８としては、ＹＡＧレーザ、エキシマレーザ或いは炭酸ガスレーザ等を使用できる。
この様に、レーザ光１８をシリコン基板１０の一面側に照射すると、シリコン基板１０の照射部分は、その部分を形成していたＳｉがレーザ光１８のエネルギーによって飛散され、凹部２０ａを形成する。引き続き、凹部２０ａの底面にレーザ光１８の照射を続行すると、凹部２０ａの底部が抉られて凹部２０ａの深さが次第に深くなる。
一方、抉られた凹部２０ａの底部を形成していたＳｉは、レーザ光１８のエネルギーによって飛散されて飛散物となり、凹部２０ａの開口周縁近傍に付着・堆積して堆積物（レーザドロス）２２を形成する。このレーザドロス２２は、凹部２０ａの深さが深くなるに従って成長する。
【００１１】
シリコン基板１０の一面側の同一個所にレーザ光１８の照射を続行すると、凹部２０ａが次第に深くなり、終には凹部２０ａの底部がレーザ光１８で破られて貫通孔（スルーホール）２０を形成する［図１（ｅ）］。
この様に、貫通孔２０が形成されるまで連続してレーザ光１８を照射することによって、基板１０が昇温されるが、熱はNiめっき皮膜１６により速やかに放熱されるため、パターン１１２，１２・・に大きな影響を与える程、基板１０に蓄熱されることを回避できる。
また、形成された貫通孔２０の基板１０の一面側には、貫通孔２０の開口周縁近傍にレーザドロス２２が形成されており、基板１０の他面側にも、貫通孔２０の開口周縁近傍に付着物２０ａが付着し、貫通孔２０の内壁面にも、付着物２０ａが付着している。
かかる付着物２０ａは、凹部２０ａの底部を形成していたＳｉがレーザ光１８のエネルギーによって飛散されて飛散物となり、基板１０の他面側及び貫通孔２０の内壁面に再付着したものである。
【００１２】
このレーザドロス２２や付着物２０ａを放置しておくと、後工程で基板１０から剥離し、異物となって製品の信頼性等を低下させ易い。
このため、SiO2膜１４の上面を含む基板１０の全面を覆っているNiめっき皮膜１６を剥離することにより、基板１０の一面側に形成されたレーザドロス２２及び基板１０の他面側に付着された付着物２０ａも除去できる［図１（ｆ）］。かかるNiめっき皮膜１６の剥離は、通常使用されているNiめっき皮膜剥離用液を用いて行うことができる。
また、貫通孔２０の内壁面に付着している付着物２０ａは、Niめっき皮膜１６の剥離でも充分に除去できないため、付着物２０ａの除去液、例えば苛性カリ（ＫＯＨ）溶液で除去することにより、清浄な貫通孔２０を形成できる［図１（ｇ）］。かかる除去液に基板１０を浸漬しても、パターン１２，１２・・等は、保護膜としてのSiO2膜１４により保護しているため、損傷を受けることはない。
尚、SiO2膜１４は、以後の工程で絶縁膜として利用できるため、剥離することは要しない。
【００１３】
この様にして基板１０に形成した清浄な貫通孔２０をヴィアとするには、例えば貫通孔２０の内壁面及びSiO2膜１４の表面を含む基板１０の全面に、SiO2膜１４よりも薄いSiO2膜１４ａをＣＶＤ法等によって形成する［図２（ａ）］。
更に、SiO2膜１４ａの表面に無電解銅めっきを施して銅薄膜３２ａを形成［図２（ｂ）］した後、レジスト３４を塗布してパターニングし、銅薄膜３２ａを給電層として電解銅めっきを施し、貫通孔２０の内壁面及びシリコン基板１０の両面側の各々に銅層３２を形成してスルーホールヴィア及びパターンを形成する［図２（ｃ）］。
その後、レジスト３４を除去して露出した銅薄膜３２ａをエッチング等によって除去することにより、スルーホールヴィア及びパターンが形成されたシリコン基板５０を得ることができる［図２（ｄ）］。
この様に、スルーホールヴィア及びパターンが形成された複数枚のシリコン基板５０ａ，５０ｂを、図３に示す様に、シリコン基板５０ａ，５０ｂ・・相互間及び実装基板３６との間をはんだ又は金から成るバンプ３４，３４・・によって電気的に接続しつつ積層することによって、三次元マルチチップパッケージ（ＭＣＰ）を得ることができる。
尚、図２においては、めっきでスルーホールヴィアを形成していたが、導電性ペーストを充填してヴィアを形成してもよい。
【００１４】
図１（ａ）〜（ｇ）において、貫通孔２０が貫通した際に、図１（ｅ）に示す様に、基板１０の他面側にも、貫通孔２０の開口周縁近傍に付着物２０ａが付着する。この現象は、基板１０を、図９に示す様に、ステージ２０２に真空吸着してレーザ光１８を照射することによって発生する。つまり、レーザ光１８によって凹部２０ａの底部を基板１０の他面側に突き出して貫通孔２０を形成した際に、レーザ光１８の凹部２０ａの底部への照射によって発生した飛散物が、ステージ２０２の載置面に反射して基板１０の他面側に付着するからである。
このため、基板１０を載置するステージとして、飛散物の反射防止手段が設けられているステージを用いることによって、飛散物の基板１０の他面側への付着を防止できる。この飛散物の反射防止手段が設けられているステージとしては、例えば図４に示す様に、基板１０に貫通孔２０を形成する個所に対応する部分に、空間部２６が形成されたステージ２４を使用できる。
かかる図４に示すステージ２４に載置され、ステージ２４の空間部２６に対応する基板１０の所定個所にレーザ光１８を照射して貫通孔２０を形成する際に、凹部２０ａの底部がレーザ１８によって破られたとき、凹部２０ａ内の飛散物はステージ２４の空間部２６内に吹出し、基板１０の他面側に広がることを防止でき、基板１０の他面側に飛散物が付着することを防止できる。
【００１５】
基板１０に複数個の貫通孔２０，２０・・を形成する場合には、基板１０をステージ２４に沿って移動する駆動部と、この駆動部を制御し、基板１０の貫通孔２０を形成する個所とステージ２４の空間部２６とを一致させるように、基板１０を移動する制御部とを具備する飛散物の反射防止手段を設けることにより、基板１０の他面側に飛散物が付着することを可及的に防止できる。
この様に、基板１０の貫通孔２０を形成する個所とステージ２４の空間部２６とが一致したとき、ステージ２４に形成された小孔２５，２５・・内を減圧状態として基板１０をステージ２４に吸着し、次いで、レーザ光１８を照射して貫通孔２０を形成する。
ここで、基板１０に複数個の貫通孔２０を形成する際に、既に貫通した貫通孔２０の近傍に新たな貫通孔２０を形成するとき、レーザ光１８の照射で飛散した飛散物が既に形成した貫通した貫通孔２０内に入り込むことがある。このため、全ての貫通孔２０，２０・・を形成した後、再度、貫通孔２０，２０・・の各々にレーザ光１８を照射することにより、貫通孔２０内に入り込んだ飛散物を除去でき、貫通孔２０を形成した後の掃除を容易とすることができる。
【００１６】
また、複数個の貫通孔２０，２０・・をレーザ光１８の照射で形成する場合、図５（ａ）に示す様に、複数個の貫通孔２０，２０・・を一方から他方に順次形成するとき［図５（ａ）の矢印の方向に、順次形成するとき］は、基板１０がNiめっき皮膜１６で覆われて放熱性が向上されていても、基板１０内に蓄熱されることがある。
この場合には、図５（ｂ）に示す様に、例えば基板１０にN0.１の貫通孔２０をレーザ光１８の照射で形成した後、N0.１の貫通孔２０を形成する際の熱の影響を受けない個所に、N0.２の貫通孔２０を形成する。
この様に、先に形成した貫通孔２０の熱の影響を受けない個所に、次の貫通孔２０を形成することによって、基板１０に蓄熱することによる弊害を防止できる。
ここで、先に形成した貫通孔２０の熱の影響を受ける個所に、次の貫通孔２０を形成することを要する場合には、次の貫通孔２０の形成開始を遅らせ、先に形成した貫通孔２０の熱が放熱されることを待って、次の貫通孔２０を形成することが好ましい。
尚、図５（ａ）に示す点線は、N0.１の貫通孔２０を形成する際の熱の影響を受ける範囲やN0.２の貫通孔２０を形成する際の熱の影響を受ける範囲の境界を示す。
【００１７】
図１、図４及び図５において、貫通孔２０は、パターン１２，１２・・が形成された基板１０の一面側にレーザ光１８を照射して形成している。このため、パターン１２，１２・・が形成された基板１０の一面側には、レーザドロス２２が形成されており、付着物２０ａが付着された基板１０の他面側に比較して汚れている。
この様に、基板１０の一面側に形成されたレーザドロス２２は、Niめっき皮膜１６を剥離して除去しているが、レーザドロス２２を除去しても、レーザドロス２２が形成された貫通孔２０の開口周縁近傍は、他の部分よりも汚くなり易い。
このため、図６（ａ）に示す様に、パターン１２等が形成されていない基板１０の他面側にレーザ光１８を照射して貫通孔２０を形成することによって、基板１０のパターン１２，１２・・が形成された一面側にレーザドロス２２を形成することなく、基板１０に貫通孔２０を形成できる。
また、パターン１２等が形成されていない基板１０の他面側からレーザ光１８を照射して貫通孔２０を形成することにより、基板１０の一面側に形成されているパターン１２に対する熱の影響も緩和できる。
【００１８】
図６（ａ）に示す様に、基板１０の他面側からレーザ１８を照射し、基板１０の一面側の所定個所に開口する貫通孔２０を形成するには、貫通孔２０を形成する個所の位置決めを行う基板１０の他面側で行う必要がある。このため、図６（ｂ）に示す様に、基板１０から切り離される枠体部２８の所定個所に、基板１０の一面側から位置決め用貫通孔３０ａ，３０ｂを形成しておくことが好ましい。かかる位置決め用貫通孔３０ａ，３０ｂを基準として、基板１０の他面側からでも、貫通孔２０を形成すべき個所を、レーザ照射口の真下に位置決めできるからである。
図６（ａ）に示す様に、基板１０の他面側からレーザ１８を照射し、基板１０の一面側の所定個所に開口する貫通孔２０を形成する際にも、図４に示す様に、基板１０に貫通孔２０を形成する個所に対応する部分に、飛散物の反射防止手段としての空間部２６が形成されたステージ２４を使用することが好ましい。
また、基板１０をステージ２４に沿って移動する駆動部と、この駆動部を制御し、基板１０の貫通孔２０を形成する個所とステージ２４の空間部２６とを一致させるように、基板１０を移動する制御部とを具備する飛散物の反射防止手段を設けることにより、複数個の貫通孔２０，２０・・を効率よく形成できる。
【００１９】
以上、説明してきた図１〜図６までは、貫通孔２０を形成する場合について説明してきたが、基板１０に凹部を形成する場合にも、本発明を適用できる。
つまり、図１（ｄ）に示す様に、基板１０の一面側にレーザ光１８を照射し、所定深さの凹部２０ａを形成したとき、レーザ光１８の照射を停止することにより、図７（ａ）に示す様に、基板１０に凹部２０ａを形成できる。
しかし、形成された凹部２０ａの開口周縁近傍には、レーザドロス２２が形成され、凹部２０ａの内壁面及び底面には、付着物２２ａが付着している。
このため、Niめっき皮膜１６を、Niめっき皮膜剥離用液に基板１０を浸漬して剥離することにより、凹部２０ａの開口周縁近傍に形成されたレーザドロス２２を除去できる［図７（ｂ）］。
更に、凹部２０ａの内壁面及び底面に付着する付着物２０ａは、付着物２０ａの除去液、例えば苛性カリ（ＫＯＨ）溶液に基板１０を浸漬することにより除去し、清浄な凹部２０ａを形成できる［図７（ｃ）］。
尚、図１〜図７に示す保護膜としてのSiO2膜１４に代えて、ポリイミド膜等の樹脂膜を保護膜に形成してもよい。
【００２０】
【発明の効果】
本発明によれば、レーザ光の照射で貫通孔状や凹部状の穴をシリコン基板に形成する際に、加工中のシリコン基板の放熱性を向上し、形成された貫通孔等の穴の開口周縁に形成された堆積物や穴の内壁面に付着した付着物を容易に清掃し、清浄な貫通孔や凹部を形成できる。
その結果、シリコン基板に、プラズマ加工に比較して安価なレーザ加工によって清浄な貫通孔や凹部を形成でき、複数個の半導体チップを厚み方向に積層した、例えば三次元ＭＣＰ等を容易に形成できる。
【図面の簡単な説明】
【図１】 本発明に係るシリコン基板の穴形成方法のうち、シリコン基板に貫通孔を形成する形成方法を説明する工程図である。
【図２】 貫通孔が形成されたシリコン基板にスルーホールヴィア及びパターンを形成する形成方法を説明する工程図である。
【図３】 スルーホールヴィア及びパターンが形成された複数枚のシリコン基板を用いて形成した三次元ＭＣＰを説明する部分断面図である。
【図４】 シリコン基板に貫通孔を形成する形成方法の他の例を説明する説明図である。
【図５】 本発明に係るシリコン基板に貫通孔を形成する形成方法の他の例を説明する説明図である。
【図６】 本発明に係るシリコン基板に貫通孔を形成する形成方法の他の例を説明する説明図である。
【図７】 本発明に係るシリコン基板の穴形成方法のうち、シリコン基板に凹部を形成する形成方法を説明する工程図である。
【図８】 三次元ＭＣＰの概略を説明する概略図である。
【図９】 レーザ光の照射によりシリコン基板に貫通孔を形成する従来方法を説明するための説明図である。
【図１０】 図９に示す従来方法で形成した貫通孔の状態を説明する説明図である。
【符号の説明】
１０ シリコン基板
１２ パターン
１４ SiO2膜（保護膜）
１６ Niめっき皮膜（金属めっき皮膜）
１８ レーザ光
２０ａ 凹部
２０ 貫通孔
２２ａ 付着物
２２ レーザドロス（堆積物）
２４ ステージ
２５ 小孔
２６ 空間部
３０ａ，３０ｂ 位置決め用貫通孔
【発明の属する技術分野】
本発明はシリコン基板の穴形成方法に関し、更に詳細には一面側にパターンが形成されたシリコン基板にレーザ光を照射して貫通孔又は凹部を形成するシリコン基板の穴形成方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に伴なって、パッケージ内に複数個の半導体チップを配置したマルチチップパッケージ（ＭＣＰ）とし、半導体装置の高性能化と小型化とが図られている。
特に、複数個の半導体チップを厚み方向に積層した図８に示す三次元ＭＣＰは、複数個の半導体チップを平面方向に配設した二次元ＭＣＰに比較して、電気機器の小型化の寄与が大きいため、盛んに検討されている（特開２００１−９４０３９、特開平１０−１６３４１１号公報等参照）。
かかる三次元ＭＣＰでは、積層した半導体チップを相互に電気的に接続することを要するが、図８に示す様に、半導体チップ１００，１００，１００を相互にヴィア１０２で電気的に接続することが、半導体チップ１００，１００，１００を相互にワイヤで電気的に接続する場合に比較して、集積効率、実装効率等を向上できる。
ところで、図８に示す様に、半導体チップ１００，１００，１００の相互をヴィア１０２で電気的に接続するには、半導体チップ１００に貫通孔１０４を形成することが必要である。
従来、半導体チップ１００の様な、実質的にシリコンから成るシリコン基板にヴィア形成用の貫通孔等の穴を形成する穴形成方法には、プラズマ加工を用いた穴形成方法やレーザ加工を用いた穴形成方法がある。
【０００３】
【発明が解決しようとする課題】
かかる穴形成方法のうち、プラズマ加工による穴形成方法によれば、貫通孔等の穴の内壁面等に付着している付着物が極めて少ない清浄な穴をシリコン基板に形成できる。
しかしながら、プラズマ加工による穴形成方法は、貫通孔等の穴の形成コストが高くなり、低コストでシリコン基板に穴を形成できる穴形成方法が要請されている。
一方、レーザ加工によるシリコン基板の穴形成方法によれば、プラズマ加工による穴形成方法に比較して、シリコン基板に低コストで貫通孔等の穴を形成できるが、清浄な貫通孔等の穴を形成できない。
つまり、レーザ加工によるシリコン基板の穴形成方法では、図９に示す如く、ステージ２０２に真空吸着されたシリコン基板２００に、レーザ光２０４を照射すると、シリコン基板２００に形成される凹部２０６ａが次第に深くなり、図１０に示す様に、遂には貫通孔２０６がシリコン基板２００に形成される。
この様にして形成された貫通孔２０６には、そのレーザ２０４の照射側の開口周縁近傍には、レーザ光２０４の照射によってシリコン基板２００から飛散した飛散物が付着・堆積して堆積物（レーザドロス）２０８が形成されている。
更に、飛散物は、貫通孔２０６の内壁及びステージ２０２に載置したシリコン基板２００の載置面にも付着して付着物となっている。
【０００４】
かかるレーザドロス２０８や付着物を放置すると、後工程でシリコン基板２００から剥離し、異物となって製品の信頼性等を低下させ易い。
このレーザドロス２０８や付着物は、苛性カリ(KOH)溶液でシリコン基板２００を洗浄することによって除去可能ではあるが、苛性カリ(KOH)溶液での洗浄中に、シリコン基板２００の一面側に形成したパターン２１０を損傷するおそれがある。
また、レーザ光２０４の照射で貫通孔２０６を形成すると、貫通孔２０６の形成中に、熱がシリコン基板２００内に蓄熱されてパターン２１０が熱損傷を受けるおそれもある。
従って、従来は、レーザ加工によるシリコン基板の穴形成方法は、工業的に採用されていない。
しかしながら、レーザ加工によるシリコン基板の穴形成方法は、プラズマ加工による穴形成方法に比較して、シリコン基板に低コストで貫通孔等の穴を形成できるため、レーザ加工中のシリコン基板２００の放熱性を向上でき、形成された貫通孔等の穴の開口周縁に形成されたレーザドロス２０８や穴の内壁面に付着した付着物を容易に清掃できるならば、工業的に採用され易い。
そこで、本発明の課題は、加工中の放熱性を向上し、形成された貫通孔等の穴の開口周縁に形成された堆積物や穴の内壁面に付着した付着物を容易に清掃可能とし得るレーザ加工によるシリコン基板の穴形成方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明者は、前記課題を解決すべく、シリコン基板２００のパターン形成面に、苛性カリ溶液に対して安定な酸化ケイ素（SiO2）から成る保護膜を形成し、この保護膜の上面を含むシリコン基板２００の全面にニッケル（Ni）めっき皮膜を形成した後、レーザ光２０４を照射して貫通孔２０６を形成した。その結果、レーザ加工中に熱によるパターン２１０の損傷のおそれを解消できること、レーザ加工によって形成した貫通孔２０６を容易に洗浄でき、清浄な貫通孔２０６を形成できることを見出し、本発明に到達した。
すなわち、本発明は、一面側にパターンが形成されたシリコン基板にレーザ光を照射して貫通孔又は凹部を形成する際に、該シリコン基板のパターン形成面に、前記パターンを保護する保護膜を形成した後、前記保護膜の上面を含むシリコン基板の全面に、前記保護膜と密着する金属めっき皮膜を形成し、次いで、前記保護膜及び金属めっき皮膜で覆われたシリコン基板の所定個所にレーザ光を照射し、前記シリコン基板に貫通孔又は凹部を形成した後、前記貫通孔又は凹部の開口周縁で且つ前記金属めっき皮膜上に堆積した堆積物を、前記金属めっき皮膜を剥離して除去し、更に、前記貫通孔又は凹部の内壁面に付着した付着物を、前記保護膜を損傷することのない除去液により除去することを特徴とするシリコン基板の穴形成方法にある。
【０００６】
かかる本発明において、保護膜として、酸化ケイ素（SiO2）膜を形成することにより、保護膜を絶縁膜としても利用でき、金属めっき皮膜として、ニッケル（Ni）めっき皮膜を形成することにより、保護膜としての酸化ケイ素（SiO2）膜との密着性を良好にできる。
更に、貫通孔又は凹部の内壁面に付着している付着物を除去する除去液を、苛性カリ(KOH）溶液とすることにより、付着物を容易に除去できる。
また、シリコン基板に複数個の貫通孔又は凹部を順次レーザ光を照射して形成する際に、先に形成した貫通孔又は凹部の形成中に発生した熱の影響を受けないように、次の貫通孔又は凹部を形成する位置又は時間間隔を調整することにより、シリコン基板内に蓄熱されることを防止できる。
【０００７】
かかる本発明においても、シリコン基板をステージに載置しレーザ光を照射して貫通孔を形成する際に、前記貫通孔が貫通したとき、前記レーザ光のシリコン基板への照射によって発生した飛散物が前記ステージの載置面に反射してシリコン基板に付着されるが、この飛散物の反射防止手段が設けられているステージを用いることにより、飛散物がステージの載置面に反射してシリコン基板に付着されることを防止できる。
更に、シリコン基板に複数個の通孔を形成した後、前記貫通孔の各々にレーザ光を再度照射することにより、貫通孔に入り込んだ飛散物を除去できる。
また、シリコン基板に貫通孔を形成する際に、パターンが形成されていない前記シリコン基板の他面側からレーザ光を照射して貫通孔を形成することにより、シリコン基板のパターン形成面側に形成されるレーザドロスを少なくできる。
【０００８】
本発明によれば、シリコン基板の全面に金属めっき皮膜が形成された状態でレーザ加工を施すため、シリコン基板の放熱性を向上でき、レーザ加工中に発生した熱をシリコン基板から速やかに放熱できる。このため、レーザ加工中にシリコン基板に蓄熱されることに因り、形成されたパターンが熱損傷を受けるおそれを解消できる。
更に、金属めっき皮膜をレーザ加工後に剥離するため、レーザ加工中に貫通孔等の穴の開口周縁近傍に形成された堆積物（レーザドロス）等を除去できる。
また、シリコン基板のパターン形成面が、レーザ加工中にシリコン基板に付着した付着物を除去する除去液に対して安定な保護膜で保護されている。このため、レーザ加工後に除去液でシリコン基板を洗浄して形成された貫通孔等の内壁面を清浄する場合にも、シリコン基板に形成されたパターンが損傷されるおそれを解消できる。
この様に、本発明によれば、レーザ加工中のシリコン基板の放熱性を向上でき、レーザ加工によって形成された貫通孔等の開口周縁近傍に飛散物が付着・蓄積して成るレーザドロスや貫通孔等の内壁面に付着した付着物を容易に清掃できるため、清浄な貫通孔等をレーザ加工によって容易に形成できる。
【０００９】
【発明の実施の形態】
本発明に係るシリコン基板の穴形成方法の一例を図１に示す。図１に示す穴形成方法では、シリコン基板に貫通孔を形成する場合を示した。
先ず、シリコン基板１０のパターン１２，１２・・が形成された一面側（パターン形成面）に、保護膜として酸化ケイ素（SiO2）膜１４を形成する［図１（ａ）、（ｂ）］。このSiO2膜１４は、シリコン基板１０（以下、単に基板１０と称することがある）のパターン形成面に、ＣＶＤ法やSiO2溶液をスピナー等で塗布する塗布法により形成でき、その厚さは、パターン１２，１２・・を覆うことのできる厚さとする。
更に、シリコン基板１０の他面側を研磨し、シリコン基板１０の厚さを５０〜３００μｍ程度とした後、シリコン基板１０に形成したSiO2膜１４の上面及び基板１０の他面側を含む全面に、ニッケル(Ni)めっき皮膜１６を形成する［図１（ｃ）］。このNiめっき皮膜１６は、無電解Niめっきによって形成でき、必要に応じて電解Niめっきを施してもよく、その厚さを０．１〜１．０μｍ程度とすることが好ましい。
【００１０】
次いで、パターン形成面に保護膜として形成されたSiO2膜１４の上面を含む全面がNiめっき皮膜１６で覆われた基板１０の一面側の所定個所に、レーザ光１８を照射して凹部２０ａを形成する［図１（ｄ）］。この際に、基板１０を、図９に示す様に、ステージ２０２に真空吸着してレーザ光１８の照射を行い、レーザ光１８としては、ＹＡＧレーザ、エキシマレーザ或いは炭酸ガスレーザ等を使用できる。
この様に、レーザ光１８をシリコン基板１０の一面側に照射すると、シリコン基板１０の照射部分は、その部分を形成していたＳｉがレーザ光１８のエネルギーによって飛散され、凹部２０ａを形成する。引き続き、凹部２０ａの底面にレーザ光１８の照射を続行すると、凹部２０ａの底部が抉られて凹部２０ａの深さが次第に深くなる。
一方、抉られた凹部２０ａの底部を形成していたＳｉは、レーザ光１８のエネルギーによって飛散されて飛散物となり、凹部２０ａの開口周縁近傍に付着・堆積して堆積物（レーザドロス）２２を形成する。このレーザドロス２２は、凹部２０ａの深さが深くなるに従って成長する。
【００１１】
シリコン基板１０の一面側の同一個所にレーザ光１８の照射を続行すると、凹部２０ａが次第に深くなり、終には凹部２０ａの底部がレーザ光１８で破られて貫通孔（スルーホール）２０を形成する［図１（ｅ）］。
この様に、貫通孔２０が形成されるまで連続してレーザ光１８を照射することによって、基板１０が昇温されるが、熱はNiめっき皮膜１６により速やかに放熱されるため、パターン１１２，１２・・に大きな影響を与える程、基板１０に蓄熱されることを回避できる。
また、形成された貫通孔２０の基板１０の一面側には、貫通孔２０の開口周縁近傍にレーザドロス２２が形成されており、基板１０の他面側にも、貫通孔２０の開口周縁近傍に付着物２０ａが付着し、貫通孔２０の内壁面にも、付着物２０ａが付着している。
かかる付着物２０ａは、凹部２０ａの底部を形成していたＳｉがレーザ光１８のエネルギーによって飛散されて飛散物となり、基板１０の他面側及び貫通孔２０の内壁面に再付着したものである。
【００１２】
このレーザドロス２２や付着物２０ａを放置しておくと、後工程で基板１０から剥離し、異物となって製品の信頼性等を低下させ易い。
このため、SiO2膜１４の上面を含む基板１０の全面を覆っているNiめっき皮膜１６を剥離することにより、基板１０の一面側に形成されたレーザドロス２２及び基板１０の他面側に付着された付着物２０ａも除去できる［図１（ｆ）］。かかるNiめっき皮膜１６の剥離は、通常使用されているNiめっき皮膜剥離用液を用いて行うことができる。
また、貫通孔２０の内壁面に付着している付着物２０ａは、Niめっき皮膜１６の剥離でも充分に除去できないため、付着物２０ａの除去液、例えば苛性カリ（ＫＯＨ）溶液で除去することにより、清浄な貫通孔２０を形成できる［図１（ｇ）］。かかる除去液に基板１０を浸漬しても、パターン１２，１２・・等は、保護膜としてのSiO2膜１４により保護しているため、損傷を受けることはない。
尚、SiO2膜１４は、以後の工程で絶縁膜として利用できるため、剥離することは要しない。
【００１３】
この様にして基板１０に形成した清浄な貫通孔２０をヴィアとするには、例えば貫通孔２０の内壁面及びSiO2膜１４の表面を含む基板１０の全面に、SiO2膜１４よりも薄いSiO2膜１４ａをＣＶＤ法等によって形成する［図２（ａ）］。
更に、SiO2膜１４ａの表面に無電解銅めっきを施して銅薄膜３２ａを形成［図２（ｂ）］した後、レジスト３４を塗布してパターニングし、銅薄膜３２ａを給電層として電解銅めっきを施し、貫通孔２０の内壁面及びシリコン基板１０の両面側の各々に銅層３２を形成してスルーホールヴィア及びパターンを形成する［図２（ｃ）］。
その後、レジスト３４を除去して露出した銅薄膜３２ａをエッチング等によって除去することにより、スルーホールヴィア及びパターンが形成されたシリコン基板５０を得ることができる［図２（ｄ）］。
この様に、スルーホールヴィア及びパターンが形成された複数枚のシリコン基板５０ａ，５０ｂを、図３に示す様に、シリコン基板５０ａ，５０ｂ・・相互間及び実装基板３６との間をはんだ又は金から成るバンプ３４，３４・・によって電気的に接続しつつ積層することによって、三次元マルチチップパッケージ（ＭＣＰ）を得ることができる。
尚、図２においては、めっきでスルーホールヴィアを形成していたが、導電性ペーストを充填してヴィアを形成してもよい。
【００１４】
図１（ａ）〜（ｇ）において、貫通孔２０が貫通した際に、図１（ｅ）に示す様に、基板１０の他面側にも、貫通孔２０の開口周縁近傍に付着物２０ａが付着する。この現象は、基板１０を、図９に示す様に、ステージ２０２に真空吸着してレーザ光１８を照射することによって発生する。つまり、レーザ光１８によって凹部２０ａの底部を基板１０の他面側に突き出して貫通孔２０を形成した際に、レーザ光１８の凹部２０ａの底部への照射によって発生した飛散物が、ステージ２０２の載置面に反射して基板１０の他面側に付着するからである。
このため、基板１０を載置するステージとして、飛散物の反射防止手段が設けられているステージを用いることによって、飛散物の基板１０の他面側への付着を防止できる。この飛散物の反射防止手段が設けられているステージとしては、例えば図４に示す様に、基板１０に貫通孔２０を形成する個所に対応する部分に、空間部２６が形成されたステージ２４を使用できる。
かかる図４に示すステージ２４に載置され、ステージ２４の空間部２６に対応する基板１０の所定個所にレーザ光１８を照射して貫通孔２０を形成する際に、凹部２０ａの底部がレーザ１８によって破られたとき、凹部２０ａ内の飛散物はステージ２４の空間部２６内に吹出し、基板１０の他面側に広がることを防止でき、基板１０の他面側に飛散物が付着することを防止できる。
【００１５】
基板１０に複数個の貫通孔２０，２０・・を形成する場合には、基板１０をステージ２４に沿って移動する駆動部と、この駆動部を制御し、基板１０の貫通孔２０を形成する個所とステージ２４の空間部２６とを一致させるように、基板１０を移動する制御部とを具備する飛散物の反射防止手段を設けることにより、基板１０の他面側に飛散物が付着することを可及的に防止できる。
この様に、基板１０の貫通孔２０を形成する個所とステージ２４の空間部２６とが一致したとき、ステージ２４に形成された小孔２５，２５・・内を減圧状態として基板１０をステージ２４に吸着し、次いで、レーザ光１８を照射して貫通孔２０を形成する。
ここで、基板１０に複数個の貫通孔２０を形成する際に、既に貫通した貫通孔２０の近傍に新たな貫通孔２０を形成するとき、レーザ光１８の照射で飛散した飛散物が既に形成した貫通した貫通孔２０内に入り込むことがある。このため、全ての貫通孔２０，２０・・を形成した後、再度、貫通孔２０，２０・・の各々にレーザ光１８を照射することにより、貫通孔２０内に入り込んだ飛散物を除去でき、貫通孔２０を形成した後の掃除を容易とすることができる。
【００１６】
また、複数個の貫通孔２０，２０・・をレーザ光１８の照射で形成する場合、図５（ａ）に示す様に、複数個の貫通孔２０，２０・・を一方から他方に順次形成するとき［図５（ａ）の矢印の方向に、順次形成するとき］は、基板１０がNiめっき皮膜１６で覆われて放熱性が向上されていても、基板１０内に蓄熱されることがある。
この場合には、図５（ｂ）に示す様に、例えば基板１０にN0.１の貫通孔２０をレーザ光１８の照射で形成した後、N0.１の貫通孔２０を形成する際の熱の影響を受けない個所に、N0.２の貫通孔２０を形成する。
この様に、先に形成した貫通孔２０の熱の影響を受けない個所に、次の貫通孔２０を形成することによって、基板１０に蓄熱することによる弊害を防止できる。
ここで、先に形成した貫通孔２０の熱の影響を受ける個所に、次の貫通孔２０を形成することを要する場合には、次の貫通孔２０の形成開始を遅らせ、先に形成した貫通孔２０の熱が放熱されることを待って、次の貫通孔２０を形成することが好ましい。
尚、図５（ａ）に示す点線は、N0.１の貫通孔２０を形成する際の熱の影響を受ける範囲やN0.２の貫通孔２０を形成する際の熱の影響を受ける範囲の境界を示す。
【００１７】
図１、図４及び図５において、貫通孔２０は、パターン１２，１２・・が形成された基板１０の一面側にレーザ光１８を照射して形成している。このため、パターン１２，１２・・が形成された基板１０の一面側には、レーザドロス２２が形成されており、付着物２０ａが付着された基板１０の他面側に比較して汚れている。
この様に、基板１０の一面側に形成されたレーザドロス２２は、Niめっき皮膜１６を剥離して除去しているが、レーザドロス２２を除去しても、レーザドロス２２が形成された貫通孔２０の開口周縁近傍は、他の部分よりも汚くなり易い。
このため、図６（ａ）に示す様に、パターン１２等が形成されていない基板１０の他面側にレーザ光１８を照射して貫通孔２０を形成することによって、基板１０のパターン１２，１２・・が形成された一面側にレーザドロス２２を形成することなく、基板１０に貫通孔２０を形成できる。
また、パターン１２等が形成されていない基板１０の他面側からレーザ光１８を照射して貫通孔２０を形成することにより、基板１０の一面側に形成されているパターン１２に対する熱の影響も緩和できる。
【００１８】
図６（ａ）に示す様に、基板１０の他面側からレーザ１８を照射し、基板１０の一面側の所定個所に開口する貫通孔２０を形成するには、貫通孔２０を形成する個所の位置決めを行う基板１０の他面側で行う必要がある。このため、図６（ｂ）に示す様に、基板１０から切り離される枠体部２８の所定個所に、基板１０の一面側から位置決め用貫通孔３０ａ，３０ｂを形成しておくことが好ましい。かかる位置決め用貫通孔３０ａ，３０ｂを基準として、基板１０の他面側からでも、貫通孔２０を形成すべき個所を、レーザ照射口の真下に位置決めできるからである。
図６（ａ）に示す様に、基板１０の他面側からレーザ１８を照射し、基板１０の一面側の所定個所に開口する貫通孔２０を形成する際にも、図４に示す様に、基板１０に貫通孔２０を形成する個所に対応する部分に、飛散物の反射防止手段としての空間部２６が形成されたステージ２４を使用することが好ましい。
また、基板１０をステージ２４に沿って移動する駆動部と、この駆動部を制御し、基板１０の貫通孔２０を形成する個所とステージ２４の空間部２６とを一致させるように、基板１０を移動する制御部とを具備する飛散物の反射防止手段を設けることにより、複数個の貫通孔２０，２０・・を効率よく形成できる。
【００１９】
以上、説明してきた図１〜図６までは、貫通孔２０を形成する場合について説明してきたが、基板１０に凹部を形成する場合にも、本発明を適用できる。
つまり、図１（ｄ）に示す様に、基板１０の一面側にレーザ光１８を照射し、所定深さの凹部２０ａを形成したとき、レーザ光１８の照射を停止することにより、図７（ａ）に示す様に、基板１０に凹部２０ａを形成できる。
しかし、形成された凹部２０ａの開口周縁近傍には、レーザドロス２２が形成され、凹部２０ａの内壁面及び底面には、付着物２２ａが付着している。
このため、Niめっき皮膜１６を、Niめっき皮膜剥離用液に基板１０を浸漬して剥離することにより、凹部２０ａの開口周縁近傍に形成されたレーザドロス２２を除去できる［図７（ｂ）］。
更に、凹部２０ａの内壁面及び底面に付着する付着物２０ａは、付着物２０ａの除去液、例えば苛性カリ（ＫＯＨ）溶液に基板１０を浸漬することにより除去し、清浄な凹部２０ａを形成できる［図７（ｃ）］。
尚、図１〜図７に示す保護膜としてのSiO2膜１４に代えて、ポリイミド膜等の樹脂膜を保護膜に形成してもよい。
【００２０】
【発明の効果】
本発明によれば、レーザ光の照射で貫通孔状や凹部状の穴をシリコン基板に形成する際に、加工中のシリコン基板の放熱性を向上し、形成された貫通孔等の穴の開口周縁に形成された堆積物や穴の内壁面に付着した付着物を容易に清掃し、清浄な貫通孔や凹部を形成できる。
その結果、シリコン基板に、プラズマ加工に比較して安価なレーザ加工によって清浄な貫通孔や凹部を形成でき、複数個の半導体チップを厚み方向に積層した、例えば三次元ＭＣＰ等を容易に形成できる。
【図面の簡単な説明】
【図１】 本発明に係るシリコン基板の穴形成方法のうち、シリコン基板に貫通孔を形成する形成方法を説明する工程図である。
【図２】 貫通孔が形成されたシリコン基板にスルーホールヴィア及びパターンを形成する形成方法を説明する工程図である。
【図３】 スルーホールヴィア及びパターンが形成された複数枚のシリコン基板を用いて形成した三次元ＭＣＰを説明する部分断面図である。
【図４】 シリコン基板に貫通孔を形成する形成方法の他の例を説明する説明図である。
【図５】 本発明に係るシリコン基板に貫通孔を形成する形成方法の他の例を説明する説明図である。
【図６】 本発明に係るシリコン基板に貫通孔を形成する形成方法の他の例を説明する説明図である。
【図７】 本発明に係るシリコン基板の穴形成方法のうち、シリコン基板に凹部を形成する形成方法を説明する工程図である。
【図８】 三次元ＭＣＰの概略を説明する概略図である。
【図９】 レーザ光の照射によりシリコン基板に貫通孔を形成する従来方法を説明するための説明図である。
【図１０】 図９に示す従来方法で形成した貫通孔の状態を説明する説明図である。
【符号の説明】
１０ シリコン基板
１２ パターン
１４ SiO2膜（保護膜）
１６ Niめっき皮膜（金属めっき皮膜）
１８ レーザ光
２０ａ 凹部
２０ 貫通孔
２２ａ 付着物
２２ レーザドロス（堆積物）
２４ ステージ
２５ 小孔
２６ 空間部
３０ａ，３０ｂ 位置決め用貫通孔
Claims (8)
- 一面側にパターンが形成されたシリコン基板にレーザ光を照射して貫通孔又は凹部を形成する際に、
該シリコン基板のパターン形成面に、前記パターンを保護する保護膜を形成した後、前記保護膜の上面を含むシリコン基板の全面に、前記保護膜と密着する金属めっき皮膜を形成し、
次いで、前記保護膜及び金属めっき皮膜で覆われたシリコン基板の所定個所にレーザ光を照射し、前記シリコン基板に貫通孔又は凹部を形成した後、
前記貫通孔又は凹部の開口周縁で且つ前記金属めっき皮膜上に堆積した堆積物を、前記金属めっき皮膜を剥離して除去し、
更に、前記貫通孔又は凹部の内壁面に付着した付着物を、前記保護膜を損傷することのない除去液により除去することを特徴とするシリコン基板の穴形成方法。 - 保護膜を、酸化ケイ素（SiO2）膜とする請求項１記載のシリコン基板の穴形成方法。
- 金属めっき皮膜を、ニッケル（Ni）めっき皮膜とする請求項１又は請求項２記載のシリコン基板の穴形成方法。
- 貫通孔又は凹部の内壁面に付着している付着物を除去する除去液を、苛性カリ(KOH）溶液とする請求項１〜３のいずれか一項記載のシリコン基板の穴形成方法。
- シリコン基板に複数個の貫通孔又は凹部を順次レーザ光を照射して形成する際に、先に形成した貫通孔又は凹部の形成中に発生した熱の影響を受けないように、次の貫通孔又は凹部を形成する位置又は時間間隔を調整する請求項１〜４のいずれか一項記載のシリコン基板の穴形成方法。
- シリコン基板をステージに載置しレーザ光を照射して貫通孔を形成する際に、前記貫通孔が貫通したとき、前記レーザ光のシリコン基板への照射によって発生した飛散物が前記ステージの載置面に反射してシリコン基板に付着されないように、前記飛散物の反射防止手段が設けられているステージを用いる請求項１〜５のいずれか一項記載のシリコン基板の穴形成方法。
- シリコン基板に複数個の貫通孔を形成した後、前記貫通孔の各々にレーザ光を再度照射する請求項１〜６のいずれか一項記載のシリコン基板の穴形成方法。
- シリコン基板に貫通孔を形成する際に、パターンが形成されていない前記シリコン基板の他面側からレーザ光を照射して貫通孔を形成する請求項１〜７のいずれか一項記載のシリコン基板の穴形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316762A JP3875867B2 (ja) | 2001-10-15 | 2001-10-15 | シリコン基板の穴形成方法 |
| EP02256928A EP1302979B1 (en) | 2001-10-15 | 2002-10-07 | Method of forming through-hole or recess in silicon substrate |
| US10/266,730 US6670269B2 (en) | 2001-10-15 | 2002-10-08 | Method of forming through-hole or recess in silicon substrate |
| CNB02146233XA CN1265438C (zh) | 2001-10-15 | 2002-10-15 | 在硅基片上形成通孔或凹陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316762A JP3875867B2 (ja) | 2001-10-15 | 2001-10-15 | シリコン基板の穴形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124154A JP2003124154A (ja) | 2003-04-25 |
| JP3875867B2 true JP3875867B2 (ja) | 2007-01-31 |
Family
ID=19134721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001316762A Expired - Fee Related JP3875867B2 (ja) | 2001-10-15 | 2001-10-15 | シリコン基板の穴形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6670269B2 (ja) |
| EP (1) | EP1302979B1 (ja) |
| JP (1) | JP3875867B2 (ja) |
| CN (1) | CN1265438C (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6908856B2 (en) * | 2003-04-03 | 2005-06-21 | Interuniversitair Microelektronica Centrum (Imec) | Method for producing electrical through hole interconnects and devices made thereof |
| US7345350B2 (en) | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
| US7101792B2 (en) * | 2003-10-09 | 2006-09-05 | Micron Technology, Inc. | Methods of plating via interconnects |
| US7358186B2 (en) * | 2003-12-12 | 2008-04-15 | Lam Research Corporation | Method and apparatus for material deposition in semiconductor fabrication |
| US7316063B2 (en) * | 2004-01-12 | 2008-01-08 | Micron Technology, Inc. | Methods of fabricating substrates including at least one conductive via |
| US7354863B2 (en) * | 2004-03-19 | 2008-04-08 | Micron Technology, Inc. | Methods of selectively removing silicon |
| JP4528100B2 (ja) * | 2004-11-25 | 2010-08-18 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP4977432B2 (ja) | 2006-10-17 | 2012-07-18 | 株式会社ディスコ | ヒ化ガリウムウエーハのレーザー加工方法 |
| WO2008123075A1 (ja) * | 2007-03-27 | 2008-10-16 | Advantest Corporation | 貫通エッチング方法及びコンタクタ製造方法 |
| TW200915505A (en) * | 2007-09-29 | 2009-04-01 | Kinik Co | Packaging carrier with high heat-dissipation and method for manufacturing the same |
| DE102008006745B3 (de) * | 2008-01-30 | 2009-10-08 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterstruktur |
| JP5147779B2 (ja) * | 2009-04-16 | 2013-02-20 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体パッケージの製造方法 |
| US7994062B2 (en) * | 2009-10-30 | 2011-08-09 | Sachem, Inc. | Selective silicon etch process |
| TWI392069B (zh) * | 2009-11-24 | 2013-04-01 | Advanced Semiconductor Eng | 封裝結構及其封裝製程 |
| US8455349B2 (en) * | 2010-04-28 | 2013-06-04 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
| TWI446420B (zh) | 2010-08-27 | 2014-07-21 | Advanced Semiconductor Eng | 用於半導體製程之載體分離方法 |
| TWI445152B (zh) | 2010-08-30 | 2014-07-11 | Advanced Semiconductor Eng | 半導體結構及其製作方法 |
| US9007273B2 (en) | 2010-09-09 | 2015-04-14 | Advances Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
| TWI434387B (zh) | 2010-10-11 | 2014-04-11 | Advanced Semiconductor Eng | 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法 |
| TWI527174B (zh) | 2010-11-19 | 2016-03-21 | 日月光半導體製造股份有限公司 | 具有半導體元件之封裝結構 |
| TWI445155B (zh) | 2011-01-06 | 2014-07-11 | Advanced Semiconductor Eng | 堆疊式封裝結構及其製造方法 |
| US8853819B2 (en) | 2011-01-07 | 2014-10-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor structure with passive element network and manufacturing method thereof |
| JPWO2013058169A1 (ja) * | 2011-10-20 | 2015-04-02 | 旭硝子株式会社 | 絶縁基板に貫通孔を形成する方法およびインターポーザ用の絶縁基板を製造する方法 |
| US8541883B2 (en) | 2011-11-29 | 2013-09-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having shielded conductive vias |
| US8975157B2 (en) | 2012-02-08 | 2015-03-10 | Advanced Semiconductor Engineering, Inc. | Carrier bonding and detaching processes for a semiconductor wafer |
| US8963316B2 (en) | 2012-02-15 | 2015-02-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and method for manufacturing the same |
| US8786060B2 (en) | 2012-05-04 | 2014-07-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
| US9153542B2 (en) | 2012-08-01 | 2015-10-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having an antenna and manufacturing method thereof |
| US8937387B2 (en) | 2012-11-07 | 2015-01-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor device with conductive vias |
| US8952542B2 (en) | 2012-11-14 | 2015-02-10 | Advanced Semiconductor Engineering, Inc. | Method for dicing a semiconductor wafer having through silicon vias and resultant structures |
| US9406552B2 (en) | 2012-12-20 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having conductive via and manufacturing process |
| US8841751B2 (en) | 2013-01-23 | 2014-09-23 | Advanced Semiconductor Engineering, Inc. | Through silicon vias for semiconductor devices and manufacturing method thereof |
| CA2894750C (en) | 2013-02-22 | 2021-12-14 | Allosource | Cartilage mosaic compositions and methods |
| US9978688B2 (en) | 2013-02-28 | 2018-05-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having a waveguide antenna and manufacturing method thereof |
| US9089268B2 (en) | 2013-03-13 | 2015-07-28 | Advanced Semiconductor Engineering, Inc. | Neural sensing device and method for making the same |
| US8987734B2 (en) | 2013-03-15 | 2015-03-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor wafer, semiconductor process and semiconductor package |
| EP2970882B1 (en) | 2013-03-15 | 2018-11-28 | AlloSource | Cell repopulated collagen matrix for soft tissue repair and regeneration |
| US9173583B2 (en) | 2013-03-15 | 2015-11-03 | Advanced Semiconductor Engineering, Inc. | Neural sensing device and method for making the same |
| KR101519314B1 (ko) * | 2013-10-18 | 2015-05-11 | 미쓰비시덴키 가부시키가이샤 | 가공 테이블용 지그, 가공 테이블용 지그의 제조 방법 및 레이저 가공 방법 |
| US9545691B2 (en) * | 2013-12-23 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company Limited | Method of removing waste of substrate and waste removing device thereof |
| CN108122820B (zh) * | 2016-11-29 | 2020-06-02 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
| CN111485239A (zh) * | 2019-01-29 | 2020-08-04 | 江苏三超金刚石工具有限公司 | 用于金刚石表面镍层退镀的化学退镀液及其退镀方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643611B2 (ja) * | 1973-03-22 | 1981-10-14 | ||
| JPS5388568A (en) * | 1977-01-13 | 1978-08-04 | Nec Corp | Laser scribing apparatus |
| JPS5388567A (en) * | 1977-01-13 | 1978-08-04 | Nec Corp | Laser scribing apparatus |
| US4437109A (en) * | 1980-11-07 | 1984-03-13 | General Electric Company | Silicon-on-sapphire body with conductive paths therethrough |
| US4445978A (en) * | 1983-03-09 | 1984-05-01 | Rca Corporation | Method for fabricating via connectors through semiconductor wafers |
| JPS6028991U (ja) * | 1983-08-02 | 1985-02-27 | 日本電気株式会社 | レ−ザ加工装置 |
| JPS62101390A (ja) * | 1985-10-25 | 1987-05-11 | Olympus Optical Co Ltd | 高精細レ−ザ加工素材及びその加工法 |
| JPS62142486U (ja) * | 1985-11-12 | 1987-09-08 | ||
| US5493096A (en) * | 1994-05-10 | 1996-02-20 | Grumman Aerospace Corporation | Thin substrate micro-via interconnect |
| US5631190A (en) * | 1994-10-07 | 1997-05-20 | Cree Research, Inc. | Method for producing high efficiency light-emitting diodes and resulting diode structures |
| US5646067A (en) * | 1995-06-05 | 1997-07-08 | Harris Corporation | Method of bonding wafers having vias including conductive material |
| JP2871636B2 (ja) * | 1996-11-29 | 1999-03-17 | 日本電気株式会社 | Ｌｓｉモジュールとその製造方法 |
| EP0926723B1 (en) * | 1997-11-26 | 2007-01-17 | STMicroelectronics S.r.l. | Process for forming front-back through contacts in micro-integrated electronic devices |
| JP3810204B2 (ja) * | 1998-03-19 | 2006-08-16 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2000052074A (ja) * | 1998-08-06 | 2000-02-22 | Shinozaki Seisakusho:Kk | レーザ加工方法、レーザ加工物、粒状体選別器、及びインクジェット式プリンタのヘッド部 |
| AU1687300A (en) * | 1998-12-16 | 2000-07-03 | Seiko Epson Corporation | Semiconductor chip, semiconductor device, circuit board and electronic equipmentand production methods for them |
| JP2000246475A (ja) * | 1999-02-25 | 2000-09-12 | Seiko Epson Corp | レーザ光による加工方法 |
| JP2000246474A (ja) * | 1999-02-25 | 2000-09-12 | Seiko Epson Corp | レーザ光による加工方法 |
| JP4547728B2 (ja) * | 1999-03-29 | 2010-09-22 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JP3775129B2 (ja) * | 1999-09-21 | 2006-05-17 | セイコーエプソン株式会社 | 半導体チップの接続方法 |
| JP3750444B2 (ja) * | 1999-10-22 | 2006-03-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| TW490820B (en) * | 2000-10-04 | 2002-06-11 | Advanced Semiconductor Eng | Heat dissipation enhanced ball grid array package |
| JP3817453B2 (ja) * | 2001-09-25 | 2006-09-06 | 新光電気工業株式会社 | 半導体装置 |
-
2001
- 2001-10-15 JP JP2001316762A patent/JP3875867B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-07 EP EP02256928A patent/EP1302979B1/en not_active Expired - Fee Related
- 2002-10-08 US US10/266,730 patent/US6670269B2/en not_active Expired - Lifetime
- 2002-10-15 CN CNB02146233XA patent/CN1265438C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1302979B1 (en) | 2007-07-25 |
| JP2003124154A (ja) | 2003-04-25 |
| EP1302979A3 (en) | 2004-03-24 |
| US20030073299A1 (en) | 2003-04-17 |
| CN1265438C (zh) | 2006-07-19 |
| US6670269B2 (en) | 2003-12-30 |
| EP1302979A2 (en) | 2003-04-16 |
| CN1412821A (zh) | 2003-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3875867B2 (ja) | シリコン基板の穴形成方法 | |
| KR100741864B1 (ko) | 반도체장치의 제조방법 | |
| JP4893965B2 (ja) | アルミニウム、銅、およびタングステンの構造の選択的ニッケルめっき | |
| KR100999907B1 (ko) | 실리콘 기판의 스루홀 플러깅 방법 | |
| KR100658547B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3352352B2 (ja) | めっき装置、めっき方法およびバンプの形成方法 | |
| US9362173B2 (en) | Method for chip package | |
| US10573610B2 (en) | Method for wafer level packaging | |
| US11521937B2 (en) | Package structures with built-in EMI shielding | |
| WO2008054660A2 (en) | Wafer-level fabrication of lidded chips with electrodeposited dielectric coating | |
| US20230148220A1 (en) | Semiconductor device packages | |
| WO2016039223A1 (ja) | 構造体及びその製造方法 | |
| JP4181807B2 (ja) | レーザ加工方法 | |
| US11823891B2 (en) | Backside metallized compound semiconductor device and method for manufacturing the same | |
| WO2015031096A1 (en) | Wafer dicing method for improving die packaging quality | |
| KR100927778B1 (ko) | 반도체 패키지 제조 방법 | |
| JP4797368B2 (ja) | 半導体装置の製造方法 | |
| KR20160016479A (ko) | 포토레지스트 박리 방법 | |
| JP3077666B2 (ja) | 半導体装置の製造方法 | |
| JP2004303915A (ja) | 半導体装置の製造方法 | |
| US6926818B1 (en) | Method to enhance the adhesion between dry film and seed metal | |
| JP2003229381A (ja) | 半導体装置の製造方法 | |
| KR20240052980A (ko) | 반도체 디바이스 패키지들을 위한 보강재 프레임 | |
| JPH033334A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |