JP2001244214A - シリサイド膜を備えた半導体素子の製造方法 - Google Patents
シリサイド膜を備えた半導体素子の製造方法Info
- Publication number
- JP2001244214A JP2001244214A JP2001013026A JP2001013026A JP2001244214A JP 2001244214 A JP2001244214 A JP 2001244214A JP 2001013026 A JP2001013026 A JP 2001013026A JP 2001013026 A JP2001013026 A JP 2001013026A JP 2001244214 A JP2001244214 A JP 2001244214A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- silicide film
- fluorine
- semiconductor device
- reaction layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 73
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000000034 method Methods 0.000 claims abstract description 105
- 239000007789 gas Substances 0.000 claims abstract description 102
- 238000004140 cleaning Methods 0.000 claims abstract description 81
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 80
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 79
- 239000010703 silicon Substances 0.000 claims abstract description 79
- 238000006243 chemical reaction Methods 0.000 claims abstract description 54
- 238000000137 annealing Methods 0.000 claims abstract description 53
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 48
- 239000011737 fluorine Substances 0.000 claims abstract description 48
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 48
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000008016 vaporization Effects 0.000 claims abstract description 5
- 230000008569 process Effects 0.000 claims description 67
- 239000000463 material Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000002156 mixing Methods 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims 4
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 5
- 210000002381 plasma Anatomy 0.000 abstract 2
- 238000009834 vaporization Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 131
- 239000010410 layer Substances 0.000 description 23
- 238000000151 deposition Methods 0.000 description 13
- 239000000356 contaminant Substances 0.000 description 12
- 238000005108 dry cleaning Methods 0.000 description 12
- 239000012495 reaction gas Substances 0.000 description 12
- 238000012805 post-processing Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000001816 cooling Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000011068 loading method Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 239000000112 cooling gas Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000498 cooling water Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000003028 elevating effect Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 229910017435 S2 In Inorganic materials 0.000 description 1
- 229910004074 SiF6 Inorganic materials 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32192—Microwave generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32357—Generation remote from the workpiece, e.g. down-stream
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 シリサイド膜を備えた半導体素子の製造方法
を提供する。 【解決手段】 シリコン基板上に形成された絶縁膜を蝕
刻してシリコン基板の一部を露出させるコンタクトホー
ルを形成した後、プラズマ状態の水素ガス及びフッ素系
ガスを供給してシリコン基板の露出面を洗浄する。次い
で、コンタクトホール内のシリコン基板面にシリサイド
膜を形成し、再びプラズマ状態の水素ガス及びフッ素系
ガスを供給して前記シリサイド膜の表面を洗浄した後、
シリサイド膜の形成されたコンタクトホール内に金属膜
を充填する。前記洗浄段階はプラズマ状態の水素ガス及
びフッ素系ガスを供給して前記シリコン基板の露出面に
形成された酸化膜と化学的に反応させて反応層を形成す
る段階及び前記反応層を気化して除去できるようにアニ
ーリングする段階よりなる。
を提供する。 【解決手段】 シリコン基板上に形成された絶縁膜を蝕
刻してシリコン基板の一部を露出させるコンタクトホー
ルを形成した後、プラズマ状態の水素ガス及びフッ素系
ガスを供給してシリコン基板の露出面を洗浄する。次い
で、コンタクトホール内のシリコン基板面にシリサイド
膜を形成し、再びプラズマ状態の水素ガス及びフッ素系
ガスを供給して前記シリサイド膜の表面を洗浄した後、
シリサイド膜の形成されたコンタクトホール内に金属膜
を充填する。前記洗浄段階はプラズマ状態の水素ガス及
びフッ素系ガスを供給して前記シリコン基板の露出面に
形成された酸化膜と化学的に反応させて反応層を形成す
る段階及び前記反応層を気化して除去できるようにアニ
ーリングする段階よりなる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に係り、特にシリサイド膜を備えたコンタクト構造及
びゲート構造の製造方法に関する。
法に係り、特にシリサイド膜を備えたコンタクト構造及
びゲート構造の製造方法に関する。
【０００２】
【従来の技術】半導体集積回路のパターンが益益微細化
されるにつれ、配線と関連した抵抗（Resistance）及び
キャパシタンス（Capacitance）の減少に対する要求が
さらに強くなっている。このような配線のＲＣ時定数
は、特にＭＯＳ構造において回路の動作速度と密接に関
連しているものであって、一般に配線の抵抗（Ｒ）が小
さく電気伝導性に優れたアルミニウムを配線材料として
使用してきた。しかし、アルミニウムは溶融点が低いた
めに５００℃以上の温度で酸化工程やアニーリング工程
などを行えない短所がある。これを克服するために提案
されたのが低い電気抵抗を有し、熱的安定性に優れたシ
リサイドである。シリサイドは低抵抗物質の耐火金属
（Refractory Metal）とシリコンとの結合物（ＭＳ
ｉx）であって、低い電気抵抗を有しながら高温下でも
熱的安定性、加工性に優れるだけでなく、アルミニウム
との接着性に優れ、エレクトロマイグレーション（elec
tro migration）抵抗性に優れるために魅力的な材料と
して、代表的に半導体素子のコンタクト構造とゲート構
造とに使われている。
されるにつれ、配線と関連した抵抗（Resistance）及び
キャパシタンス（Capacitance）の減少に対する要求が
さらに強くなっている。このような配線のＲＣ時定数
は、特にＭＯＳ構造において回路の動作速度と密接に関
連しているものであって、一般に配線の抵抗（Ｒ）が小
さく電気伝導性に優れたアルミニウムを配線材料として
使用してきた。しかし、アルミニウムは溶融点が低いた
めに５００℃以上の温度で酸化工程やアニーリング工程
などを行えない短所がある。これを克服するために提案
されたのが低い電気抵抗を有し、熱的安定性に優れたシ
リサイドである。シリサイドは低抵抗物質の耐火金属
（Refractory Metal）とシリコンとの結合物（ＭＳ
ｉx）であって、低い電気抵抗を有しながら高温下でも
熱的安定性、加工性に優れるだけでなく、アルミニウム
との接着性に優れ、エレクトロマイグレーション（elec
tro migration）抵抗性に優れるために魅力的な材料と
して、代表的に半導体素子のコンタクト構造とゲート構
造とに使われている。
【０００３】一般の半導体素子のコンタクト構造におい
てシリサイド膜はコンタクトホール内でシリコン基板と
アルミニウムとの間に形成され、シリコン基板内の不純
物注入層内にアルミニウムのマイグレーションが発生し
て浅い接合（shallow junction）を破壊するアルミニウ
ムスパイク（Al spiking）を防止し、かつコンタクト抵
抗を低められる中間物質として使われる。
てシリサイド膜はコンタクトホール内でシリコン基板と
アルミニウムとの間に形成され、シリコン基板内の不純
物注入層内にアルミニウムのマイグレーションが発生し
て浅い接合（shallow junction）を破壊するアルミニウ
ムスパイク（Al spiking）を防止し、かつコンタクト抵
抗を低められる中間物質として使われる。
【０００４】前記シリサイド膜の製造過程を説明すれ
ば、シリコン基板上に形成された層間絶縁膜の所定の部
位を蝕刻してコンタクトホールを形成してから基板の全
面にシリサイド形成物質を蒸着した後、熱処理を行って
前記シリコン基板と接触するシリサイド形成物質をけい
化（silicidation）してシリサイド膜を形成する。この
際、けい化されていない未反応物質を除去した後コンタ
クトホールをアルミニウムなどの導電膜として充填す
る。
ば、シリコン基板上に形成された層間絶縁膜の所定の部
位を蝕刻してコンタクトホールを形成してから基板の全
面にシリサイド形成物質を蒸着した後、熱処理を行って
前記シリコン基板と接触するシリサイド形成物質をけい
化（silicidation）してシリサイド膜を形成する。この
際、けい化されていない未反応物質を除去した後コンタ
クトホールをアルミニウムなどの導電膜として充填す
る。
【０００５】一方、コンタクトホール内の露出されたシ
リコン基板の表面は大気中或いは酸素雰囲気下で容易に
反応してＳｉＯ2よりなる自然酸化膜を形成する。この
ような自然酸化膜は絶縁体として電気伝導度を劣化させ
てコンタクト抵抗を増加させるだけでなく、後続するシ
リサイドの形成を妨害するものと知られている。このよ
うなシリコン基板上の自然酸化膜を除去するために従来
にはＨＦ洗浄液を使用した。
リコン基板の表面は大気中或いは酸素雰囲気下で容易に
反応してＳｉＯ2よりなる自然酸化膜を形成する。この
ような自然酸化膜は絶縁体として電気伝導度を劣化させ
てコンタクト抵抗を増加させるだけでなく、後続するシ
リサイドの形成を妨害するものと知られている。このよ
うなシリコン基板上の自然酸化膜を除去するために従来
にはＨＦ洗浄液を使用した。
【０００６】一方、シリサイド膜の形成後、後続のアル
ミニウムなどの導電膜の蒸着前にもシリサイド膜上に自
然酸化膜が形成され、この時はＲＦスパッタ処理を行っ
て除去した。しかし、この場合には自然酸化膜の下部の
シリサイドに損傷を与える短所があった。
ミニウムなどの導電膜の蒸着前にもシリサイド膜上に自
然酸化膜が形成され、この時はＲＦスパッタ処理を行っ
て除去した。しかし、この場合には自然酸化膜の下部の
シリサイドに損傷を与える短所があった。
【０００７】一方、半導体素子のゲート構造ではゲート
形成物質のポリシリコン上にシリサイド膜を形成するポ
リサイド構造が広く使われており、この時もポリシリコ
ン上にシリサイド膜を形成する前後にポリシリコン及び
シリサイド膜の表面に形成された自然酸化膜または汚染
物の除去のためにＨＦ洗浄液で湿式洗浄またはＲＦスパ
ッタ処理を行った。
形成物質のポリシリコン上にシリサイド膜を形成するポ
リサイド構造が広く使われており、この時もポリシリコ
ン上にシリサイド膜を形成する前後にポリシリコン及び
シリサイド膜の表面に形成された自然酸化膜または汚染
物の除去のためにＨＦ洗浄液で湿式洗浄またはＲＦスパ
ッタ処理を行った。
【０００８】一般に、ＨＦ（hydrofluoric acid）洗浄
液を用いた湿式洗浄は、自然酸化膜とシリコン基板との
間に高い蝕刻選択比を保ち、自然酸化膜の洗浄後シリコ
ンウェーハの表面に保護膜として水素を塗布するとの長
所があるが、このようなＨＦ洗浄の場合、インサイチュ
（insitu）工程が進行できなくて洗浄工程後の汚染管理
が困り、工程に長時間がかかるという問題点があり、洗
浄工程後にウェーハの乾燥工程を必ず経るべきなので乾
燥工程中に発生しうる各種汚染に対する制御が不可能で
ある。また、狭くて深いコンタクトホール（small&deep
contacthole）を洗浄する場合、洗浄液自体の粘度によ
り洗浄液がコンタクトホールへの／からの流入／流出が
困って酸化膜の完全な除去が難しく、洗浄後の残留物の
除去も難しいとの問題点がある。
液を用いた湿式洗浄は、自然酸化膜とシリコン基板との
間に高い蝕刻選択比を保ち、自然酸化膜の洗浄後シリコ
ンウェーハの表面に保護膜として水素を塗布するとの長
所があるが、このようなＨＦ洗浄の場合、インサイチュ
（insitu）工程が進行できなくて洗浄工程後の汚染管理
が困り、工程に長時間がかかるという問題点があり、洗
浄工程後にウェーハの乾燥工程を必ず経るべきなので乾
燥工程中に発生しうる各種汚染に対する制御が不可能で
ある。また、狭くて深いコンタクトホール（small&deep
contacthole）を洗浄する場合、洗浄液自体の粘度によ
り洗浄液がコンタクトホールへの／からの流入／流出が
困って酸化膜の完全な除去が難しく、洗浄後の残留物の
除去も難しいとの問題点がある。
【０００９】
【発明が解決しようとする課題】本発明の目的は、下地
膜質のシリコン基板やシリサイド膜の損傷や汚染を防止
しながらもシリコン基板やシリサイド膜上の汚染物及び
自然酸化膜を効率よく洗浄しうる洗浄工程を含む半導体
素子の製造方法を提供することである。
膜質のシリコン基板やシリサイド膜の損傷や汚染を防止
しながらもシリコン基板やシリサイド膜上の汚染物及び
自然酸化膜を効率よく洗浄しうる洗浄工程を含む半導体
素子の製造方法を提供することである。
【００１０】
【課題を解決するための手段】前記目的を達成するため
の、本発明の一実施例に係るシリサイド膜を備えた半導
体素子の製造方法はシリサイド膜を含むコンタクト構造
を形成することである。シリコン基板上に形成された絶
縁膜の一部を蝕刻して前記シリコン基板の一部を露出す
るコンタクトホールを形成する。次いで、プラズマ状態
の水素ガス及びフッ素系ガスを供給して前記シリコン基
板の露出面に残存する表面汚染物及び自然酸化膜を１次
洗浄して除去する。次いで、前記コンタクトホール内の
露出されたシリコン基板面にシリサイド膜を形成し、１
次洗浄と同じ方法で前記コンタクトホール内に金属膜を
充填する前にプラズマ状態の水素ガス及びフッ素系ガス
を供給して前記シリサイド膜上に残存する表面汚染物及
び自然酸化膜を２次洗浄して除去する。
の、本発明の一実施例に係るシリサイド膜を備えた半導
体素子の製造方法はシリサイド膜を含むコンタクト構造
を形成することである。シリコン基板上に形成された絶
縁膜の一部を蝕刻して前記シリコン基板の一部を露出す
るコンタクトホールを形成する。次いで、プラズマ状態
の水素ガス及びフッ素系ガスを供給して前記シリコン基
板の露出面に残存する表面汚染物及び自然酸化膜を１次
洗浄して除去する。次いで、前記コンタクトホール内の
露出されたシリコン基板面にシリサイド膜を形成し、１
次洗浄と同じ方法で前記コンタクトホール内に金属膜を
充填する前にプラズマ状態の水素ガス及びフッ素系ガス
を供給して前記シリサイド膜上に残存する表面汚染物及
び自然酸化膜を２次洗浄して除去する。
【００１１】前記１次及び２次洗浄段階は、プラズマ状
態の水素ガス及びフッ素系ガスを供給して前記シリコン
基板の露出面に形成された酸化膜と化学的に反応させて
反応層を形成した後、アニーリング工程を通じて反応層
を気化して除去する。
態の水素ガス及びフッ素系ガスを供給して前記シリコン
基板の露出面に形成された酸化膜と化学的に反応させて
反応層を形成した後、アニーリング工程を通じて反応層
を気化して除去する。
【００１２】前記１次及び２次洗浄段階において反応層
形成段階とアニーリング段階とを１つの工程チャンバ内
で連続して行うことが望ましく、前記工程チャンバ内に
は工程ガスをプラズマ化した後、供給できるダウンフロ
ーモジュールと加熱手段を備えたアニーリングモジュー
ルを具備し、それぞれ前記１次及び２次洗浄段階におい
て反応層形成段階は前記ダウンフローモジュールで行
い、前記アニーリング段階は前記アニーリングモジュー
ルで行える。
形成段階とアニーリング段階とを１つの工程チャンバ内
で連続して行うことが望ましく、前記工程チャンバ内に
は工程ガスをプラズマ化した後、供給できるダウンフロ
ーモジュールと加熱手段を備えたアニーリングモジュー
ルを具備し、それぞれ前記１次及び２次洗浄段階におい
て反応層形成段階は前記ダウンフローモジュールで行
い、前記アニーリング段階は前記アニーリングモジュー
ルで行える。
【００１３】一方、前記本発明の目的を達成するため他
の実施例に係るシリサイド膜を備えた半導体素子の製造
方法は、シリサイド膜を含むゲート構造に関する。ま
ず、ゲート絶縁膜の形成されたシリコン基板上にシリコ
ンを含有したゲート形成物質を形成する。次いで、プラ
ズマ状態の水素ガス及びフッ素系ガスを供給して前記ゲ
ート形成物質の表面上に残存する表面汚染物や自然酸化
膜を１次洗浄して除去した後、前記ゲート形成物質上に
シリサイド膜を形成する。シリサイド膜の形成後にも後
続膜の形成前に１次洗浄と同じ方法でプラズマ状態の水
素ガス及びフッ素系ガスを供給して前記シリサイド膜上
に残存する表面汚染物や自然酸化膜を２次洗浄して除去
する。
の実施例に係るシリサイド膜を備えた半導体素子の製造
方法は、シリサイド膜を含むゲート構造に関する。ま
ず、ゲート絶縁膜の形成されたシリコン基板上にシリコ
ンを含有したゲート形成物質を形成する。次いで、プラ
ズマ状態の水素ガス及びフッ素系ガスを供給して前記ゲ
ート形成物質の表面上に残存する表面汚染物や自然酸化
膜を１次洗浄して除去した後、前記ゲート形成物質上に
シリサイド膜を形成する。シリサイド膜の形成後にも後
続膜の形成前に１次洗浄と同じ方法でプラズマ状態の水
素ガス及びフッ素系ガスを供給して前記シリサイド膜上
に残存する表面汚染物や自然酸化膜を２次洗浄して除去
する。
【００１４】本発明によれば、コンタクト構造またはゲ
ート構造においてシリコン基板やシリサイド膜の表面上
に残存する表面汚染物や自然酸化膜をプラズマ状態の水
素ガス及びフッ素系ガスを供給して化学的に反応させた
後、アニーリング工程を行ってその反応生成物を気化さ
せて除去するためにシリコン基板やシリサイド膜の損傷
を最小化し、かつ効率よく表面洗浄を行えるためにコン
タクト構造やゲート構造においてシリサイド膜の優秀な
特性を最大限確保して信頼性のある半導体素子を製造し
うる。
ート構造においてシリコン基板やシリサイド膜の表面上
に残存する表面汚染物や自然酸化膜をプラズマ状態の水
素ガス及びフッ素系ガスを供給して化学的に反応させた
後、アニーリング工程を行ってその反応生成物を気化さ
せて除去するためにシリコン基板やシリサイド膜の損傷
を最小化し、かつ効率よく表面洗浄を行えるためにコン
タクト構造やゲート構造においてシリサイド膜の優秀な
特性を最大限確保して信頼性のある半導体素子を製造し
うる。
【００１５】
【発明の実施の形態】以下、添付した図面に基づいて本
発明の実施例を詳しく説明する。本発明の実施例におけ
る洗浄工程は、本発明の発明者の一部により発明され特
許出願された大韓民国特許出願第９９−４６３６５号に
開示された半導体素子製造用の乾式洗浄装置で行われ、
本明細書と結合されるものであってここで引用する。
発明の実施例を詳しく説明する。本発明の実施例におけ
る洗浄工程は、本発明の発明者の一部により発明され特
許出願された大韓民国特許出願第９９−４６３６５号に
開示された半導体素子製造用の乾式洗浄装置で行われ、
本明細書と結合されるものであってここで引用する。
【００１６】＜本発明の洗浄工程を行える乾式洗浄装置
＞図１は本発明の実施例において乾式洗浄工程を行える
半導体素子製造用の乾式洗浄装置を示す概略図であっ
て、前記洗浄装置は真空雰囲気下で工程を進行できるよ
うに構成されている真空チャンバ１０と、反応ガスを予
めプラズマ状態に形成した後前記真空チャンバ１０に流
入させるリモート型プラズマ発生装置４４と、ガス拡散
器５０、５２と、アニーリング工程を同一チャンバ内で
連続して進行できるヒーター５４と、シリコンウェーハ
の位置を真空チャンバ１０内で調節できるサセプタ駆動
部で構成される。
＞図１は本発明の実施例において乾式洗浄工程を行える
半導体素子製造用の乾式洗浄装置を示す概略図であっ
て、前記洗浄装置は真空雰囲気下で工程を進行できるよ
うに構成されている真空チャンバ１０と、反応ガスを予
めプラズマ状態に形成した後前記真空チャンバ１０に流
入させるリモート型プラズマ発生装置４４と、ガス拡散
器５０、５２と、アニーリング工程を同一チャンバ内で
連続して進行できるヒーター５４と、シリコンウェーハ
の位置を真空チャンバ１０内で調節できるサセプタ駆動
部で構成される。
【００１７】図１を参照すれば、半導体素子製造用洗浄
装置をさらに詳しく説明する。半導体素子の製造過程で
特定の工程を行った後洗浄工程を行うためのシリコンウ
ェーハ１４がその上部に搭載されるサセプタ１２は真空
チャンバ１０の下段中央部に設けられており、このサセ
プタ１２はモータ２２の作動により昇降シャフト２０を
通じて真空チャンバ１０の下部から上部にまたは上部か
ら下部に移動する
装置をさらに詳しく説明する。半導体素子の製造過程で
特定の工程を行った後洗浄工程を行うためのシリコンウ
ェーハ１４がその上部に搭載されるサセプタ１２は真空
チャンバ１０の下段中央部に設けられており、このサセ
プタ１２はモータ２２の作動により昇降シャフト２０を
通じて真空チャンバ１０の下部から上部にまたは上部か
ら下部に移動する
【００１８】
【外１】
【００１９】前記サセプタ１２の内部には工程の再現性
確保のためにシリコンウェーハの温度を容易に制御でき
るように冷却水または冷却ガスを供給する冷却ライン１
６ａが設けられており、この冷却ライン１６ａには冷却
水または冷却ガス供給装置１８から冷却水または冷却ガ
スを供給する第１パイプ１６が連結されている。シリコ
ンウェーハ１４の温度は前記サセプタ１２の温度により
調節されるが、サセプタ１２の温度は冷却ライン１６ａ
を通じて供給される冷却水または冷却ガスの温度により
調節される。
確保のためにシリコンウェーハの温度を容易に制御でき
るように冷却水または冷却ガスを供給する冷却ライン１
６ａが設けられており、この冷却ライン１６ａには冷却
水または冷却ガス供給装置１８から冷却水または冷却ガ
スを供給する第１パイプ１６が連結されている。シリコ
ンウェーハ１４の温度は前記サセプタ１２の温度により
調節されるが、サセプタ１２の温度は冷却ライン１６ａ
を通じて供給される冷却水または冷却ガスの温度により
調節される。
【００２０】一方、反応ガスはガス拡散器５０、５２を
通じて真空チャンバ１０内に供給されるが、前記ガス拡
散器は真空チャンバ１０の外部に設けられた第２及び第
３パイプ３２及び３４から反応ガスを供給される予備チ
ャンバ５０と、前記予備チャンバ５０の端部と連結され
真空チャンバ１０の内部全体に亙って均一にガスを供給
するための多孔板５２とで構成される。第２パイプ３２
はプラズマで励起された状態にガスを供給するためのも
のであって、その一端部には水素ガス供給ソース（以
下、Ｈ2と表する）とフッ素系ガス供給ソース（以下、
ＮＦ3と表する）が連結されており、前記水素ガス供給
ソース及びフッ素系ガス供給ソースの各々にはスイッチ
ング弁３６、３８とガス量を調節するためのマスフロー
コントローラ（ＭＦＣ）４０、４２が設けられている。
スイッチング弁３６、３８と第２パイプ３２の他端部と
の間には水素ガス供給ソース及び／またはフッ素系ガス
供給ソースからスイッチング弁３６、３８とマスフロー
コントローラ４０、４２とを通過したガスをプラズマ状
態に励起させるプラズマ発生装置としてのマイクロ波ガ
イド４４が設けられている。第３パイプ３４は自然状態
のフッ素系ガスを供給するためのものであって、その一
端部にはフッ素系ガス供給ソース（以下、ＮＦ3で表す
る）が連結されており、その他端部と前記ソースとの間
にはスイッチング弁４６とマスフローコントローラ４８
とが連結されている。
通じて真空チャンバ１０内に供給されるが、前記ガス拡
散器は真空チャンバ１０の外部に設けられた第２及び第
３パイプ３２及び３４から反応ガスを供給される予備チ
ャンバ５０と、前記予備チャンバ５０の端部と連結され
真空チャンバ１０の内部全体に亙って均一にガスを供給
するための多孔板５２とで構成される。第２パイプ３２
はプラズマで励起された状態にガスを供給するためのも
のであって、その一端部には水素ガス供給ソース（以
下、Ｈ2と表する）とフッ素系ガス供給ソース（以下、
ＮＦ3と表する）が連結されており、前記水素ガス供給
ソース及びフッ素系ガス供給ソースの各々にはスイッチ
ング弁３６、３８とガス量を調節するためのマスフロー
コントローラ（ＭＦＣ）４０、４２が設けられている。
スイッチング弁３６、３８と第２パイプ３２の他端部と
の間には水素ガス供給ソース及び／またはフッ素系ガス
供給ソースからスイッチング弁３６、３８とマスフロー
コントローラ４０、４２とを通過したガスをプラズマ状
態に励起させるプラズマ発生装置としてのマイクロ波ガ
イド４４が設けられている。第３パイプ３４は自然状態
のフッ素系ガスを供給するためのものであって、その一
端部にはフッ素系ガス供給ソース（以下、ＮＦ3で表す
る）が連結されており、その他端部と前記ソースとの間
にはスイッチング弁４６とマスフローコントローラ４８
とが連結されている。
【００２１】この際、Ｈ2及びＮＦ3は水素ガスまたはフ
ッ素系ガスのみを供給するソースとして限定されるより
は、適用する工程に応じて使用ガスのソースの位置が変
更でき、必要に応じてＮ2ガスだけでなくＡｒガスもさ
らに供給しうる。
ッ素系ガスのみを供給するソースとして限定されるより
は、適用する工程に応じて使用ガスのソースの位置が変
更でき、必要に応じてＮ2ガスだけでなくＡｒガスもさ
らに供給しうる。
【００２２】排気口２４は真空チャンバ１０の下段部に
設けられ、真空チャンバ１０を真空状態に保つために真
空チャンバ１０内のガスの空気を排気する通路である。
前記排気口２４には第４パイプ２６が連結されており、
第４パイプ２６にはスイッチング弁２８と真空ポンプ３
０とが設けられている。
設けられ、真空チャンバ１０を真空状態に保つために真
空チャンバ１０内のガスの空気を排気する通路である。
前記排気口２４には第４パイプ２６が連結されており、
第４パイプ２６にはスイッチング弁２８と真空ポンプ３
０とが設けられている。
【００２３】反応ガス供給（ダウンフローとも称する）
時の真空チャンバ内の圧力は真空チャンバ１０の下部に
設けられたスマート弁（図示せず）により自動で調節さ
れ、ダウンフロー進行中の真空チャンバ内の圧力は反応
ガスをシリコンウェーハ１４上に容易に吸着させるため
に０．１Ｔｏｒｒ〜１０Ｔｏｒｒに保たれるように構成
される。
時の真空チャンバ内の圧力は真空チャンバ１０の下部に
設けられたスマート弁（図示せず）により自動で調節さ
れ、ダウンフロー進行中の真空チャンバ内の圧力は反応
ガスをシリコンウェーハ１４上に容易に吸着させるため
に０．１Ｔｏｒｒ〜１０Ｔｏｒｒに保たれるように構成
される。
【００２４】予備チャンバ５０と真空チャンバ１０の天
井の間にはシリコンウェーハ１４をアニーリングするた
めのヒーター５４が設けられている。前記ヒーター５４
はランプまたはレーザーで構成され、前記レーザーはＮ
ｄ−ＹＡＧレーザー、ＣＯ2レーザーまたはエキサイマ
ーレーザーなどを使用しうる。
井の間にはシリコンウェーハ１４をアニーリングするた
めのヒーター５４が設けられている。前記ヒーター５４
はランプまたはレーザーで構成され、前記レーザーはＮ
ｄ−ＹＡＧレーザー、ＣＯ2レーザーまたはエキサイマ
ーレーザーなどを使用しうる。
【００２５】図２は図１の真空チャンバ１０の上端部を
示す平面図であって、部材番号１０は真空チャンバを、
５０は予備チャンバを、５２は多孔板を、そして５４は
ヒーターをそれぞれ示す。ヒーター５４はシリコンウェ
ーハ１４を均一に加熱するために前記シリコンウェーハ
のような円形が同心円状に反復的に配置された形態に設
けられる。
示す平面図であって、部材番号１０は真空チャンバを、
５０は予備チャンバを、５２は多孔板を、そして５４は
ヒーターをそれぞれ示す。ヒーター５４はシリコンウェ
ーハ１４を均一に加熱するために前記シリコンウェーハ
のような円形が同心円状に反復的に配置された形態に設
けられる。
【００２６】図３は本発明の実施例において乾式洗浄工
程を行うための他の乾式洗浄装置を示す平面図であっ
て、部材番号６０は真空チャンバを、６２は回転モータ
を、６４はローディング／アンローディング及び後処理
モジュールを、６６はダウンフローモジュールを、そし
て６８はアニーリングモジュールを各々示す。一方、図
３の乾式洗浄装置の変形例として、単一の真空チャンバ
６０内にダウンフローモジュール６６とアニーリングモ
ジュール６８とが反復的に設けられることもできる。
程を行うための他の乾式洗浄装置を示す平面図であっ
て、部材番号６０は真空チャンバを、６２は回転モータ
を、６４はローディング／アンローディング及び後処理
モジュールを、６６はダウンフローモジュールを、そし
て６８はアニーリングモジュールを各々示す。一方、図
３の乾式洗浄装置の変形例として、単一の真空チャンバ
６０内にダウンフローモジュール６６とアニーリングモ
ジュール６８とが反復的に設けられることもできる。
【００２７】図３を参照すれば、真空チャンバ６０の下
段部には回転プレートが設けられており、この回転プレ
ートの中央には前記回転プレートを回転させるための回
転モータ６２が設けられている。ローディング／アンロ
ーディング及び後処理モジュール６４、ダウンフローモ
ジュール６６及びアニーリングモジュール６８は前記回
転モータ６２を中心としてその周辺の回転プレート上に
設けられている。
段部には回転プレートが設けられており、この回転プレ
ートの中央には前記回転プレートを回転させるための回
転モータ６２が設けられている。ローディング／アンロ
ーディング及び後処理モジュール６４、ダウンフローモ
ジュール６６及びアニーリングモジュール６８は前記回
転モータ６２を中心としてその周辺の回転プレート上に
設けられている。
【００２８】真空チャンバ６０には真空雰囲気で工程を
進行可能に真空システム（図示せず）が設けられてお
り、真空チャンバ６０内でシリコンウェーハの位置を容
易に変更するために回転プレートを設ける。即ち、回転
プレートの移動により１つのモジュールから他のモジュ
ールにシリコンウェーハの位置を変更できるので同一チ
ャンバ内で連続的にダウンフロー工程及びアニーリング
工程が進行でき、また連続してダウンフロー工程とアニ
ーリング工程とを数回繰り返して進行しうる。
進行可能に真空システム（図示せず）が設けられてお
り、真空チャンバ６０内でシリコンウェーハの位置を容
易に変更するために回転プレートを設ける。即ち、回転
プレートの移動により１つのモジュールから他のモジュ
ールにシリコンウェーハの位置を変更できるので同一チ
ャンバ内で連続的にダウンフロー工程及びアニーリング
工程が進行でき、また連続してダウンフロー工程とアニ
ーリング工程とを数回繰り返して進行しうる。
【００２９】図４は図３のダウンフローモジュールの構
成を示す断面図であって、ダウンフローモジュール６６
はシリコンウェーハ９２を搭載するために回転プレート
に設けられたサセプタ９０と、前記サセプタ９０を覆う
形にその上部に設けられた昇降可能なダウンフロー用チ
ャンバ９４と、前記ダウンフロー用チャンバ９４内の上
部に設けられ使用ガスをサセプタ上に搭載されたウェー
ハに供給するガス拡散器１００、１０２と、前記ガス拡
散器に連結されたガス供給パイプ９８で構成されてい
る。前記サセプタ９０が設けられた回転プレートにダウ
ンフロー用チャンバ９４を密着するために前記ダウンフ
ロー用チャンバ９４の端部にガイドリング９６が設けら
れている。
成を示す断面図であって、ダウンフローモジュール６６
はシリコンウェーハ９２を搭載するために回転プレート
に設けられたサセプタ９０と、前記サセプタ９０を覆う
形にその上部に設けられた昇降可能なダウンフロー用チ
ャンバ９４と、前記ダウンフロー用チャンバ９４内の上
部に設けられ使用ガスをサセプタ上に搭載されたウェー
ハに供給するガス拡散器１００、１０２と、前記ガス拡
散器に連結されたガス供給パイプ９８で構成されてい
る。前記サセプタ９０が設けられた回転プレートにダウ
ンフロー用チャンバ９４を密着するために前記ダウンフ
ロー用チャンバ９４の端部にガイドリング９６が設けら
れている。
【００３０】ガス拡散器はガス供給パイプ９８からガス
を供給されるガス供給ライン１００とシリコンウェーハ
９２の全体に亙って均一に反応ガスを供給するために前
記ガス供給ライン１００の端部に設けられた多孔板１０
２で構成される。
を供給されるガス供給ライン１００とシリコンウェーハ
９２の全体に亙って均一に反応ガスを供給するために前
記ガス供給ライン１００の端部に設けられた多孔板１０
２で構成される。
【００３１】前記ガス供給パイプ９８の一端には反応ガ
ス供給ソース（Ｎ2、Ｈ2、ＮＦ3で表する）が設けられ
ている。前記反応ガス供給ソースから供給された反応ガ
スは前記パイプ９８に設けられているマスフローコント
ローラ１０４を経ながら反応ガスの混合量が調節され、
スイッチング弁１０６を通過する。スイッチング弁１０
６とパイプの他端との間にはマイクロ波ガイド１０８が
設けられていてパイプ９８を通過する反応ガスをプラズ
マ状態に励起させる。
ス供給ソース（Ｎ2、Ｈ2、ＮＦ3で表する）が設けられ
ている。前記反応ガス供給ソースから供給された反応ガ
スは前記パイプ９８に設けられているマスフローコント
ローラ１０４を経ながら反応ガスの混合量が調節され、
スイッチング弁１０６を通過する。スイッチング弁１０
６とパイプの他端との間にはマイクロ波ガイド１０８が
設けられていてパイプ９８を通過する反応ガスをプラズ
マ状態に励起させる。
【００３２】アニーリングモジュール６８はシリコンウ
ェーハを搭載するサセプタと、前記サセプタを覆うよう
にその上部に設けられた昇降可能なアニール用チャンバ
と、前記アニール用チャンバ内の上部に設けられてシリ
コンウェーハをアニーリングするヒーターで構成されて
いる。また、前記サセプタが設けられた回転プレートに
アニーリング用チャンバを密着するために前記アニーリ
ング用チャンバの端部にガイドリングが設けられてい
る。前記ヒーターは図２のようにシリコンウェーハを均
一に加熱するために前記シリコンウェーハと同一な形状
の円形が同心円状に反復的に配置された形態に設けられ
る。
ェーハを搭載するサセプタと、前記サセプタを覆うよう
にその上部に設けられた昇降可能なアニール用チャンバ
と、前記アニール用チャンバ内の上部に設けられてシリ
コンウェーハをアニーリングするヒーターで構成されて
いる。また、前記サセプタが設けられた回転プレートに
アニーリング用チャンバを密着するために前記アニーリ
ング用チャンバの端部にガイドリングが設けられてい
る。前記ヒーターは図２のようにシリコンウェーハを均
一に加熱するために前記シリコンウェーハと同一な形状
の円形が同心円状に反復的に配置された形態に設けられ
る。
【００３３】前記ローディング／アンローディング及び
後処理モジュール６４は工程を行うウェーハをローディ
ング／アンローディングしたり、後処理のためのチャン
バの形態に構成されている。
後処理モジュール６４は工程を行うウェーハをローディ
ング／アンローディングしたり、後処理のためのチャン
バの形態に構成されている。
【００３４】後述のように、プラズマ状態の水素ガスと
フッ素系ガスを混合したガスを使用して乾式洗浄する方
法によれば、ダウンフロー工程中にシリコンウェーハ上
に形成された自然酸化膜と前記混合ガスの化学的結合に
より（ＮＨ）X（ＳｉＦ）X、即ち、（ＮＨ4）2ＳｉＦ6
形態の反応層が形成され、これは後続の同一チャンバ内
でインサイチュで進行するアニーリング工程により気化
されて除去される。
フッ素系ガスを混合したガスを使用して乾式洗浄する方
法によれば、ダウンフロー工程中にシリコンウェーハ上
に形成された自然酸化膜と前記混合ガスの化学的結合に
より（ＮＨ）X（ＳｉＦ）X、即ち、（ＮＨ4）2ＳｉＦ6
形態の反応層が形成され、これは後続の同一チャンバ内
でインサイチュで進行するアニーリング工程により気化
されて除去される。
【００３５】図１及び図２の洗浄装置を使用する場合に
は、真空チャンバの下部でダウンフロー工程を進行した
後、真空チャンバの上部にサセプタを移動させてアニー
リング工程を進行するが、この場合真空チャンバ内の温
度が不安定になったり、工程毎にシリコンウェーハの温
度を一定に調節しにくいか、または真空チャンバ内のパ
ーチクル管理などの問題が発生することもある。
は、真空チャンバの下部でダウンフロー工程を進行した
後、真空チャンバの上部にサセプタを移動させてアニー
リング工程を進行するが、この場合真空チャンバ内の温
度が不安定になったり、工程毎にシリコンウェーハの温
度を一定に調節しにくいか、または真空チャンバ内のパ
ーチクル管理などの問題が発生することもある。
【００３６】図３及び図４の洗浄装置はこのような問題
を解決するためのものであって、ダウンフロー工程とア
ニーリング工程とを相異なるモジュールで進行すること
によって、１つの工程により他の工程が影響されること
を最小化するために１つの真空チャンバ内にダウンフロ
ーモジュール６６とアニーリングモジュール６８とを別
に設けたものである。また、この場合にはダウンフロー
工程とアニーリング工程とを同一チャンバ内において連
続的で反復的に進行可能なので、１回の洗浄工程のみで
酸化膜全体を除去出来ない場合に有用な装置である。
を解決するためのものであって、ダウンフロー工程とア
ニーリング工程とを相異なるモジュールで進行すること
によって、１つの工程により他の工程が影響されること
を最小化するために１つの真空チャンバ内にダウンフロ
ーモジュール６６とアニーリングモジュール６８とを別
に設けたものである。また、この場合にはダウンフロー
工程とアニーリング工程とを同一チャンバ内において連
続的で反復的に進行可能なので、１回の洗浄工程のみで
酸化膜全体を除去出来ない場合に有用な装置である。
【００３７】
【実施例】＜第１実施例＞本発明の第１実施例はシリサ
イド膜を含むコンタクト構造を製造する方法に関するも
のであって、図５は第１実施例に係る半導体素子の製造
過程を示す工程順序図であり、図６乃至図９はその工程
断面図である。
イド膜を含むコンタクト構造を製造する方法に関するも
のであって、図５は第１実施例に係る半導体素子の製造
過程を示す工程順序図であり、図６乃至図９はその工程
断面図である。
【００３８】図５乃至図９を参照すれば、シリコン基板
１２０上に層間絶縁膜１２２を形成した後、蝕刻マスク
としてコンタクトホールを限定するフォトレジストパタ
ーン１２４をフォトリソグラフィ法で形成する。前記層
間絶縁膜１２２は酸化膜または窒化膜、或いはこれらの
多層膜で有り得る。前記フォトレジストパターン１２４
を用いて層間絶縁膜１２２を蝕刻すればシリコン基板１
２０の表面を露出させるコンタクトホール１２６が形成
される（Ｓ１０段階）。
１２０上に層間絶縁膜１２２を形成した後、蝕刻マスク
としてコンタクトホールを限定するフォトレジストパタ
ーン１２４をフォトリソグラフィ法で形成する。前記層
間絶縁膜１２２は酸化膜または窒化膜、或いはこれらの
多層膜で有り得る。前記フォトレジストパターン１２４
を用いて層間絶縁膜１２２を蝕刻すればシリコン基板１
２０の表面を露出させるコンタクトホール１２６が形成
される（Ｓ１０段階）。
【００３９】次いで、前記コンタクトホール１２６内に
シリサイド形成物質の第１金属膜を蒸着する前にコンタ
クトホール１２６内のシリコン基板１２０の露出面に前
記コンタクトホール１２６の形成工程後残留する表面汚
染物や自然酸化膜を除去するための第１金属膜蒸着前洗
浄工程を行う（Ｓ２０段階）。前記前洗浄工程はシリコ
ン基板１２０の表面に自然に形成された自然酸化膜や表
面汚染物を下部のシリコン基板１２０の損傷無しに効率
よく除去するものであって、従来のＨＦ洗浄液を使用し
た湿式洗浄方法ではなくガスを使用した乾式洗浄方法に
より行われる。
シリサイド形成物質の第１金属膜を蒸着する前にコンタ
クトホール１２６内のシリコン基板１２０の露出面に前
記コンタクトホール１２６の形成工程後残留する表面汚
染物や自然酸化膜を除去するための第１金属膜蒸着前洗
浄工程を行う（Ｓ２０段階）。前記前洗浄工程はシリコ
ン基板１２０の表面に自然に形成された自然酸化膜や表
面汚染物を下部のシリコン基板１２０の損傷無しに効率
よく除去するものであって、従来のＨＦ洗浄液を使用し
た湿式洗浄方法ではなくガスを使用した乾式洗浄方法に
より行われる。
【００４０】前記洗浄工程をさらに具体的に説明すれ
ば、その表面に自然酸化膜の形成されているシリコン基
板１２０にプラズマ状態の水素ガスとフッ素系ガスを供
給して前記酸化膜と供給された反応ガスとを化学的に反
応させて自然酸化膜を（ＮＨ） X（ＳｉＦ）X、即ち、
（ＮＨ4）2ＳｉＦ6のような反応層に変化させる段階
と、アニーリングを実施して前記化学的反応により生成
された反応層を気化させる段階とに進行する。
ば、その表面に自然酸化膜の形成されているシリコン基
板１２０にプラズマ状態の水素ガスとフッ素系ガスを供
給して前記酸化膜と供給された反応ガスとを化学的に反
応させて自然酸化膜を（ＮＨ） X（ＳｉＦ）X、即ち、
（ＮＨ4）2ＳｉＦ6のような反応層に変化させる段階
と、アニーリングを実施して前記化学的反応により生成
された反応層を気化させる段階とに進行する。
【００４１】この際、水素ガスはプラズマ状態で供給さ
れ、フッ素系ガスの場合には自然状態またはプラズマ状
態に使用できる。即ち、水素ガスとフッ素系ガスとを所
定の比率で混合した混合ガスをプラズマ状態にしてから
シリコンウェーハに供給したり、水素ガスはプラズマ状
態で供給しながらフッ素系ガスは自然状態にシリコンウ
ェーハに供給しうる。この際、前記フッ素系ガスとして
はＮＦ3、ＳＦ6またはＣｌＦ3などが用いられる。
れ、フッ素系ガスの場合には自然状態またはプラズマ状
態に使用できる。即ち、水素ガスとフッ素系ガスとを所
定の比率で混合した混合ガスをプラズマ状態にしてから
シリコンウェーハに供給したり、水素ガスはプラズマ状
態で供給しながらフッ素系ガスは自然状態にシリコンウ
ェーハに供給しうる。この際、前記フッ素系ガスとして
はＮＦ3、ＳＦ6またはＣｌＦ3などが用いられる。
【００４２】前記アニーリングはランプやレーザーのよ
うなヒーターを使用して進行する。この際、シリコンウ
ェーハ上に形成されている副産物、即ち反応層を気化さ
せるのがアニーリングの目的なのでヒーターはシリコン
ウェーハの上部に設けられることがさらに効率的であ
る。
うなヒーターを使用して進行する。この際、シリコンウ
ェーハ上に形成されている副産物、即ち反応層を気化さ
せるのがアニーリングの目的なのでヒーターはシリコン
ウェーハの上部に設けられることがさらに効率的であ
る。
【００４３】シリコンウェーハにプラズマ状態の水素ガ
スとフッ素系ガス（例えば、水素プラズマガスに対する
ＮＦ3ガスの混合比を０．１〜１００(容積比）に設定）
を供給すれば、前記供給ガスは酸化膜、即ちＳｉＯ2と
化学的に反応して前記供給ガスと酸化膜との接する所に
供給ガスと酸化膜とが結合した形態の（ＮＨ）X（Ｓｉ
Ｆ）X、即ち、（ＮＨ4）2ＳｉＦ6のような副産物、即ち
反応層を形成することになる。このような反応層がある
程度形成されると、前記反応層が化学的反応に対する障
壁層の役割をして供給ガスと酸化膜との間の化学的反応
は止まることになる。供給ガスと酸化膜との間の化学的
反応が止まった状態でアニーリングを行なうと反応層は
気化されて外部に排出される。
スとフッ素系ガス（例えば、水素プラズマガスに対する
ＮＦ3ガスの混合比を０．１〜１００(容積比）に設定）
を供給すれば、前記供給ガスは酸化膜、即ちＳｉＯ2と
化学的に反応して前記供給ガスと酸化膜との接する所に
供給ガスと酸化膜とが結合した形態の（ＮＨ）X（Ｓｉ
Ｆ）X、即ち、（ＮＨ4）2ＳｉＦ6のような副産物、即ち
反応層を形成することになる。このような反応層がある
程度形成されると、前記反応層が化学的反応に対する障
壁層の役割をして供給ガスと酸化膜との間の化学的反応
は止まることになる。供給ガスと酸化膜との間の化学的
反応が止まった状態でアニーリングを行なうと反応層は
気化されて外部に排出される。
【００４４】前記ガスが供給されて反応層を形成するダ
ウンフロー段階とアニーリング段階は、除去すべき酸化
膜が自然酸化膜のように薄膜の場合には通常１回の工程
だけでもその除去が容易であるが、除去すべき酸化膜の
厚さによって１回以上前記段階を反復的に行なうことも
できる。
ウンフロー段階とアニーリング段階は、除去すべき酸化
膜が自然酸化膜のように薄膜の場合には通常１回の工程
だけでもその除去が容易であるが、除去すべき酸化膜の
厚さによって１回以上前記段階を反復的に行なうことも
できる。
【００４５】一方、前記第１金属膜の蒸着前洗浄（Ｓ２
０段階）では供給ガスと酸化膜との化学的反応段階（即
ち、ガス供給がなされるダウンフロー段階）とアニーリ
ング段階とを１つのチャンバ内で連続して進行する。例
えば、図１の洗浄装置を使用する場合に前記化学的反応
段階は真空チャンバ１０の下部で進行して前記アニーリ
ング段階はヒーター５４が設けられた真空チャンバ１０
の上部で進行し、図３の洗浄装置を使用する場合には前
記化学的反応段階とアニーリング段階とを１つの真空チ
ャンバ６０内に設けられた複数個の工程モジュールで連
続して進行する。即ち、前記化学的反応段階はチャンバ
６０内のダウンフローモジュール６６で進行し、前記ア
ニーリング段階はチャンバ内のアニーリングモジュール
６８で進行する。
０段階）では供給ガスと酸化膜との化学的反応段階（即
ち、ガス供給がなされるダウンフロー段階）とアニーリ
ング段階とを１つのチャンバ内で連続して進行する。例
えば、図１の洗浄装置を使用する場合に前記化学的反応
段階は真空チャンバ１０の下部で進行して前記アニーリ
ング段階はヒーター５４が設けられた真空チャンバ１０
の上部で進行し、図３の洗浄装置を使用する場合には前
記化学的反応段階とアニーリング段階とを１つの真空チ
ャンバ６０内に設けられた複数個の工程モジュールで連
続して進行する。即ち、前記化学的反応段階はチャンバ
６０内のダウンフローモジュール６６で進行し、前記ア
ニーリング段階はチャンバ内のアニーリングモジュール
６８で進行する。
【００４６】図１または図３の洗浄装置を用いて本発明
の第１金属膜の蒸着前洗浄過程を具体的に説明する。
の第１金属膜の蒸着前洗浄過程を具体的に説明する。
【００４７】１） 図１及び図２の洗浄装置を用いた洗
浄方法 図１及び図２を参照すれば、真空チャンバ１０の内部が
真空状態になるようにスイッチング弁２８及び真空ポン
プ３０を用いて排気口２４と第４パイプ２６とを通じて
真空チャンバ１０内に存在するガスなどの空気を外部に
排出し、真空チャンバ１０の下部に設けられ昇降可能な
サセプタ１２が前記真空チャンバ１０の下部に位置した
状態で前記サセプタ１２上にシリコンウェーハ１４を搭
載する。前記サセプタ１２の内部に装着された冷却ライ
ン１６ａを通して冷却水または冷却ガスを供給すること
によってサセプタ１２の温度を調整し、その上部に搭載
されたシリコンウェーハ１４の温度を調整する。
浄方法 図１及び図２を参照すれば、真空チャンバ１０の内部が
真空状態になるようにスイッチング弁２８及び真空ポン
プ３０を用いて排気口２４と第４パイプ２６とを通じて
真空チャンバ１０内に存在するガスなどの空気を外部に
排出し、真空チャンバ１０の下部に設けられ昇降可能な
サセプタ１２が前記真空チャンバ１０の下部に位置した
状態で前記サセプタ１２上にシリコンウェーハ１４を搭
載する。前記サセプタ１２の内部に装着された冷却ライ
ン１６ａを通して冷却水または冷却ガスを供給すること
によってサセプタ１２の温度を調整し、その上部に搭載
されたシリコンウェーハ１４の温度を調整する。
【００４８】プラズマ状態の水素ガスとフッ素とを含む
ガスを真空チャンバ１０内に供給して（即ち、ダウンフ
ロー工程）前記シリコンウェーハ１４上に形成された自
然酸化膜と化学的に反応させる。反応層の生成により前
記化学的反応がこれ以上進行されない時前記サセプタ１
２を昇降シャフト２０及びモータ２２を用いて真空チャ
ンバ１０の上部に移動させる。真空チャンバの上部に設
けられたヒーター５４を動作させて前記サセプタ１２上
に搭載されたシリコンウェーハ１４をアニーリングする
ことによって前記反応層を気化させる。前記シリコンウ
ェーハ１４から気化された副産物を排気口２４と第４パ
イプ２６を通じて外部に排出させる。真空チャンバ１０
の上部に位置している前記サセプタ１２を昇降シャフト
２０及びモータ２２を用いて真空チャンバ１０の下部に
移動させる。
ガスを真空チャンバ１０内に供給して（即ち、ダウンフ
ロー工程）前記シリコンウェーハ１４上に形成された自
然酸化膜と化学的に反応させる。反応層の生成により前
記化学的反応がこれ以上進行されない時前記サセプタ１
２を昇降シャフト２０及びモータ２２を用いて真空チャ
ンバ１０の上部に移動させる。真空チャンバの上部に設
けられたヒーター５４を動作させて前記サセプタ１２上
に搭載されたシリコンウェーハ１４をアニーリングする
ことによって前記反応層を気化させる。前記シリコンウ
ェーハ１４から気化された副産物を排気口２４と第４パ
イプ２６を通じて外部に排出させる。真空チャンバ１０
の上部に位置している前記サセプタ１２を昇降シャフト
２０及びモータ２２を用いて真空チャンバ１０の下部に
移動させる。
【００４９】前記プラズマ状態の水素ガス及びフッ素を
含むガスを真空チャンバ１０内に供給する工程は水素ガ
ス及びフッ素を含むガスを所定の比率で混合した混合ガ
スをプラズマ状態に作った後真空チャンバ１０内に供給
したり、水素ガスはプラズマ状態に、フッ素を含むガス
は自然状態に真空チャンバ１０に供給する工程である。
この際、自然酸化膜の除去の効果を高めるために、必要
に応じてＡｒガス及びＮ2ガスも共にプラズマ状態で供
給しうる。
含むガスを真空チャンバ１０内に供給する工程は水素ガ
ス及びフッ素を含むガスを所定の比率で混合した混合ガ
スをプラズマ状態に作った後真空チャンバ１０内に供給
したり、水素ガスはプラズマ状態に、フッ素を含むガス
は自然状態に真空チャンバ１０に供給する工程である。
この際、自然酸化膜の除去の効果を高めるために、必要
に応じてＡｒガス及びＮ2ガスも共にプラズマ状態で供
給しうる。
【００５０】前記フッ素を含むガスはＮＦ3、ＳＦ6また
はＣｌＦ3等であり、水素ガスに対するフッ素を含むガ
ス（例えば、ＮＦ3）の混合比は０．１〜１００(容積
比）の範囲で適切に選べる。また、サセプタ１２内には
工程の再現性を高めるためにシリコンウェーハ１４の温
度を容易に制御できるように冷却ライン１６ａが設けら
れており、このような冷却ライン１６ａ及びこれと関連
した諸装置（第１パイプ１６、冷却ガス供給装置１８及
び温度調節器（図示せず）等）によりシリコンウェーハ
１４の温度を均一に、望ましくは−２５℃乃至＋５０℃
の範囲内で調節可能にした。また、ダウンフロー工程
時、真空チャンバ１０内の圧力はスマート弁（図示せ
ず）により自動で調節されるようになっており、ダウン
フローの進行中に真空チャンバ１０の内部は前記スマー
ト弁により０．１Ｔｏｒｒ−１０Ｔｏｒｒに保たれる。
前記ダウンフロー工程は自然酸化膜の厚さによって異な
るが約２０乃至６００秒間行って完全に自然酸化膜を除
去しうる。
はＣｌＦ3等であり、水素ガスに対するフッ素を含むガ
ス（例えば、ＮＦ3）の混合比は０．１〜１００(容積
比）の範囲で適切に選べる。また、サセプタ１２内には
工程の再現性を高めるためにシリコンウェーハ１４の温
度を容易に制御できるように冷却ライン１６ａが設けら
れており、このような冷却ライン１６ａ及びこれと関連
した諸装置（第１パイプ１６、冷却ガス供給装置１８及
び温度調節器（図示せず）等）によりシリコンウェーハ
１４の温度を均一に、望ましくは−２５℃乃至＋５０℃
の範囲内で調節可能にした。また、ダウンフロー工程
時、真空チャンバ１０内の圧力はスマート弁（図示せ
ず）により自動で調節されるようになっており、ダウン
フローの進行中に真空チャンバ１０の内部は前記スマー
ト弁により０．１Ｔｏｒｒ−１０Ｔｏｒｒに保たれる。
前記ダウンフロー工程は自然酸化膜の厚さによって異な
るが約２０乃至６００秒間行って完全に自然酸化膜を除
去しうる。
【００５１】一方、前記アニーリング工程は望ましくは
１００乃至５００℃の温度で２０乃至６００秒間行わ
れ、この工程の間に自然酸化膜と反応ガスの化学反応に
より形成された反応層は気化される。一方、前記アニー
リング工程は前記ダウンフロー工程と共に同一チャンバ
内で行われることが望ましいが、必ずしもこれに限定さ
れることではなく、別のアニーリングチャンバで行われ
ることもある。
１００乃至５００℃の温度で２０乃至６００秒間行わ
れ、この工程の間に自然酸化膜と反応ガスの化学反応に
より形成された反応層は気化される。一方、前記アニー
リング工程は前記ダウンフロー工程と共に同一チャンバ
内で行われることが望ましいが、必ずしもこれに限定さ
れることではなく、別のアニーリングチャンバで行われ
ることもある。
【００５２】２） 図３及び図４の洗浄装置を用いた洗
浄方法図３及び図４を参照すれば、真空チャンバ６０の
回転プレートに設けられたローディング／アンローディ
ング及び後処理モジュール６４のサセプタ９０上にコン
タクトホールが形成されてその底が露出されたシリコン
ウェーハ９２を搭載する。回転プレートの中央に設けら
れた回転モータ６２を駆動して前記サセプタ９０をダウ
ンフローモジュール６６のダウンフロー用チャンバ９４
の下部に移動させる。前記ダウンフロー用チャンバ９４
を下部に移動させた後ガイドリング９６を用いて回転プ
レートと密着させることによって前記ダウンフローモジ
ュール６６の内部を完全に密閉させる。プラズマ状態の
水素ガスとフッ素とを含むガス（フッ素系ガス）をダウ
ンフロー用チャンバ９４内に供給してシリコンウェーハ
９２上の自然酸化膜と化学的に反応させ反応層を形成す
る。
浄方法図３及び図４を参照すれば、真空チャンバ６０の
回転プレートに設けられたローディング／アンローディ
ング及び後処理モジュール６４のサセプタ９０上にコン
タクトホールが形成されてその底が露出されたシリコン
ウェーハ９２を搭載する。回転プレートの中央に設けら
れた回転モータ６２を駆動して前記サセプタ９０をダウ
ンフローモジュール６６のダウンフロー用チャンバ９４
の下部に移動させる。前記ダウンフロー用チャンバ９４
を下部に移動させた後ガイドリング９６を用いて回転プ
レートと密着させることによって前記ダウンフローモジ
ュール６６の内部を完全に密閉させる。プラズマ状態の
水素ガスとフッ素とを含むガス（フッ素系ガス）をダウ
ンフロー用チャンバ９４内に供給してシリコンウェーハ
９２上の自然酸化膜と化学的に反応させ反応層を形成す
る。
【００５３】ダウンフロー用チャンバ９４を上部に移動
させ、前記回転モータ６２を用いて前記サセプタ９０を
アニーリングモジュール６８のアニーリング用チャンバ
の下部に移動させる。同様に、前記アニール用チャンバ
を下部に移動させた後ガイドリングを用いて回転プレー
トと密着させることによってアニーリングモジュールの
内部を完全に密閉させる。アニール用チャンバ内の上部
に設けられたヒーターを用いてシリコンウェーハをアニ
ーリングさせることによってシリコンウェーハの表面に
形成されている前記反応層を気化させる。前記シリコン
ウェーハから気化された反応層、即ち副産物を排気させ
る。
させ、前記回転モータ６２を用いて前記サセプタ９０を
アニーリングモジュール６８のアニーリング用チャンバ
の下部に移動させる。同様に、前記アニール用チャンバ
を下部に移動させた後ガイドリングを用いて回転プレー
トと密着させることによってアニーリングモジュールの
内部を完全に密閉させる。アニール用チャンバ内の上部
に設けられたヒーターを用いてシリコンウェーハをアニ
ーリングさせることによってシリコンウェーハの表面に
形成されている前記反応層を気化させる。前記シリコン
ウェーハから気化された反応層、即ち副産物を排気させ
る。
【００５４】アニール用チャンバを上部に移動させて前
記回転プレートを脱着させた後、前記サセプタをローデ
ィング／アンローディング及び後処理モジュール６４の
ローディング／アンローディング及び後処理用チャンバ
（図示せず）の下部に移動させる。前記ローディング／
アンローディング及び後処理用チャンバを下部に移動さ
せた後ガイドリングを用いて回転プレートと密着させる
ことによって前記ローディング／アンローディング及び
後処理用モジュールの内部を完全に密閉させる。前記シ
リコンウェーハの表面を処理すべき場合、水素ガスで後
処理することによってその表面に水素保護膜を形成す
る。シリコンウェーハをアンローディングする。
記回転プレートを脱着させた後、前記サセプタをローデ
ィング／アンローディング及び後処理モジュール６４の
ローディング／アンローディング及び後処理用チャンバ
（図示せず）の下部に移動させる。前記ローディング／
アンローディング及び後処理用チャンバを下部に移動さ
せた後ガイドリングを用いて回転プレートと密着させる
ことによって前記ローディング／アンローディング及び
後処理用モジュールの内部を完全に密閉させる。前記シ
リコンウェーハの表面を処理すべき場合、水素ガスで後
処理することによってその表面に水素保護膜を形成す
る。シリコンウェーハをアンローディングする。
【００５５】再び、図５及び図７を参照すれば、第１金
属膜の蒸着前洗浄工程（Ｓ２０段階）により露出された
底面のきれいに洗浄されたコンタクトホール１２６上に
第１金属膜１２８のシリサイド形成物質を蒸着する（Ｓ
３０段階）。前記シリサイド形成物質としては電気的抵
抗が低く、熱的安定性に優れた耐火金属（refractoryme
tal）を使用し、例えばＷ、Ｔｉ、Ｃｏ、Ｎｉ、Ｍｏ、
Ｔａ、Ｐｔ、Ｐｄなどが使われる。
属膜の蒸着前洗浄工程（Ｓ２０段階）により露出された
底面のきれいに洗浄されたコンタクトホール１２６上に
第１金属膜１２８のシリサイド形成物質を蒸着する（Ｓ
３０段階）。前記シリサイド形成物質としては電気的抵
抗が低く、熱的安定性に優れた耐火金属（refractoryme
tal）を使用し、例えばＷ、Ｔｉ、Ｃｏ、Ｎｉ、Ｍｏ、
Ｔａ、Ｐｔ、Ｐｄなどが使われる。
【００５６】次いで、熱処理を伴うけい化工程（Ｓ４０
段階）を行うと、前記シリコン基板１２０と接触する部
分はシリコン基板１２０からシリコンが供給し続けら
れ、図８に示されたように、コンタクトホール１２６の
底面には一定の厚さのシリサイド膜１３０が形成され
る。次いで、図８のように、未反応の第１金属膜を湿式
または乾式で蝕刻して除去する工程（Ｓ５０段階）を行
うと、コンタクトホール１２６内にのみシリサイド膜１
３０が残存することになる。
段階）を行うと、前記シリコン基板１２０と接触する部
分はシリコン基板１２０からシリコンが供給し続けら
れ、図８に示されたように、コンタクトホール１２６の
底面には一定の厚さのシリサイド膜１３０が形成され
る。次いで、図８のように、未反応の第１金属膜を湿式
または乾式で蝕刻して除去する工程（Ｓ５０段階）を行
うと、コンタクトホール１２６内にのみシリサイド膜１
３０が残存することになる。
【００５７】一方、本実施例ではシリサイドの形成物質
を先に蒸着した後熱処理してけい化させたが、シリサイ
ド形成物質とシリコンとを共に供給して化学的蒸着また
は物理的蒸着によりシリサイド膜を形成することもでき
る。
を先に蒸着した後熱処理してけい化させたが、シリサイ
ド形成物質とシリコンとを共に供給して化学的蒸着また
は物理的蒸着によりシリサイド膜を形成することもでき
る。
【００５８】次いで、前記シリサイド膜１３０の形成さ
れたコンタクトホール内に第２金属膜１３２を蒸着して
コンタクトホールを埋め立てたり配線を形成する（Ｓ７
０段階）。しかし、前記シリサイド膜１３０上には後続
する前記第２金属膜１３２を別の蒸着チャンバ内で蒸着
する工程を行うまで大気や酸化雰囲気下に露出されて自
然酸化膜が生じ易いために第２金属膜１３２を蒸着する
前に第２金属膜の蒸着前洗浄（Ｓ６０段階）を行う。
れたコンタクトホール内に第２金属膜１３２を蒸着して
コンタクトホールを埋め立てたり配線を形成する（Ｓ７
０段階）。しかし、前記シリサイド膜１３０上には後続
する前記第２金属膜１３２を別の蒸着チャンバ内で蒸着
する工程を行うまで大気や酸化雰囲気下に露出されて自
然酸化膜が生じ易いために第２金属膜１３２を蒸着する
前に第２金属膜の蒸着前洗浄（Ｓ６０段階）を行う。
【００５９】前記第２金属膜の蒸着前洗浄工程（Ｓ６０
段階）は前述した第１金属膜の蒸着前洗浄工程（Ｓ２０
段階）と同一な原理により同一な洗浄装置で行われる。
段階）は前述した第１金属膜の蒸着前洗浄工程（Ｓ２０
段階）と同一な原理により同一な洗浄装置で行われる。
【００６０】＜第２実施例＞本発明の第２実施例はシリ
サイド膜を含むゲート構造を製造する方法に関するもの
であって、図１０は第２実施例に係る半導体素子の製造
過程を示す工程順序図であり、図１１乃至図１４はその
工程断面図である。
サイド膜を含むゲート構造を製造する方法に関するもの
であって、図１０は第２実施例に係る半導体素子の製造
過程を示す工程順序図であり、図１１乃至図１４はその
工程断面図である。
【００６１】図１０乃至図１４を参照すれば、シリコン
基板１４０上にゲート絶縁膜１４２及びゲート電極形成
物質としてシリコン含有物質、例えばポリシリコン膜１
４４を順次に形成する（Ｓ１１０段階、Ｓ１２０段
階）。
基板１４０上にゲート絶縁膜１４２及びゲート電極形成
物質としてシリコン含有物質、例えばポリシリコン膜１
４４を順次に形成する（Ｓ１１０段階、Ｓ１２０段
階）。
【００６２】次いで、前記ポリシリコン膜１４４上にシ
リサイドを形成しうる第２金属膜１４６を蒸着する前に
前記ポリシリコン膜１４０の表面に形成された自然酸化
膜または表面汚染物を除去するための前洗浄工程（Ｓ１
３０段階）を行う。
リサイドを形成しうる第２金属膜１４６を蒸着する前に
前記ポリシリコン膜１４０の表面に形成された自然酸化
膜または表面汚染物を除去するための前洗浄工程（Ｓ１
３０段階）を行う。
【００６３】前記前洗浄工程（Ｓ１３０段階）は、ポリ
シリコン膜１４４の表面に自然に形成された自然酸化膜
や表面汚染物を下部のポリシリコン膜１４４の損傷無し
に効率よく除去することであって、従来のＨＦ洗浄液を
用いた湿式洗浄方法でなく、本発明の第１実施例と同一
な原理及び同一な洗浄装置を用いてガスを使用した乾式
洗浄方法により行われる。
シリコン膜１４４の表面に自然に形成された自然酸化膜
や表面汚染物を下部のポリシリコン膜１４４の損傷無し
に効率よく除去することであって、従来のＨＦ洗浄液を
用いた湿式洗浄方法でなく、本発明の第１実施例と同一
な原理及び同一な洗浄装置を用いてガスを使用した乾式
洗浄方法により行われる。
【００６４】次いで、きれいに表面洗浄のなされたポリ
シリコン膜１４４上にシリサイド形成物質の第１金属膜
１４６を蒸着し（Ｓ１４０段階）、第１実施例と同一な
方法によりけい化工程（Ｓ１５０段階）を行ってシリサ
イド膜１４８を形成する。次いで、通常のポリサイドゲ
ート構造を形成するためにフォトリソグラフィ工程によ
りゲート構造を形成し、不純物をイオン注入してソース
／ドレイン領域１５０を形成する。図１４において、部
材番号１５２はゲート構造上に形成された絶縁膜を示
す。一方、前記シリサイド膜１４８上にフォトレジスト
やその他ゲート電極用導電膜などの後続膜をさらに形成
でき（Ｓ１７０）、このような後続膜をさらに形成する
前に前記シリサイド膜１４６の表面に形成された自然酸
化膜を除去する後続膜形成前洗浄工程（Ｓ１６０段階）
を行う。前記後続膜形成前洗浄工程（Ｓ１６０段階）は
前述した第１金属膜の蒸着前洗浄工程（Ｓ１３０段階）
と同一な原理下で同一な洗浄装置を用いて行う。
シリコン膜１４４上にシリサイド形成物質の第１金属膜
１４６を蒸着し（Ｓ１４０段階）、第１実施例と同一な
方法によりけい化工程（Ｓ１５０段階）を行ってシリサ
イド膜１４８を形成する。次いで、通常のポリサイドゲ
ート構造を形成するためにフォトリソグラフィ工程によ
りゲート構造を形成し、不純物をイオン注入してソース
／ドレイン領域１５０を形成する。図１４において、部
材番号１５２はゲート構造上に形成された絶縁膜を示
す。一方、前記シリサイド膜１４８上にフォトレジスト
やその他ゲート電極用導電膜などの後続膜をさらに形成
でき（Ｓ１７０）、このような後続膜をさらに形成する
前に前記シリサイド膜１４６の表面に形成された自然酸
化膜を除去する後続膜形成前洗浄工程（Ｓ１６０段階）
を行う。前記後続膜形成前洗浄工程（Ｓ１６０段階）は
前述した第１金属膜の蒸着前洗浄工程（Ｓ１３０段階）
と同一な原理下で同一な洗浄装置を用いて行う。
【００６５】本発明は実施例に基づいて説明されたが、
本発明の範囲内で多様な変形が可能なのは勿論である。
従って、本発明の範囲は前記実施例にのみ限定されるこ
とでなく、特許請求の範囲によってのみ決まるべきであ
る。
本発明の範囲内で多様な変形が可能なのは勿論である。
従って、本発明の範囲は前記実施例にのみ限定されるこ
とでなく、特許請求の範囲によってのみ決まるべきであ
る。
【００６６】
【発明の効果】前述したように本発明によれば、各洗浄
工程で化学的反応段階とアニーリング段階を１回以上反
復して進行する場合、工程進行にかかる時間を短縮でき
ると共に各段階別の工程を進行するためにシリコンウェ
ーハを１つのチャンバから他のチャンバに移動させる時
発生しうる２次的な自然酸化膜の生成と粒子の汚染など
を防止しうる。一方、本発明では洗浄工程と後続する各
金属膜の蒸着工程とが別の工程チャンバで進行されるた
めに洗浄工程モジュールと蒸着工程モジュールとをクラ
スター化した装備を使用して洗浄したシリサイド膜など
の表面が大気中に露出されて再酸化されることを防止す
ることもできる。
工程で化学的反応段階とアニーリング段階を１回以上反
復して進行する場合、工程進行にかかる時間を短縮でき
ると共に各段階別の工程を進行するためにシリコンウェ
ーハを１つのチャンバから他のチャンバに移動させる時
発生しうる２次的な自然酸化膜の生成と粒子の汚染など
を防止しうる。一方、本発明では洗浄工程と後続する各
金属膜の蒸着工程とが別の工程チャンバで進行されるた
めに洗浄工程モジュールと蒸着工程モジュールとをクラ
スター化した装備を使用して洗浄したシリサイド膜など
の表面が大気中に露出されて再酸化されることを防止す
ることもできる。
【００６７】以上、従来の弗化水素洗浄液を使用した湿
式洗浄法と本発明の実施例による乾式洗浄法とを比較す
る。
式洗浄法と本発明の実施例による乾式洗浄法とを比較す
る。
【００６８】１） 反応に使用する反応種の状態が異な
る。即ち、既存の場合には弗化水素を液体状態に使用す
るが、本発明の場合には水素ガス及びフッ素を含むフッ
素系ガスをプラズマ状態に使用する。従って、ガス状態
の反応種を使用する本発明の場合、既存の湿式洗浄法に
比べてコストの節減ができる。
る。即ち、既存の場合には弗化水素を液体状態に使用す
るが、本発明の場合には水素ガス及びフッ素を含むフッ
素系ガスをプラズマ状態に使用する。従って、ガス状態
の反応種を使用する本発明の場合、既存の湿式洗浄法に
比べてコストの節減ができる。
【００６９】２） 本発明の場合、各工程段階を１つの
チャンバ内で連続して進行するので工程の集積度が高め
られる。従って、全体の工程にかかる時間が短縮される
だけでなく移動中に発生しうる各種の工程変数を制御し
やすく、設備の大きさも既存の湿式洗浄法より小さいと
の長所がある。
チャンバ内で連続して進行するので工程の集積度が高め
られる。従って、全体の工程にかかる時間が短縮される
だけでなく移動中に発生しうる各種の工程変数を制御し
やすく、設備の大きさも既存の湿式洗浄法より小さいと
の長所がある。
【００７０】３） 狭くて深いコンタクトホールにおけ
る自然酸化膜の除去も既存の湿式洗浄法より本発明でさ
らに有利である。即ち、既存には洗浄液の粘度によるコ
ンタクトホールへの洗浄液の流入／流出が難しくて酸化
膜の除去に様々な問題があったが、本発明の実施例の場
合、プラズマ状態のガスを使用するのでこのような問題
を解決しうる。
る自然酸化膜の除去も既存の湿式洗浄法より本発明でさ
らに有利である。即ち、既存には洗浄液の粘度によるコ
ンタクトホールへの洗浄液の流入／流出が難しくて酸化
膜の除去に様々な問題があったが、本発明の実施例の場
合、プラズマ状態のガスを使用するのでこのような問題
を解決しうる。
【００７１】４） 本発明の実施例の場合、プラズマ状
態のガスを使用するので反応前後の周辺の環境を制御し
やすく、前後の工程において最適の表面状態に制御しう
る。
態のガスを使用するので反応前後の周辺の環境を制御し
やすく、前後の工程において最適の表面状態に制御しう
る。
【００７２】５） 本発明の実施例によれば、供給ガス
の注入エネルギーで酸化膜を構成する粒子の結合を破壊
する方法として酸化膜を除去した従来の乾式洗浄法とは
違って、供給ガスと酸化膜の化学的反応を誘導した後、
この反応から始まる反応物を気化させて除去する方法を
用いるので供給ガスのエネルギーにより酸化膜の下地膜
質の損傷を最小化するという長所がある。
の注入エネルギーで酸化膜を構成する粒子の結合を破壊
する方法として酸化膜を除去した従来の乾式洗浄法とは
違って、供給ガスと酸化膜の化学的反応を誘導した後、
この反応から始まる反応物を気化させて除去する方法を
用いるので供給ガスのエネルギーにより酸化膜の下地膜
質の損傷を最小化するという長所がある。
【００７３】本発明によれば、シリサイド膜を備えたコ
ンタクト構造またはゲート構造の半導体素子の製造方法
において、シリサイド膜の形成前後に反応ガスと自然酸
化膜との間の化学的反応を用いて自然酸化膜及び表面汚
染物を効率よく除去でき、洗浄する下地膜質を損傷させ
ないために信頼性のある半導体素子を具現しうる。
ンタクト構造またはゲート構造の半導体素子の製造方法
において、シリサイド膜の形成前後に反応ガスと自然酸
化膜との間の化学的反応を用いて自然酸化膜及び表面汚
染物を効率よく除去でき、洗浄する下地膜質を損傷させ
ないために信頼性のある半導体素子を具現しうる。
【図１】本発明の一実施例に係る半導体素子の製造方法
を実現するための半導体製造装置を示す概略図である。
を実現するための半導体製造装置を示す概略図である。
【図２】図１の半導体製造装置の真空チャンバ上端部を
示す平面図である。
示す平面図である。
【図３】本発明の一実施例に係る半導体素子の製造方法
を実現するための他の半導体製造装置を示す概略的な平
面図である。
を実現するための他の半導体製造装置を示す概略的な平
面図である。
【図４】図３のダウンフローモジュールの構成を示す概
略図である。
略図である。
【図５】本発明の第１実施例に係る半導体素子の製造方
法を示す工程順序図である。
法を示す工程順序図である。
【図６】図５の工程順序図による工程断面図である。
【図７】図５の工程順序図による工程断面図である。
【図８】図５の工程順序図による工程断面図である。
【図９】図５の工程順序図による工程断面図である。
【図１０】本発明の第２実施例に係る半導体素子の製造
方法を示す工程順序図である。
方法を示す工程順序図である。
【図１１】図１０の工程順序図による工程断面図であ
る。
る。
【図１２】図１０の工程順序図による工程断面図であ
る。
る。
【図１３】図１０の工程順序図による工程断面図であ
る。
る。
【図１４】図１０の工程順序図による工程断面図であ
る。
る。
１０…真空チャンバ １２…サセプタ １４…シリコンウェーハ１４ １６…第１パイプ １６ａ…冷却ライン ２０…昇降シャフト ２２…モータ ４４…リモート型プラズマ発生装置 ５０、５２…ガス拡散器 ５４…ヒーター
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/43 Ｈ０１Ｌ 29/62 Ｇ 29/78 29/78 ３０１Ｙ 21/336 ３０１Ｇ (72)発明者 權 永 愍 大韓民国京畿道水原市勧善区金谷洞530番 地 エルジービリジアパート201棟401号 (72)発明者 河 商 ▲録▼ 大韓民国ソウル特別市江南区新沙洞565− 19番地 韓州ビル５階
Claims (18)
- 【請求項１】 半導体基板上に特定の下地膜を形成する
段階と、 プラズマ状態の水素ガス及びフッ素系ガスを供給して前
記特定の下地膜の露出面に形成された酸化膜と化学的に
反応させ反応層を形成する段階及び前記反応層を気化さ
せ除去可能にアニーリングする段階を備える前記特定の
下地膜の露出面を１次洗浄する段階と、 前記下地膜上にシリサイド膜を形成する段階と、プラズ
マ状態の水素ガス及びフッ素系ガスを供給して前記シリ
サイド膜の露出面に形成された酸化膜と化学的に反応さ
せ反応層を形成する段階及び前記反応層を気化させ除去
可能にアニーリングする段階とを備える前記特定の下地
膜の露出面を２次洗浄する段階とを具備してなることを
特徴とするシリサイド膜を具備した半導体素子の製造方
法。 - 【請求項２】 前記１次及び２次洗浄段階で反応層の形
成段階とアニーリング段階とを１つの工程チャンバ内で
連続して行うことを特徴とする請求項１に記載のシリサ
イド膜を具備した半導体素子の製造方法。 - 【請求項３】 シリコン基板上に形成された絶縁膜の一
部を蝕刻して露出させるコンタクトホールを形成する段
階と、 プラズマ状態の水素ガス及びフッ素系ガスを供給して前
記シリコン基板の露出面に形成された酸化膜と化学的に
反応させ反応層を形成する段階及び前記反応層を気化さ
せ除去可能にアニーリングする段階を備える前記シリコ
ン基板の露出面を１次洗浄する段階と、 前記コンタクトホール内の露出されたシリコン基板面に
シリサイド膜を形成する段階と、 プラズマ状態の水素ガス及びフッ素系ガスを供給して前
記シリサイド膜の露出面に形成された酸化膜と化学的に
反応させ反応層を形成する段階及び前記反応層を気化さ
せて除去可能にアニーリングする段階を備える前記シリ
サイド膜の表面を２次洗浄する段階と、 前記シリサイド膜の形成されたコンタクトホール内に金
属膜を充填する段階とを具備してなることを特徴とする
シリサイド膜を具備した半導体素子の製造方法。 - 【請求項４】 前記シリサイド膜はＷ、Ｔｉ、Ｃｏ、Ｎ
ｉ、Ｍｏ、Ｔａ、Ｐｔ、Ｐｄよりなる群から選択された
何れか１つからなることを特徴とする請求項３に記載の
シリサイド膜を具備した半導体素子の製造方法。 - 【請求項５】 前記フッ素系ガスはＮＦ3、ＳＦ6及びＣ
ｌＦ3のようにフッ素を含むガスのうち何れか１つであ
ることを特徴とする請求項３に記載のシリサイド膜を具
備した半導体素子の製造方法。 - 【請求項６】 前記１次及び２次洗浄段階において水素
ガスはプラズマ状態で、フッ素系ガスはガス状態で供給
することを特徴とする請求項３に記載のシリサイド膜を
具備した半導体素子の製造方法。 - 【請求項７】 前記１次及び２次洗浄段階において水素
ガス及びフッ素系ガスを所定比に混合した混合ガスをプ
ラズマ状態にしてから供給することを特徴とする請求項
３に記載のシリサイド膜を具備した半導体素子の製造方
法。 - 【請求項８】 前記水素ガス及びフッ素系ガスを所定比
に混合した混合ガスをＮ2とＡｒガスと共にプラズマ状
態で供給することを特徴とする請求項７に記載のシリサ
イド膜を具備した半導体素子の製造方法。 - 【請求項９】 前記１次及び２次洗浄段階で前記反応層
を形成する段階は０．０１乃至１０Ｔｏｒｒの圧力及び
−２５乃至５０℃の温度下で２０乃至６００秒間行うこ
とを特徴とする請求項３に記載のシリサイド膜を具備し
た半導体素子の製造方法。 - 【請求項１０】 前記１次及び２次洗浄段階で前記アニ
ーリング段階は１００乃至５００℃の温度下で２０乃至
６００秒間行うことを特徴とする請求項３に記載のシリ
サイド膜を具備した半導体素子の製造方法。 - 【請求項１１】 ゲート絶縁膜の形成されたシリコン基
板上にシリコンを含有したゲート形成物質を形成する段
階と、 プラズマ状態の水素ガス及びフッ素系ガスを供給して前
記ゲート形成物質の表面に形成された酸化膜と化学的に
反応させ反応層を形成する段階及び前記反応層を気化さ
せ除去可能にアニーリングする段階を備える前記ゲート
形成物質の表面を１次洗浄する段階と、 前記ゲート形成物質上にシリサイド膜を形成する段階
と、 プラズマ状態の水素ガス及びフッ素系ガスを供給して前
記シリサイド膜の表面に形成された酸化膜と化学的に反
応させ反応層を形成する段階及び前記反応層を気化させ
て除去可能にアニーリングする段階を備える前記シリサ
イド膜の表面を２次洗浄する段階と、 前記シリサイド膜上に後続膜を形成する段階とを具備し
てなることを特徴とするシリサイド膜を具備した半導体
素子の製造方法。 - 【請求項１２】 前記シリサイド膜を形成する段階は、
Ｗ、Ｔｉ、Ｃｏ、Ｎｉ、Ｍｏ、Ｔａ、Ｐｔ、Ｐｄよりな
る耐火金属群から選択された何れか１つを熱処理段階を
伴う化学的蒸着または物理的蒸着により行うことを特徴
とする請求項１１に記載のシリサイド膜を具備した半導
体素子の製造方法。 - 【請求項１３】 前記フッ素系ガスはＮＦ3、ＳＦ6及び
ＣｌＦ3のようにフッ素を含むガスのうち何れか１つで
あることを特徴とする請求項１１に記載のシリサイド膜
を具備した半導体素子の製造方法。 - 【請求項１４】 前記１次及び２次洗浄段階で水素ガス
はプラズマ状態に、フッ素系ガスはガス状態で供給する
ことを特徴とする請求項１１に記載のシリサイド膜を具
備した半導体素子の製造方法。 - 【請求項１５】 前記１次及び２次洗浄段階で水素ガス
及びフッ素系ガスを所定比に混合した混合ガスをプラズ
マ状態にしてから供給することを特徴とする請求項１１
に記載のシリサイド膜を具備した半導体素子の製造方
法。 - 【請求項１６】 前記水素ガス及びフッ素系ガスを所定
比に混合した混合ガスをＮ2とＡｒガスと共にプラズマ
状態で供給することを特徴とする請求項１５に記載のシ
リサイド膜を具備した半導体素子の製造方法。 - 【請求項１７】 前記１次及び２次洗浄段階で前記反応
層を形成する段階は０．０１乃至１０Ｔｏｒｒの圧力及
び−２５乃至５０℃の温度下で２０乃至６００秒間行う
ことを特徴とする請求項１１に記載のシリサイド膜を具
備した半導体素子の製造方法。 - 【請求項１８】 前記１次及び２次洗浄段階で前記アニ
ーリング段階は１００乃至５００℃の温度下で２０乃至
６００秒間行うことを特徴とする請求項１１に記載のシ
リサイド膜を具備した半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR00P4465 | 2000-01-29 | ||
| KR1020000004465A KR100316721B1 (ko) | 2000-01-29 | 2000-01-29 | 실리사이드막을 구비한 반도체소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244214A true JP2001244214A (ja) | 2001-09-07 |
Family
ID=19642754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001013026A Pending JP2001244214A (ja) | 2000-01-29 | 2001-01-22 | シリサイド膜を備えた半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020045355A1 (ja) |
| JP (1) | JP2001244214A (ja) |
| KR (1) | KR100316721B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093909A (ja) * | 2003-09-19 | 2005-04-07 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
| JP2007227865A (ja) * | 2006-02-27 | 2007-09-06 | Seiko Epson Corp | シリサイドの形成方法及び半導体装置の製造方法 |
| KR20140004579A (ko) * | 2012-07-02 | 2014-01-13 | 노벨러스 시스템즈, 인코포레이티드 | 높은 선택도에 의한 폴리실리콘 및 자연 산화물의 제거 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3929261B2 (ja) * | 2000-09-25 | 2007-06-13 | 株式会社日立国際電気 | 基板処理装置および基板処理方法 |
| US6796314B1 (en) * | 2001-09-07 | 2004-09-28 | Novellus Systems, Inc. | Using hydrogen gas in a post-etch radio frequency-plasma contact cleaning process |
| DE10147791A1 (de) * | 2001-09-27 | 2003-04-10 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis eines Nitrid-Verbindungshalbleiters |
| KR100407998B1 (ko) * | 2001-10-09 | 2003-12-01 | 주식회사 하이닉스반도체 | 금속 배선의 콘택 영역 세정 방법 |
| KR100464651B1 (ko) * | 2002-05-16 | 2005-01-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100844978B1 (ko) * | 2002-07-25 | 2008-07-09 | 삼성전자주식회사 | 반도체 메모리 장치의 게이트 전극 형성 방법 |
| JP2004128281A (ja) * | 2002-10-03 | 2004-04-22 | Tokyo Electron Ltd | 基板処理方法および基板処理装置 |
| KR100452273B1 (ko) * | 2002-10-22 | 2004-10-08 | 삼성전자주식회사 | 챔버의 클리닝 방법 및 반도체 소자 제조 방법 |
| KR100680944B1 (ko) * | 2003-05-27 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7607571B2 (en) * | 2003-05-30 | 2009-10-27 | Intellidot Corporation | Medical work flow system |
| KR100555505B1 (ko) * | 2003-07-09 | 2006-03-03 | 삼성전자주식회사 | 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법 |
| US7005387B2 (en) * | 2003-11-08 | 2006-02-28 | Advanced Micro Devices, Inc. | Method for preventing an increase in contact hole width during contact formation |
| US20070052047A1 (en) * | 2005-09-01 | 2007-03-08 | Costas Hadjiloucas | Metal contact systems for semiconductor-based pressure sensors exposed to harsh chemical and thermal environments |
| US7387962B2 (en) | 2005-10-17 | 2008-06-17 | Samsung Electronics Co., Ltd | Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization |
| KR100713332B1 (ko) * | 2005-12-28 | 2007-05-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 살리사이드 형성 방법 |
| KR100827499B1 (ko) * | 2006-12-21 | 2008-05-06 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| KR100784661B1 (ko) * | 2006-12-26 | 2007-12-12 | 피에스케이 주식회사 | 반도체 소자의 제조방법 |
| US8883650B2 (en) * | 2008-01-24 | 2014-11-11 | United Microelectronics Corp. | Method of removing oxides |
| KR101078723B1 (ko) * | 2008-12-30 | 2011-11-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7749917B1 (en) * | 2008-12-31 | 2010-07-06 | Applied Materials, Inc. | Dry cleaning of silicon surface for solar cell applications |
| US9299581B2 (en) | 2011-05-12 | 2016-03-29 | Applied Materials, Inc. | Methods of dry stripping boron-carbon films |
| US9653327B2 (en) | 2011-05-12 | 2017-05-16 | Applied Materials, Inc. | Methods of removing a material layer from a substrate using water vapor treatment |
| US10283615B2 (en) | 2012-07-02 | 2019-05-07 | Novellus Systems, Inc. | Ultrahigh selective polysilicon etch with high throughput |
| US8916477B2 (en) | 2012-07-02 | 2014-12-23 | Novellus Systems, Inc. | Polysilicon etch with high selectivity |
| KR20140007609A (ko) * | 2012-07-09 | 2014-01-20 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| US20140216498A1 (en) | 2013-02-06 | 2014-08-07 | Kwangduk Douglas Lee | Methods of dry stripping boron-carbon films |
| US9263444B2 (en) * | 2013-08-29 | 2016-02-16 | Texas Instruments Incorporated | Devices having inhomogeneous silicide schottky barrier contacts |
| US9299557B2 (en) | 2014-03-19 | 2016-03-29 | Asm Ip Holding B.V. | Plasma pre-clean module and process |
| US20150340236A1 (en) * | 2014-05-21 | 2015-11-26 | Macronix International Co., Ltd. | Method for reducing defects in polysilicon layers |
| JP2016039355A (ja) | 2014-08-06 | 2016-03-22 | ピーエスケー・インコーポレーテッド | 基板処理装置及び基板処理方法 |
| US9558928B2 (en) | 2014-08-29 | 2017-01-31 | Lam Research Corporation | Contact clean in high-aspect ratio structures |
| US9474163B2 (en) | 2014-12-30 | 2016-10-18 | Asm Ip Holding B.V. | Germanium oxide pre-clean module and process |
| US10373850B2 (en) | 2015-03-11 | 2019-08-06 | Asm Ip Holding B.V. | Pre-clean chamber and process with substrate tray for changing substrate temperature |
| US10510851B2 (en) * | 2016-11-29 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low resistance contact method and structure |
| JP6823533B2 (ja) * | 2017-04-24 | 2021-02-03 | 東京エレクトロン株式会社 | チタンシリサイド領域を形成する方法 |
| CN108630527B (zh) * | 2018-06-20 | 2020-08-14 | 矽力杰半导体技术(杭州)有限公司 | 一种接触孔的清洗方法 |
| US11359281B2 (en) * | 2020-01-26 | 2022-06-14 | Applied Materials, Inc. | Selective deposition of SiCON by plasma ALD |
| WO2024091543A1 (en) * | 2022-10-28 | 2024-05-02 | Lam Research Corporation | Selective molybdenum fill |
| US20240194527A1 (en) * | 2022-12-07 | 2024-06-13 | Applied Materials, Inc. | Interlayer for Resistivity Reduction in Metal Deposition Applications |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04243129A (ja) * | 1991-01-17 | 1992-08-31 | Sony Corp | 半導体装置の製造方法およびチャンバ・システム |
| JPH07263416A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体装置の製造方法と製造装置 |
| JPH08274047A (ja) * | 1995-03-30 | 1996-10-18 | Nec Corp | 半導体装置の製造方法 |
| JPH097969A (ja) * | 1996-07-12 | 1997-01-10 | Hitachi Ltd | 微細孔への金属穴埋め方法 |
| JPH10112446A (ja) * | 1996-07-29 | 1998-04-28 | Sony Corp | コンタクト形成方法およびこれを用いた半導体装置 |
| JP2000208498A (ja) * | 1998-11-11 | 2000-07-28 | Tokyo Electron Ltd | 表面処理方法及びその装置 |
-
2000
- 2000-01-29 KR KR1020000004465A patent/KR100316721B1/ko not_active IP Right Cessation
-
2001
- 2001-01-22 JP JP2001013026A patent/JP2001244214A/ja active Pending
- 2001-01-26 US US09/771,242 patent/US20020045355A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04243129A (ja) * | 1991-01-17 | 1992-08-31 | Sony Corp | 半導体装置の製造方法およびチャンバ・システム |
| JPH07263416A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体装置の製造方法と製造装置 |
| JPH08274047A (ja) * | 1995-03-30 | 1996-10-18 | Nec Corp | 半導体装置の製造方法 |
| JPH097969A (ja) * | 1996-07-12 | 1997-01-10 | Hitachi Ltd | 微細孔への金属穴埋め方法 |
| JPH10112446A (ja) * | 1996-07-29 | 1998-04-28 | Sony Corp | コンタクト形成方法およびこれを用いた半導体装置 |
| JP2000208498A (ja) * | 1998-11-11 | 2000-07-28 | Tokyo Electron Ltd | 表面処理方法及びその装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093909A (ja) * | 2003-09-19 | 2005-04-07 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
| JP2007227865A (ja) * | 2006-02-27 | 2007-09-06 | Seiko Epson Corp | シリサイドの形成方法及び半導体装置の製造方法 |
| KR20140004579A (ko) * | 2012-07-02 | 2014-01-13 | 노벨러스 시스템즈, 인코포레이티드 | 높은 선택도에 의한 폴리실리콘 및 자연 산화물의 제거 |
| KR102148035B1 (ko) * | 2012-07-02 | 2020-08-26 | 노벨러스 시스템즈, 인코포레이티드 | 높은 선택도에 의한 폴리실리콘 및 자연 산화물의 제거 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100316721B1 (ko) | 2001-12-12 |
| KR20010076979A (ko) | 2001-08-17 |
| US20020045355A1 (en) | 2002-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001244214A (ja) | シリサイド膜を備えた半導体素子の製造方法 | |
| US8440568B2 (en) | Substrate etching method and system | |
| US6767834B2 (en) | Method of manufacturing a contact of a semiconductor device using cluster apparatus having at least one plasma pretreatment module | |
| JP3815937B2 (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| JP7179172B6 (ja) | 半導体用途の構造体をエッチングするための方法 | |
| US7977246B2 (en) | Thermal annealing method for preventing defects in doped silicon oxide surfaces during exposure to atmosphere | |
| US6352081B1 (en) | Method of cleaning a semiconductor device processing chamber after a copper etch process | |
| JP5374039B2 (ja) | 基板処理方法、基板処理装置及び記憶媒体 | |
| US7780793B2 (en) | Passivation layer formation by plasma clean process to reduce native oxide growth | |
| US7955510B2 (en) | Oxide etch with NH4-NF3 chemistry | |
| TWI331364B (ja) | ||
| US8951913B2 (en) | Method for removing native oxide and associated residue from a substrate | |
| JP2001135622A (ja) | 酸化膜除去法及び酸化膜除去のための半導体製造装置 | |
| JP2002516487A (ja) | 半導体デバイスの製造方法 | |
| JP3297291B2 (ja) | 半導体装置の製造方法 | |
| JP2009533846A (ja) | 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール | |
| JP4039385B2 (ja) | ケミカル酸化膜の除去方法 | |
| JP2001267536A (ja) | 半球形粒子膜を備えた半導体素子の製造方法 | |
| US20230045689A1 (en) | Method of forming interconnect for semiconductor device | |
| JP2000216241A (ja) | 半導体装置の製造方法 | |
| JP3887123B2 (ja) | ドライエッチング方法 | |
| JP3639812B2 (ja) | エッチング方法およびエッチング装置 | |
| JPH0766168A (ja) | 半導体製造方法および半導体製造装置 | |
| JP2000232077A (ja) | 半導体製造装置 | |
| JP4585178B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120110 |